JP2008507931A - マイクロコントローラにおいて入力を接続する方法、装置及び該当するマイクロコントローラ - Google Patents

マイクロコントローラにおいて入力を接続する方法、装置及び該当するマイクロコントローラ Download PDF

Info

Publication number
JP2008507931A
JP2008507931A JP2007523065A JP2007523065A JP2008507931A JP 2008507931 A JP2008507931 A JP 2008507931A JP 2007523065 A JP2007523065 A JP 2007523065A JP 2007523065 A JP2007523065 A JP 2007523065A JP 2008507931 A JP2008507931 A JP 2008507931A
Authority
JP
Japan
Prior art keywords
configuration
configuration input
signal
microcontroller
energy source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007523065A
Other languages
English (en)
Other versions
JP4456150B2 (ja
Inventor
ミッター、カルステン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2008507931A publication Critical patent/JP2008507931A/ja
Application granted granted Critical
Publication of JP4456150B2 publication Critical patent/JP4456150B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • G01R31/3008Quiescent current [IDDQ] test or leakage current test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Microcomputers (AREA)
  • Selective Calling Equipment (AREA)
  • Control By Computers (AREA)

Abstract

マイクロコントローラのコンフィグレーション入力(101−107)を接続する方法及び装置において、各コンフィグレーション入力(101−107)において少なくとも2つの可能な信号状態からなる信号状態が調節されるように構成される装置であって、上記方法及び装置は、エネルギ源(121−127)がそれぞれ各コンフィグレーション入力(101−107)と接続されており、それらのエネルギ源は、各コンフィグレーション入力において少なくとも2つの信号状態を調節するために少なくとも2つの状態をとることができ、さらに調節手段(109)が設けられ、その調節手段によって、各コンフィグレーション入力のために予め定められた信号状態が存在するように、各エネルギ源の状態が制御されることを特徴としている。
【選択図】図1

Description

本発明は、独立請求項の上位概念に記載の、マイクロコントローラにおいてコンフィグレーション入力を接続する方法及び装置であって、各コンフィグレーション入力によって少なくとも2つの取り得る信号状態からなる信号状態が調節される、方法及び装置に関する。本発明は、その他に、かかる装置を含むマイクロコントローラに関する。
マイクロコントローラは、現代の電子制御装置の中心の構成部分である。一般に、決められた通りに機能させるために、マイクロコントローラの機能ユニットと周囲の回路との間には、電気的に導通する接続が必要である。これは、所定の構成可能な特性を定める、いわゆるシステム及びコンフィグレーション入力についても言える。これらの入力は、以下においてはコンフィグレーション入力と称され、かつ一般に、本来の周囲の回路とは接続されず、供給電圧Vccと、あるいは回路のアース電位Vssと固定的に接続されている。すなわち、これらのコンフィグレーション入力においてそれぞれ、少なくとも2つの取り得る信号状態からなる信号状態が調節される。
しかし、様々な原因によって、コンフィグレーション入力において然るべき信号状態を得るためのこのような接続は、所望のように実現することはできず、あるいはまた後から分離されたり、あるいは遮断される可能性がある。そのための起こりうる原因は、半田箇所、接続箇所またはボンドワイヤであって、それらにおいては、たとえば製造プロセス自体において、あるいは外的な影響によって、接続が形成されないか、あるいは不十分な接続しか形成されていないので、はじめから接続が存在しないか、あるいは、後で完全に破断してしまうような不十分な接続しか存在しない。不十分な接続がときどき閉成を形成するだけであったり、それによって放射、抵抗の変化等のような、問題のある特性が発生する場合にも、問題が生じる。実務上で知られている問題は、たとえばいわゆるコールド半田接続、あるいは分断されたボンドワイヤである。その場合、多くの場合において回路の決められた通りの機能はもはや得られない。
従って本発明の課題は、上述した問題を解決し、機能を保証することである。
この問題は、マイクロコントローラのコンフィグレーション入力を接続する方法とそれに適した装置によって解決され、各コンフィグレーション入力において少なくとも2つの取り得る信号状態からなる信号状態が調節され、好ましくは、各コンフィグレーション入力のためにエネルギ源が設けられており、かつすべてのエネルギ源が、各コンフィグレーション入力において少なくとも2つの信号状態からなる予め定められた信号状態が存在するように、コンフィグレーションワードによって調節される。
マイクロコントローラのコンフィグレーション入力を接続するのに適した装置は、各コンフィグレーション入力において少なくとも2つの取り得る信号状態からなる信号状態が調節されるように構成され、各コンフィグレーション入力にそれぞれエネルギ源が対応づけられて、このコンフィグレーション入力と接続されており、エネルギ源は、各コンフィグレーション入力において少なくとも2つの信号状態を調節するために、少なくとも2つの状態をとることができ、調節手段が設けられて、各コンフィグレーション入力のために予め定められた信号状態が存在するように、その調節手段によってエネルギ源の状態が制御される。
すなわち、個別に構成可能なエネルギ源によって、回路を正しく機能させるため、あるいは任意のアプリケーションのために必要とされる信号状態の所定のパターン、特にコンフィグレーション入力における信号状態0と1の論理パターンが、ほぼ自立して、完全に自動的にまで調節されることができ、これにより機能を保証することができる。
その場合にエネルギ源は、好ましくは各調節すべき信号状態のために専用の電流源を含む。さらに好ましくは、いくつかの電流源の間で簡単に切り替えを行うことによって、それぞれの信号状態を調節することが可能である。
好ましくは、エネルギ源の電流源は、それぞれプルアップ電流源とプルダウン電流源であって、その場合、同時に切替え手段が設けられ、2つの電流源の間で切り替えを行う。
好ましくは、調節手段として、特にコンフィグレーションワードを記録する、コンフィグレーションレジスタが設けられ、そのコンフィグレーションレジスタは、各コンフィグレーション入力のために、レジスタセルを含む。
従って、好ましくは、各レジスタセルは、エネルギ源とコンフィグレーション入力とに一義的に対応づけられている。
安全上の理由から、好ましくは、少なくとも1つの付加的なレジスタセルが設けられ、そのレジスタセルによって残りのレジスタセル、即ちコンフィグレーションワードが、ブロック可能及び/または許可可能であって、付加的なレジスタセル、このイネーブルレジスタセルは、コンフィグレーションレジスタ内に含まれるか、あるいはこのコンフィグレーションレジスタに対応づけられて、外部に位置づけられる。
信号を適合させるために、好ましくは、調節手段とコンフィグレーション入力との間に信号編集手段が接続され、信号の適合を高めるために、特に、各コンフィグレーション入力と各レジスタセルとの間に信号編集モジュールが接続される。
従ってコンフィグレーション入力は、エネルギ源と接続されており、かつ、調節手段、即ち、特にコンフィグレーションレジスタとの間に、コンフィグレーション入力の数に従って、信号状態を調節するための個々の接続が設けられている。代替的に、互いに接続されているエネルギ源及びコンフィグレーション入力と調節手段との間に、構成すべきコンフィグレーション入力の数よりも少ない数の接続導線を有する接続を設けることができ、バイナリコード化によって正しいエネルギ源またはコンフィグレーション入力に働きかけるために、符号化装置と復号化装置とが設けられている。これは、シングルワイヤ接続のみが使用される場合について言える。
好ましい実施形態においては、正確に2つの信号状態、特に供給電圧が存在する場合の論理1とアースが存在する場合の論理0とが調節される。
コンフィグレーション入力を接続する方法は、テスト駆動の場合に、コンフィグレーション入力においてそれぞれ、特にコンフィグレーションワードを使用することによって、もともと調節され設定されているのとは異なる信号状態を調節するために利用することができる。すなわち、好ましくは、テスト駆動の場合に、コンフィグレーション入力においてそれぞれ信号状態が調節されており、その場合にコンフィグレーションワードによってそれとは異なる信号状態が定められ、それぞれのコンフィグレーション入力の調節された信号状態についてエラーが存在する場合に、調節された信号状態に対してのみ異なる信号状態そのものを通過させ、それをテスト駆動の範囲内で認識することができる。
他の利点と好ましい形態とは、明細書及び請求項の特徴から明らかにされる。
以下、図面を用いて本発明を詳細に説明する。
以下、実施例を用いて、本発明を詳細に説明する。
図1は、すでに説明したようにコンフィグレーション入力と呼ばれ、符号101〜107で示される、システム及びコンフィグレーション入力を有するマイクロコントローラ100を示している。また、かかるコンフィグレーション入力を任意の数設けることができることが、3つの点によって示唆されている。符号140Aと140Bとによって、その内部のマイクロコントローラ機能ユニットが図式的にブロックとして示され図にまとめられている。121〜127はそれぞれ、接続すべきコンフィグレーション入力の数に応じたエネルギ源を示しており、またここでも、接続すべきコンフィグレーション入力の数に応じて任意の数設けることができることが、3つの点によって示唆されている。符号109は、調節手段、ここでは特にコンフィグレーションレジスタを示している。その中に、メモリセルまたはレジスタセル111〜117が配置されており、特に、その数はコンフィグレーション入力の数に相当する。これらのメモリセルまたはレジスタセル111〜117は、さらに詳しく説明すると、エネルギ源、特に内部の電流源の制御に用いられる。レジスタセル110は、コンフィグレーションワードが格納可能なレジスタセル111〜117をブロックし、あるいは許可するために用いられる。これは、選択的な外部の入力139を介して行うことができ、その入力によってブロック及び/または許可が可能となる。しかし、このイネーブルレジスタセル110は、マイクロコントローラ自体の内部でも、コンフィグレーションワードの格納によって書き込み可能であり、それによって外部の入力139が不要になる。符号138は、出力であって、同様に選択的であり、かつイネーブルレジスタセルとしての付加的なレジスタセル110のステータスを読み出し可能にする。符号131〜137によって、選択的、たとえばシュミットトリガーによってレベル適合を可能にするためなどの、必要な場合に、信号編集が設けられている。
この例においては、コンフィグレーション入力101〜107は、供給電圧Vccまたはアース電位Vssと固定的に接続されており、ここで、たとえば抵抗128と129とは、プルアップ抵抗またはプルダウン抵抗として示されている。これら2つの電位Vcc及びVssの他に、2以上の電位とそれに伴う2以上の信号状態をコンフィグレーション入力101〜107に設けることも可能である。しかし、以下の例においては、供給電圧Vcc及びアースVssの2つの電位を前提とし、ここで、供給電圧Vccは、たとえば論理1を、そしてアースVssは論理0を表す。
従って回路を正しく機能させるために、マイクロコントローラのこのコンフィグレーション入力は、予め定められた機能的に重要なパターンに従って接続される。これを本発明に基づいて保証するために、各コンフィグレーション入力に応じて付加的なエネルギ源121〜127が設けられており、それらはこの例において、内部でプルアップ電流源118とプルダウン電流源119及び2つの電流源の間を切り替えるための切替え手段108によって示されている。すなわち、本発明にかかるマイクロコントローラは、内部のプルアップ電流源またはプルダウン電流源あるいはエネルギ源を有し、それらは個々に構成可能であって、それによって、それぞれのアプリケーションに必要な所定の論理パターンを自立して実現することができ、あるいは、外部の接続が存在する場合に、コンフィグレーション入力に故障があった場合にそのエラーを除去することができる。
すなわち、本発明は、マイクロコントローラのユーザーがアプリケーション固有の要求に従って、潜在的な外部接続を介して構成することができる、その外部接続への接続に誤りがある場合でも、回路、即ち、特にマイクロコントローラの安全な駆動を可能にする。本発明の重要な構成部分は、個々に定義可能な調節手段109、たとえばコンフィグレーションレジスタまたはその中に格納されているコンフィグレーションワードであって、それによってエネルギ源121〜127、特にプルアップ電流源118及びプルダウン電流源119、またはエネルギ源の範囲内の特殊な抵抗も、制御される。本発明に基づく特性を有するエネルギ源は、多様な観点で考えられ、以下においては一般的に、エネルギ源、あるいはプルアップまたはプルダウン電流源について言及するが、もちろん特殊な抵抗接続、バッテリ、アキュムレータなどによっても、特に電流源または電圧源として、かかるエネルギ源を実現することができる。ここで、各コンフィグレーション入力101〜107は、それぞれエネルギ源121〜127、ここでは特に、それぞれプルアップ電流源118及びプルダウン電流源119を備える。
第1の実施形態において、内部の電流源またはエネルギ源は、エネルギ源またはプルアップ及びプルダウン電流源によって予め定められる信号状態が、潜在的に設けられる外部接続によって上書きできるような強さで構成されている。調節手段、特にコンフィグレーションレジスタ109を介して、各入力信号、特に各コンフィグレーション入力について、個別に信号状態、ここでは論理ステータス0または1を予め定めることができる。その信号状態は、ユーザーがマイクロコントローラの目標動作を調節するために使用する外部接続への接続が、エラーによって中断されていない場合に生じるものである。この場合において、外部接続への電気的接続が中断しているにもかかわらず、常にまだマイクロコントローラの所望の機能が得られている。というのは、それぞれ必要な論理パターン、つまりそれぞれの信号状態は全て、付加的にコンフィグレーションレジスタ内のコンフィグレーションワードを介して調節されているからである。
第2の実施形態において、内部のエネルギ源121〜127、あるいはたとえば内部のプルアップ電流源118及びプルダウン電流源119は、すべての状況の下で(たとえばEMV入射あるいはアースオフセット)、一義的な状態が生じるような強さで構成されている。すなわち、この第2の実施形態においては、外部接続は、完全に省くことができ、自立した内部の供給が可能である。しかしその場合には、マイクロコントローラを形成する際すでに、コンフィグレーションレジスタ内、即ち調節手段内に、必要なコンフィグレーションワードがセットされなければならず、あるいはまたコンフィグレーションレジスタ内のコンフィグレーションワードのプログラミングが、マイクロコントローラの使用前に、特にユーザーによって保証されなければならない。
すべての実施形態において、調節手段は、比較的大きい範囲を有するメモリとして、あるいは他の考えられる形式で構成することもでき、その場合にここでは、個々のメモリセル、あるいはレジスタセルと記述するための個々のビットとを有するコンフィグレーションレジスタとしての、最も簡単な形式が使用される。
その場合に、コンフィグレーションレジスタ、つまりコンフィグレーションワード内のメモリセルまたはレジスタセルは、エネルギ源、つまりここでは特に、マイクロコントローラ100のコンフィグレーション入力におけるプルアップおよびプルダウン電流源からなるユニットと接続されている。従って全体として、コンフィグレーション入力、即ち該当する機能を有するピンと同じ数のメモリ領域またはレジスタセルが存在している。それぞれレジスタセルの論理状態に従って、即ち特にコンフィグレーションワード内のバイナリコーディング0または1において、プルアップ電流源118またはプルダウン電流源119がオンにされる。レジスタ内が0である場合に、たとえば、考察される入力のプルダウン電流源119がオンにされ、それがまたコンフィグレーション入力101における論理0に相当する。レジスタ111内の論理1によって、プルアップ電流源118がオンにされ、それがたとえば、コンフィグレーション入力101における論理1に相当する。コンフィグレーションレジスタあるいはコンフィグレーションワードは、たとえばプログラミング可能なワードとして、たとえばフラッシュメモリ、EPROMまたはEEPROMメモリのような、不揮発性の複数回プログラミング可能なメモリ内に、あるいはまたPROMのような、不揮発性の1回だけプログラミング可能なメモリに、あるいはまた、特にマイクロコントローラを形成する際すでに、ROM内に実現することができる。
その場合に、複数回書込み可能なメモリにおいては、コンフィグレーションワードの不用意な上書きを阻止する、保護機構、特に書込み保護を設けることができる。この保護は、たとえば付加的なロックビットあるいはイネーブルビット110によって実現することができ、それによって、その状態に従ってコンフィグレーションワードが書込み可能となり、あるいはブロックされる。このロックビットまたはアクティベートビット、即ちイネーブルビット110を介して、コンフィグレーションワードがアクティブに切り替えられる。コンフィグレーションワードがアクティブにされるとすぐに、たとえばコンフィグレーションワードのステータスに従って構成されたエネルギ源、特に電流源が、コンフィグレーション入力と電気的に接続される。これは、マイクロコントローラの各駆動状態について言える。インアクティブな状態においては、マイクロコントローラのコンフィグレーションは、外部接続が存在する限りにおいて、かかる外部接続を介してのみ制御される。そうでない場合には、コンフィグレーションワードによるコンフィグレーションが存在することに注意しなければならない。2つの電流源とその間の選択スイッチ、即ち切替え手段とを有する特殊な実施形態においては、選択スイッチが電流源の間、特に中央位置にあって、それによってコンフィグレーション入力へ至る切替え経路が高オームになり、効果的である。代替的に、イネーブルビット、即ち付加的なレジスタセルを、外部のマイクロコントローラ入力139によっても制御することができ、それが図1及び2に選択的に表示されている。内部のコンフィグレーションワードをアクティブまたはインアクティブにするためのイネーブルビットを有するこの付加的なレジスタセル110のそれぞれのステータス、即ち、アクティブまたは非アクティブのそれぞれのステータスが、ステータス出力138を介して、例えばバイナリのハイまたはローで表示することができる。このステータス出力138もまた、図1及び2に選択的に示されている。全コンフィグレーションワードのステータスが、即ち、ここではバイナリ表示によって、バイナリのパターンがマイクロコントローラによってソフトウェアを介して読出し可能であることは、効果的である。同様に、コンフィグレーション入力101〜107のそれぞれの論理的ステータスが、特にソフトウェアを介して読み出すことができることは、効果的である。ここで、マイクロコントローラによってステータスが照会された場合に、コンフィグレーション入力における信号状態の選択された論理パターンが、コンフィグレーションワード内の論理的パターンに従って所望の状態をとっていることが、重要である。これは同様に、たとえばマイクロコントローラのリセットが許可された場合に、一回だけ読み込まれる信号についても、マイクロコントローラの内部の機能ユニットによって恒久的に照会される信号についても、当てはまる。その場合に好ましくは、マイクロコントローラのリセットが許可された場合に読み込まれる信号について、コンフィグレーションワード、従ってコンフィグレーションレジスタとエネルギ源、即ち電流源との間に直接的な電気的接続が設けられる。このような場合においては、コンフィグレーションワードはソフトウェアプロトコルを介して伝送することはできない。かかるソフトウェアプロトコル伝送は、たとえば図2において可能であって、図2には調節手段とエネルギ源/コンフィグレーション入力の組み合わせとの間の接続における変形例が示されている。ただ信号編集手段131〜137のみが、見やすくするために省かれており、残りの名称は全て、図1と同様に維持されている。コンフィグレーションワードと電流源との間のこの信号編集は、たとえばシュミットトリガーによってレベル適合させるための回路であることができる。
コンフィグレーションワードを記憶するためにフラッシュメモリや類似の装置が使用される場合には、さらに、それに応じたデコーダ回路または読取り回路(150A、150B)が設けられる。かかるデコーダ回路及び読取り回路は、原理的に必要とされるコンフィグレーション入力の数よりも少ない導線を介して伝送を行おうとする場合にも、設けられる。接続151上の接続導線の数が、コンフィグレーション入力101〜107の数よりも少ない場合には、符号化モジュール150Aと復号化モジュール150Bとが必要である。その場合には、一方で、より少ない数の導線を、すべてのエネルギ源を符号化して操作することができるような形式で使用することが可能である。たとえば、4つのコンフィグレーション入力が接続される場合に、伝送は2本の導線を介して行うことができる。というのは、2=4を介して4つのコンフィグレーション入力がバイナリで符号化できるからである。同様に接続151の導線が4本である場合、それに応じて16(2)までのコンフィグレーション入力を符号化することができ、以下同様である。代替的に、シングルワイヤ接続151も実現することができ、それを介してコンフィグレーションワードの情報がソフトウェアプロトコルを介して伝送され、それが符号化装置150A及び復号化装置150Bの形態においても作用する。
すでに説明したように、調節手段として、個々のレジスタセルを有するコンフィグレーションレジスタの最も簡単な形式が選択されており、そのレジスタセル内で個々のビットがコンフィグレーションワードとしての全パターンをもたらす。しかしまた同様に、特にコンフィグレーション入力における調節可能な状態が2より多い場合に、他の識別子とそれにともなって、より大きいメモリセル111〜117を設けることも、もちろん可能である。たとえば、コンフィグレーション入力において3つの状態が区別される場合には、符号化するためには、メモリセル111〜117内にすでに少なくとも2ビット(2=4)が必要である。すなわち、それぞれ符号化すべき状態の数に応じて、メモリセルをもっと大きくするように選択することも、もちろん可能である。
本発明にかかる、マイクロコントローラのコンフィグレーション入力を接続するための方法及び装置によって、特に、コンフィグレーションワードが複数回プログラミング可能な不揮発性メモリ内で実現される場合に、テスト駆動、即ちテスト処理も実行される。というのは、矛盾のある要求が、テスト駆動に組み合わされるからである。その場合に、一方では、外部接続によって外部接続をテストすることが可能であり、すなわち外部接続が中断された場合には回路は機能せず、他方で、回路が最大限に頑丈に駆動することができ、すなわち回路は、外部接続へ至る電気的接続が中断されている場合でも機能する。すなわち、マイクロコントローラの外部接続において、マイクロコントローラの各コンフィグレーション入力における目標状態が調節されている。その場合に調節手段内のコンフィグレーションワードは、それぞれのコンフィグレーション入力においてエネルギ源が外部接続に対して逆の信号状態をとるように、プログラミングされる。外部接続が存在しない場合には、マイクロコントローラは、コンフィグレーションレジスタを介して調節されたモードをとる。その場合にこれは、外部接続を介して設けられたモードには相当しない。その場合に異なる行動を認識して、即ち、決められた通りではない外部接続を検出して、位置特定することができる。
しかし、外部接続が決められた通りに存在し、即ち外部の接続に至る場合、第1の実施形態においては、強い外部の接続が弱い内部のエネルギ源、特に電流源を上書きするため、マイクロコントローラは、外部の接続に従って予測されるモードをとる。外部の接続のテストが成功裏に実施された場合に、内部のコンフィグレーションワードは反転されることができる。従って内部のコンフィグレーションワードと外部の接続は、一様であって、それによって可用性が向上する。後で外部接続へ至る接続が中断された場合、即ち外部接続が切断された場合でも、常にまだ回路が正しく機能することができる。というのは、マイクロコントローラのために予め定められたモードは、付加的に内部のコンフィグレーションワードを介して調節されているからである。従って本発明によって、冗長性および安全性の向上が得られる。
本発明にかかる、信号状態を保証するための装置を含むマイクロコントローラを示す。 同様に、本発明にかかる装置を示し、ただし、調節手段とコンフィグレーション入力との間により少ない接続が設けられた装置を示す。

Claims (14)

  1. マイクロコントローラのコンフィグレーション入力(101−107)を接続する装置において、
    各コンフィグレーション入力(101−107)において少なくとも2つの取り得る信号状態からなる信号状態が調節されるように構成される装置であって、
    それぞれ少なくとも1つのエネルギ源(121−127)が、各コンフィグレーション入力(101−107)と接続され、
    前記エネルギ源は、各コンフィグレーション入力において少なくとも2つの信号状態を調節するために、少なくとも2つの状態をとることができ、
    調節手段(109)が設けられ、
    前記調節手段によって、各コンフィグレーション入力のために予め定められた信号状態が存在するように、各エネルギ源の状態が制御されることを特徴とする、マイクロコントローラのコンフィグレーション入力を接続する装置。
  2. 各エネルギ源(121−127)は、各調節すべき信号状態のために、電流源(118、119)を含むことを特徴とする、請求項1に記載の装置。
  3. 各エネルギ源(121)は、プルアップ電流源(118)とプルダウン電流源(119)とから構築されており、2つの前記電流源の間を切り替える切替え手段(108)を含むことを特徴とする、請求項1に記載の装置。
  4. 調節手段(109)としてコンフィグレーションレジスタが設けられ、前記コンフィグレーションレジスタは、各コンフィグレーション入力(101−107)のためにレジスタセル(111−117)を含むことを特徴とする、請求項1に記載の装置。
  5. 各レジスタセル(111−117)は、エネルギ源(121−127)とコンフィグレーション入力(101−107)とに対応づけられることを特徴とする、請求項4に記載の装置。
  6. 少なくとも1つの付加的なレジスタセル(110)が設けられ、前記レジスタセルによって残りのレジスタセル(111−117)がブロック可能及び/または許可可能であって、付加的なレジスタセル(110)は、コンフィグレーション入力(109)内に含まれるかまたはコンフィグレーション入力(109)に対応づけられることを特徴とする、請求項4に記載の装置。
  7. 調節手段(109)とコンフィグレーション入力(101−107)との間に、信号編集手段(131−137)が接続されることを特徴とする、請求項1に記載の装置。
  8. 各コンフィグレーション入力(101−107)と各レジスタ(111−117)との間に、信号編集モジュール(131−137)が接続されることを特徴とする、請求項4及び7に記載の装置。
  9. 互いに接続されているコンフィグレーション入力、エネルギ源及び調節手段の間にシングルワイヤ接続(151)が設けられ、そのための符号化装置(150A)と復号化装置(150B)とが設けられることを特徴とする、請求項1に記載の装置。
  10. 互いに接続されているコンフィグレーション入力、エネルギ源及び調節手段の間に、接続(151)が設けられ、前記接続は、所定数の接続線を含み、前記接続線の数は、コンフィグレーション入力をバイナリで符号化できるように構成され、そのための符号化装置(150A)と復号化装置(150B)とが設けられることを特徴とする、請求項1に記載の装置。
  11. 前記装置は、正確に2つの信号状態を調節可能であるように構成されることを特徴とする、請求項1に記載の装置。
  12. 請求項1に記載の装置を有するマイクロコントローラ。
  13. マイクロコントローラのコンフィグレーション入力(101−107)を接続する方法において、
    各コンフィグレーション入力(101−107)において少なくとも2つの取り得る信号状態からなる信号状態が調節される方法であって、
    各コンフィグレーション入力(101−107)のためにエネルギ源(121−127)が設けられ、各コンフィグレーション入力において少なくとも2つの信号状態からなる予め定められた信号状態が存在するように、全てのエネルギ源がコンフィグレーションワードによって調節されることを特徴とする、マイクロコントローラのコンフィグレーション入力を接続する方法。
  14. テスト駆動において、前記コンフィグレーション入力においてそれぞれ信号状態が調節され、コンフィグレーションワードによって前記信号状態とは異なる信号状態が予め定められ、前記異なる信号状態は、前記各コンフィグレーション入力の調節された信号状態についてエラーが存在する場合に、調節された信号状態に対してのみそれ自身を通過させることを特徴とする、請求項13に記載の方法。
JP2007523065A 2004-07-26 2005-07-21 マイクロコントローラにおいて入力を接続する方法、装置及び該当するマイクロコントローラ Expired - Fee Related JP4456150B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004036173A DE102004036173A1 (de) 2004-07-26 2004-07-26 Verfahren und Vorrichtung zur Beschaltung von Eingägnen bei Microcontrollern sowie entsprechender Microcontroller
PCT/EP2005/053560 WO2006010739A1 (de) 2004-07-26 2005-07-21 Verfahren und vorrichtung zur beschaltung von eingängen bei microcontrollern sowie entsprechender microcontroller

Publications (2)

Publication Number Publication Date
JP2008507931A true JP2008507931A (ja) 2008-03-13
JP4456150B2 JP4456150B2 (ja) 2010-04-28

Family

ID=35266539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007523065A Expired - Fee Related JP4456150B2 (ja) 2004-07-26 2005-07-21 マイクロコントローラにおいて入力を接続する方法、装置及び該当するマイクロコントローラ

Country Status (8)

Country Link
US (1) US7899963B2 (ja)
EP (1) EP1774654B1 (ja)
JP (1) JP4456150B2 (ja)
KR (1) KR101006256B1 (ja)
CN (1) CN1993888B (ja)
AT (1) ATE385628T1 (ja)
DE (2) DE102004036173A1 (ja)
WO (1) WO2006010739A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8843795B2 (en) * 2006-03-15 2014-09-23 Nec Corporation Test system of reconfigurable device and its method and reconfigurable device for use therein
CN103543682B (zh) * 2013-11-06 2016-06-08 邦彦技术股份有限公司 普通io口识别输入状态的方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097206A (en) 1990-10-05 1992-03-17 Hewlett-Packard Company Built-in test circuit for static CMOS circuits
US5670890A (en) 1993-04-22 1997-09-23 Lsi Logic Corporation Switchable pull-ups and pull-downs for IDDQ testing of integrated circuits
US5701115A (en) * 1995-05-16 1997-12-23 General Signal Corporation Field programmable module personalities
US5923894A (en) * 1997-11-03 1999-07-13 Teragen Corporation Adaptable input/output pin control
JPH11288330A (ja) 1998-04-01 1999-10-19 Matsushita Electric Ind Co Ltd 設定機能付き集積回路
US6237054B1 (en) * 1998-09-14 2001-05-22 Advanced Micro Devices, Inc. Network interface unit including a microcontroller having multiple configurable logic blocks, with a test/program bus for performing a plurality of selected functions
FR2787597B1 (fr) * 1998-12-22 2001-01-26 St Microelectronics Sa Procede de conception d'un coeur de microprocesseur
US7111190B2 (en) * 2001-02-23 2006-09-19 Intel Corporation Method and apparatus for reconfigurable memory
US6789030B1 (en) * 2000-06-23 2004-09-07 Bently Nevada, Llc Portable data collector and analyzer: apparatus and method
JP2005121544A (ja) * 2003-10-17 2005-05-12 Nec Electronics Corp 半導体集積回路及びその検査方法
US7132849B2 (en) * 2004-05-24 2006-11-07 Vitesse Semiconductor Corporation Method and apparatus for configuring the operation of an integrated circuit

Also Published As

Publication number Publication date
EP1774654A1 (de) 2007-04-18
KR20070028584A (ko) 2007-03-12
EP1774654B1 (de) 2008-02-06
ATE385628T1 (de) 2008-02-15
DE502005002769D1 (de) 2008-03-20
KR101006256B1 (ko) 2011-01-06
CN1993888A (zh) 2007-07-04
CN1993888B (zh) 2012-02-01
WO2006010739A1 (de) 2006-02-02
US7899963B2 (en) 2011-03-01
JP4456150B2 (ja) 2010-04-28
US20090307550A1 (en) 2009-12-10
DE102004036173A1 (de) 2006-03-23

Similar Documents

Publication Publication Date Title
JP6181310B2 (ja) ハイブリッド・メモリ・モジュール用メモリの入出力を構成するための装置および方法
KR102260369B1 (ko) 보정 회로 및 이를 포함하는 보정 장치
US20070035326A1 (en) Memory chip and method for operating a memory chip
US9104557B2 (en) Encoded chip select for supporting more memory ranks
EP2045814A1 (en) Method and device for irreversibly programming and reading nonvolatile memory cells
KR20090114630A (ko) 출력드라이버, 이를 포함하는 반도체 메모리장치 및 이의동작방법
US11836078B2 (en) Trim setting determination on a memory device
US10754723B2 (en) Processing system, related integrated circuit, device and method
JP4456150B2 (ja) マイクロコントローラにおいて入力を接続する方法、装置及び該当するマイクロコントローラ
US20030221049A1 (en) Electronic control device
KR100444788B1 (ko) 테스트 동작 모드를 가진 집적 회로 및 다수의 상기 집적회로를 테스트하기 위한 방법
US20150145560A1 (en) Integrated device with auto configuration
US7623391B1 (en) Data transfer verification systems and methods
EP3413195A1 (en) Processing system, related integrated circuit, device and method
JP2000250816A (ja) 集積回路の認証方法
US6678185B1 (en) Programmable non-volatile data storage circuit and a method for programming a non-volatile data storage circuit
KR20030085046A (ko) 동기 비휘발성 메모리 소자용 독립 비동기 부트 블록
JP2617095B2 (ja) 画一的に集積された記憶装置
JPH07281838A (ja) 情報記録装置および情報記録装置の設定方法
KR20010098521A (ko) 집적 반도체 회로 및 그의 작동 방법
JP3888571B2 (ja) モード切替回路
KR101212748B1 (ko) 반도체 메모리, 메모리 시스템 및 그 프로그래밍 방법
JP2006209876A (ja) 電子制御装置
KR20010053128A (ko) 전자 테스트 메모리 장치
JP6035760B2 (ja) 半導体記憶装置及び半導体記憶装置の制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4456150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees