JP2008507931A - マイクロコントローラにおいて入力を接続する方法、装置及び該当するマイクロコントローラ - Google Patents
マイクロコントローラにおいて入力を接続する方法、装置及び該当するマイクロコントローラ Download PDFInfo
- Publication number
- JP2008507931A JP2008507931A JP2007523065A JP2007523065A JP2008507931A JP 2008507931 A JP2008507931 A JP 2008507931A JP 2007523065 A JP2007523065 A JP 2007523065A JP 2007523065 A JP2007523065 A JP 2007523065A JP 2008507931 A JP2008507931 A JP 2008507931A
- Authority
- JP
- Japan
- Prior art keywords
- configuration
- configuration input
- signal
- microcontroller
- energy source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 description 9
- 239000004020 conductor Substances 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3008—Quiescent current [IDDQ] test or leakage current test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Microcomputers (AREA)
- Selective Calling Equipment (AREA)
- Control By Computers (AREA)
Abstract
【選択図】図1
Description
Claims (14)
- マイクロコントローラのコンフィグレーション入力(101−107)を接続する装置において、
各コンフィグレーション入力(101−107)において少なくとも2つの取り得る信号状態からなる信号状態が調節されるように構成される装置であって、
それぞれ少なくとも1つのエネルギ源(121−127)が、各コンフィグレーション入力(101−107)と接続され、
前記エネルギ源は、各コンフィグレーション入力において少なくとも2つの信号状態を調節するために、少なくとも2つの状態をとることができ、
調節手段(109)が設けられ、
前記調節手段によって、各コンフィグレーション入力のために予め定められた信号状態が存在するように、各エネルギ源の状態が制御されることを特徴とする、マイクロコントローラのコンフィグレーション入力を接続する装置。 - 各エネルギ源(121−127)は、各調節すべき信号状態のために、電流源(118、119)を含むことを特徴とする、請求項1に記載の装置。
- 各エネルギ源(121)は、プルアップ電流源(118)とプルダウン電流源(119)とから構築されており、2つの前記電流源の間を切り替える切替え手段(108)を含むことを特徴とする、請求項1に記載の装置。
- 調節手段(109)としてコンフィグレーションレジスタが設けられ、前記コンフィグレーションレジスタは、各コンフィグレーション入力(101−107)のためにレジスタセル(111−117)を含むことを特徴とする、請求項1に記載の装置。
- 各レジスタセル(111−117)は、エネルギ源(121−127)とコンフィグレーション入力(101−107)とに対応づけられることを特徴とする、請求項4に記載の装置。
- 少なくとも1つの付加的なレジスタセル(110)が設けられ、前記レジスタセルによって残りのレジスタセル(111−117)がブロック可能及び/または許可可能であって、付加的なレジスタセル(110)は、コンフィグレーション入力(109)内に含まれるかまたはコンフィグレーション入力(109)に対応づけられることを特徴とする、請求項4に記載の装置。
- 調節手段(109)とコンフィグレーション入力(101−107)との間に、信号編集手段(131−137)が接続されることを特徴とする、請求項1に記載の装置。
- 各コンフィグレーション入力(101−107)と各レジスタ(111−117)との間に、信号編集モジュール(131−137)が接続されることを特徴とする、請求項4及び7に記載の装置。
- 互いに接続されているコンフィグレーション入力、エネルギ源及び調節手段の間にシングルワイヤ接続(151)が設けられ、そのための符号化装置(150A)と復号化装置(150B)とが設けられることを特徴とする、請求項1に記載の装置。
- 互いに接続されているコンフィグレーション入力、エネルギ源及び調節手段の間に、接続(151)が設けられ、前記接続は、所定数の接続線を含み、前記接続線の数は、コンフィグレーション入力をバイナリで符号化できるように構成され、そのための符号化装置(150A)と復号化装置(150B)とが設けられることを特徴とする、請求項1に記載の装置。
- 前記装置は、正確に2つの信号状態を調節可能であるように構成されることを特徴とする、請求項1に記載の装置。
- 請求項1に記載の装置を有するマイクロコントローラ。
- マイクロコントローラのコンフィグレーション入力(101−107)を接続する方法において、
各コンフィグレーション入力(101−107)において少なくとも2つの取り得る信号状態からなる信号状態が調節される方法であって、
各コンフィグレーション入力(101−107)のためにエネルギ源(121−127)が設けられ、各コンフィグレーション入力において少なくとも2つの信号状態からなる予め定められた信号状態が存在するように、全てのエネルギ源がコンフィグレーションワードによって調節されることを特徴とする、マイクロコントローラのコンフィグレーション入力を接続する方法。 - テスト駆動において、前記コンフィグレーション入力においてそれぞれ信号状態が調節され、コンフィグレーションワードによって前記信号状態とは異なる信号状態が予め定められ、前記異なる信号状態は、前記各コンフィグレーション入力の調節された信号状態についてエラーが存在する場合に、調節された信号状態に対してのみそれ自身を通過させることを特徴とする、請求項13に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004036173A DE102004036173A1 (de) | 2004-07-26 | 2004-07-26 | Verfahren und Vorrichtung zur Beschaltung von Eingägnen bei Microcontrollern sowie entsprechender Microcontroller |
PCT/EP2005/053560 WO2006010739A1 (de) | 2004-07-26 | 2005-07-21 | Verfahren und vorrichtung zur beschaltung von eingängen bei microcontrollern sowie entsprechender microcontroller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008507931A true JP2008507931A (ja) | 2008-03-13 |
JP4456150B2 JP4456150B2 (ja) | 2010-04-28 |
Family
ID=35266539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007523065A Expired - Fee Related JP4456150B2 (ja) | 2004-07-26 | 2005-07-21 | マイクロコントローラにおいて入力を接続する方法、装置及び該当するマイクロコントローラ |
Country Status (8)
Country | Link |
---|---|
US (1) | US7899963B2 (ja) |
EP (1) | EP1774654B1 (ja) |
JP (1) | JP4456150B2 (ja) |
KR (1) | KR101006256B1 (ja) |
CN (1) | CN1993888B (ja) |
AT (1) | ATE385628T1 (ja) |
DE (2) | DE102004036173A1 (ja) |
WO (1) | WO2006010739A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8843795B2 (en) * | 2006-03-15 | 2014-09-23 | Nec Corporation | Test system of reconfigurable device and its method and reconfigurable device for use therein |
CN103543682B (zh) * | 2013-11-06 | 2016-06-08 | 邦彦技术股份有限公司 | 普通io口识别输入状态的方法及装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5097206A (en) | 1990-10-05 | 1992-03-17 | Hewlett-Packard Company | Built-in test circuit for static CMOS circuits |
US5670890A (en) | 1993-04-22 | 1997-09-23 | Lsi Logic Corporation | Switchable pull-ups and pull-downs for IDDQ testing of integrated circuits |
US5701115A (en) * | 1995-05-16 | 1997-12-23 | General Signal Corporation | Field programmable module personalities |
US5923894A (en) * | 1997-11-03 | 1999-07-13 | Teragen Corporation | Adaptable input/output pin control |
JPH11288330A (ja) | 1998-04-01 | 1999-10-19 | Matsushita Electric Ind Co Ltd | 設定機能付き集積回路 |
US6237054B1 (en) * | 1998-09-14 | 2001-05-22 | Advanced Micro Devices, Inc. | Network interface unit including a microcontroller having multiple configurable logic blocks, with a test/program bus for performing a plurality of selected functions |
FR2787597B1 (fr) * | 1998-12-22 | 2001-01-26 | St Microelectronics Sa | Procede de conception d'un coeur de microprocesseur |
US7111190B2 (en) * | 2001-02-23 | 2006-09-19 | Intel Corporation | Method and apparatus for reconfigurable memory |
US6789030B1 (en) * | 2000-06-23 | 2004-09-07 | Bently Nevada, Llc | Portable data collector and analyzer: apparatus and method |
JP2005121544A (ja) * | 2003-10-17 | 2005-05-12 | Nec Electronics Corp | 半導体集積回路及びその検査方法 |
US7132849B2 (en) * | 2004-05-24 | 2006-11-07 | Vitesse Semiconductor Corporation | Method and apparatus for configuring the operation of an integrated circuit |
-
2004
- 2004-07-26 DE DE102004036173A patent/DE102004036173A1/de not_active Withdrawn
-
2005
- 2005-07-21 US US11/658,332 patent/US7899963B2/en not_active Expired - Fee Related
- 2005-07-21 CN CN2005800253201A patent/CN1993888B/zh not_active Expired - Fee Related
- 2005-07-21 EP EP05763087A patent/EP1774654B1/de not_active Not-in-force
- 2005-07-21 KR KR1020077001809A patent/KR101006256B1/ko not_active IP Right Cessation
- 2005-07-21 JP JP2007523065A patent/JP4456150B2/ja not_active Expired - Fee Related
- 2005-07-21 DE DE502005002769T patent/DE502005002769D1/de active Active
- 2005-07-21 WO PCT/EP2005/053560 patent/WO2006010739A1/de active Application Filing
- 2005-07-21 AT AT05763087T patent/ATE385628T1/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1774654A1 (de) | 2007-04-18 |
KR20070028584A (ko) | 2007-03-12 |
EP1774654B1 (de) | 2008-02-06 |
ATE385628T1 (de) | 2008-02-15 |
DE502005002769D1 (de) | 2008-03-20 |
KR101006256B1 (ko) | 2011-01-06 |
CN1993888A (zh) | 2007-07-04 |
CN1993888B (zh) | 2012-02-01 |
WO2006010739A1 (de) | 2006-02-02 |
US7899963B2 (en) | 2011-03-01 |
JP4456150B2 (ja) | 2010-04-28 |
US20090307550A1 (en) | 2009-12-10 |
DE102004036173A1 (de) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6181310B2 (ja) | ハイブリッド・メモリ・モジュール用メモリの入出力を構成するための装置および方法 | |
KR102260369B1 (ko) | 보정 회로 및 이를 포함하는 보정 장치 | |
US20070035326A1 (en) | Memory chip and method for operating a memory chip | |
US9104557B2 (en) | Encoded chip select for supporting more memory ranks | |
EP2045814A1 (en) | Method and device for irreversibly programming and reading nonvolatile memory cells | |
KR20090114630A (ko) | 출력드라이버, 이를 포함하는 반도체 메모리장치 및 이의동작방법 | |
US11836078B2 (en) | Trim setting determination on a memory device | |
US10754723B2 (en) | Processing system, related integrated circuit, device and method | |
JP4456150B2 (ja) | マイクロコントローラにおいて入力を接続する方法、装置及び該当するマイクロコントローラ | |
US20030221049A1 (en) | Electronic control device | |
KR100444788B1 (ko) | 테스트 동작 모드를 가진 집적 회로 및 다수의 상기 집적회로를 테스트하기 위한 방법 | |
US20150145560A1 (en) | Integrated device with auto configuration | |
US7623391B1 (en) | Data transfer verification systems and methods | |
EP3413195A1 (en) | Processing system, related integrated circuit, device and method | |
JP2000250816A (ja) | 集積回路の認証方法 | |
US6678185B1 (en) | Programmable non-volatile data storage circuit and a method for programming a non-volatile data storage circuit | |
KR20030085046A (ko) | 동기 비휘발성 메모리 소자용 독립 비동기 부트 블록 | |
JP2617095B2 (ja) | 画一的に集積された記憶装置 | |
JPH07281838A (ja) | 情報記録装置および情報記録装置の設定方法 | |
KR20010098521A (ko) | 집적 반도체 회로 및 그의 작동 방법 | |
JP3888571B2 (ja) | モード切替回路 | |
KR101212748B1 (ko) | 반도체 메모리, 메모리 시스템 및 그 프로그래밍 방법 | |
JP2006209876A (ja) | 電子制御装置 | |
KR20010053128A (ko) | 전자 테스트 메모리 장치 | |
JP6035760B2 (ja) | 半導体記憶装置及び半導体記憶装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4456150 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |