JP2008311665A - 光起電力シリコンウェファ上に導体路を形成する方法 - Google Patents

光起電力シリコンウェファ上に導体路を形成する方法 Download PDF

Info

Publication number
JP2008311665A
JP2008311665A JP2008157077A JP2008157077A JP2008311665A JP 2008311665 A JP2008311665 A JP 2008311665A JP 2008157077 A JP2008157077 A JP 2008157077A JP 2008157077 A JP2008157077 A JP 2008157077A JP 2008311665 A JP2008311665 A JP 2008311665A
Authority
JP
Japan
Prior art keywords
layer
transfer layer
transfer
stamping foil
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008157077A
Other languages
English (en)
Other versions
JP2008311665A5 (ja
Inventor
Ulrich Schindler
ウーリッヒ シンドラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leonhard Kurz Stiftung and Co KG
Original Assignee
Leonhard Kurz Stiftung and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leonhard Kurz Stiftung and Co KG filed Critical Leonhard Kurz Stiftung and Co KG
Publication of JP2008311665A publication Critical patent/JP2008311665A/ja
Publication of JP2008311665A5 publication Critical patent/JP2008311665A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 シリコンウェファ上に導体路を形成する、改良された方法を提供すること。
【解決手段】 光起電力セルのために設けられたシリコンウェファ(1)上に導体路(22、322、422、522)を形成する方法が記載される。電気的に導通する転写層(22)が、刻印箔(2)、特に熱刻印箔から、シリコンウェファ(1)の表面上に完全に、あるいは領域的に転写される。
【選択図】図1a

Description

本発明は、光起電力シリコンウェファ上に導体路を形成する方法および該方法を実施するための刻印箔に関する。
シリコンウェファのベース上に光起電力セルを形成する場合に、シリコンウェファ上に平面スクリーン印刷を用いて終端を形成する第2の電極を導体路として塗布し、その後焼結することが知られている。
平面スクリーン印刷は、時間のかかる方法であって、連続的な形成や安価な大量生産にはあまり適していない。特に、平面スクリーン印刷においては、印刷画像のエッジが、印刷の間および特にざらざらした媒体を印刷する場合に、欠けてしまうことがある。これは結果として、電極の導体路の印刷画像内の不均一性とそれに伴って電極の不均一な電気的特性をもたらすことがある。
特許文献1には、ベースプレート上に薄いフィルムを印刷および熱接着する方法および装置が記載されている。ベースプレートは、たとえば、シリコン、ガリウム−ヒ化物などからなる電子的な回路基板であることができる。フィルムとベースプレートの間の中空空間を回避するために、真空の印加が行われる。
独国公報DE68926361T2
本発明の課題は、シリコンウェファ上に導体路を形成する、改良された方法を提供することである。
本発明によれば、この課題は、請求項1の対象によって解決される。光起電力セルのために設けられたシリコンウェファ上に導体路を形成する方法が提案され、その場合に電気的に導通する転写層が刻印箔、特に熱刻印箔から全体的に、あるいは部分的にシリコンウェファの表面上に転写される。
本発明によれば、刻印プロセスにおいて複数のシリコンウェファを連続的に且つ有効に刻印することが可能である。
本発明に基づく方法においては、導体路の形成は、実質的に前に置かれた形成ステップへ、すなわち刻印箔、特に熱刻印箔の形成へ、移される。熱刻印箔の形成は、導体路の合わせ精度に対する最高の要請を満たし、その場合に導体路は、従来の意味の導体路であっても、電極またはその他の電気的に導通する領域であってもよい。
熱刻印箔は、好ましくはロール−ツー−ロール方法で形成される。その場合に、材料組成、厚み、構造および幾何学配置のような、転写層の重要な機能的パラメータを調節することができ、その場合に得ることのできる許容誤差は、マイクロメートルからナノメートルの領域にある。熱刻印においては、転写される層の変わらない品質を得るために、温度、圧接力および滞留時間(刻印時間、速度)のような、わずかなパラメータのみがコントロールされる。それに対して平面スクリーン印刷は、テクノロジー的にずっと複雑であって、管理しにくい。というのは、すでに述べたように、エッジが崩れ、あるいは印刷プロセス中に印刷媒体から溶剤が逃げ出すことがあるからである。
刻印箔は、好ましくは、キャリア層と転写レイヤーを有しており、その転写レイヤーは少なくとも1つの転写層と好ましくは接着剤層を有しており、その接着剤層が転写レイヤーの、キャリア層とは逆の側に配置されている。転写レイヤーとキャリア層の間に、好ましくは剥離層が配置されている。転写レイヤーは、キャリア層とは逆の側をもって、目的基板上に適用される。その場合に、転写レイヤーの、キャリア層とは逆の表面は、好ましくは熱および/または圧力の作用を受けて、目的基板に付着するように、形成されている。従ってこの表面は、好ましくは、転写層の、キャリア層とは逆の側に塗布された、下塗り層の表面によって形成される。適用する場合に、刻印箔が目的基板に対して圧接され、その場合に、たとえば熱および/または圧力によって、基板に転写レイヤーの付着がもたらされ、その後キャリア層が転写レイヤーから引き外される。
熱刻印箔は、少なくとも1つのキャリア層と転写層を有している。熱刻印の場合に、加熱された刻印父型の隆起した領域が、刻印父型と刻印すべき基板、ここではシリコンウェファ、との間に配置された熱刻印箔と圧接され、その場合にキャリア層は刻印父型に向けられている。転写層の、隆起した領域の下方に配置された領域が、圧力と熱によって基板上に転写され、その場合に転写層内に、隆起した領域のエッジに従う、破断線が形成される。刻印父型が熱刻印箔と接触する領域内で、熱と圧力によって、たとえばキャリア層と転写レイヤーの間に配置された剥離層が軟化され、転写層と刻印すべき基板との間に配置された接着剤層が活性化されることによって、転写レイヤーと刻印すべき基板との間の付着力が、転写レイヤーとキャリア層の間よりも大きくなる。従って刻印父型は、その刻印表面の形成によって、転写される転写層の幾何学的構造を定める。すなわち、刻印父型は、後述するように、構造父型と称することもできる。刻印父型を引き外した後に、刻印父型の加熱された、隆起した領域から転写された、転写層の領域が、刻印された基板上に残る。転写層の加熱されない領域は、キャリア箔上に残り、このキャリア箔と共に引き外される。熱刻印は構造化された転写層を必要としないが、構造化され、あるいは前もって構造化された転写層の転写を設けることもできる。
刻印箔のキャリア層は、好ましくはプラスチック、たとえばポリエステルからなるキャリア箔であって、好ましくは200μmより小さい、好ましくは12μmから50μmの厚みを有している。キャリア層と転写層の間に、好ましくは剥離層が配置されている。剥離層は、好ましくは2μmより小さい厚みを有しており、かつワックス成分を含んでおり、それが、加熱された場合にその付着力を損ない、それによってキャリア箔からの転写層の分離を容易にする。さらに、転写層上に下塗り層を配置することができ、その下塗り層は刻印の際に一緒に転写されて、たとえば刻印された基板上の転写層の付着を支援する。下塗り層は、たとえば、接着剤層、好ましくは熱により活性化可能な接着剤層として形成することができる。接着剤層は、10μmよりも小さい、好ましくは0.5から2μmの領域の厚みを有することができる。しかしまた、接着剤層は、冷間接着剤から、あるいはUV硬化可能な接着剤から形成することができる。しかしまた、転写層自体が、刻印された基板上の転写層の付着を媒介する成分を有することも、可能である。
他の好ましい形成が、従属請求項に記載されている。
幾何学的に構造化された、電気的に導通する転写層を備える刻印箔を使用することもできる。
しかしまた、電気的に導通する全面の転写層を有する刻印箔が使用され、転写層がシリコンウェファ上に転写される際に構造父型によって構造化されることも、可能である。その場合に構造父型の表面構造が、転写される転写層の輪郭を定める。転写層の必要とされない領域は、刻印後に刻印箔上に残り、廃棄される。
転写層が、ストローク刻印によって転写されることが、可能である。
さらに、転写層が、転動刻印によって転写されることが、可能である。
また、導体路を1つより多い刻印ステップによって形成することも、可能である。従って、導体路を部分ごとに刻印することができる。
異なる材料からなる、および/または異なる電気的導通性および/または厚みおよび/または幾何学的構造および/または異なる横断面プロフィールを有する転写層を次々と転写することができる。このようにして、導体路の特性を、多様に変化させることができる。特に、特性を領域的に変化させること、たとえば電極としての領域と導体路としての領域などを形成することが、可能である。導体路は、たとえば、電極を互いに接続し、それによって個々の光起電力セルの直列回路および/または並列回路を形成することができる。
すなわち、たとえば個々の転写層が異なる導通性を有する場合に、導体路内に2つまたはそれより多い転写層を転写することによって、導通性勾配を形成することが、可能である。
上述したように、刻印父型および/または刻印箔の形成によって、導体路の幾何学的構造および/または導通構造を調節することができる。従って、構造化された転写層を有する刻印箔から導体路領域を転写し、かつ/または構造父型を用いて全面の転写層を有する刻印箔から導体路領域を転写することができる。
2つの方法を互いに組み合わせることが、可能である。たとえば、その転写層が構造化された領域も、構造化されない領域も有する、刻印箔と、さらに領域的に構造父型として形成された、刻印父型を設けることができる。
さらに、2つまたはそれより多い転写層を転写することによって、導体路の付着を局所的に変化させることができる。異なる付着は、転写層の異なる構造化によって、および/または転写層の異なる組成によって、および/または刻印箔の1つまたは複数の層によって、もたらすことができる。たとえば、接着剤層として、あるいは分離層として作用し、焼結プロセスに基づいて異なる付着作用をもたらす層を、設けることができる。
他の好ましい形成において、少なくとも1つの特性、たとえば厚みおよび/または柔軟性および/または材料の組成において、互いに異なる、キャリア層を有する刻印箔を使用することができる。
さらに、剥離層を持たない刻印箔を使用することができる。
また、下塗り層を持たない刻印箔を使用することもできる。
本発明に基づく方法によって、刻印プロセスにおいて複数のシリコンウェファを連続的に刻印することが、可能である。
しかしまた、刻印プロセスにおいて、複数のシリコンウェファを非連続で刻印することも可能である。
好ましくは、転写層として、金属層が使用される。
電極層として設けられている転写層と組み合わせて特別な効果をもたらすことができる、他の転写層を転写することができる。
たとえば、他の層が、エレクトロクロム層および/またはサーモクロム層であり、あるいは入射する光の波長を、より広い光スペクトルが利用できるように、かつ/またはシリコンウェファの熱的な過熱が回避されるように、変換することができる層であることができる。
さらに、1つまたは複数の転写層の転写後に、焼結プロセスが実施されることが、可能である。焼結プロセスによって、たとえば、シリコンウェファ上に転写された転写層の付着を改良することができ、かつ/または転写された転写層から有機成分を追い出すことができる。焼結温度と焼結時間の長さのパラメータによって、たとえば互いに隣接する材料の相互拡散を調節することができるので、境界層が形成され、その中で転写層とシリコンウェファが材料結合で互いに結合されている。
2つの互いに連続する刻印プロセスの間で、焼結プロセスを実施することが可能である。しかしまた、より少ない焼結プロセス、たとえば第1の転写層の刻印後の焼結と終結焼結、を設けることも、可能である。
同じ温度において、2回あるいはそれより多い焼結プロセスを実施することができる。
しかし、また、異なる温度および/または滞留時間において、2回またはそれより多い焼結プロセスを実施することもできる。
焼結温度を、300℃から800℃の領域内で調節することができる。
さらに、焼結温度を、450℃から550℃の領域内で調節することができる。
実験が示しているように、好ましくは、焼結温度は、約500℃に調節することができる。焼結時間は、約10分と約30分の間であって、その場合に約5分の間焼結温度が維持される。
しかし、また、焼結プロセス後、ないしたとえばテンパリングのような、温度処理プロセス後に、冷却ステップを設けることもできる。
さらに、焼結プロセスおよび/または温度処理プロセスを、空気とは異なる雰囲気内で、たとえば窒素またはアルゴンのような、保護ガス雰囲気内で、実施することができる。
1つまたは複数の焼結プロセスおよび/または温度処理プロセスの間に、1つまたは複数のクリーニング段階を設けることもできる。
クリーニング段階において、シリコンウェファにガスおよび/または液体を供給することができる。
最適なクリーニング効果を得るために、1つまたは複数のクリーニング段階内で温度レジュームおよび/または滞留時間レジュームを変化させることができる。
さらに、1つまたは複数の刻印プロセスの後にも、クリーニング段階が遂行されるようにすることができる。
また、1つまたは複数の刻印プロセス後に、たとえば層を部分的または完全に溶着させることができる、化学的プロセスステップを挿入することができ、その場合に、たとえばシリコンウェファと接触される物質の化学的組成、滞留時間、プロセス温度およびプロセス圧力のような、多数のプロセスパラメータを調節することができる。
本発明に基づく方法の他の選択的形成が、転写可能な転写層に向けられている。
次々と、異なる材料を転写することができる。すなわち、無機層、たとえばITOを転写し、あるいは有機層も転写することが可能であって、その場合に有機層は、機能層として、あるいは化学的な試薬として使用することができる。
他の処理ステップとして、転写層を、シリコンウェファの個別化、たとえばホログラムを有する、終端層として設けることができる。このようにして、たとえば製品偽造を予防し、あるいは製造チャージなどを定めることができる。
また、最後に、熱刻印によって転写された1つまたは複数の電極層を保護するための、1つまたは複数の保護層を刻印することもできる。保護層は、たとえば、カラー層または装飾層および/または機能的な層であることができ、たとえば、中間層付着を改良するために、温度プロセスを接続することができる。
さらに、最後に、熱刻印によって転写された1つないし複数の電極層上に抗付着層を刻印することができる。
上述した最後の層の転写は、他の層と同様に全面で、あるいは部分的に設けることができる。
最後に塗布された層は、全面で、あるいは部分的に着色することができる。着色は、たとえば装飾として、あるいは老化インジケータとして設けることができる。
全面または部分的に、たとえば老化および/または使用可能性に関する情報を与え、かつ色彩効果に基づかないインジケータを有する、終端層を設けることもできる。たとえば、インジケータは、RFIDタグとして形成することができる。
たとえば中間層付着特性を改良するために、終端層の塗布後に温度プロセスが実施されず、あるいは、低い温度で1つまたは複数の温度プロセスが実施される。
他の好ましい形態が、刻印箔に向けられている。方法を実施するために、構造化された、電気的に導通する転写層を有する刻印箔、特に熱刻印箔が設けられている。この場合に「構造化」という概念は、極めて広い意味で使用されるので、構造化、たとえば表面構造化、を有する同じ厚さの全面の転写層を形成することもできる。
転写層は、幾何学的に構造化することができる。この種の転写層は、導体路のパターンとして形成することができ、すなわち転写層は、転写層の材料が除去されている、少なくとも1つの領域を含んでいる。
転写層が、印刷プロセスおよび/またはマスクを有する蒸着プロセスとそれに続く構造化プロセス(たとえばエッチング)によって、構造化されることも可能である。
また、刻印箔がセグメント化されていること、すなわちその層および/またはその層順序に関して異なることができるセグメントを有することも、可能である。
好ましくは、転写層は、金属層として形成することができる。金属層は、個々の金属からも、金属合金からも、形成することができる。
金属層が、金属粒子から形成されることも、可能である。金属粒子は、専門文献においてクラスターとも称される、ナノメートル領域の極めて小さい粒子であることができる。この種のクラスターは、大きい粒子の材料特性とは基本的に異なる材料特性を有することができる。
金属粒子が、ほぼ同一の寸法を有することが可能であって、その場合に寸法の分布はたとえばベルカーブに、すなわちガウス分布に従うことができる。従って、たとえば、2つまたはそれより多い金属ないし金属合金の混合が転写された場合に、焼結プロセス後に、電極内に金属の異なる、同じ大きさの領域が存在すると推定することができる。
また、金属粒子が、異なる寸法を有することも、可能である。従ってたとえば、少なくとも2つの金属ないし金属合金の混合物が転写された場合に、焼結プロセス後に、電極内に金属の異なる、異なる大きさの領域が存在すると、推定することができる。
さらに、金属層内の金属粒子の濃度が一定であることが、可能である。
しかし、また、金属層内の金属粒子の濃度が、一定でないことも、可能である。
金属の転写層の使用が好ましいが、「金属」ないし「金属粒子」の代わりに、非金属の導通する材料、たとえば炭素または導通するプラスチックからなる、いわゆる「ナノチューブ」を設けることもできる。そうである場合に、後続のステップの温度およびその他のプロセス条件が、それに応じて適合される。
刻印箔が、複数の剥離層を有することが、可能である。
さらに、刻印箔が、複数の下塗り層を有することができる。
また、剥離層および/または下塗り層が全面で形成されないことも、可能である。このようにして、たとえば、それぞれ刻印条件に応じて転写層の異なる領域を転写することができる。
上述した方法ないし刻印箔の適用において、シリコンウェファのベース上に光起電力セルを設けることができ、その表面上に刻印箔の電気的に導通する、構造化された転写層が設けられている。従って、光起電力セルは、シリコンウェファ上に構築され、かつその一番上の電気的に導通する層が上述した転写層から形成されている、光起電力セルである。
図面を用いて本発明を実施例に基づいて詳細に説明する。
図1は、後ろ側の第1の電極層11を備えた、ドーピングされ、かつ処理されたシリコンウェファ1を示しており、それは、知られているようにドーピングによって光起電力セルを構成するのに適している。
熱刻印箔2は、キャリア箔20、剥離層21および電気的に導通する転写層22から形成されており、その場合に熱刻印箔が加熱された刻印父型3上に取り付けられている。
その場合に、キャリア箔20の後ろ側が、刻印父型3の前側に向けられている。同時に転写層22の前側を形成する、熱刻印箔2の前側が、シリコンウェファ1の上側に向けられており、刻印プロセスの間この上側と接触される。それによって、図1bに示すように、転写層22がシリコンウェファ1の上側へ転写され、そこで導体路を形成し、その導体路が電極領域および/または接触領域および/またはその他の電気的に導通する領域として利用することができる。
転写層22の転写後に、刻印父型3が取り除かれ、その場合に剥離層21が熱刻印箔2からの転写層22の分離を支援する。
転写層22は、金属成分を付着させるための接着剤として設けられている有機マトリクス内の、たとえば金、銀、アルミニウム、銅またはこれらの金属の合金からなる、部分金属の層であることができる。転写層は、熱刻印箔2を形成する際に任意に構造化することができるので、たとえば、シリコンウェファ1上に第2の電極層を形成するための、導体路ないし電極領域をかたどることができる。
しかし、また、転写層は、電気的に導通する有機層であることもできる。転写層22は、既知のように、熱刻印箔上にスパッタリング、蒸着あるいはプリントによって、設けることができる。スパッタリングまたは蒸着が設けられている場合には、その後、シリコンウェファ1上の転写層22の良好な付着を得るために、下塗り層を塗布することができる。その場合に金属の転写層は、たとえばEP0385995B1に記載されているように、処理ステップの1つにおいて電気メッキで補強することができる。
キャリア箔は、たとえば、19μmから50μmの厚みを有するポリエステルから形成することができる。図1a、1bに示す実施例において、キャリア箔は、約23μmの厚みを有している。剥離層は、この実施例においては転写されない。しかしまた、剥離層を少なくとも部分的に転写して、たとえば後続の焼結プロセスにおいてガス相に変わるようにすることもできる。この実施例においては、接着層として用いられる、下塗り層は設けられていない。しかしまた、同時に少なくとも1つの下塗り層を一部または全面に転写することもできる。
熱刻印箔の形成は、好ましくは、ロール−ツー−ロール方法で行うことができる。その場合に転写層を多様に修正することができる。
図2a、2bは、第2の実施例を示しており、この実施例において熱刻印箔2の転写層22は、全面で形成されており(図2a)、図1a、1bに示す実施例の場合と同様に下塗り層は設けられていない。刻印父型3は、転写すべき導通構造に相当する表面構造を有しており、その場合に導体路の間の領域は、凹状に形成されているので、刻印父型3の表面は導体路の領域においてだけ熱刻印箔と接触する。
図2bに示すように、刻印の際に転写層22から、刻印父型3の隆起した領域上に配置されている領域のみが、シリコンウェファ1上に転写される。刻印父型3をシリコンウェファ1から分離する際に、この領域がシリコンウェファ1上に残る。転写層22の、刻印父型3の凹状の領域の上方に配置された領域22rは、熱刻印箔2上に残って、それと共に剥がされる。
図2a、2bに示す方法は、実験を実施しかつ小型化するための利点を有しており、好ましくは、刻印父型の製造コストが、構造化された転写層を備えて形成される熱刻印箔の製造コストよりも小さい場合に、常に設けることができる。ずっと上で述べたように、剥離層が少なくとも部分的に転写されて、たとえば後続の焼結プロセスにおいてガス相へ変わるようにすることができる。さらに、ずっと上で述べたように、付加的に1つまたは複数の部分的あるいは全面の下塗りを転写することができる。
上述した実施例において、転写する転写層をシリコンウェファ1と永続的に結合し、かつ良好な電気的接触を形成するために、転写層の転写後に、焼結プロセスを設けることができる。たとえば、約10から30分焼結し、その場合に約5分の間約500℃の温度を維持することができる。その場合に、転写層の有機成分が追い出されて、たとえば金属の電極が形成される。
図3は、第3の実施例を示しており、この実施例において、シリコンウェファ1上に、4つの部分転写層322aから322dから形成された転写層322が転写される。図3に示す実施例において、転写される部分転写層322aから322dは異なるように構造化されているので、たとえば導体路ないし電極領域内に導通プロフィールを形成することができる。
しかしまた、部分転写層322aから322dを異なる材料から形成することもできる。たとえば、一番上の、外側に位置する部分転写層322dは、特に天候に耐えるように形成することができ、一番内側の部分転写層322aは、特にしっかりと付着するように形成することができ、その間に位置する2つの部分転写層322bと322cは、高い導通性を提供することができる。この例において、一番内側の部分転写層322aまたは内側の層複合体は、たとえばアルミニウムを含むことができ、外側に位置する部分転写層322dまたは外側の層複合体は、クロムを有することができる。
各層塗布の後に、焼結プロセスを設けることができ、その場合にさらに、焼結温度と焼結時間を各層塗布について変化させることができる。
図4は、第4の実施例を示しており、この実施例において、転写層422の横断面が構造化されている。図4に示す実施例において、転写層422の、シリコンウェファ1とは逆の側に、鋸歯状の表面構造が設けられている。この種の構造化は、熱刻印箔の提案される使用において、たとえば熱刻印箔内に内蔵された、ネガティブな表面プロフィールがかたどられた複写層を介して、正確な合わせで可能である。また、ネガティブな表面プロフィールを、キャリア箔20に直接かたどることもできる。
図5は、本発明に基づく方法の構成可能性の例を示す、第5の実施例を上面図で示している。
シリコンウェファ1上に、導体路522を形成する、3つの部分転写層522aから522cが次々と転写される。部分転写層522aと522bは、図5に示す実施例において、平面内に位置し、部分転写層522cの、部分転写層522bの領域に重ならない領域も、同様である。部分転写層522bは、たとえば第1の電極層11と対向する、第2の電極層であることができる。部分転写層522cは、部分転写層522bを電気的に互いに接続する、導体路であることができる。部分転写層522bと522cは、異なる材料から形成することができるので、材料特性を「電極」と「導通接続」機能に最適に適合させることができる。
部分転写層522aは、付加機能を実現するために、たとえばコンデンサまたはアンテナ配置、たとえばシリコンウェファに内蔵されたRFIDチップのためのコンデンサまたはアンテナを形成することができる。たとえば、部分転写層522aの材料および/または横断面構造および/または表面構造をこれらの機能のために最適化することができる。多様に区分された表面構造は、たとえば、平坦な表面構造よりもずっと大きい表面積を有し、従って高い周波数のために、良好な電気的導通性を有し、すなわちいわゆるスキン効果の利用に関して最適化することができる。
図6は、他の実施例を示しており、この実施例において、後ろ側の第1の電極層11を有するシリコンウェファ1上に、前側の電極層622が刻印されており、その電極層はパーソナライズされている。パーソナリゼーションは、電極層の転写後に、表面プロフィール、たとえばホログラムを電極層622の、シリコンウェファ1とは逆の表面に刻印することによって行われている。パーソナリゼーションは、たとえば、偽造安全の真性証明書を形成するために、設けることができる。
図7aと7bは、多層の第2の電極層を構成するための処理ステップを示している。
図7aは、刻印父型3によってシリコンウェファ1上にプレスされた、熱刻印箔7を示している。熱刻印箔7は、キャリア箔70、剥離層71、第1の電気的に導通する転写層72a、中間層73、第2の電気的に導通する転写層72bおよび下塗り層74から形成されている。
熱刻印する際に、図7bに示すように、2つの転写層72a、72bが一緒に転写され、その場合に転写後にここでも焼結プロセスが設けられており、それが2つの転写層を互いに対して、かつシリコンウェファ1の表面とも、結合する。
剥離層71は、熱刻印箔7上にではなく、電極層上に留まるように、調節されている。従って剥離層71は、焼結ステップにおいて初めて除去される。
第1の実施例の製造ステップを図式的に示す断面図である。 第1の実施例の製造ステップを図式的に示す断面図である。 第2の実施例の製造ステップを図式的に示す断面図である。 第2の実施例の製造ステップを図式的に示す断面図である。 第3の実施例を図式的に示す断面図である。 第4の実施例を図式的に示す断面図である。 第5の実施例を図式的に示す上面図である。 第6の実施例を図式的に示す断面図である。 第7の実施例の製造ステップを図式的に示す断面図である。 第7の実施例の製造ステップを図式的に示す断面図である。
符号の説明
1 シリコンウェファ
2 刻印箔
3 刻印父型
20 キャリア層
21 剥離層
22 転写層
322 導体路
422 導体路
522 導体路

Claims (26)

  1. 光起電力セルのために設けられたシリコンウェファ(1)上に導体路(322、422、522)を形成する方法において、
    刻印箔(2)、特に熱刻印箔から、少なくとも1つの電気的に導通する転写層(22)を、全体的に、あるいは部分的に、シリコンウェファ(1)の表面上に転写することを特徴とする、導体路を形成する方法。
  2. 幾何学的に構造化された、電気的に導通する転写層(22)を有する刻印箔(2)が使用されることを特徴とする請求項1に記載の方法。
  3. 全面的な、電気的に導通する転写層(22)を有する刻印箔(2)が使用され、かつ
    転写層(22)が、シリコンウェファ(1)上に転写される際に構造父型(3)によって構造化されることを特徴とする請求項1に記載の方法。
  4. 導体路(322、522)が、1つより多い刻印ステップにおいて形成されることを特徴とする請求項1から3のいずれか1項に記載の方法。
  5. 異なる材料からなり、かつ/または異なる電気的導通性を有し、かつ/または異なる幾何学的構造を有し、かつ/または異なる横断面プロフィールを有する転写層を、次々と転写することを特徴とする請求項4に記載の方法。
  6. 2つまたはそれより多い転写層の転写によって、導通性勾配を、導体路内に形成することを特徴とする請求項5に記載の方法。
  7. 導体路(322、422、522)の幾何学的構造および/または導通構造を、刻印父型(3)および/または刻印箔(2)の形成によって調節することを特徴とする請求項1から6のいずれか1項に記載の方法。
  8. 2つまたはそれより多い転写層の転写によって、導体路の付着が局所的に変化されることを特徴とする請求項4から7のいずれか1項に記載の方法。
  9. 少なくとも特性、たとえば厚みおよび/または柔軟性および/または材料の組成、において互いに異なるキャリア層(20)を有する刻印箔(2)が使用されることを特徴とする請求項4から8のいずれか1項に記載の方法。
  10. 1つまたは複数の転写層(22)の転写後に、焼結プロセスが実施されることを特徴とする請求項1から9のいずれか1項に記載の方法。
  11. 2つの互いに連続する刻印プロセスの間に、焼結プロセスが実施されることを特徴とする請求項10に記載の方法。
  12. 2つまたはそれより多い焼結プロセスが、異なる温度および/または滞留時間において実施されることを特徴とする請求項11に記載の方法。
  13. 焼結プロセスを、300℃から800℃の範囲の焼結温度で調節することを特徴とする請求項10から12のいずれか1項に記載の方法。
  14. 焼結温度を、450℃から550℃の範囲の焼結温度で調節することを特徴とする請求項13に記載の方法。
  15. 導体路(322、422、522)が、少なくとも1つの保護層によって刻印されることを特徴とする請求項1から14のいずれか1項に記載の方法。
  16. 転写層が、光学的に変化する素子を有する終端層として設けられることを特徴とする請求項1から15のいずれか1項に記載の方法。
  17. 請求項1から16のいずれか1項に記載の方法を実施するための刻印箔、特に熱刻印箔において、
    刻印箔(2)が、構造化された、電気的に導通する転写層(22)を有していることを特徴とする刻印箔。
  18. 転写層(22)が、幾何学的に構造化されていることを特徴とする請求項17に記載の刻印箔。
  19. 転写層(22)が、その横断面において構造化されていることを特徴とする請求項17または18に記載の刻印箔。
  20. 転写層(22)が、金属層として形成されていることを特徴とする請求項17から19のいずれか1項に記載の刻印箔。
  21. 金属層が、金属粒子から形成されていることを特徴とする請求項20に記載の刻印箔。
  22. 転写層が、炭素ナノチューブおよび/または電気的に導通するポリマーから形成されていることを特徴とする請求項17から19のいずれか1項に記載の刻印箔。
  23. 刻印箔(2)が、1つまたは複数の剥離層(21)を有していることを特徴とする請求項17から22のいずれか1項に記載の刻印箔。
  24. 刻印箔(2)が、1つまたは複数の下塗り層を有していることを特徴とする請求項17から23のいずれか1項に記載の刻印箔。
  25. 剥離層(21)および/または下塗り層が、全面で形成されていないことを特徴とする請求項23または24に記載の刻印箔。
  26. シリコンウェファのベース上の光起電力セルであって、その表面上に、特に請求項17から25のいずれか1項に記載の、刻印箔の電気的に導通する、構造化された転写層が適用されている、光起電力セル。
JP2008157077A 2007-06-14 2008-06-16 光起電力シリコンウェファ上に導体路を形成する方法 Pending JP2008311665A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007027998A DE102007027998A1 (de) 2007-06-14 2007-06-14 Heißprägen von Leiterbahnen auf Photovoltaik-Silizium-Wafer

Publications (2)

Publication Number Publication Date
JP2008311665A true JP2008311665A (ja) 2008-12-25
JP2008311665A5 JP2008311665A5 (ja) 2011-07-28

Family

ID=39832343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008157077A Pending JP2008311665A (ja) 2007-06-14 2008-06-16 光起電力シリコンウェファ上に導体路を形成する方法

Country Status (4)

Country Link
US (1) US20080308150A1 (ja)
EP (1) EP2003698A3 (ja)
JP (1) JP2008311665A (ja)
DE (1) DE102007027998A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010372A (ja) * 2007-06-14 2009-01-15 Leonhard Kurz Stiftung & Co Kg 構造物の熱刻印
WO2015145886A1 (ja) * 2014-03-25 2015-10-01 パナソニックIpマネジメント株式会社 電極パターンの形成方法及び太陽電池の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1397536B1 (it) * 2008-09-25 2013-01-16 Smart Res Societa Per Azioni Dispositivo di identificazione a radiofrequenza
FR2945151B1 (fr) * 2009-04-30 2011-04-29 Commissariat Energie Atomique Procede de fixation d'un composant electronique sur un produit
DE202009018249U1 (de) * 2009-07-10 2011-05-19 EppsteinFOILS GmbH & Co.KG, 65817 Verbundsystem für Photovoltaik-Module
US8563351B2 (en) * 2010-06-25 2013-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing photovoltaic device
DE102014104510B4 (de) * 2014-03-31 2019-02-07 Gottfried Wilhelm Leibniz Universität Hannover Verfahren zum Fügen und Einrichtung zum Fügen einer Anordnung unter Verwendung des Verfahrens
DE102015112909B3 (de) * 2015-08-05 2017-02-09 Leonhard Kurz Stiftung & Co. Kg Verfahren und Vorrichtung zum Herstellen einer Mehrschichtfolie
GB202107490D0 (en) * 2021-05-26 2021-07-07 Foilco Ltd Electro-conductive transfer films

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193092A (en) * 1981-04-22 1982-11-27 Irion & Vosseler Transfer foil and method of transferring with same
JPH08307054A (ja) * 1995-03-03 1996-11-22 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法
JPH11208194A (ja) * 1998-01-27 1999-08-03 Toyo Screen Insatsu Kk 転写用印刷物
JP2000506679A (ja) * 1996-03-15 2000-05-30 エヴァーグリーン ソーラー,インコーポレイテッド 太陽電池にラップアラウンド電気接点を形成する方法
JP2001520807A (ja) * 1997-03-25 2001-10-30 エバーグリーン ソーラー,インコーポレイテッド 太陽電池の反射防止コーティングおよび金属化を提供するためのデカールおよび方法
JP2008544555A (ja) * 2005-06-24 2008-12-04 コナルカ テクノロジーズ インコーポレイテッド 電極の調製方法
JP2009511308A (ja) * 2005-10-17 2009-03-19 レオンハード クルツ シュティフトゥング ウント コー. カーゲー 多層体およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3036260A1 (de) * 1980-09-26 1982-04-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung von elektrischen kontakten an einer silizium-solarzelle
US4396690A (en) * 1981-05-04 1983-08-02 Diamond Shamrock Corporation Device for the simultaneous production of electricity and thermal energy from the conversion of light radiation
US5063658A (en) 1987-07-08 1991-11-12 Leonard Kurz Gmbh & Co. Embossing foil and a method of making
US5078820A (en) * 1988-03-25 1992-01-07 Somar Corporation Method and apparatus for pressure sticking a thin film to a base plate
US5277734A (en) 1991-11-07 1994-01-11 Fred Bayer Holdings Inc. Electrically conductive circuit sheet and method and apparatus for making same
US6280552B1 (en) * 1999-07-30 2001-08-28 Microtouch Systems, Inc. Method of applying and edge electrode pattern to a touch screen and a decal for a touch screen
NL1016779C2 (nl) * 2000-12-02 2002-06-04 Cornelis Johannes Maria V Rijn Matrijs, werkwijze voor het vervaardigen van precisieproducten met behulp van een matrijs, alsmede precisieproducten, in het bijzonder microzeven en membraanfilters, vervaardigd met een dergelijke matrijs.
US7964439B2 (en) * 2002-12-20 2011-06-21 The Trustees Of Princeton University Methods of fabricating devices by transfer of organic material
US8222072B2 (en) * 2002-12-20 2012-07-17 The Trustees Of Princeton University Methods of fabricating devices by low pressure cold welding
CA2618794A1 (en) * 2005-08-12 2007-02-22 Cambrios Technologies Corporation Nanowires-based transparent conductors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193092A (en) * 1981-04-22 1982-11-27 Irion & Vosseler Transfer foil and method of transferring with same
JPH08307054A (ja) * 1995-03-03 1996-11-22 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法
JP2000506679A (ja) * 1996-03-15 2000-05-30 エヴァーグリーン ソーラー,インコーポレイテッド 太陽電池にラップアラウンド電気接点を形成する方法
JP2001520807A (ja) * 1997-03-25 2001-10-30 エバーグリーン ソーラー,インコーポレイテッド 太陽電池の反射防止コーティングおよび金属化を提供するためのデカールおよび方法
JPH11208194A (ja) * 1998-01-27 1999-08-03 Toyo Screen Insatsu Kk 転写用印刷物
JP2008544555A (ja) * 2005-06-24 2008-12-04 コナルカ テクノロジーズ インコーポレイテッド 電極の調製方法
JP2009511308A (ja) * 2005-10-17 2009-03-19 レオンハード クルツ シュティフトゥング ウント コー. カーゲー 多層体およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010372A (ja) * 2007-06-14 2009-01-15 Leonhard Kurz Stiftung & Co Kg 構造物の熱刻印
WO2015145886A1 (ja) * 2014-03-25 2015-10-01 パナソニックIpマネジメント株式会社 電極パターンの形成方法及び太陽電池の製造方法
JPWO2015145886A1 (ja) * 2014-03-25 2017-04-13 パナソニックIpマネジメント株式会社 電極パターンの形成方法及び太陽電池の製造方法
US9786809B2 (en) 2014-03-25 2017-10-10 Panasonic Intellectual Property Management Co., Ltd. Method of forming electrode pattern and method of manufacturing solar cell

Also Published As

Publication number Publication date
DE102007027998A1 (de) 2008-12-18
EP2003698A3 (de) 2008-12-24
US20080308150A1 (en) 2008-12-18
EP2003698A2 (de) 2008-12-17

Similar Documents

Publication Publication Date Title
JP2008311665A (ja) 光起電力シリコンウェファ上に導体路を形成する方法
US7604916B2 (en) Donor films with pattern-directing layers
JP2009010372A (ja) 構造物の熱刻印
CN101848808A (zh) 具有薄转移膜或金属化层的热界面材料
US20090074955A1 (en) Methods for patterning electronic elements and fabricating molds
TW200900245A (en) Microreplication tools and patterns using laser induced thermal embossing
JP2004527075A5 (ja)
JP5931067B2 (ja) 基板シート
CN100564057C (zh) 用来产生高分辨率表面图案的方法
JP2013539216A5 (ja)
CN107852818B (zh) 使用两种激光器的打印方法
JP2016132127A (ja) 積層体ならびにそれを用いた導電性基材の製造方法および電子デバイスの製造方法
WO2004039134A3 (en) Printed circuit heaters with ultrathin low resistivity materials
Wakamatsu et al. Nanoscale metal pattern-transfer technique using silver ink
JP4123933B2 (ja) 導電回路の形成方法
Shin et al. Fabrication of replica cliché with fine pattern using reverse offset printing process
WO2019044058A1 (ja) カードとその製造方法
CN102197338A (zh) 用于压纹的复合印模
JP6849130B2 (ja) 積層体ならびにそれを用いた導電性基材の製造方法および電子デバイスの製造方法
JP2007180471A (ja) 薄膜トランジスタ及びその製造方法
JP2006032177A (ja) 版、版の製造方法、基板およびこの基板の製造方法
KR20170121375A (ko) 금속 패턴이 형성된 유연 필름의 제조방법
KR100382694B1 (ko) 박막 전이 현상을 이용한 미세 패턴 형성 방법
JP2012074465A (ja) 転写媒体、配線板の製造方法
JP2006286871A (ja) インプリント用原盤の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140121