JP2008306824A - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP2008306824A
JP2008306824A JP2007150730A JP2007150730A JP2008306824A JP 2008306824 A JP2008306824 A JP 2008306824A JP 2007150730 A JP2007150730 A JP 2007150730A JP 2007150730 A JP2007150730 A JP 2007150730A JP 2008306824 A JP2008306824 A JP 2008306824A
Authority
JP
Japan
Prior art keywords
signal
modulation signal
output
triangular wave
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007150730A
Other languages
Japanese (ja)
Other versions
JP4970153B2 (en
Inventor
Kimiyoshi Mizoe
公義 三添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2007150730A priority Critical patent/JP4970153B2/en
Publication of JP2008306824A publication Critical patent/JP2008306824A/en
Application granted granted Critical
Publication of JP4970153B2 publication Critical patent/JP4970153B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To equalize the on/off duty of a transistor MP0 and the duty of an output modulation signal of a comparator which conducts pulse width modulation to provide a constant dead time. <P>SOLUTION: An error signal Ec between an output detection signal Eo and a reference value Er is obtained by an error amplifier 4, and a pulse width modulation signal PWM1 is obtained by comparing by the comparator 2 the error signal Ec with a triangular wave signal Et output from a triangular wave/rectangular wave oscillation circuit 1, and the transistor MP0 is driven by a driver circuit 5. A pulse width modulation signal PWM2 is obtained in a pulse generation circuit 3 by the output signal PWM1 of the comparator 2 and a rectangular wave signal Ek output from the triangular wave/rectangular wave oscillation circuit 1 to drive a transistor MN0 by a driver circuit 6. The pulse generation circuit has a capacitor C3 which is recharged by the AND signal of the pulse width modulation signal PWM1 and the rectangular wave signal Ek and a comparator 302 which compares the charging voltage of the capacitor C3 with the reference value V1 to output the pulse width modulation signal PWM2. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、スイッチング電源装置に関し、特に同期整流型DC−DCコンバータ電源装置として動作するスイッチング電源装置に関するものである。   The present invention relates to a switching power supply device, and more particularly to a switching power supply device that operates as a synchronous rectification type DC-DC converter power supply device.

<第1の従来例>
第1の従来例のスイッチング電源装置として、ゼロボルトスイッチパルス幅変調(ZVS−PWM)型スイッチングレギュレータの基本回路を図6に、その制御回路を図7に示す(例えば、特許文献1参照)。図6において、MN11,MN12はスイッチ素子としてのNチャネルMOSパワートランジスタ、C4,C5はそのトランジスタMN11,MN12と並列に接続したコンデンサ、L1はチョークコイル、C1は出力用のコンデンサ、RLは負荷抵抗、Viは入力端子(入力電圧Vi)、Voは出力端子(出力電圧Vo)である。
<First Conventional Example>
FIG. 6 shows a basic circuit of a zero volt switch pulse width modulation (ZVS-PWM) type switching regulator as a first conventional switching power supply device, and FIG. 7 shows a control circuit thereof (see, for example, Patent Document 1). In FIG. 6, MN11 and MN12 are N-channel MOS power transistors as switching elements, C4 and C5 are capacitors connected in parallel with the transistors MN11 and MN12, L1 is a choke coil, C1 is an output capacitor, and RL is a load resistor. , Vi are input terminals (input voltage Vi), and Vo is an output terminal (output voltage Vo).

トランジスタMN11,MN12が交互にオン/オフするよう、それらトランジスタMN11,MN12のゲート端子G1,G2に信号を印加することにより、入力電圧Viに対して降圧した出力電圧Voが得られる。ゲート端子G1,G2に印加する信号は図7の制御回路で生成される。   By applying a signal to the gate terminals G1 and G2 of the transistors MN11 and MN12 so that the transistors MN11 and MN12 are alternately turned on and off, an output voltage Vo that is stepped down with respect to the input voltage Vi is obtained. Signals applied to the gate terminals G1 and G2 are generated by the control circuit of FIG.

図7において、4は出力電圧Voと基準電圧Erの誤差を検出増幅して誤差信号Ecとして出力する誤差増幅器、11は三角波信号Etを発振する三角波発振回路、12は誤差増幅器4から出力する誤差信号Ecと三角波矩形波発振回路11から出力する三角波信号Etを比較し、パルス幅変調信号PWM1を出力する比較器、13は比較器12の出力変調信号PWM1を反転して変調信号PWM1Xを出力するインバータ、14は変調信号PWM1を受けるTフリップフロップ、15は変調信号PWM1Xを受けるTフリップフロップ、16,17は積分回路、18,19はXOR回路である。   In FIG. 7, 4 is an error amplifier that detects and amplifies an error between the output voltage Vo and the reference voltage Er and outputs it as an error signal Ec, 11 is a triangular wave oscillation circuit that oscillates a triangular wave signal Et, and 12 is an error output from the error amplifier 4. A comparator which compares the signal Ec with the triangular wave signal Et output from the triangular wave rectangular wave oscillation circuit 11 and outputs the pulse width modulation signal PWM1, and 13 inverts the output modulation signal PWM1 of the comparator 12 and outputs the modulation signal PWM1X. Inverter, 14 is a T flip-flop that receives modulation signal PWM1, 15 is a T flip-flop that receives modulation signal PWM1X, 16 and 17 are integration circuits, and 18 and 19 are XOR circuits.

図7の制御回路の動作を説明する。制御回路の各部の信号の波形を図8に示す。スイッチング電源装置の出力電圧Voと基準電圧Erから生じる誤差信号Ecは、三角波矩形波発振回路11の三角波信号Etを比較器12で比較され、変調信号PWM1が生成する。図8に示しているように、誤差信号Ecが三角波信号Etより高い場合には、変調信号PWM1がローレベルとなり、低い場合にはハイレベルとなる。   The operation of the control circuit in FIG. 7 will be described. FIG. 8 shows waveforms of signals at various parts of the control circuit. The error signal Ec generated from the output voltage Vo of the switching power supply device and the reference voltage Er is compared with the triangular wave signal Et of the triangular wave rectangular wave oscillation circuit 11 by the comparator 12, and a modulation signal PWM1 is generated. As shown in FIG. 8, when the error signal Ec is higher than the triangular wave signal Et, the modulation signal PWM1 is at a low level, and when it is low, it is at a high level.

この変調信号PWM1は、Tフリップフロップ14に入力し、またインバータ13で反転変調信号PWM1XとなってTフリップフロップ15に入力する。Tフリップフロップ14,15は入力信号の立ち上がり毎に出力レベルが反転するトグル動作を行う。よって、Tフリップフロップ14の出力信号Q1は変調信号PWM1の立ち上がりで出力レベルが反転し、Tフリップフロップ15の出力信号Q2は変調信号PWM1の立下りで出力レベルが反転する。図8において、Tフリップフロップ14,15の出力信号Q1、Q2の波形を比較すると、変調信号PWM1がハイレベルとなる時間だけタイミングがずれるのがわかる。   This modulation signal PWM1 is input to the T flip-flop 14 and is also input to the T flip-flop 15 by the inverter 13 as an inverted modulation signal PWM1X. The T flip-flops 14 and 15 perform a toggle operation in which the output level is inverted every time the input signal rises. Therefore, the output level of the output signal Q1 of the T flip-flop 14 is inverted at the rising edge of the modulation signal PWM1, and the output level of the output signal Q2 of the T flip-flop 15 is inverted at the falling edge of the modulation signal PWM1. In FIG. 8, when the waveforms of the output signals Q1 and Q2 of the T flip-flops 14 and 15 are compared, it can be seen that the timing is shifted by the time when the modulation signal PWM1 becomes high level.

Tフリップフロップ14の出力信号Q1を積分回路16へ入力すると、図8に示すように、立上り/立下りのスルーレートが小さい波形の信号INT1が出力される。この信号INT1とTフリップフロップ15の出力信号Q2との排他的論理和を、XOR回路18で取ると、変調信号PWM3の波形が得られる。この変調信号PWM3は、積分回路16の出力信号INT1のスルーレートとXOR回路18の閾値により、比較器12の出力変調信号PWM1の立上りより遅延時間tdだけ遅れて立上がる。   When the output signal Q1 of the T flip-flop 14 is input to the integration circuit 16, a signal INT1 having a waveform with a small rising / falling slew rate is output as shown in FIG. When the exclusive OR of the signal INT1 and the output signal Q2 of the T flip-flop 15 is taken by the XOR circuit 18, the waveform of the modulation signal PWM3 is obtained. The modulation signal PWM3 rises with a delay time td from the rise of the output modulation signal PWM1 of the comparator 12 due to the slew rate of the output signal INT1 of the integration circuit 16 and the threshold value of the XOR circuit 18.

Tフリップフロップ15の出力信号Q2を積分回路17へ入力すると、図8に示すように、立上り/立下りのスルーレートが小さい波形の信号INT2が出力される。この信号INT2とTフリップフロップ14の出力信号Q1Xとの排他的論理和を、XOR回路19で取ると、変調信号PWM4が得られる。この変調信号PWM4は、積分回路17の出力信号のスルーレートとXOR回路19の閾値により、比較器12の出力変調信号PWM1の立下りより遅延時間tdだけ遅れて立上る。   When the output signal Q2 of the T flip-flop 15 is input to the integrating circuit 17, a signal INT2 having a waveform with a small rising / falling slew rate is output as shown in FIG. When the exclusive OR of the signal INT2 and the output signal Q1X of the T flip-flop 14 is taken by the XOR circuit 19, a modulation signal PWM4 is obtained. The modulation signal PWM4 rises with a delay time td from the fall of the output modulation signal PWM1 of the comparator 12 due to the slew rate of the output signal of the integration circuit 17 and the threshold value of the XOR circuit 19.

変調信号PWM3の立下りのタイミングは変調信号PWM1の立下りと同じであり、変調信号PWM4の立下りのタイミングは変調信号PWM1の立上りと同じである。よって、変調信号PWM3,PWM4の波形は、お互い反対のレベルとなり、変調信号PWM3は図6のゲート端子G1の制御信号になり、変調信号PWM4は図6のゲート端子G2の制御信号になることにより、トランジスタMN11,MN12は交互にオン/オフを繰り返す。また、ある一定時間tdだけ同時にローレベルとなるが、この期間はトランジスタMN11,MN12が同時にオフとなるデッドタイムであって、トランジスタMN11,MN12が同時にオンして貫通電流が流れて効率を低下させることを防ぐことができる。   The fall timing of the modulation signal PWM3 is the same as the fall of the modulation signal PWM1, and the fall timing of the modulation signal PWM4 is the same as the rise of the modulation signal PWM1. Therefore, the waveforms of the modulation signals PWM3 and PWM4 have opposite levels, the modulation signal PWM3 becomes the control signal for the gate terminal G1 in FIG. 6, and the modulation signal PWM4 becomes the control signal for the gate terminal G2 in FIG. The transistors MN11 and MN12 are repeatedly turned on / off alternately. Further, the signal is simultaneously at a low level for a certain time td. This period is a dead time in which the transistors MN11 and MN12 are simultaneously turned off, and the transistors MN11 and MN12 are simultaneously turned on and a through current flows to reduce the efficiency. Can be prevented.

<第2の従来例>
第2の従来技術のスイッチング電源装置を図9に示す(例えば、特許文献2参照)。図9において、MP0はスイッチ素子としてのPチャネルパワーMOSトランジスタ、MN0もスイッチ素子としてのNチャネルパワーMOSトランジスタ、D1はフリーホイール用のダイオード、L1はチョークコイル、RB1,RB2は出力電圧検出用の抵抗、C1は出力用のコンデンサ、RLは負荷抵抗である。4は誤差増幅器であり、抵抗RB1,RB2で検出された出力電圧Voの分圧値Eoと基準電圧Erを比較して誤差信号Ecを出力する。21はその誤差信号Ecと三角波発振回路11から出力する三角波信号Etを比較する比較器、22は誤差信号Ecをレベルシフト回路の23で正方向にΔEだけレベルシフトした値Esと三角波信号Etを比較する比較器、24は比較器22の出力でトランジスタMP0を駆動する増幅器、25は比較器24の出力でトランジスタMN0を駆動する増幅器である。
<Second Conventional Example>
FIG. 9 shows a second conventional switching power supply device (see, for example, Patent Document 2). In FIG. 9, MP0 is a P-channel power MOS transistor as a switching element, MN0 is an N-channel power MOS transistor as a switching element, D1 is a freewheel diode, L1 is a choke coil, and RB1 and RB2 are for output voltage detection. A resistor, C1 is an output capacitor, and RL is a load resistor. An error amplifier 4 compares the divided voltage value Eo of the output voltage Vo detected by the resistors RB1 and RB2 with the reference voltage Er and outputs an error signal Ec. A comparator 21 compares the error signal Ec with the triangular wave signal Et output from the triangular wave oscillation circuit 11, and 22 indicates a value Es obtained by level-shifting the error signal Ec by ΔE in the positive direction by the level shift circuit 23 and the triangular wave signal Et. A comparator 24 for comparison is an amplifier for driving the transistor MP0 with the output of the comparator 22, and 25 is an amplifier for driving the transistor MN0 with the output of the comparator 24.

次に動作を説明する。各部の信号波形を図10に示す。誤差信号Ecとそのシフト値Esを、比較器21,22において三角波信号Etと比較することで、変調信号PWM5,PWM6が発生する。比較器21の出力変調信号PWM5は、誤差信号Ecが三角波信号Etより大きい場合にはローレベルとなり、誤差信号Ecが三角波信号Etより小さい場合にはハイレベルとなる。   Next, the operation will be described. The signal waveform of each part is shown in FIG. By comparing the error signal Ec and its shift value Es with the triangular wave signal Et in the comparators 21 and 22, modulation signals PWM5 and PWM6 are generated. The output modulation signal PWM5 of the comparator 21 is at a low level when the error signal Ec is larger than the triangular wave signal Et, and is at a high level when the error signal Ec is smaller than the triangular wave signal Et.

一方、シフト値Esと三角波信号Etを比較器22で比較した出力変調信号PWM6は、比較器21の出力変調信号PWM5の立上りよりτだけ遅れて立上り、比較器21の出力変調信号PWM5の立下りよりτだけ早く立下がる。   On the other hand, the output modulation signal PWM6 obtained by comparing the shift value Es and the triangular wave signal Et by the comparator 22 rises with a delay of τ from the rise of the output modulation signal PWM5 of the comparator 21, and falls of the output modulation signal PWM5 of the comparator 21. Fall earlier by τ.

比較器21,22の出力変調信号PWM5,PWM6は、トランジスタMP0、MN0の駆動信号になる。図10では、オン/オフで表した。比較器21の出力信号と比較器22出力信号のτの期間に、トランジスタMP0,MN0の両方がオフになるデッドタイムが生じ、トランジスタMP0,MN0が同時にオンして貫通電流が流れることを防ぐことになり、効率低下を回避することができる。なお、レベルシフト回路23の電圧シフト量ΔEを変えることでデッドタイムτを変えることが可能である。
特開平8−168239号公報 特開平6−225522号公報
The output modulation signals PWM5 and PWM6 of the comparators 21 and 22 become drive signals for the transistors MP0 and MN0. In FIG. 10, it represents on / off. In the period τ between the output signal of the comparator 21 and the output signal of the comparator 22, a dead time occurs when both the transistors MP0 and MN0 are turned off, and the transistors MP0 and MN0 are simultaneously turned on to prevent a through current from flowing. Thus, a reduction in efficiency can be avoided. Note that the dead time τ can be changed by changing the voltage shift amount ΔE of the level shift circuit 23.
JP-A-8-168239 JP-A-6-225522

図6〜図8で説明した第1の従来例では、変調信号PWM3は比較器12の出力変調信号PWMの立上りからtd遅れて立上り、比較器12の出力変調信号PWM1の立下りとほぼ同時に立下る。また、変調信号PWM4は比較器12の出力変調信号PWM1の立上りとほぼ同時に立下って、比較器12の出力信号の立下りからtd遅れて立上る。そうすると、変調信号PWM3、PWM4は共に比較器12の出力変調信号PWM1の立上りあるいは立下りどちらか一方しか同じタイミングにならず、比較器12の出力変調信号PWM1のデューティと変調信号PWM3、又は変調信号PWM4のデユーティが異なるという問題点があった。   In the first conventional example described with reference to FIGS. 6 to 8, the modulation signal PWM3 rises with a delay of td from the rise of the output modulation signal PWM of the comparator 12, and rises almost simultaneously with the fall of the output modulation signal PWM1 of the comparator 12. Go down. The modulation signal PWM4 falls almost simultaneously with the rise of the output modulation signal PWM1 of the comparator 12, and rises with a delay of td from the fall of the output signal of the comparator 12. As a result, both the modulation signals PWM3 and PWM4 have the same timing as either the rising or falling edge of the output modulation signal PWM1 of the comparator 12, and the duty of the output modulation signal PWM1 of the comparator 12 and the modulation signal PWM3 or the modulation signal There was a problem that the duty of PWM4 was different.

図9、図10で説明した第2の従来例では、比較器21の出力変調信号PWM5は増幅器24を介してトランジスタMP0のゲートへ入力しているため、比較器21の出力変調信号PWM5のデューティでトランジスタMP0がオン/オフするので、第1の従来例の問題点はない。しかしながら、シフト値Esを一定にして三角波信号Etの周波数を変化させると、トランジスタMP0,MN0が同時にオフするデッドタイムが周波数によって変わるという問題点があった。   In the second conventional example described with reference to FIGS. 9 and 10, since the output modulation signal PWM5 of the comparator 21 is input to the gate of the transistor MP0 via the amplifier 24, the duty of the output modulation signal PWM5 of the comparator 21 is increased. Since the transistor MP0 is turned on / off, there is no problem with the first conventional example. However, if the frequency of the triangular wave signal Et is changed while keeping the shift value Es constant, there is a problem that the dead time during which the transistors MP0 and MN0 are simultaneously turned off changes depending on the frequency.

本発明は以上の問題点を解消し、パルス幅変調を行う比較器の出力変調信号のデューティとスイッチ素子のオン/オフのデューティが同じになり、且つ三角波発振周波数に関係なく一定のデッドタイムが存在するスイッチング電源装置を提供することを目的とする。   The present invention solves the above problems, the duty of the output modulation signal of the comparator that performs pulse width modulation and the on / off duty of the switch element are the same, and a constant dead time is obtained regardless of the triangular wave oscillation frequency. An object is to provide an existing switching power supply.

請求項1にかかる発明のスイッチング電源装置は、高電位電源に接続した第1のスイッチ素子と、低電位電源に接続した第2のスイッチ素子と、前記第1および第2のスイッチ素子の共通接続点と出力端子との間に接続した誘導素子と、前記出力端子と前記低電位電源との間に接続した第1の容量素子と、前記出力端子の出力電圧を検出する電圧検出素子と、前記電圧検出素子で検出された電圧検出信号と第1の基準値との誤差を検出して誤差信号を出力する誤差増幅器と、前記誤差信号と三角波信号とを比較し第1のパルス幅変調信号を生成する第1の比較器と、該第1のパルス幅変調信号を受けて前記第1のスイッチ素子を駆動する第1のドライバ回路と、前記三角波信号および前記三角波信号の立上り時にハイレベル、立下り時にローレベルとなる矩形波信号を発振する三角波矩形波発振回路と、前記矩形波信号と前記第1のパルス幅変調信号とを受けて第2のパルス幅変調信号を生成するパルス生成回路と、該第2のパルス幅変調信号を受けて前記第2のスイッチ素子を前記第1のスイッチ素子と相補的に駆動する第2のドライバ回路とを具備するスイッチング電源装置であって、前記パルス生成回路は、第1の電流源と、前記第1のパルス幅変調信号と前記矩形波信号の論理積信号によって前記第1の電流源の電流により充放電される第2の容量素子と、該第2の容量素子の充電電圧を第2の基準値と比較して前記第2のパルス幅変調信号を出力する第2の比較器と、を有することを特徴とする。
請求項2にかかる発明は、請求項1に記載のスイッチング電源装置において、前記パルス生成回路に、前記第1の電流源として、前記三角波矩形波発振回路の前記三角波信号および前記矩形波信号を生成するための電流源の電流を用いたことを特徴とする。
請求項3にかかる発明は、請求項2に記載のスイッチング電源装置において、前記パルス生成回路は、前記第2の基準値を、前記第1の電流源の電流に比例した値に設定したことを特徴とする。
A switching power supply device according to a first aspect of the present invention includes a first switch element connected to a high potential power supply, a second switch element connected to a low potential power supply, and a common connection of the first and second switch elements. An inductive element connected between a point and an output terminal; a first capacitive element connected between the output terminal and the low-potential power supply; a voltage detection element that detects an output voltage of the output terminal; An error amplifier that detects an error between the voltage detection signal detected by the voltage detection element and the first reference value and outputs an error signal, and compares the error signal with the triangular wave signal to obtain a first pulse width modulation signal. A first comparator to be generated; a first driver circuit that receives the first pulse width modulation signal to drive the first switch element; and a high level at a rising edge of the triangular wave signal and the triangular wave signal; Low when going down A triangular wave rectangular wave oscillating circuit for oscillating a rectangular rectangular wave signal; a pulse generating circuit for receiving the rectangular wave signal and the first pulse width modulated signal and generating a second pulse width modulated signal; And a second driver circuit that receives the pulse width modulation signal of 2 and drives the second switch element complementarily with the first switch element, wherein the pulse generation circuit comprises: A first current source; a second capacitive element that is charged and discharged by a current of the first current source by a logical product signal of the first pulse width modulation signal and the rectangular wave signal; and the second capacitance And a second comparator for comparing the charging voltage of the element with a second reference value and outputting the second pulse width modulation signal.
According to a second aspect of the present invention, in the switching power supply device according to the first aspect, the triangular wave signal and the rectangular wave signal of the triangular wave rectangular wave oscillation circuit are generated as the first current source in the pulse generation circuit. It is characterized by using a current of a current source for the purpose.
According to a third aspect of the present invention, in the switching power supply device according to the second aspect, the pulse generation circuit sets the second reference value to a value proportional to the current of the first current source. Features.

請求項1にかかる発明によれば、第1のスイッチ素子は第1のパルス幅変調信号によって駆動されるので、第1のスイッチ素子のオン/オフのデューティは第1のパルス変調信号のデューティと同じなる。また、パルス生成回路において、第2の容量素子を充放電する第1の電流源と第2の容量素子の充電電圧を検出する第2の比較器の基準電圧は、三角波信号の発振周波数と関係を持たないので、その周波数に関係なくデッドタイムを一定にできる利点がある。
請求項2にかかる発明によれば、パルス生成回路における第2の容量素子の充放電のための第1の電流源として、三角波矩形波発振回路の三角波信号および矩形波信号を生成するための電流源の電流を用いるので、パルス生成回路の第2の容量素子の充電電圧波形が三角波信号波形と相似する。よって、請求項1にかかる発明では、定電流で第2の容量素子を充電するため、発振周波数が低い場合には充電時間が長くかかってしまい、第2の容量素子の電圧が電源電圧で飽和することもあり得るが、請求項2にかかる発明では、三角波信号の周波数に拘わらず、第2の容量素子の電圧が飽和しないという利点がある。
請求項3にかかる発明よれば、パルス生成回路における第2の容量素子の充電電圧を検出する基準電圧を、三角波信号の発振周波数に比例させることにより、その周波数に関係なくデッドタイムを一定にすることができる利点がある。
According to the first aspect of the invention, since the first switch element is driven by the first pulse width modulation signal, the on / off duty of the first switch element is equal to the duty of the first pulse modulation signal. The same. In the pulse generation circuit, the reference voltage of the first current source that charges and discharges the second capacitor and the second comparator that detects the charge voltage of the second capacitor is related to the oscillation frequency of the triangular wave signal. Therefore, there is an advantage that the dead time can be made constant regardless of the frequency.
According to the second aspect of the present invention, the current for generating the triangular wave signal and the rectangular wave signal of the triangular wave rectangular wave oscillation circuit is used as the first current source for charging and discharging the second capacitive element in the pulse generation circuit. Since the current of the source is used, the charging voltage waveform of the second capacitor element of the pulse generation circuit is similar to the triangular wave signal waveform. Therefore, in the invention according to claim 1, since the second capacitor element is charged with a constant current, it takes a long charge time when the oscillation frequency is low, and the voltage of the second capacitor element is saturated with the power supply voltage. However, the invention according to claim 2 has an advantage that the voltage of the second capacitive element is not saturated regardless of the frequency of the triangular wave signal.
According to the invention of claim 3, by making the reference voltage for detecting the charging voltage of the second capacitor element in the pulse generation circuit proportional to the oscillation frequency of the triangular wave signal, the dead time is made constant regardless of the frequency. There are advantages that can be made.

<第1の実施例>
図1は本発明の第1の実施例のスイッチング電源装置の全体構成を示すブロック図である。図1において、PチャネルパワーMOSトランジスタMP0、NチャネルパワーMOSトランジスタMN0、フリーホイーリング用のダイオードD1、チョークコイルL1、出力電圧検出用の抵抗RB1,RB2、出力用のコンデンサC1、負荷抵抗RL1および誤差増幅器4は、図9に示したものと同じである。
<First embodiment>
FIG. 1 is a block diagram showing the overall configuration of a switching power supply apparatus according to a first embodiment of the present invention. In FIG. 1, a P-channel power MOS transistor MP0, an N-channel power MOS transistor MN0, a freewheeling diode D1, a choke coil L1, output voltage detection resistors RB1 and RB2, an output capacitor C1, a load resistor RL1 and The error amplifier 4 is the same as that shown in FIG.

本実施例では、これに加えて、三角波信号Etと矩形波信号Ekを発振する三角波矩形波発振回路1、誤差増幅器4から出力する誤差信号Ecと三角波矩形波発振回路1から出力する三角波信号Etを比較してパルス幅変調信号PWM1を出力する比較器2、この比較器2の出力変調信号PWM1と三角波矩形波発振回路1から出力する矩形波信号Ekとを入力してパルス幅変調信号PWM2を出力するパルス生成回路3、比較器2の出力変調信号PWM1によってトランジスタMP0を駆動するドライバ回路5、およびパルス生成回路3の出力変調信号PWM2によってトランジスタMN0を駆動するドライバ回路6を備える。   In this embodiment, in addition to this, a triangular wave rectangular wave oscillation circuit 1 that oscillates a triangular wave signal Et and a rectangular wave signal Ek, an error signal Ec output from the error amplifier 4 and a triangular wave signal Et output from the triangular wave rectangular wave oscillation circuit 1. And a comparator 2 that outputs a pulse width modulation signal PWM1 and an output modulation signal PWM1 of the comparator 2 and a rectangular wave signal Ek output from the triangular wave rectangular wave oscillation circuit 1 and inputs a pulse width modulation signal PWM2 A pulse generation circuit 3 for outputting, a driver circuit 5 for driving the transistor MP0 by the output modulation signal PWM1 of the comparator 2, and a driver circuit 6 for driving the transistor MN0 by the output modulation signal PWM2 of the pulse generation circuit 3 are provided.

図2は図1における三角波矩形波発振回路1、比較器2、およびパルス生成回路3からなる制御回路7を具体化した回路の回路図である。三角波矩形波発振回路1は、電流源I2、カレントミラーを構成するPチャネルMOSトランジスタMP4,MP5,MP6、カレントミラーを構成するNチャネルMOSトランジスタMN4,MN6、トランジスタMN4,MN6を制御するNチャネルMOSトランジスタMN5、コンデンサC2、比較器103,104、NOR回路103,104で構成されている。比較器101には高電位電圧VHが、比較器102には低電位電圧VLが、それぞれ比較電圧として印加している。そして、トランジスタMP4,MN4のドレイン共通接続点に、三角波信号Etが出力され、NOR回路103の出力点に矩形波信号Ekが出力される。   FIG. 2 is a circuit diagram of a circuit embodying the control circuit 7 including the triangular wave rectangular wave oscillation circuit 1, the comparator 2, and the pulse generation circuit 3 in FIG. The triangular wave rectangular wave oscillation circuit 1 includes a current source I2, P channel MOS transistors MP4, MP5 and MP6 constituting a current mirror, N channel MOS transistors MN4 and MN6 constituting a current mirror, and an N channel MOS which controls transistors MN4 and MN6. A transistor MN5, a capacitor C2, comparators 103 and 104, and NOR circuits 103 and 104 are included. A high potential voltage VH is applied to the comparator 101, and a low potential voltage VL is applied to the comparator 102 as a comparison voltage. Then, the triangular wave signal Et is output to the drain common connection point of the transistors MP4 and MN4, and the rectangular wave signal Ek is output to the output point of the NOR circuit 103.

パルス生成回路3は、電流源I1、カレントミラーを構成するPチャネルMOSトランジスタMP1,MP2,MP3、カレントミラーを構成するNチャネルMOSトランジスタMN1,MN2、トランジスタMN1,MN2を制御するNチャネルMOSトランジスタMN3、AND回路301、コンデンサC3、基準電圧V1でコンデンサC3の電圧を比較する比較器302を備える。トランジスタMP1〜MP3,MN1〜MN3、電流源I1は、コンデンサC3を充放電する充放電回路を構成する。   The pulse generation circuit 3 includes a current source I1, P-channel MOS transistors MP1, MP2, and MP3 that constitute a current mirror, N-channel MOS transistors MN1 and MN2 that constitute a current mirror, and an N-channel MOS transistor MN3 that controls the transistors MN1 and MN2. , An AND circuit 301, a capacitor C3, and a comparator 302 that compares the voltage of the capacitor C3 with the reference voltage V1. The transistors MP1 to MP3, MN1 to MN3, and the current source I1 constitute a charge / discharge circuit that charges and discharges the capacitor C3.

次に、動作を説明する。図5に誤差信号Ec、三角波矩形波発振回路1から出力する三角波信号Etと矩形波信号Ek、比較器2の出力変調信号PWM1、比較器302の出力変調信号PWM2、コンデンサC3の電圧VC3、基準電圧V1の波形を示す。三角波矩形波発振回路1において、矩形波信号Ekがハイレベルの時に三角波信号Etは立上り、矩形波信号Ekがローレベルの時に三角波信号Etは立下がる。比較器2は、誤差増幅器4から出力する誤差信号Ecが三角波信号Etの電圧より大きい場合に出力変調信号PWM1をローレベルに、小さい場合にハイレベルにする。出力変調信号PWM1は、矩形波信号Ekと三角波信号Etの出力関係より、矩形波信号Ekがハイレベルの時に出立上り、ローレベルの時に立下がる。   Next, the operation will be described. 5 shows the error signal Ec, the triangular wave signal Et and the rectangular wave signal Ek output from the triangular wave rectangular wave oscillation circuit 1, the output modulation signal PWM1 of the comparator 2, the output modulation signal PWM2 of the comparator 302, the voltage VC3 of the capacitor C3, the reference The waveform of the voltage V1 is shown. In the triangular wave rectangular wave oscillation circuit 1, the triangular wave signal Et rises when the rectangular wave signal Ek is high level, and the triangular wave signal Et falls when the rectangular wave signal Ek is low level. The comparator 2 sets the output modulation signal PWM1 to the low level when the error signal Ec output from the error amplifier 4 is larger than the voltage of the triangular wave signal Et, and sets it to the high level when it is smaller. The output modulation signal PWM1 rises when the rectangular wave signal Ek is at a high level and falls when the rectangular wave signal Ek is at a low level due to the output relationship between the rectangular wave signal Ek and the triangular wave signal Et.

そこで、矩形波信号Ekと変調信号PWM1の論理積をAND回路301でとると、矩形波信号Ekと変調信号PWM1が共にハイレベルの時、AND回路301の出力がハイレベルとなり、トランジスタMN3がオンするので、MN1,MN2がオフとなり、オンしているトランジスタMP1によりコンデンサC3が充電される。このときは、トランジスタMP1,MP3がカレントミラーとなっているので、電流源I1に比例した定電流で充電される。また、矩形波信号Ekがローレベルの時、AND回路301の出力がローレベルとなり、トランジスタMN3がオフするので、トランジスタMN1,MN2がオンする。このとき、トランジスタMP1に対してトランジスタMN1の面積を2倍に設定しておけば、トランジスタMP1に流れる電流と同じ電流がコンデンサC3から引き抜かれ、そのコンデンサC3が放電される。これにより、コンデンサC3の電圧VC3は、変調信号PWM1がハイレベルである期間に山形の三角波信号となるので、その電圧VC3と基準電圧V1で比較器302において電圧比較を行うことにより、新たな変調信号PWM2が発生する。   Therefore, when the AND of the rectangular wave signal Ek and the modulation signal PWM1 is taken by the AND circuit 301, when both the rectangular wave signal Ek and the modulation signal PWM1 are high level, the output of the AND circuit 301 becomes high level and the transistor MN3 is turned on. Therefore, MN1 and MN2 are turned off, and the capacitor C3 is charged by the transistor MP1 that is turned on. At this time, since the transistors MP1 and MP3 are current mirrors, they are charged with a constant current proportional to the current source I1. When the rectangular wave signal Ek is at a low level, the output of the AND circuit 301 is at a low level and the transistor MN3 is turned off, so that the transistors MN1 and MN2 are turned on. At this time, if the area of the transistor MN1 is set to be twice that of the transistor MP1, the same current as the current flowing through the transistor MP1 is drawn from the capacitor C3, and the capacitor C3 is discharged. As a result, the voltage VC3 of the capacitor C3 becomes a triangular triangular wave signal during the period in which the modulation signal PWM1 is at a high level. Therefore, by comparing the voltage VC3 with the reference voltage V1 in the comparator 302, a new modulation is performed. Signal PWM2 is generated.

この変調信号PWM2は、変調信号PWM1の立上りから時間tDrだけ遅れて立上り、変調信号PWM1の立下りより時間tDfだけ早く立下がる波形であり、ドライバ回路6の入力信号となる。変調信号PWM1,PWM2によってトランジスタPM0,MN0がオン/オフする。トランジスタPM0は、変調信号PWM1がローレベルの時にオンし、ハイレベルの時にオフする。また、トランジスタMN0は、変調信号PWM2がハイレベルの時にオンし、ローレベルの時にオフする。   The modulation signal PWM2 rises with a delay of time tDr from the rising edge of the modulation signal PWM1, and has a waveform that falls earlier by the time tDf than the falling edge of the modulation signal PWM1, and serves as an input signal to the driver circuit 6. The transistors PM0 and MN0 are turned on / off by the modulation signals PWM1 and PWM2. The transistor PM0 is turned on when the modulation signal PWM1 is at a low level and turned off when the modulation signal PWM1 is at a high level. The transistor MN0 is turned on when the modulation signal PWM2 is at a high level and turned off when the modulation signal PWM2 is at a low level.

図5に示すように、変調信号PWM2がハイレベルになっている期間は、変調信号PWM1がハイレベルになっている期間より短いので、時間tDr,tDfの期間はトランジスタPM0,MN0の両方がオフとなる。この期間がデットタイムであり、従来例と同様、トランジスタPM0,MN0が同時にオンして貫通電流が流れることにより効率が低下することを防ぐ。   As shown in FIG. 5, since the period during which the modulation signal PWM2 is at the high level is shorter than the period during which the modulation signal PWM1 is at the high level, both the transistors PM0 and MN0 are off during the period of the times tDr and tDf. It becomes. This period is a dead time, and, as in the conventional example, the transistors PM0 and MN0 are simultaneously turned on to prevent a reduction in efficiency due to the flow of through current.

本実施例では、パルス幅変調を行う比較器2の出力変調信号PWM1がドライバ回路5によってトランジスタMP1のゲートに印加するので、変調信号PWM1のデューティとトランジスタMP1のオン/オフのデューティが同じになる。また、パルス生成回路3において、コンデンサC3を充電する電流源I1と基準電圧V1は、三角波信号Etと関係がないので、デットタイムはその周波数に関係なく、一定となる。   In this embodiment, since the output modulation signal PWM1 of the comparator 2 that performs pulse width modulation is applied to the gate of the transistor MP1 by the driver circuit 5, the duty of the modulation signal PWM1 is the same as the on / off duty of the transistor MP1. . Further, in the pulse generation circuit 3, since the current source I1 for charging the capacitor C3 and the reference voltage V1 are not related to the triangular wave signal Et, the dead time is constant regardless of the frequency.

<第2の実施例>
図3は図1における三角波矩形波発振回路1、比較器2、およびパルス生成回路3からなる制御回路7を具体化した第2の実施例の回路図である。ここでは、変調信号PWM2を生成するパルス生成回路3の一部を、三角波矩形波発振回路1のコンデンサC2を充放電する回路と共通にした構成としている。充放電回路はトランジスタMP1,MN1で構成した部分であり、トランジスタMN1のゲートをトランジスタMN4のゲートに接続して、トランジスタMN1のドレイン電流の流れるタイミングをトランジスタMN4のドレイン電流の流れるタイミングと同じにし、その電流値がトランジスタMN4と比例関係になるようにする。また、トランジスタMP1のゲートをトランジスタMP4のゲートに接続して、トランジスタMP1のドレイン電流の流れるタイミングをトランジスタMP4のドレイン電流の流れるタイミングと同じにし、その電流値がトランジスタMP4と比例関係になるようにする。つまり、パルス生成回路3の電流源として、三角波矩形波発振回路1の電流源I2を共用した。
<Second embodiment>
FIG. 3 is a circuit diagram of a second embodiment in which the control circuit 7 including the triangular wave rectangular wave oscillation circuit 1, the comparator 2, and the pulse generation circuit 3 in FIG. 1 is embodied. Here, a part of the pulse generation circuit 3 that generates the modulation signal PWM2 is configured in common with the circuit that charges and discharges the capacitor C2 of the triangular wave rectangular wave oscillation circuit 1. The charge / discharge circuit is composed of transistors MP1 and MN1. The gate of the transistor MN1 is connected to the gate of the transistor MN4 so that the drain current of the transistor MN1 flows at the same timing as the drain current of the transistor MN4. The current value is proportional to the transistor MN4. Further, the gate of the transistor MP1 is connected to the gate of the transistor MP4 so that the drain current flow timing of the transistor MP1 is the same as the drain current flow timing of the transistor MP4 so that the current value is proportional to the transistor MP4. To do. That is, the current source I2 of the triangular wave rectangular wave oscillation circuit 1 is shared as the current source of the pulse generation circuit 3.

三角波矩形波発振回路1の矩形波信号Ekがハイレベルとなると、トランジスタMN5がオンするのでトランジスタMN4はオフし、コンデンサC2はトランジスタMP4のドレイン電流で充電して三角波信号Etの電圧は上昇する。このとき、コンデンサC3においては、比較器2の出力変調信号PWM1がローレベルであると、トランジスタMN7がオンして、トランジスタMP1のドレイン電流を流すので充電はされないが、出力変調信号PWM1がハイレベルになった時点で、トランジスタMN7がオフするので、充電が開始される。コンデンサC3が充電されると電圧VC3は上昇する。   When the rectangular wave signal Ek of the triangular wave rectangular wave oscillation circuit 1 becomes high level, the transistor MN5 is turned on, the transistor MN4 is turned off, the capacitor C2 is charged by the drain current of the transistor MP4, and the voltage of the triangular wave signal Et rises. At this time, in the capacitor C3, if the output modulation signal PWM1 of the comparator 2 is at a low level, the transistor MN7 is turned on and the drain current of the transistor MP1 flows so that charging is not performed, but the output modulation signal PWM1 is at a high level. At this point, the transistor MN7 is turned off, and charging is started. When the capacitor C3 is charged, the voltage VC3 increases.

矩形波信号Ekがローレベルになると、トランジスタMN5がオフして、トランジスタMN5,MN4,MN1はカレントミラーの動作となる。トランジスタMN4のドレイン電流をトランジスタMP4のドレイン電流より大きく設定しておくと、コンデンサC2はトランジスタMN4のドレイン電流により放電して、三角波信号Etの電圧は下降する。また、コンデンサC3においても、変調信号PWM1がハイレベルの状態であると、インバータ303によってトランジスタMN7はオフのままなので、トランジスタMN1のドレイン電流をトランジスタMP1のドレイン電流より大きく設定しておけば、コンデンサC3はトランジスタMN1のドレイン電流により放電して電圧VC3は下降する。図2の構成と同様、コンデンサC3の電圧VC3を基準電圧V1と比較器302で比較すると、図5の波形の変調信号PWM2と同様の波形が得られる。   When the rectangular wave signal Ek becomes low level, the transistor MN5 is turned off, and the transistors MN5, MN4, and MN1 operate as a current mirror. If the drain current of the transistor MN4 is set larger than the drain current of the transistor MP4, the capacitor C2 is discharged by the drain current of the transistor MN4, and the voltage of the triangular wave signal Et drops. Also, in the capacitor C3, when the modulation signal PWM1 is in a high level state, the transistor MN7 remains off by the inverter 303. Therefore, if the drain current of the transistor MN1 is set larger than the drain current of the transistor MP1, the capacitor C3 C3 is discharged by the drain current of the transistor MN1, and the voltage VC3 drops. Similar to the configuration of FIG. 2, when the voltage VC3 of the capacitor C3 is compared with the reference voltage V1 by the comparator 302, a waveform similar to the modulation signal PWM2 having the waveform of FIG. 5 is obtained.

本実施例によれば、パルス生成回路3のコンデンサC3の充放電電流を三角波矩形波発振回路1の充放電電流に比例させることができるので、そのパルス生成回路3のコンデンサC3の電圧波形が三角波信号Etと相似する。よって、第1の実施例のようにコンデンサC3を定電流で充電すると、低い周波数では充電時間が長くなり、コンデンサC3の電圧が電源電圧で飽和することがあり得るが、第2の実施例では、三角波信号の周波数に拘わらず、コンデンサC3の電圧が電源電圧で飽和することを防ぐことができる。   According to the present embodiment, since the charge / discharge current of the capacitor C3 of the pulse generation circuit 3 can be made proportional to the charge / discharge current of the triangular wave rectangular wave oscillation circuit 1, the voltage waveform of the capacitor C3 of the pulse generation circuit 3 is a triangular wave. Similar to the signal Et. Therefore, if the capacitor C3 is charged with a constant current as in the first embodiment, the charging time becomes longer at a low frequency, and the voltage of the capacitor C3 may be saturated with the power supply voltage. In the second embodiment, however, Regardless of the frequency of the triangular wave signal, the voltage of the capacitor C3 can be prevented from being saturated with the power supply voltage.

<第3の実施例>
図4は図1における三角波矩形波発振回路1、比較器2、およびパルス生成回路3からなる制御回路7を具体化した第3の実施例の回路図である。ここでは、図3で示した回路に対して、電流源I2と接続されるトランジスタMP6とカレントミラーとなるPチャネルMOSトランジスタMP7を新たに設けて、そのトランジスタMP7のドレインとグランドとの間に抵抗R1を接続し、電流源I2に比例した電流を抵抗R1に流す。このとき抵抗R1に発生した電圧を基準電圧V1とする。このようにすることにより、電流源I2により三角波信号Etの発振周波数が決まっているので、基準電圧V1の値はこの発振周波数に比例することになる。
<Third embodiment>
FIG. 4 is a circuit diagram of a third embodiment in which the control circuit 7 including the triangular wave rectangular wave oscillation circuit 1, the comparator 2, and the pulse generation circuit 3 in FIG. 1 is embodied. Here, in contrast to the circuit shown in FIG. 3, a transistor MP6 connected to the current source I2 and a P-channel MOS transistor MP7 serving as a current mirror are newly provided, and a resistance is provided between the drain of the transistor MP7 and the ground. R1 is connected, and a current proportional to the current source I2 is passed through the resistor R1. At this time, the voltage generated in the resistor R1 is set as a reference voltage V1. By doing so, since the oscillation frequency of the triangular wave signal Et is determined by the current source I2, the value of the reference voltage V1 is proportional to this oscillation frequency.

このように、本実施例によれば、変調信号PWM2を生成する比較器302の基準電圧V1が三角波信号Etの周波数に比例するので、その周波数に関係なく、デッドタイムを一定にできる。   Thus, according to the present embodiment, the reference voltage V1 of the comparator 302 that generates the modulation signal PWM2 is proportional to the frequency of the triangular wave signal Et, so that the dead time can be made constant regardless of the frequency.

本発明の第1の実施例のスイッチング電源装置の全体のブロック図である。1 is an overall block diagram of a switching power supply device according to a first embodiment of the present invention. 図1のスイッチング電源装置の制御回路の詳細な回路図である。It is a detailed circuit diagram of the control circuit of the switching power supply device of FIG. 第2の実施例の制御回路の詳細な回路図である。It is a detailed circuit diagram of the control circuit of the second embodiment. 第3の実施例の制御回路の詳細な回路図である。It is a detailed circuit diagram of the control circuit of the third embodiment. 図2〜図4の制御回路の各信号の波形図である。It is a wave form diagram of each signal of the control circuit of FIGS. 第1の従来例のスイッチング電源装置の回路図である。It is a circuit diagram of the switching power supply device of the 1st prior art example. 図6のスイッチング電源装置の制御回路のブロック図である。It is a block diagram of the control circuit of the switching power supply device of FIG. 図7の制御回路の各信号の波形図である。It is a wave form diagram of each signal of the control circuit of FIG. 第2の従来例のスイッチング電源装置の回路図である。It is a circuit diagram of the switching power supply device of the 2nd prior art example. 図9のスイッチング電源回路の各信号の波形図である。It is a wave form diagram of each signal of the switching power supply circuit of FIG.

符号の説明Explanation of symbols

Eo:出力電圧Voの分圧値
Er:基準電圧
Ec:誤差信号
Et:三角波信号
Ek:矩形波信号
1:三角波矩形波発振回路、101,102:比較器、103,104:NOR回路
2:比較器
3:パルス生成回路、301:AND回路、302:比較器、303:インバータ
11:三角波発振回路
12:比較器
13:インバータ
14,15:Tフリップフロップ
16,17:積分回路
18,19:XOR回路
21,22:比較器
23:レベルシフト回路
24,25:増幅器
Eo: Divided value of output voltage Vo Er: Reference voltage Ec: Error signal Et: Triangular wave signal Ek: Rectangular wave signal 1: Triangular wave rectangular wave oscillation circuit 101, 102: Comparator, 103, 104: NOR circuit 2: Comparison Unit 3: Pulse generation circuit, 301: AND circuit, 302: Comparator, 303: Inverter 11: Triangular wave oscillation circuit 12: Comparator 13: Inverter 14, 15: T flip-flop 16, 17: Integration circuit 18, 19: XOR Circuits 21, 22: Comparator 23: Level shift circuit 24, 25: Amplifier

Claims (3)

高電位電源に接続した第1のスイッチ素子と、低電位電源に接続した第2のスイッチ素子と、前記第1および第2のスイッチ素子の共通接続点と出力端子との間に接続した誘導素子と、前記出力端子と前記低電位電源との間に接続した第1の容量素子と、前記出力端子の出力電圧を検出する電圧検出素子と、前記電圧検出素子で検出された電圧検出信号と第1の基準値との誤差を検出して誤差信号を出力する誤差増幅器と、前記誤差信号と三角波信号とを比較し第1のパルス幅変調信号を生成する第1の比較器と、該第1のパルス幅変調信号を受けて前記第1のスイッチ素子を駆動する第1のドライバ回路と、前記三角波信号および前記三角波信号の立上り時にハイレベル、立下り時にローレベルとなる矩形波信号を発振する三角波矩形波発振回路と、前記矩形波信号と前記第1のパルス幅変調信号とを受けて第2のパルス幅変調信号を生成するパルス生成回路と、該第2のパルス幅変調信号を受けて前記第2のスイッチ素子を前記第1のスイッチ素子と相補的に駆動する第2のドライバ回路とを具備するスイッチング電源装置であって、
前記パルス生成回路は、第1の電流源と、前記第1のパルス幅変調信号と前記矩形波信号の論理積信号によって前記第1の電流源の電流により充放電される第2の容量素子と、該第2の容量素子の充電電圧を第2の基準値と比較して前記第2のパルス幅変調信号を出力する第2の比較器と、を有することを特徴とするスイッチング電源装置。
A first switch element connected to a high-potential power supply; a second switch element connected to a low-potential power supply; and an inductive element connected between a common connection point of the first and second switch elements and an output terminal A first capacitance element connected between the output terminal and the low-potential power source, a voltage detection element that detects an output voltage of the output terminal, a voltage detection signal detected by the voltage detection element, An error amplifier that detects an error from a reference value of 1 and outputs an error signal; a first comparator that compares the error signal with a triangular wave signal to generate a first pulse width modulation signal; A first driver circuit that receives the pulse width modulation signal and drives the first switch element, and oscillates the triangular wave signal and a rectangular wave signal that is at a high level at the rising edge of the triangular wave signal and at a low level at the falling edge. Triangular wave square wave A circuit; a pulse generation circuit that receives the rectangular wave signal and the first pulse width modulation signal to generate a second pulse width modulation signal; and the second pulse width modulation signal that receives the second pulse width modulation signal. A switching power supply comprising a second driver circuit for driving a switch element in a complementary manner with the first switch element,
The pulse generation circuit includes: a first current source; a second capacitive element that is charged / discharged by a current of the first current source by a logical product signal of the first pulse width modulation signal and the rectangular wave signal; And a second comparator for comparing the charging voltage of the second capacitor element with a second reference value and outputting the second pulse width modulation signal.
前記パルス生成回路は、前記第1の電流源として、前記三角波矩形波発振回路の前記三角波信号および前記矩形波信号を生成するための電流源の電流を用いたことを特徴とする請求項1記載のスイッチング電源装置。   2. The pulse generation circuit uses the triangular wave signal of the triangular wave rectangular wave oscillation circuit and a current of a current source for generating the rectangular wave signal as the first current source. Switching power supply. 前記パルス生成回路は、前記第2の基準値を、前記第1の電流源の電流に比例した値に設定したことを特徴とする請求項2記載のスイッチング電源装置。   3. The switching power supply device according to claim 2, wherein the pulse generation circuit sets the second reference value to a value proportional to the current of the first current source.
JP2007150730A 2007-06-06 2007-06-06 Switching power supply Active JP4970153B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007150730A JP4970153B2 (en) 2007-06-06 2007-06-06 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007150730A JP4970153B2 (en) 2007-06-06 2007-06-06 Switching power supply

Publications (2)

Publication Number Publication Date
JP2008306824A true JP2008306824A (en) 2008-12-18
JP4970153B2 JP4970153B2 (en) 2012-07-04

Family

ID=40235034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007150730A Active JP4970153B2 (en) 2007-06-06 2007-06-06 Switching power supply

Country Status (1)

Country Link
JP (1) JP4970153B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268542A (en) * 2009-05-12 2010-11-25 Panasonic Corp Current detection circuit and switching regulator using the same
JP2013132186A (en) * 2011-12-22 2013-07-04 Rohm Co Ltd Control circuit of switching power supply for driving light-emitting element, and light-emitting device and electronic apparatus using the same
JP2013172516A (en) * 2012-02-20 2013-09-02 Rohm Co Ltd Dc-dc converter
CN104242043A (en) * 2014-09-09 2014-12-24 武汉锐科光纤激光器技术有限责任公司 Device for generating 1.8-2.3 ns laser pulse through FPGA
CN116885947A (en) * 2023-09-07 2023-10-13 深圳市思远半导体有限公司 Switching power supply, control circuit, chip and equipment thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06225522A (en) * 1993-01-27 1994-08-12 Fuji Electric Co Ltd Switching power-supply circuit
JP2001112241A (en) * 1999-10-08 2001-04-20 Nippon Avionics Co Ltd Synchronous-rectification type dc/dc converter
JP2001197755A (en) * 2000-01-11 2001-07-19 Toyota Autom Loom Works Ltd Switch control circuit
JP2003152508A (en) * 2001-11-12 2003-05-23 Fuji Electric Co Ltd Triangular wave oscillator circuit and power supply circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06225522A (en) * 1993-01-27 1994-08-12 Fuji Electric Co Ltd Switching power-supply circuit
JP2001112241A (en) * 1999-10-08 2001-04-20 Nippon Avionics Co Ltd Synchronous-rectification type dc/dc converter
JP2001197755A (en) * 2000-01-11 2001-07-19 Toyota Autom Loom Works Ltd Switch control circuit
JP2003152508A (en) * 2001-11-12 2003-05-23 Fuji Electric Co Ltd Triangular wave oscillator circuit and power supply circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268542A (en) * 2009-05-12 2010-11-25 Panasonic Corp Current detection circuit and switching regulator using the same
JP2013132186A (en) * 2011-12-22 2013-07-04 Rohm Co Ltd Control circuit of switching power supply for driving light-emitting element, and light-emitting device and electronic apparatus using the same
JP2013172516A (en) * 2012-02-20 2013-09-02 Rohm Co Ltd Dc-dc converter
CN104242043A (en) * 2014-09-09 2014-12-24 武汉锐科光纤激光器技术有限责任公司 Device for generating 1.8-2.3 ns laser pulse through FPGA
CN116885947A (en) * 2023-09-07 2023-10-13 深圳市思远半导体有限公司 Switching power supply, control circuit, chip and equipment thereof
CN116885947B (en) * 2023-09-07 2023-12-26 深圳市思远半导体有限公司 Switching power supply, control circuit, chip and equipment thereof

Also Published As

Publication number Publication date
JP4970153B2 (en) 2012-07-04

Similar Documents

Publication Publication Date Title
JP4997891B2 (en) DC-DC converter and control method of DC-DC converter
US7248030B2 (en) Circuit and method for controlling step-up/step-down DC-DC converter
JP4925922B2 (en) Switching regulator
JP6403973B2 (en) Switching regulator
JP5727797B2 (en) DC-DC converter
JP5456495B2 (en) Buck-boost switching power supply control circuit, buck-boost switching power supply, and buck-boost switching power supply control method
US9184658B2 (en) DC-DC converting circuit
KR102267648B1 (en) Dc/dc converter
KR20100088527A (en) Dc-dc converter and switching control circuit
JP4970153B2 (en) Switching power supply
JP4487649B2 (en) Control device for step-up / step-down DC-DC converter
JP4967395B2 (en) Semiconductor integrated circuit
US20070104304A1 (en) Semiconductor device
US8653863B2 (en) Sawtooth wave generation circuit
JP2010245675A (en) Oscillation circuit and switching power supply using the same
JP2007006254A (en) Delay circuit
JP5515390B2 (en) Switching power supply
JP3810316B2 (en) Frequency multiplier circuit
JP2008067531A (en) Switching control circuit
JP2016063648A (en) Drive device
JP3622018B2 (en) DC-DC converter
JPH09261950A (en) Pulse controlling circuit and synchronous rectifying circuit
JP2001157443A (en) Pulse control circuit and synchronous rectifying circuit
JP5071145B2 (en) Control circuit, power supply control semiconductor integrated circuit, and DC-DC converter
JP2023039050A (en) Switching control circuit and power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4970153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250