JP2008067531A - Switching control circuit - Google Patents

Switching control circuit Download PDF

Info

Publication number
JP2008067531A
JP2008067531A JP2006243750A JP2006243750A JP2008067531A JP 2008067531 A JP2008067531 A JP 2008067531A JP 2006243750 A JP2006243750 A JP 2006243750A JP 2006243750 A JP2006243750 A JP 2006243750A JP 2008067531 A JP2008067531 A JP 2008067531A
Authority
JP
Japan
Prior art keywords
circuit
output
voltage
current
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006243750A
Other languages
Japanese (ja)
Inventor
Iwao Fukushi
巌 福士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006243750A priority Critical patent/JP2008067531A/en
Publication of JP2008067531A publication Critical patent/JP2008067531A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To shorten a time for preventing regenerating operation by applying more charging current than that in outputting a control signal when of control signal output of a driving circuit is stopped. <P>SOLUTION: A switching control circuit 10A is provided with a charging circuit 40A for outputting a charging current for charging a capacitor; an error amplifying circuit for outputting an error voltage obtained by amplifying an error between a lower voltage out of a first reference voltage corresponding to the potential of the capacitor and a second reference voltage used as a reference of a target level and a feedback voltage corresponding to the output voltage; and a driving circuit for outputting a control signal for complementarily turning on/off first and second transistors in order to allowing the output voltage to become the target level on the basis of the error voltage to be outputted from the error amplifying circuit when the first reference voltage is higher than the feedback voltage, and stopping the output of the control signal when the first reference voltage is lower than the feedback voltage. When the driving circuit outputs the control signal, the charging circuit uses a first current quantity as the current quantity of the charging current, and when the driving circuit stops the output of the control signal, the charging circuit uses a second current quantity larger than the first current quantity as the current quantity of the charging circuit. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、スイッチング制御回路に関する。   The present invention relates to a switching control circuit.

様々な電子機器において、入力電圧より低い目的レベルの出力電圧を生成するための降圧型のＤＣ−ＤＣコンバータが用いられている。図８は、降圧型のＤＣ−ＤＣコンバータの一般的な構成を示す図である。ＤＣ−ＤＣコンバータ１００は、ＮチャネルＭＯＳＦＥＴ１１０，１１１、インダクタ１２０、及びキャパシタ１２１を含んで構成されている。ＮチャネルＭＯＳＦＥＴ１１０のドレインには入力電圧Ｖinが印加されており、ＮチャネルＭＯＳＦＥＴ１１０がオン、ＮチャネルＭＯＳＦＥＴ１１１がオフとなることにより、インダクタ１２０に入力電圧Ｖinが印加され、キャパシタ１２１が充電されて出力電圧Ｖoutが上昇する。その後、ＮチャネルＭＯＳＦＥＴ１１０がオフ、ＮチャネルＭＯＳＦＥＴ１１１がオンとなると、インダクタ１２０に蓄積されたエネルギーによって、ＮチャネルＭＯＳＦＥＴ１１１、インダクタ１２０、コンデンサ１２１により構成されるループを電流が流れ、キャパシタ１２１が放電されて出力電圧Ｖoutが下降する。このように、ＤＣ−ＤＣコンバータ１００では、適宜のタイミングでＮチャネルＭＯＳＦＥＴ１１０，１１１をオンオフさせることによって、出力電圧Ｖoutが目的レベルとなるように制御される。   In various electronic devices, a step-down DC-DC converter for generating an output voltage having a target level lower than an input voltage is used. FIG. 8 is a diagram illustrating a general configuration of a step-down DC-DC converter. The DC-DC converter 100 includes N-channel MOSFETs 110 and 111, an inductor 120, and a capacitor 121. The input voltage Vin is applied to the drain of the N-channel MOSFET 110. When the N-channel MOSFET 110 is turned on and the N-channel MOSFET 111 is turned off, the input voltage Vin is applied to the inductor 120, and the capacitor 121 is charged to output the output voltage. Vout rises. Thereafter, when the N-channel MOSFET 110 is turned off and the N-channel MOSFET 111 is turned on, current flows through the loop formed by the N-channel MOSFET 111, the inductor 120, and the capacitor 121 by the energy accumulated in the inductor 120, and the capacitor 121 is discharged. The output voltage Vout decreases. As described above, in the DC-DC converter 100, the output voltage Vout is controlled to the target level by turning on and off the N-channel MOSFETs 110 and 111 at an appropriate timing.

そして、ＤＣ−ＤＣコンバータ１００は、ＮチャネルＭＯＳＦＥＴ１１０，１１１のスイッチングを制御するための回路として、抵抗１２５，１２６、誤差増幅回路１３０、キャパシタ１３１、抵抗１３２、電源１３５、電流源１３６、キャパシタ１３７、三角波発振器１４０、コンパレータ１５０、バッファ１５１、及びインバータ１５２を備えている。   The DC-DC converter 100 includes resistors 125 and 126, an error amplifier circuit 130, a capacitor 131, a resistor 132, a power source 135, a current source 136, a capacitor 137, and a circuit for controlling switching of the N-channel MOSFETs 110 and 111. A triangular wave oscillator 140, a comparator 150, a buffer 151, and an inverter 152 are provided.

誤差増幅回路１３０の−入力端子には、出力電圧Ｖoutを抵抗１２５，１２６により分圧した帰還電圧Ｖfが印加されている。また、誤差増幅回路１３０の一方の＋入力端子には、目的レベルの基準となる参照電圧Ｖrefが電源１３５から印加されている。また、誤差増幅回路１３０の他方の＋入力端子には、電流源１３６からの電流によってキャパシタ１３７が充電されて発生する電圧Ｖssが印加されている。そして、誤差増幅回路１３０は、２つの＋入力端子に印加された電圧のうち低い方の電圧と、−入力端子に印加された帰還電圧Ｖfとの誤差を増幅した電圧Ｖeを出力する。なお、キャパシタ１３１及び抵抗１３２は、誤差増幅回路１３０を積分動作させるためのものである。   A feedback voltage Vf obtained by dividing the output voltage Vout by the resistors 125 and 126 is applied to the negative input terminal of the error amplifier circuit 130. Further, a reference voltage Vref serving as a reference for a target level is applied from one power supply 135 to one + input terminal of the error amplifier circuit 130. The voltage Vss generated by charging the capacitor 137 with the current from the current source 136 is applied to the other + input terminal of the error amplifier circuit 130. The error amplifying circuit 130 outputs a voltage Ve obtained by amplifying an error between the lower voltage applied to the two + input terminals and the feedback voltage Vf applied to the − input terminal. The capacitor 131 and the resistor 132 are for causing the error amplifier circuit 130 to perform an integral operation.

そして、コンパレータ１５０は、三角波発振器１４０から出力される三角波状に変化する電圧Ｖtと、誤差増幅回路１３０から出力される誤差電圧Ｖeとの大小比較を行い、誤差電圧Ｖeが電圧Ｖtより高い間Ｈレベルの信号を出力し、誤差電圧Ｖeが電圧Ｖtより低い間Ｌレベルの信号を出力する。そして、コンパレータ１５０からＨレベルの信号が出力されると、バッファ１５１を介してＨレベルの信号がＮチャネルＭＯＳＦＥＴ１１０のゲートに入力されてＮチャネルＭＯＳＦＥＴ１１０がオンとなり、インバータ１５２を介してＬレベルの信号がＮチャネルＭＯＳＦＥＴ１１１に入力されてＮチャネルＭＯＳＦＥＴ１１１がオフとなる。一方、コンパレータ１５０からＬレベルの信号が出力されると、バッファ１５１を介してＬレベルの信号がＮチャネルＭＯＳＦＥＴ１１０のゲートに入力されてＮチャネルＭＯＳＦＥＴ１１０がオフとなり、インバータ１５２を介してＨレベルの信号がＮチャネルＭＯＳＦＥＴ１１１に入力されてＮチャネルＭＯＳＦＥＴ１１１がオンとなる。   Then, the comparator 150 compares the voltage Vt output from the triangular wave oscillator 140 and changes in a triangular wave shape with the error voltage Ve output from the error amplifier circuit 130. The comparator 150 compares the voltage Vt output from the error amplifier circuit 130 with the voltage Ht while the error voltage Ve is higher than the voltage Vt. A level signal is output, and an L level signal is output while the error voltage Ve is lower than the voltage Vt. When the H level signal is output from the comparator 150, the H level signal is input to the gate of the N channel MOSFET 110 via the buffer 151, the N channel MOSFET 110 is turned on, and the L level signal is output via the inverter 152. Is input to the N-channel MOSFET 111 and the N-channel MOSFET 111 is turned off. On the other hand, when the L level signal is output from the comparator 150, the L level signal is input to the gate of the N channel MOSFET 110 via the buffer 151, the N channel MOSFET 110 is turned off, and the H level signal is output via the inverter 152. Is input to the N-channel MOSFET 111 and the N-channel MOSFET 111 is turned on.

つまり、帰還電圧Ｖfが基準となる電圧Ｖref又は電圧Ｖssより低い場合、電圧Ｖeが上昇してコンパレータ１５０からＨレベルの信号が出力される割合が高くなり、出力電圧Ｖoutが上昇する。また、帰還電圧Ｖfが基準となる電圧Ｖref又は電圧Ｖssより高い場合、電圧Ｖeが下降してコンパレータ１５０からＬレベルの信号が出力される割合が高くなり、出力電圧Ｖoutが下降する。このように、ＤＣ−ＤＣコンバータ１００では、帰還電圧Ｖfが電圧Ｖref又は電圧Ｖssの低い方の電圧となるように、コンパレータ１５０から出力される信号がＰＷＭ（Pulse Width Modulation）制御されている。   That is, when the feedback voltage Vf is lower than the reference voltage Vref or the voltage Vss, the voltage Ve rises and the rate at which an H level signal is output from the comparator 150 increases, and the output voltage Vout rises. Further, when the feedback voltage Vf is higher than the reference voltage Vref or the voltage Vss, the voltage Ve decreases and the ratio of the L level signal output from the comparator 150 increases, and the output voltage Vout decreases. Thus, in the DC-DC converter 100, the signal output from the comparator 150 is PWM (Pulse Width Modulation) controlled so that the feedback voltage Vf becomes the lower voltage of the voltage Vref or the voltage Vss.

なお、ＤＣ−ＤＣコンバータ１００の動作開始時に、帰還電圧Ｖfが電圧Ｖrefとなるように制御を開始すると、出力電圧Ｖoutを急速に上昇させようとするため過電流が発生し、ＮチャネルＭＯＳＦＥＴ１１０，１１１が破壊されてしまう。そのため、ＤＣ−ＤＣコンバータ１００では、電圧Ｖssを用いることにより、出力電圧Ｖoutを徐々に上昇させるソフトスタートが実現されている。   When control is started so that the feedback voltage Vf becomes the voltage Vref when the operation of the DC-DC converter 100 is started, an overcurrent is generated in order to rapidly increase the output voltage Vout, and the N-channel MOSFETs 110 and 111 are used. Will be destroyed. Therefore, in the DC-DC converter 100, the soft start that gradually increases the output voltage Vout is realized by using the voltage Vss.

また、ＤＣ−ＤＣコンバータ１００の起動時に、出力電圧Ｖoutがゼロレベルになっていない状態、すなわち、プレバイアス状態が発生している場合がある。例えば、ＤＣ−ＤＣコンバータ１００の前回の動作終了後にキャパシタ１２１が放電しきっていない場合や、出力側に接続された機器等から電流がリークしている場合等に、プレバイアス状態が発生する。   In addition, when the DC-DC converter 100 is started up, the output voltage Vout may not be at a zero level, that is, a pre-bias state may occur. For example, the pre-bias state occurs when the capacitor 121 is not completely discharged after the previous operation of the DC-DC converter 100 is completed, or when a current leaks from a device or the like connected to the output side.

プレバイアス状態でＤＣ−ＤＣコンバータ１００を起動すると、帰還電圧Ｖfが電圧Ｖssより高いため、出力電圧Ｖoutを下降させるために、ＮチャネルＭＯＳＦＥＴ１１１がオン、ＮチャネルＭＯＳＦＥＴ１１０がオフに制御される。これにより、キャパシタ１２１、インダクタ１２０、ＮチャネルＭＯＳＦＥＴ１１１により構成されるループを電流が流れ、キャパシタ１２１が放電されて出力電圧Ｖoutが下降する。そして、次に、ＮチャネルＭＯＳＦＥＴ１１０がオン、ＮチャネルＭＯＳＦＥＴ１１１がオフになると、インダクタ１２０に蓄えられたエネルギーによって、インダクタ１２０からＤＣ−ＤＣコンバータ１００の入力側であるＮチャネルＭＯＳＦＥＴ１１０のドレインに向かって電流が逆流してしまうこととなる。なお、このように出力側から入力側にエネルギーが戻される動作のことを、回生動作と称することとする。   When the DC-DC converter 100 is started in the pre-bias state, the feedback voltage Vf is higher than the voltage Vss, so that the N-channel MOSFET 111 is turned on and the N-channel MOSFET 110 is turned off to lower the output voltage Vout. As a result, a current flows through a loop constituted by the capacitor 121, the inductor 120, and the N-channel MOSFET 111, the capacitor 121 is discharged, and the output voltage Vout decreases. Next, when the N-channel MOSFET 110 is turned on and the N-channel MOSFET 111 is turned off, a current flows from the inductor 120 toward the drain of the N-channel MOSFET 110 on the input side of the DC-DC converter 100 by the energy stored in the inductor 120. Will flow backward. The operation in which energy is returned from the output side to the input side in this way is referred to as a regenerative operation.

そして、回生動作が行われる際のインダクタ１２０の電圧方向はプレバイアス電圧と同方向であるため、入力側にはプレバイアス電圧よりも高い電圧が発生することとなる。また、ＤＣ−ＤＣコンバータ１００の起動時には、帰還電圧Ｖfと比較される電圧Ｖssが低いため、ＮチャネルＭＯＳＦＥＴ１１１がオンとなる割合が高く、ＮチャネルＭＯＳＦＥＴ１１０がオンとなる割合が低い。そのため、ＮチャネルＭＯＳＦＥＴ１１１が長時間オンすることによりインダクタ１２０に蓄積されるエネルギーが大きくなり、回生動作が発生した際の入力側の電圧上昇も非常に大きくなってしまう。そして、このように入力側の電圧が非常に高くなってしまうと、ＤＣ−ＤＣコンバータ１００が破壊されたり、ＤＣ−ＤＣコンバータ１００の入力電圧Ｖinを監視するための過電圧保護回路が誤動作したりしてしまう等の不具合が生じることとなる。   Since the voltage direction of the inductor 120 when the regenerative operation is performed is the same direction as the pre-bias voltage, a voltage higher than the pre-bias voltage is generated on the input side. Further, when the DC-DC converter 100 is started up, the voltage Vss compared with the feedback voltage Vf is low, so that the N-channel MOSFET 111 is turned on at a high rate and the N-channel MOSFET 110 is turned on at a low rate. Therefore, when the N-channel MOSFET 111 is turned on for a long time, the energy stored in the inductor 120 is increased, and the voltage increase on the input side when the regenerative operation occurs is also greatly increased. If the voltage on the input side becomes very high in this way, the DC-DC converter 100 is destroyed, or an overvoltage protection circuit for monitoring the input voltage Vin of the DC-DC converter 100 malfunctions. This causes problems such as

そこで、回生動作を防止するために、ＤＣ−ＤＣコンバータの起動時にトランジスタのスイッチング動作を停止させる方法が提案されている（例えば非特許文献１）。そして、ＤＣ−ＤＣコンバータ１００では、このような回生動作を防止するための回路として、コンパレータ１６０が設けられている。コンパレータ１６０は、帰還電圧Ｖfと電圧Ｖssとを比較し、帰還電圧Ｖfが電圧Ｖssより高い場合はＬレベルの信号を出力し、帰還電圧Ｖfが電圧Ｖssより低い場合はＨレベルの信号を出力する。すなわち、プレバイアス状態のために帰還電圧Ｖfが電圧Ｖssよりも高くなっている場合は、コンパレータ１６０からＬレベルの信号が出力される。この場合、ＤＣ−ＤＣコンバータ１００では、ＮチャネルＭＯＳＦＥＴ１１０，１１１が両方ともオフとなるように制御が行われる。そして、時間の経過とともに電圧Ｖssが上昇し、帰還電圧Ｖfが電圧Ｖssより低くなると、コンパレータ１６０からＨレベルの信号が出力され、ＮチャネルＭＯＳＦＥＴ１１０，１１１の相補的なスイッチング動作が開始される。
日本テキサス・インスツルメンツ株式会社、“低入力電圧モード同期整流式バック・コントローラ”、[online]、平成１３年１１月、日本テキサス・インスツルメンツ株式会社、[平成１８年３月２４日検索]、インターネット＜URL: http://www.tij.co.jp/jsc/ds/SLUS585A.pdf＞ Therefore, in order to prevent the regenerative operation, a method of stopping the switching operation of the transistor when the DC-DC converter is activated has been proposed (for example, Non-Patent Document 1). In the DC-DC converter 100, a comparator 160 is provided as a circuit for preventing such a regenerative operation. The comparator 160 compares the feedback voltage Vf with the voltage Vss, and outputs an L level signal when the feedback voltage Vf is higher than the voltage Vss, and outputs an H level signal when the feedback voltage Vf is lower than the voltage Vss. . That is, when the feedback voltage Vf is higher than the voltage Vss due to the pre-bias state, the comparator 160 outputs an L level signal. In this case, in the DC-DC converter 100, control is performed so that both the N-channel MOSFETs 110 and 111 are turned off. When the voltage Vss rises with time and the feedback voltage Vf becomes lower than the voltage Vss, an H level signal is output from the comparator 160, and complementary switching operations of the N-channel MOSFETs 110 and 111 are started.
Texas Instruments Japan, Inc., “Low Input Voltage Mode Synchronous Buck Controller”, [online], November 2001, Texas Instruments Japan, Ltd., [March 24, 2006 Search], Internet < URL: http://www.tij.co.jp/jsc/ds/SLUS585A.pdf>

図９は、プレバイアス状態が発生している場合の、ＤＣ−ＤＣコンバータ１００における電圧変化を示す図である。ＤＣ−ＤＣコンバータ１００の起動時には帰還電圧Ｖfが電圧Ｖssより高いため、ＮチャネルＭＯＳＦＥＴ１１０，１１１の相補的なスイッチング動作は行われず、帰還電圧Ｖfは変化しない。そして、電流源１３６から出力される電流Ｉssによってキャパシタ１３７が充電され、電圧Ｖssが帰還電圧Ｖfを超えると、ＮチャネルＭＯＳＦＥＴ１１０，１１１の相補的なスイッチング動作が開始され、帰還電圧Ｖfは電圧Ｖssに伴って、参照電圧Ｖrefのレベルまで徐々に上昇する。   FIG. 9 is a diagram illustrating a voltage change in the DC-DC converter 100 when the pre-bias state occurs. Since the feedback voltage Vf is higher than the voltage Vss when the DC-DC converter 100 is started up, the complementary switching operations of the N-channel MOSFETs 110 and 111 are not performed, and the feedback voltage Vf does not change. When the capacitor 137 is charged by the current Iss output from the current source 136 and the voltage Vss exceeds the feedback voltage Vf, the complementary switching operation of the N-channel MOSFETs 110 and 111 is started, and the feedback voltage Vf is changed to the voltage Vss. Along with this, it gradually rises to the level of the reference voltage Vref.

このように、ＤＣ−ＤＣコンバータ１００が起動されてから電圧Ｖssが帰還電圧Ｖfを超えるまでの時間Ｔpは、回生動作を防止するためには必要であるが、出力電圧Ｖoutを目的レベルに変化させるという観点では無駄な時間となっている。   Thus, the time Tp from when the DC-DC converter 100 is activated until the voltage Vss exceeds the feedback voltage Vf is necessary to prevent the regenerative operation, but the output voltage Vout is changed to the target level. This is a wasteful time.

本発明は上記課題を鑑みてなされたものであり、回生動作を防止する時間の短いスイッチング制御回路を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide a switching control circuit having a short time for preventing a regenerative operation.

上記目的を達成するため、本発明のスイッチング制御回路は、直列に接続された第１及び第２トランジスタが相補的にオンオフすることにより、前記第１トランジスタに入力される入力電圧から目的レベルの出力電圧を生成するＤＣ−ＤＣコンバータの前記第１及び第２トランジスタのオンオフを制御するスイッチング制御回路であって、キャパシタを充電する充電電流を出力する充電回路と、前記キャパシタの電位に応じた第１参照電圧及び前記目的レベルの基準となる第２参照電圧のうち低い方の電圧と、前記出力電圧に応じた帰還電圧との誤差を増幅した誤差電圧を出力する誤差増幅回路と、前記第１参照電圧が前記帰還電圧より高い場合は、前記誤差増幅回路から出力される前記誤差電圧に基づいて、前記出力電圧を前記目的レベルとすべく、前記第１及び第２トランジスタを相補的にオンオフさせるための制御信号を出力し、前記第１参照電圧が前記帰還電圧より低い場合は、前記制御信号の出力を停止する駆動回路と、を備え、前記充電回路は、前記駆動回路が前記制御信号を出力している場合は、前記充電電流の電流量を第１電流量とし、前記駆動回路が前記制御信号の出力を停止している場合は、前記充電電流の電流量を前記第１電流量より多い第２電流量とすることとする。   In order to achieve the above object, the switching control circuit of the present invention is configured such that the first and second transistors connected in series are complementarily turned on and off to output a target level from the input voltage input to the first transistor. A switching control circuit for controlling on / off of the first and second transistors of a DC-DC converter for generating a voltage, a charging circuit for outputting a charging current for charging a capacitor, and a first corresponding to the potential of the capacitor An error amplifying circuit for outputting an error voltage obtained by amplifying an error between a lower one of a reference voltage and a second reference voltage serving as a reference of the target level and a feedback voltage according to the output voltage; and the first reference When the voltage is higher than the feedback voltage, the output voltage is set to the target level based on the error voltage output from the error amplifier circuit. Therefore, a driving circuit that outputs a control signal for turning on and off the first and second transistors in a complementary manner and stops the output of the control signal when the first reference voltage is lower than the feedback voltage; When the drive circuit is outputting the control signal, the charging circuit uses the amount of the charging current as a first current amount, and the drive circuit stops outputting the control signal. In this case, the charging current amount is set to a second current amount that is larger than the first current amount.

そして、前記充電回路は、前記第１電流量の電流を出力する第１電流源と、前記駆動回路が前記制御信号の出力を停止している場合は、前記第２電流量から前記第１電流量だけ少ない電流を出力することにより、前記充電電流の電流量を前記第２電流量とし、前記駆動回路が前記制御信号を出力している場合は、電流の出力を停止することにより、前記充電電流の電流量を前記第１電流量とする第２電流源と、を備えることとすることができる。   The charging circuit includes a first current source that outputs the current of the first current amount, and the first current from the second current amount when the drive circuit stops outputting the control signal. By outputting a current that is smaller by the amount, the current amount of the charging current is set as the second current amount, and when the drive circuit outputs the control signal, the output of the current is stopped to stop the charging. And a second current source that uses the current amount as the first current amount.

また、前記駆動回路は、前記第１参照電圧と、前記帰還電圧との比較信号を出力する帰還電圧比較回路と、前記帰還電圧比較回路から出力される前記比較信号に基づいて、前記第１参照電圧が前記帰還電圧より低い場合は、前記制御信号の出力を停止し、前記第１参照電圧が前記帰還電圧より高い場合は、前記制御信号を出力する駆動制御回路と、を含んで構成され、前記充電回路は、前記帰還電圧比較回路から出力される前記比較信号に基づいて、前記第１参照電圧が前記帰還電圧より低い場合は、前記充電電流の電流量を前記第２電流量とし、前記第１参照電圧が前記帰還電圧より高い場合は、前記充電電流の電流量を前記第１電流量とすることとすることができる。   The drive circuit may be configured to output the first reference voltage based on the feedback voltage comparison circuit that outputs a comparison signal between the first reference voltage and the feedback voltage, and the comparison signal output from the feedback voltage comparison circuit. A drive control circuit that stops the output of the control signal when the voltage is lower than the feedback voltage, and outputs the control signal when the first reference voltage is higher than the feedback voltage; When the first reference voltage is lower than the feedback voltage based on the comparison signal output from the feedback voltage comparison circuit, the charging circuit sets the amount of the charging current as the second current amount, and When the first reference voltage is higher than the feedback voltage, the amount of the charging current can be set as the first amount of current.

また、前記駆動回路は、前記誤差増幅回路から出力される前記誤差電圧に基づいて、前記第１参照電圧が前記帰還電圧より低い場合は、前記制御信号の出力を停止し、前記第１参照電圧が前記帰還電圧より高い場合は、前記制御信号を出力し、前記充電回路は、前記誤差増幅回路から出力される前記誤差電圧に基づいて、前記第１参照電圧が前記帰還電圧より低い場合は、前記充電電流の電流量を前記第２電流量とし、前記第１参照電圧が前記帰還電圧より高い場合は、前記充電電流の電流量を前記第１電流量とすることとすることができる。   The drive circuit stops outputting the control signal when the first reference voltage is lower than the feedback voltage based on the error voltage output from the error amplification circuit, and the first reference voltage Is higher than the feedback voltage, the control signal is output, and the charging circuit is based on the error voltage output from the error amplifier circuit, and when the first reference voltage is lower than the feedback voltage, When the current amount of the charging current is the second current amount and the first reference voltage is higher than the feedback voltage, the current amount of the charging current can be the first current amount.

さらに、前記駆動回路は、所定周期で発振する発振電圧を出力する発振回路と、前記誤差増幅回路から出力される前記誤差電圧と、前記発振回路から出力される前記発振電圧とを比較して前記制御信号を出力する比較回路と、前記比較回路から出力される前記制御信号に基づいて、前記第１参照電圧が前記帰還電圧より高くなり、前記発振比較回路から出力される前記制御信号が、前記第１トランジスタをオンさせる信号になると、前記制御信号の前記第２トランジスタへの出力を開始させるためのスイッチング開始信号を出力する開始信号出力回路と、前記開始信号出力回路から前記スイッチング開始信号が入力されると、前記比較回路から出力される前記制御信号を前記第２トランジスタに出力する出力制御回路と、を含んで構成され、前記充電回路は、前記開始信号出力回路から出力される前記開始信号に基づいて、前記駆動回路が前記制御信号の出力を停止している場合は、前記充電電流の電流量を前記第２電流量とし、前記駆動回路が前記制御信号を出力している場合は、前記充電電流の電流量を前記第１電流量とすることとしてもよい。   Further, the drive circuit compares the oscillation voltage that is output from the error amplification circuit with the oscillation circuit that outputs an oscillation voltage that oscillates at a predetermined period, and the oscillation voltage that is output from the oscillation circuit. Based on a comparison circuit that outputs a control signal and the control signal output from the comparison circuit, the first reference voltage is higher than the feedback voltage, and the control signal output from the oscillation comparison circuit is When the signal turns on the first transistor, a start signal output circuit that outputs a switching start signal for starting output of the control signal to the second transistor, and the switching start signal are input from the start signal output circuit And an output control circuit that outputs the control signal output from the comparison circuit to the second transistor. When the driving circuit stops outputting the control signal based on the start signal output from the start signal output circuit, the charging circuit determines the amount of the charging current as the second current amount. When the drive circuit outputs the control signal, the amount of the charging current may be the first amount of current.

また、前記駆動回路は、前記誤差増幅回路から出力される前記誤差電圧と、前記帰還電圧とを比較して前記制御信号を出力する比較回路と、前記比較回路から出力される前記制御信号に基づいて、前記第１参照電圧が前記帰還電圧より高くなり、前記発振比較回路から出力される前記制御信号が、前記第１トランジスタをオンさせる信号になると、前記制御信号の前記第２トランジスタへの出力を開始させるためのスイッチング開始信号を出力する開始信号出力回路と、前記開始信号出力回路から前記スイッチング開始信号が入力されると、前記比較回路から出力される前記制御信号を前記第２トランジスタに出力する出力制御回路と、を含んで構成され、前記充電回路は、前記開始信号出力回路から出力される前記開始信号に基づいて、前記駆動回路が前記制御信号の出力を停止している場合は、前記充電電流の電流量を前記第２電流量とし、前記駆動回路が前記制御信号を出力している場合は、前記充電電流の電流量を前記第１電流量とすることとしてもよい。   The drive circuit compares the error voltage output from the error amplifying circuit with the feedback voltage and outputs the control signal, and the control circuit outputs the control signal. When the first reference voltage becomes higher than the feedback voltage and the control signal output from the oscillation comparison circuit is a signal for turning on the first transistor, the control signal is output to the second transistor. When the switching start signal is input from the start signal output circuit, the control signal output from the comparison circuit is output to the second transistor. And an output control circuit configured to output the start signal based on the start signal output from the start signal output circuit. When the drive circuit stops outputting the control signal, the current amount of the charging current is set as the second current amount, and when the drive circuit outputs the control signal, the current of the charging current is output. The amount may be the first current amount.

また、前記スイッチング制御回路は、前記ＤＣ−ＤＣコンバータの起動時に入力される信号に応じて、前記誤差増幅回路から出力される前記誤差電圧をゼロレベルにリセットするリセット回路を備えることとしてもよい。   The switching control circuit may include a reset circuit that resets the error voltage output from the error amplifier circuit to zero level in accordance with a signal input when the DC-DC converter is activated.

回生動作を防止する時間の短いスイッチング制御回路を提供することができる。   A switching control circuit with a short time for preventing the regenerative operation can be provided.

＜＜ＰＷＭコンバータ＞＞
＝＝回路構成＝＝
図１は、本発明の一実施形態であるスイッチング制御回路を用いて構成されるＰＷＭ制御によるＤＣ−ＤＣコンバータ（ＰＷＭコンバータ）の構成例を示す図である。ＤＣ−ＤＣコンバータ１Ａは、スイッチング制御回路１０Ａ、ＮチャネルＭＯＳＦＥＴ１１，１２、インダクタ１３、キャパシタ１４、抵抗２１，２２、キャパシタ２４、キャパシタ３１、抵抗３２、及びマイコン３５を含んで構成されている。また、スイッチング制御回路１０Ａは、充電回路４０Ａ、電源４１、誤差増幅回路４２、ＮチャネルＭＯＳＦＥＴ４３、三角波発振器４４、コンパレータ４５，４６、バッファ４７、インバータ４８，４９、ＳＲフリップフロップ（以後「ＳＲ−ＦＦ」と表す。）５０、ＡＮＤ回路５１，５２、及びＯＲ回路５３を含んで構成されている。 << PWM converter >>
== Circuit configuration ==
FIG. 1 is a diagram illustrating a configuration example of a DC-DC converter (PWM converter) by PWM control configured using a switching control circuit according to an embodiment of the present invention. The DC-DC converter 1A includes a switching control circuit 10A, N-channel MOSFETs 11 and 12, an inductor 13, a capacitor 14, resistors 21 and 22, a capacitor 24, a capacitor 31, a resistor 32, and a microcomputer 35. The switching control circuit 10A includes a charging circuit 40A, a power supply 41, an error amplification circuit 42, an N-channel MOSFET 43, a triangular wave oscillator 44, comparators 45 and 46, a buffer 47, inverters 48 and 49, an SR flip-flop (hereinafter referred to as “SR-FF”). 50, AND circuits 51 and 52, and an OR circuit 53.

ＮチャネルＭＯＳＦＥＴ１１（第１トランジスタ）とＮチャネルＭＯＳＦＥＴ１２（第２トランジスタ）は直列に接続されており、ＮチャネルＭＯＳＦＥＴ１１のドレインに入力電圧Ｖinが印加され、ＮチャネルＭＯＳＦＥＴ１２のソースが接地されている。そして、ＮチャネルＭＯＳＦＥＴ１１のゲート（制御電極）はスイッチング制御回路１０Ａの端子ＨＤと接続され、ＮチャネルＭＯＳＦＥＴ１２のゲート（制御電極）はスイッチング制御回路１０Ａの端子ＬＤと接続されている。なお、本実施形態では、トランジスタとしてＮチャネルＭＯＳＦＥＴを用いることとしたが、ＰチャネルＭＯＳＦＥＴを用いることもできるし、バイポーラトランジスタを用いることもできる。   The N-channel MOSFET 11 (first transistor) and the N-channel MOSFET 12 (second transistor) are connected in series, the input voltage Vin is applied to the drain of the N-channel MOSFET 11, and the source of the N-channel MOSFET 12 is grounded. The gate (control electrode) of the N-channel MOSFET 11 is connected to the terminal HD of the switching control circuit 10A, and the gate (control electrode) of the N-channel MOSFET 12 is connected to the terminal LD of the switching control circuit 10A. In this embodiment, an N-channel MOSFET is used as a transistor. However, a P-channel MOSFET can be used, and a bipolar transistor can also be used.

インダクタ１３は、一端がＮチャネルＭＯＳＦＥＴ１１，１２の接続点と接続され、他端がキャパシタ１４の一端と接続されている。そして、キャパシタ１４の他端は接地され、インダクタ１３とキャパシタ１４との接続点の電圧、すなわち、キャパシタ１４に充電された電圧が出力電圧Ｖoutとなっている。   The inductor 13 has one end connected to a connection point between the N-channel MOSFETs 11 and 12 and the other end connected to one end of the capacitor 14. The other end of the capacitor 14 is grounded, and the voltage at the connection point between the inductor 13 and the capacitor 14, that is, the voltage charged in the capacitor 14 is the output voltage Vout.

抵抗２１，２２は、出力電圧Ｖoutに応じた帰還電圧Ｖfを生成するための分圧抵抗である。抵抗２１は、一端に出力電圧Ｖoutが印加され、他端が抵抗２２の一端と接続されている。また、抵抗２２の他端は接地されている。そして、抵抗２１，２２の接続点の電圧が、出力電圧Ｖoutを抵抗２１，２２の抵抗比で分圧した帰還電圧Ｖfとなっており、帰還電圧Ｖfはスイッチング制御回路１０Ａの端子ＦＢに印加されている。   The resistors 21 and 22 are voltage dividing resistors for generating a feedback voltage Vf corresponding to the output voltage Vout. The resistor 21 has an output voltage Vout applied to one end and the other end connected to one end of the resistor 22. The other end of the resistor 22 is grounded. The voltage at the connection point of the resistors 21 and 22 is the feedback voltage Vf obtained by dividing the output voltage Vout by the resistance ratio of the resistors 21 and 22, and the feedback voltage Vf is applied to the terminal FB of the switching control circuit 10A. ing.

キャパシタ２４は、ＤＣ−ＤＣコンバータ１Ａをソフトスタートさせるための電圧Ｖss（第１参照電圧）を生成する回路である。キャパシタ２４は、一端がスイッチング制御回路１０Ａの端子ＳＳと接続され、他端が接地されている。そして、充電回路４０Ａから出力される電流Ｉssによってキャパシタ２４に充電される電圧が、ソフトスタート用の電圧Ｖssとなっている。なお、キャパシタ２４には放電回路（不図示）が接続されており、ＤＣ−ＤＣコンバータ１Ａの起動時には電圧Ｖssがゼロレベルとなる。   The capacitor 24 is a circuit that generates a voltage Vss (first reference voltage) for soft-starting the DC-DC converter 1A. One end of the capacitor 24 is connected to the terminal SS of the switching control circuit 10A, and the other end is grounded. The voltage charged in the capacitor 24 by the current Iss output from the charging circuit 40A is the soft start voltage Vss. Note that a discharge circuit (not shown) is connected to the capacitor 24, and the voltage Vss becomes zero level when the DC-DC converter 1A is activated.

キャパシタ３１及び抵抗３２は、キャパシタ３１の容量Ｃと抵抗３２の抵抗値Ｒとの積により定められる時定数によって誤差増幅回路４２を積分動作させるための回路である。キャパシタ３１は、一端がスイッチング制御回路１０Ａの端子ＣＣを介して誤差増幅回路４２の一方の入力端子（本実施形態では−入力端子）と接続され、他端が抵抗３２の一端と接続されている。また、抵抗３２の他端は、スイッチング制御回路１０Ａの端子ＣＲを介して誤差増幅回路４２の出力端子と接続されている。   The capacitor 31 and the resistor 32 are circuits for causing the error amplifying circuit 42 to be integrated by a time constant determined by the product of the capacitance C of the capacitor 31 and the resistance value R of the resistor 32. One end of the capacitor 31 is connected to one input terminal (−input terminal in this embodiment) of the error amplifier circuit 42 via the terminal CC of the switching control circuit 10 </ b> A, and the other end is connected to one end of the resistor 32. . The other end of the resistor 32 is connected to the output terminal of the error amplifying circuit 42 via the terminal CR of the switching control circuit 10A.

マイコン３５は、ＤＣ−ＤＣコンバータ１Ａの起動時に、スタンバイ信号を端子ＳＴＢに出力する。本実施形態では、スタンバイ信号は、ＤＣ−ＤＣコンバータ１Ａの起動時にＨレベルとなるパルス信号であることとする。なお、ＤＣ−ＤＣコンバータ１Ａでは、スタンバイ信号に限らず、ＤＣ−ＤＣコンバータ１Ａの起動時に発生する他の信号を用いることも可能である。例えば、ＤＣ−ＤＣコンバータ１Ａの駆動電圧が駆動に必要なレベルに達しているかどうかを判定するためのＵＶＬＯ（Under Voltage Lock Out）回路から出力される信号をスタンバイ信号の代わりに用いることとしてもよい。   The microcomputer 35 outputs a standby signal to the terminal STB when the DC-DC converter 1A is activated. In the present embodiment, the standby signal is a pulse signal that becomes H level when the DC-DC converter 1A is activated. In the DC-DC converter 1A, not only the standby signal but also other signals generated when the DC-DC converter 1A is activated can be used. For example, a signal output from a UVLO (Under Voltage Lock Out) circuit for determining whether or not the driving voltage of the DC-DC converter 1A has reached a level necessary for driving may be used instead of the standby signal. .

充電回路４０Ａは、端子ＳＳと接続されており、キャパシタ２４を充電するための電流Ｉss（充電電流）を出力する回路である。また、充電回路４０Ａには、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴが入力されている。信号ＰＲＴＣＴは、ＮチャネルＭＯＳＦＥＴ１１，１２のスイッチング動作が行われている状態、すなわち、同期整流状態にある場合は一方の論理レベル（本実施形態ではＨレベル）となり、回生動作を防止するためにＮチャネルＭＯＳＦＥＴ１１，１２のスイッチング動作を停止させている状態、すなわち、回生保護状態にある場合は他方の論理レベル（本実施形態ではＬレベル）となる。そして、充電回路４０Ａは、同期整流状態にある場合は、電圧Ｖssを徐々に上昇させてソフトスタートさせるために電流Ｉssの電流量を小さくし（第１電流量）、回生保護状態にある場合は、キャパシタ２４を急速に充電するために電流Ｉssの電流量を大きくする（第２電流量）。   The charging circuit 40A is connected to the terminal SS and is a circuit that outputs a current Iss (charging current) for charging the capacitor 24. Further, the signal PRTCT output from the output terminal Q of the SR-FF 50 is input to the charging circuit 40A. The signal PRTCT is in a state where the switching operation of the N-channel MOSFETs 11 and 12 is performed, that is, in the synchronous rectification state, and becomes one logic level (H level in the present embodiment), and N to prevent the regeneration operation. When the switching operation of the channel MOSFETs 11 and 12 is stopped, that is, in the regenerative protection state, the other logic level (L level in this embodiment) is set. When the charging circuit 40A is in the synchronous rectification state, the current Iss is reduced (first current amount) in order to gradually increase the voltage Vss and soft-start, and when it is in the regenerative protection state. In order to rapidly charge the capacitor 24, the amount of current Iss is increased (second amount of current).

電源４１は、ＤＣ−ＤＣコンバータ１Ａの出力電圧Ｖoutを目的レベルの電圧、すなわち、目的電圧とした際の帰還電圧Ｖfと同電位の電圧Ｖref（第２参照電圧）を出力する電源である。   The power supply 41 is a power supply that outputs a voltage Vref (second reference voltage) having the same potential as the feedback voltage Vf when the output voltage Vout of the DC-DC converter 1A is set to a target level voltage, that is, the target voltage.

誤差増幅回路４２は、一方の極性の入力端子（本実施形態では−入力端子）を１つと、他方の極性の入力端子（本実施形態では＋入力端子）を２つ備えている。誤差増幅回路４２の−入力端子には端子ＦＢを介して帰還電圧Ｖfが印加され、一方の＋入力端子には端子ＳＳを介して電圧Ｖssが印加され、他方の＋入力端子には電源４１から出力される電圧Ｖrefが印加されている。また、誤差増幅回路４２の−入力端子は、端子ＣＣを介してキャパシタ３１と接続され、誤差増幅回路４２の出力端子は、端子ＣＲを介して抵抗３２と接続されている。そして、誤差増幅回路４２は、電圧Ｖss及び電圧Ｖrefの何れか低い方と、帰還電圧Ｖfとの誤差を示す誤差電圧Ｖeを出力する。なお、誤差増幅回路４２から出力される誤差電圧Ｖeは、キャパシタ３１及び抵抗３２により定められる時定数に従って変化する。   The error amplifying circuit 42 includes one input terminal with one polarity (-input terminal in the present embodiment) and two input terminals with the other polarity (+ input terminal in the present embodiment). The feedback voltage Vf is applied to the negative input terminal of the error amplifier circuit 42 via the terminal FB, the voltage Vss is applied to one positive input terminal via the terminal SS, and the other positive input terminal is supplied from the power supply 41. An output voltage Vref is applied. Further, the negative input terminal of the error amplifier circuit 42 is connected to the capacitor 31 via the terminal CC, and the output terminal of the error amplifier circuit 42 is connected to the resistor 32 via the terminal CR. The error amplifying circuit 42 outputs an error voltage Ve indicating an error between the lower one of the voltage Vss and the voltage Vref and the feedback voltage Vf. Note that the error voltage Ve output from the error amplifier circuit 42 changes according to a time constant determined by the capacitor 31 and the resistor 32.

ＮチャネルＭＯＳＦＥＴ４３（リセット回路）は、ＤＣ−ＤＣコンバータ１Ａの起動時に誤差電圧Ｖeをゼロレベルにリセットする回路である。ＮチャネルＭＯＳＦＥＴ４３は、ドレインが端子ＣＲと接続され、ソースが接地され、ゲートが端子ＳＴＢと接続されている。そして、ＤＣ−ＤＣコンバータ１Ａの起動時に端子ＳＴＢを介してスタンバイ信号が入力されるとＮチャネルＭＯＳＦＥＴ４３がオンとなり、キャパシタ３１が放電されて誤差電圧Ｖeがゼロレベルとなる。   The N-channel MOSFET 43 (reset circuit) is a circuit that resets the error voltage Ve to zero level when the DC-DC converter 1A is activated. The N-channel MOSFET 43 has a drain connected to the terminal CR, a source grounded, and a gate connected to the terminal STB. When a standby signal is input via the terminal STB when the DC-DC converter 1A is activated, the N-channel MOSFET 43 is turned on, the capacitor 31 is discharged, and the error voltage Ve becomes zero level.

三角波発振器４４（発振回路）は、所定周波数で上端電圧ＶHと下端電圧ＶLとの間を三角波状に発振する電圧Ｖtを出力する回路である。この電圧Ｖtは、ＮチャネルＭＯＳＦＥＴ１１，１２をＰＷＭ（Pulse Width Modulation）制御するために用いられる。 The triangular wave oscillator 44 (oscillation circuit) is a circuit that outputs a voltage Vt that oscillates in a triangular wave shape between the upper end voltage V H and the lower end voltage V L at a predetermined frequency. This voltage Vt is used for PWM (Pulse Width Modulation) control of the N-channel MOSFETs 11 and 12.

コンパレータ４５は、一方の入力端子（本実施形態では＋入力端子）に誤差増幅回路４２から出力される誤差電圧Ｖeが印加され、他方の入力端子（本実施形態では−入力端子）に三角波発振器４４から出力される電圧Ｖtが印加されている。そして、コンパレータ４５は、＋入力端子に印加される誤差電圧Ｖeと、−入力端子に印加される電圧Ｖtとの比較を行う。コンパレータ４５は、誤差電圧Ｖeが電圧Ｖtより高い場合に一方の論理レベル（本実施形態ではＨレベル）の信号を出力し、誤差電圧Ｖeが電圧Ｖtより低い場合に他方の論理レベル（本実施形態ではＬレベル）の信号を出力する。なお、電圧Ｖtは三角波状に発振しているため、コンパレータ４５から出力される信号は、誤差電圧Ｖeに応じたパルス幅の信号ＰＷＭＯＵＴ（制御信号）となる。   In the comparator 45, the error voltage Ve output from the error amplifying circuit 42 is applied to one input terminal (+ input terminal in the present embodiment), and the triangular wave oscillator 44 is applied to the other input terminal (−input terminal in the present embodiment). The voltage Vt output from is applied. The comparator 45 compares the error voltage Ve applied to the + input terminal with the voltage Vt applied to the − input terminal. The comparator 45 outputs a signal of one logic level (H level in this embodiment) when the error voltage Ve is higher than the voltage Vt, and the other logic level (this embodiment) when the error voltage Ve is lower than the voltage Vt. (L level) signal is output. Since the voltage Vt oscillates in a triangular waveform, the signal output from the comparator 45 is a signal PWMOUT (control signal) having a pulse width corresponding to the error voltage Ve.

コンパレータ４６は、一方の入力端子（本実施形態では＋入力端子）に帰還電圧Ｖfが端子ＦＢを介して印加され、他方の入力端子（本実施形態では−入力端子）に電圧Ｖssが端子ＳＳを介して印加されている。そして、コンパレータ４６は、＋入力端子に印加される帰還電圧Ｖfと、−入力端子に印加される電圧Ｖssとの比較を行う。コンパレータ４６は、帰還電圧Ｖfが電圧Ｖssより高い場合に一方の論理レベル（本実施形態ではＨレベル）の信号を出力し、帰還電圧Ｖfが電圧Ｖssより低い場合に他方の論理レベル（本実施形態ではＬレベル）の信号を出力する。したがって、ＤＣ−ＤＣコンバータ１Ａの起動時に出力電圧Ｖoutがゼロレベルになっていない状態、すなわち、プレバイアス状態が発生している場合は、帰還電圧Ｖfが電圧Ｖssより高くなり、コンパレータ４６から出力される信号がＨレベルとなる。そして、充電回路４０Ａから出力される電流Ｉssによってキャパシタ２４が充電され、電圧Ｖssが帰還電圧Ｖfより高くなると、コンパレータ４６から出力される信号がＬレベルとなる。   In the comparator 46, the feedback voltage Vf is applied to one input terminal (in this embodiment, + input terminal) via the terminal FB, and the voltage Vss is applied to the terminal SS in the other input terminal (in this embodiment, -input terminal). Is applied. The comparator 46 then compares the feedback voltage Vf applied to the + input terminal with the voltage Vss applied to the − input terminal. The comparator 46 outputs a signal of one logic level (H level in this embodiment) when the feedback voltage Vf is higher than the voltage Vss, and the other logic level (this embodiment when the feedback voltage Vf is lower than the voltage Vss. (L level) signal is output. Therefore, when the output voltage Vout is not at the zero level when the DC-DC converter 1A is started, that is, when the pre-bias state is generated, the feedback voltage Vf becomes higher than the voltage Vss and is output from the comparator 46. Signal becomes H level. When the capacitor 24 is charged by the current Iss output from the charging circuit 40A and the voltage Vss becomes higher than the feedback voltage Vf, the signal output from the comparator 46 becomes L level.

バッファ４７及びインバータ４８は、コンパレータ４５から出力される信号ＰＷＭＯＵＴに基づいて、ＮチャネルＭＯＳＦＥＴ１１，１２を相補的にオンオフさせるための制御信号を出力する回路である。コンパレータ４５から出力される信号ＰＷＭＯＵＴが、誤差電圧Ｖeが電圧Ｖtより高いことを示す論理レベル（本実施形態ではＨレベル）の場合、バッファ４７はＮチャネルＭＯＳＦＥＴ１１（ソーストランジスタ）をオンさせるための一方の論理レベル（本実施形態ではＨレベル）の制御信号を出力し、インバータ４８はＮチャネルＭＯＳＦＥＴ１２（シンクトランジスタ）をオフさせるための他方の論理レベル（本実施形態ではＬレベル）の制御信号を出力する。また、コンパレータ４５から出力される信号ＰＷＭＯＵＴが、誤差電圧Ｖeが電圧Ｖtより低いことを示す論理レベル（本実施形態ではＬレベル）の場合、バッファ４７はＮチャネルＭＯＳＦＥＴ１１（ソーストランジスタ）をオフさせるための他方の論理レベル（本実施形態ではＬレベル）の制御信号を出力し、インバータ４８はＮチャネルＭＯＳＦＥＴ１２（シンクトランジスタ）をオンさせるための一方の論理レベル（本実施形態ではＨレベル）の制御信号を出力する。   The buffer 47 and the inverter 48 are circuits that output control signals for turning on and off the N-channel MOSFETs 11 and 12 in a complementary manner based on the signal PWMOUT output from the comparator 45. When the signal PWMOUT output from the comparator 45 is at a logic level (H level in this embodiment) indicating that the error voltage Ve is higher than the voltage Vt, the buffer 47 is used to turn on the N-channel MOSFET 11 (source transistor). The control signal at the logic level (H level in this embodiment) is output, and the inverter 48 outputs the control signal at the other logic level (L level in this embodiment) for turning off the N-channel MOSFET 12 (sink transistor). To do. When the signal PWMOUT output from the comparator 45 is at a logic level (L level in this embodiment) indicating that the error voltage Ve is lower than the voltage Vt, the buffer 47 turns off the N-channel MOSFET 11 (source transistor). A control signal of the other logic level (L level in this embodiment) is output, and the inverter 48 controls the control signal of one logic level (H level in this embodiment) for turning on the N-channel MOSFET 12 (sink transistor). Is output.

インバータ４９は、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴの論理レベルを反転して出力する。すなわち、本実施形態においては、回生保護状態にある場合はインバータ４９から出力される信号がＨレベルとなり、同期整流状態にある場合はインバータ４９から出力される信号がＬレベルとなる。   The inverter 49 inverts the logic level of the signal PRTCT output from the output terminal Q of the SR-FF 50 and outputs the inverted signal. That is, in the present embodiment, the signal output from the inverter 49 is H level when in the regeneration protection state, and the signal output from the inverter 49 is L level when in the synchronous rectification state.

ＳＲ−ＦＦ５０（開始信号出力回路）は、回生防止動作を制御するための信号ＰＲＴＣＴを出力するための回路である。ＳＲ−ＦＦ５０のセット端子Ｓには、コンパレータ４５から出力される信号ＰＷＭＯＵＴが入力され、リセット端子Ｒには、ＯＲ回路５３から出力される信号が入力されている。そして、出力端子Ｑから出力される信号が、回生防止動作を制御するための信号ＰＲＴＣＴとなっている。本実施形態においては、ＯＲ回路５３から出力される信号は、ＤＣ−ＤＣコンバータ１Ａの起動時、又はプレバイアス状態が発生している時にＨレベルとなる。したがって、ＤＣ−ＤＣコンバータ１Ａの起動時、又はプレバイアス状態が発生している時は、リセット端子Ｒに入力される信号がＨレベルとなることにより、出力端子Ｑから出力される信号ＰＲＴＣＴがＬレベルとなり、回生防止動作が行われる。一方、セット端子Ｓに入力される信号ＰＷＭＯＵＴが、ＮチャネルＭＯＳＦＥＴ１１，１２を同期整流動作させるためのパルス信号となることにより、出力端子Ｑから出力される信号がＨレベルとなり、回生防止動作が解除される。   The SR-FF 50 (start signal output circuit) is a circuit for outputting a signal PRTCT for controlling the regeneration prevention operation. The signal PWMOUT output from the comparator 45 is input to the set terminal S of the SR-FF 50, and the signal output from the OR circuit 53 is input to the reset terminal R. The signal output from the output terminal Q is a signal PRTCT for controlling the regeneration prevention operation. In the present embodiment, the signal output from the OR circuit 53 becomes H level when the DC-DC converter 1A is activated or when a pre-bias state is generated. Therefore, when the DC-DC converter 1A is activated or when a pre-bias state is generated, the signal PRTCT output from the output terminal Q is set to L when the signal input to the reset terminal R becomes H level. Level is reached, and regeneration prevention operation is performed. On the other hand, the signal PWMOUT input to the set terminal S becomes a pulse signal for synchronously rectifying the N-channel MOSFETs 11 and 12, so that the signal output from the output terminal Q becomes H level and the regeneration prevention operation is canceled. Is done.

ＡＮＤ回路５１（出力制御回路）は、インバータ４８から出力される信号と、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴとの論理積を、端子ＬＤを介してＮチャネルＭＯＳＦＥＴ１２のゲートに出力する。すなわち、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴがＬレベルの場合は、インバータ４８から出力される信号にかかわらず、ＮチャネルＭＯＳＦＥＴ１２がオフとなる。これにより、プレバイアス状態が発生している場合にＮチャネルＭＯＳＦＥＴ１２がオンとなることが抑制され、回生動作が防止される。   The AND circuit 51 (output control circuit) outputs the logical product of the signal output from the inverter 48 and the signal PRTCT output from the output terminal Q of the SR-FF 50 to the gate of the N-channel MOSFET 12 via the terminal LD. To do. That is, when the signal PRTCT output from the output terminal Q of the SR-FF 50 is at L level, the N-channel MOSFET 12 is turned off regardless of the signal output from the inverter 48. Thereby, when the pre-bias state has occurred, the N-channel MOSFET 12 is suppressed from being turned on, and the regenerative operation is prevented.

ＡＮＤ回路５２は、コンパレータ４６から出力される信号と、インバータ４９から出力される信号との論理積を出力する。すなわち、回生保護状態（インバータ４９から出力される信号がＨレベル）であって、プレバイアス状態（コンパレータ４６から出力される信号がＨレベル）の場合のみ、ＡＮＤ回路５２から出力される信号がＨレベルとなる。   The AND circuit 52 outputs a logical product of the signal output from the comparator 46 and the signal output from the inverter 49. That is, the signal output from the AND circuit 52 is H only in the regenerative protection state (the signal output from the inverter 49 is H level) and in the pre-bias state (the signal output from the comparator 46 is H level). Become a level.

ＯＲ回路５３は、マイコン３５から出力されるスタンバイ信号と、ＡＮＤ回路５２から出力される信号との論理和をＳＲ−ＦＦ５０のリセット端子Ｒに出力する。すなわち、ＤＣ−ＤＣコンバータ１Ａの起動時、又はプレバイアス状態が発生している時に、ＯＲ回路５３からＨレベルの信号が出力される。そして、ＯＲ回路５３から出力される信号がＨレベルとなると、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴがＬレベルとなり、回生保護状態となる。   The OR circuit 53 outputs a logical sum of the standby signal output from the microcomputer 35 and the signal output from the AND circuit 52 to the reset terminal R of the SR-FF 50. That is, an H level signal is output from the OR circuit 53 when the DC-DC converter 1A is activated or when a pre-bias state is generated. When the signal output from the OR circuit 53 becomes H level, the signal PRTCT output from the output terminal Q of the SR-FF 50 becomes L level, and the regeneration protection state is set.

なお、スイッチング制御回路１０Ａにおける、三角波発振器４４、コンパレータ４５，４６、バッファ４７、インバータ４８，４９、ＳＲ−ＦＦ５０、ＡＮＤ回路５１，５２、及びＯＲ回路５３が本発明の駆動回路に相当する。また、コンパレータ４６が本発明の帰還電圧比較回路に相当し、三角波発振器４４、コンパレータ４５、バッファ４７、インバータ４８，４９、ＳＲ−ＦＦ５０、ＡＮＤ回路５１，５２、及びＯＲ回路５３が本発明の駆動制御回路に相当する。   In the switching control circuit 10A, the triangular wave oscillator 44, the comparators 45 and 46, the buffer 47, the inverters 48 and 49, the SR-FF 50, the AND circuits 51 and 52, and the OR circuit 53 correspond to the drive circuit of the present invention. The comparator 46 corresponds to the feedback voltage comparison circuit of the present invention, and the triangular wave oscillator 44, the comparator 45, the buffer 47, the inverters 48 and 49, the SR-FF 50, the AND circuits 51 and 52, and the OR circuit 53 are driven according to the present invention. It corresponds to a control circuit.

図２は、充電回路４０Ａの構成例を示す図である。充電回路４０Ａは、電流源６０，６１、ＰチャネルＭＯＳＦＥＴ６２〜６４、ＰＮＰ型トランジスタ６５、及びＮＰＮ型トランジスタ６６を備えている。   FIG. 2 is a diagram illustrating a configuration example of the charging circuit 40A. The charging circuit 40A includes current sources 60 and 61, P-channel MOSFETs 62 to 64, a PNP transistor 65, and an NPN transistor 66.

電流源６０は、一端に電源電圧Ｖccが印加され、他端が端子ＳＳを介してキャパシタ２４と接続されている。そして、電流源６０は、キャパシタ２４の電圧Ｖssを徐々に上昇させてソフトスタートさせるための電流Ｉ1を出力する。
電流源６１は、一端がＰチャネルＭＯＳＦＥＴ６３のドレインと接続され、他端が接地されている。そして、電流源６１は、キャパシタ２４を急速充電するための電流Ｉ2を出力する。 The current source 60 has one end applied with the power supply voltage Vcc and the other end connected to the capacitor 24 via the terminal SS. The current source 60 outputs a current I1 for soft start by gradually increasing the voltage Vss of the capacitor 24.
The current source 61 has one end connected to the drain of the P-channel MOSFET 63 and the other end grounded. The current source 61 outputs a current I2 for rapidly charging the capacitor 24.

ＰチャネルＭＯＳＦＥＴ６２は、ソースに電源電圧Ｖccが印加され、ドレインがＰチャネルＭＯＳＦＥＴ６４のソースと接続され、ゲートにＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴが入力されている。したがって、ＰチャネルＭＯＳＦＥＴ６２は、信号ＰＲＴＣＴがＬレベルの場合、つまり、回生保護状態の場合にオンとなる。
ＰチャネルＭＯＳＦＥＴ６３は、ソースに電源電圧Ｖccが印加され、ドレインが電流源６１の一端と接続されている。ＰチャネルＭＯＳＦＥＴ６４は、ソースがＰチャネルＭＯＳＦＥＴ６２のドレインと接続され、ドレインがＰＮＰ型トランジスタ６５のエミッタ及びＮＰＮ型トランジスタ６６のベースと接続されている。また、ＰチャネルＭＯＳＦＥＴ６３，６４のゲートは、ＰチャネルＭＯＳＦＥＴ６３のドレインと接続され、電流ミラー回路を形成している。 In the P-channel MOSFET 62, the power supply voltage Vcc is applied to the source, the drain is connected to the source of the P-channel MOSFET 64, and the signal PRTCT output from the output terminal Q of the SR-FF 50 is input to the gate. Therefore, the P-channel MOSFET 62 is turned on when the signal PRTCT is at L level, that is, in the regenerative protection state.
In the P-channel MOSFET 63, the power supply voltage Vcc is applied to the source, and the drain is connected to one end of the current source 61. The P-channel MOSFET 64 has a source connected to the drain of the P-channel MOSFET 62, and a drain connected to the emitter of the PNP transistor 65 and the base of the NPN transistor 66. The gates of the P channel MOSFETs 63 and 64 are connected to the drain of the P channel MOSFET 63 to form a current mirror circuit.

ＰＮＰ型トランジスタ６５は、ベースに端子ＦＢを介して帰還電圧Ｖfが印加され、エミッタがＰチャネルＭＯＳＦＥＴ６４のドレイン及びＮＰＮ型トランジスタ６６のベースと接続され、コレクタが接地されている。
ＮＰＮ型トランジスタ６６は、ベースがＰチャネルＭＯＳＦＥＴ６４のドレイン及びＰＮＰ型トランジスタ６５のエミッタと接続され、コレクタに電源電圧Ｖccが印加され、エミッタが端子ＳＳを介してキャパシタ２４と接続されている。 In the PNP transistor 65, the feedback voltage Vf is applied to the base via the terminal FB, the emitter is connected to the drain of the P-channel MOSFET 64 and the base of the NPN transistor 66, and the collector is grounded.
The base of the NPN transistor 66 is connected to the drain of the P-channel MOSFET 64 and the emitter of the PNP transistor 65, the power supply voltage Vcc is applied to the collector, and the emitter is connected to the capacitor 24 via the terminal SS.

このような充電回路４０Ａでは、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴがＬレベル（回生保護状態）の場合、ＰチャネルＭＯＳＦＥＴ６２がオンとなる。そして、例えば、ＮチャネルＭＯＳＦＥＴ６３，６４のサイズ比を１：１とすると、ＰチャネルＭＯＳＦＥＴ６３と電流ミラー接続されているＰチャネルＭＯＳＦＥＴ６４のドレインに、電流Ｉ2が流れることとなる。そして、ＰチャネルＭＯＳＦＥＴ６４から出力される電流Ｉ2がＮＰＮ型トランジスタ６６のベースに流れ込み、増幅された電流Ｉ3がＮＰＮ型トランジスタ６６のエミッタから出力される。そのため、キャパシタ２４に出力される電流Ｉssの電流量は、電流Ｉ1＋電流Ｉ3（第２電流量）となる。   In such a charging circuit 40A, when the signal PRTCT output from the output terminal Q of the SR-FF 50 is at the L level (regenerative protection state), the P-channel MOSFET 62 is turned on. For example, if the size ratio of the N-channel MOSFETs 63 and 64 is 1: 1, the current I2 flows to the drain of the P-channel MOSFET 64 that is connected to the P-channel MOSFET 63 in a current mirror. The current I2 output from the P-channel MOSFET 64 flows into the base of the NPN transistor 66, and the amplified current I3 is output from the emitter of the NPN transistor 66. Therefore, the amount of current Iss output to the capacitor 24 is current I1 + current I3 (second current amount).

一方、信号ＰＲＴＣＴがＨレベル（同期整流状態）の場合、ＰチャネルＭＯＳＦＥＴ６２がオフとなり、ＮＰＮ型トランジスタ６６のエミッタには電流が流れない。そのため、キャパシタ２４に出力される電流Ｉssの電流量は、電流源６０から出力される電流Ｉ1（第１電流量）のみとなる。   On the other hand, when the signal PRTCT is at the H level (synchronous rectification state), the P-channel MOSFET 62 is turned off and no current flows through the emitter of the NPN transistor 66. Therefore, the current amount of the current Iss output to the capacitor 24 is only the current I1 (first current amount) output from the current source 60.

なお、電流源６０が本発明の第１電流源に相当し、電流源６１、ＰチャネルＭＯＳＦＥＴ６２〜６４、ＰＮＰ型トランジスタ６５、及びＮＰＮ型トランジスタ６６により構成される電流Ｉ3を出力する回路が本発明の第２電流源に相当する。   The current source 60 corresponds to the first current source of the present invention, and a circuit for outputting the current I3 constituted by the current source 61, the P-channel MOSFETs 62 to 64, the PNP transistor 65, and the NPN transistor 66 is the present invention. This corresponds to the second current source.

＝＝動作＝＝
次に、ＤＣ−ＤＣコンバータ１Ａの動作について説明する。まず、ＤＣ−ＤＣコンバータ１Ａの起動時に帰還電圧Ｖfが電圧Ｖssより高い状態、すなわち、プレバイアス状態が発生している場合の動作について説明する。 == Operation ==
Next, the operation of the DC-DC converter 1A will be described. First, the operation when the feedback voltage Vf is higher than the voltage Vss when the DC-DC converter 1A is started, that is, the pre-bias state is described.

図３は、プレバイアス状態が発生している場合における電圧変化を示す図である。時刻ｔ０にＤＣ−ＤＣコンバータ１Ａが起動されると、マイコン３５から端子ＳＴＢを介してスタンバイ信号が入力される。スタンバイ信号がＨレベルの間、ＯＲ回路５３から出力される信号がＨレベルとなる。したがって、ＳＲ−ＦＦ５０のリセット端子ＲにＨレベルの信号が入力される。また、スタンバイ信号によってＮチャネルＭＯＳＦＥＴ４３がオンとなり、誤差電圧Ｖeはゼロレベルにリセットされる。そして、帰還電圧Ｖfが電圧Ｖssより高いため、誤差増幅回路４２から出力される誤差電圧Ｖeはゼロレベルのままである。   FIG. 3 is a diagram illustrating a voltage change when the pre-bias state occurs. When the DC-DC converter 1A is activated at time t0, a standby signal is input from the microcomputer 35 via the terminal STB. While the standby signal is at the H level, the signal output from the OR circuit 53 is at the H level. Therefore, an H level signal is input to the reset terminal R of the SR-FF50. Further, the N-channel MOSFET 43 is turned on by the standby signal, and the error voltage Ve is reset to zero level. Since the feedback voltage Vf is higher than the voltage Vss, the error voltage Ve output from the error amplifier circuit 42 remains at the zero level.

そのため、コンパレータ４５から出力される信号ＰＷＭＯＵＴはＬレベルの状態となり、ＳＲ−ＦＦ５０のセット端子ＳにはＬレベルの信号が入力される。したがって、ＳＲ−ＦＦ５０はリセットされ、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴはＬレベルとなる。   Therefore, the signal PWMOUT output from the comparator 45 is in an L level state, and an L level signal is input to the set terminal S of the SR-FF 50. Therefore, the SR-FF 50 is reset, and the signal PRTCT output from the output terminal Q of the SR-FF 50 becomes L level.

このとき、帰還電圧Ｖfが電圧Ｖssより高いため、コンパレータ４６から出力される信号ＡはＨレベルとなっている。また、信号ＰＲＴＣＴがＬレベルのため、インバータ４９から出力される信号ＢもＨレベルとなっている。したがって、ＡＮＤ回路５２から出力される信号ＣがＨレベルとなり、信号ＰＲＴＣＴがＬの状態が保持される。   At this time, since the feedback voltage Vf is higher than the voltage Vss, the signal A output from the comparator 46 is at the H level. Further, since the signal PRTCT is at the L level, the signal B output from the inverter 49 is also at the H level. Therefore, the signal C output from the AND circuit 52 is at H level, and the signal PRTCT is held at L level.

信号ＰＲＴＣＴがＬの場合、ＡＮＤ回路５１から出力される制御信号は、コンパレータ４５から出力される信号ＰＷＭＯＵＴにかかわらずＬレベルとなり、ＮチャネルＭＯＳＦＥＴ１２はオンにはならない。すなわち、回生保護状態となっている。   When the signal PRTCT is L, the control signal output from the AND circuit 51 becomes L level regardless of the signal PWMOUT output from the comparator 45, and the N-channel MOSFET 12 is not turned on. That is, it is in a regeneration protection state.

また、信号ＰＲＴＣＴがＬの場合、充電回路４０ＡのＰチャネルＭＯＳＦＥＴ６２がオンとなる。これにより、充電回路４０Ａから出力される電流Ｉssの電流量がＩ1＋Ｉ3となり、キャパシタ２４の急速充電が開始される。   Further, when the signal PRTCT is L, the P-channel MOSFET 62 of the charging circuit 40A is turned on. As a result, the amount of current Iss output from the charging circuit 40A becomes I1 + I3, and rapid charging of the capacitor 24 is started.

キャパシタ２４が急速充電され、時刻ｔ１に、キャパシタ２４から出力される電圧Ｖssが帰還電圧Ｖfを超えると、コンパレータ４６から出力される信号ＡがＬレベルに変化する。そして、コンパレータ４６から出力される信号ＡがＬレベルに変化すると、ＡＮＤ回路５２から出力される信号ＣもＬレベルに変化し、ＳＲ−ＦＦ５０のリセット端子ＲにはＬレベルの信号が入力される。   When the capacitor 24 is rapidly charged and the voltage Vss output from the capacitor 24 exceeds the feedback voltage Vf at time t1, the signal A output from the comparator 46 changes to L level. When the signal A output from the comparator 46 changes to L level, the signal C output from the AND circuit 52 also changes to L level, and an L level signal is input to the reset terminal R of the SR-FF 50. .

また、電圧Ｖssが帰還電圧Ｖfを超えると、誤差増幅回路４２から出力される誤差電圧Ｖeが徐々に上昇していく。そして、時刻ｔ２に、誤差電圧Ｖeが電圧Ｖtの下端電圧ＶLを超えると、図４に示すように、パルス幅の小さい信号ＰＷＭＯＵＴの出力が開始される。 When the voltage Vss exceeds the feedback voltage Vf, the error voltage Ve output from the error amplifier circuit 42 gradually increases. When the error voltage Ve exceeds the lower end voltage V L of the voltage Vt at time t2, the output of the signal PWMOUT having a small pulse width is started as shown in FIG.

信号ＰＷＭＯＵＴがＨレベルになると、バッファ４７からＨレベルの信号が出力され、ＮチャネルＭＯＳＦＥＴ１１がオンとなる。また、Ｈレベルの信号ＰＷＭＯＵＴがＳＲ−ＦＦ５０のセット端子Ｓに入力されることにより、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴがＨレベルにセットされる。   When the signal PWMOUT becomes H level, an H level signal is output from the buffer 47, and the N-channel MOSFET 11 is turned on. Further, when the H-level signal PWMOUT is input to the set terminal S of the SR-FF 50, the signal PRTCT output from the output terminal Q of the SR-FF 50 is set to the H level.

これにより、ＡＮＤ回路５１から出力される信号はコンパレータ４５から出力される信号ＰＷＭＯＵＴに応じて変化することとなる。すなわち、回生防止動作が解除され、ＮチャネルＭＯＳＦＥＴ１１，１２の同期整流動作が開始される。また、信号ＰＲＴＣＴがＨレベルになると、充電回路４０ＡのＰチャネルＭＯＳＦＥＴ６２がオフとなる。したがって、充電回路４０Ａから出力される電流Ｉssの電流量がＩ1となり、急速充電が解除されて電圧Ｖssは緩やかに上昇していく。そして、帰還電圧Ｖfが電圧Ｖssに追従するように徐々に上昇していく。電圧Ｖssが電圧Ｖrefを超えると、誤差増幅回路４２は帰還電圧Ｖfと電圧Ｖrefとの誤差を増幅して出力するようになる。これにより、最終的には、帰還電圧Ｖfが電圧Ｖrefとなるように出力電圧Ｖoutが制御されることとなる。   As a result, the signal output from the AND circuit 51 changes in accordance with the signal PWMOUT output from the comparator 45. That is, the regeneration preventing operation is canceled and the synchronous rectification operation of the N-channel MOSFETs 11 and 12 is started. Further, when the signal PRTCT becomes H level, the P-channel MOSFET 62 of the charging circuit 40A is turned off. Therefore, the amount of current Iss output from the charging circuit 40A becomes I1, rapid charging is released, and the voltage Vss gradually rises. Then, the feedback voltage Vf gradually increases so as to follow the voltage Vss. When the voltage Vss exceeds the voltage Vref, the error amplifying circuit 42 amplifies and outputs an error between the feedback voltage Vf and the voltage Vref. As a result, the output voltage Vout is finally controlled so that the feedback voltage Vf becomes the voltage Vref.

このように、回生保護状態の場合には充電回路４０Ａから出力される電流Ｉssの電流量を増やしてキャパシタ２４を急速充電することにより、回生保護状態となっている時間を短くすることができる。すなわち、スイッチング制御回路１０Ａによれば、ソフトスタート時の回生動作を防止した上で、出力電圧Ｖoutが目的レベルの電圧になるまでの時間を短くすることが可能となる。   Thus, in the regenerative protection state, the amount of current Iss output from the charging circuit 40A is increased to rapidly charge the capacitor 24, thereby shortening the time in the regenerative protection state. That is, according to the switching control circuit 10A, it is possible to shorten the time until the output voltage Vout reaches the target level voltage while preventing the regenerative operation at the time of soft start.

また、ＤＣ−ＤＣコンバータ１Ａでは、コンパレータ４５から出力される信号ＰＷＭＯＵＴがＨレベルとなった際に信号ＰＲＴＣＴがＨレベルとなり、回生防止動作が解除される。したがって、同期整流動作の開始時には、シンクトランジスタであるＮチャネルＭＯＳＦＥＴ１２よりも先にソーストランジスタであるＮチャネルＭＯＳＦＥＴ１１がオンとなる。つまり、シンクトランジスタであるＮチャネルＭＯＳＦＥＴ１２から先にオンとなることがなく、同期整流動作が開始される際の出力電圧Ｖoutの降下を抑制することができる。   In the DC-DC converter 1A, when the signal PWMOUT output from the comparator 45 becomes H level, the signal PRTCT becomes H level, and the regeneration preventing operation is released. Therefore, at the start of the synchronous rectification operation, the N-channel MOSFET 11 as the source transistor is turned on before the N-channel MOSFET 12 as the sink transistor. That is, the N-channel MOSFET 12 that is the sink transistor is not turned on first, and the drop in the output voltage Vout when the synchronous rectification operation is started can be suppressed.

また、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴがＨレベルになると、インバータ４９から出力される信号ＢがＬレベルとなる。そのため、ＡＮＤ回路５２から出力される信号Ｃは、コンパレータ４６から出力される信号ＡにかかわらずＬレベルとなる。したがって、電圧Ｖssが帰還電圧Ｖfを超える際にコンパレータ４６から出力される信号Ａにチャタリングが発生したとしても、ＳＲ−ＦＦ５０のリセット端子Ｒに入力される信号はＬレベルのままとなるため、信号ＰＲＴＣＴがＨレベルのまま保持される。つまり、コンパレータ４６のチャタリングによって回生保護状態と同期整流状態との切り替えが繰り返されることがなく、ＤＣ−ＤＣコンバータ１Ａの制御を安定させることができる。   Further, when the signal PRTCT output from the output terminal Q of the SR-FF 50 becomes H level, the signal B output from the inverter 49 becomes L level. Therefore, the signal C output from the AND circuit 52 is at the L level regardless of the signal A output from the comparator 46. Therefore, even if chattering occurs in the signal A output from the comparator 46 when the voltage Vss exceeds the feedback voltage Vf, the signal input to the reset terminal R of the SR-FF 50 remains at the L level. PRTCT is held at the H level. That is, the switching between the regeneration protection state and the synchronous rectification state is not repeated by chattering of the comparator 46, and the control of the DC-DC converter 1A can be stabilized.

次に、ＤＣ−ＤＣコンバータ１Ａの起動時に帰還電圧Ｖfがゼロレベルである状態、すなわち、プレバイアス状態が発生していない場合の動作について説明する。   Next, the operation when the feedback voltage Vf is at the zero level when the DC-DC converter 1A is started, that is, when the pre-bias state has not occurred will be described.

図５は、プレバイアス状態が発生していない場合における電圧変化を示す図である。時刻ｔ１０にＤＣ−ＤＣコンバータ１Ａが起動されると、マイコン３５から端子ＳＴＢを介してスタンバイ信号が入力される。スタンバイ信号がＨレベルの間、ＯＲ回路５３から出力される信号がＨレベルとなる。したがって、ＳＲ−ＦＦ５０のリセット端子ＲにＨレベルの信号が入力される。また、スタンバイ信号によってＮチャネルＭＯＳＦＥＴ４３がオンとなり、誤差電圧Ｖeはゼロレベルにリセットされる。そのため、コンパレータ４５から出力される信号ＰＷＭＯＵＴはＬレベルの状態となり、ＳＲ−ＦＦ５０のセット端子ＳにはＬレベルの信号が入力される。したがって、ＳＲ−ＦＦ５０はリセットされ、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴはＬレベルとなる。   FIG. 5 is a diagram illustrating a voltage change when the pre-bias state does not occur. When the DC-DC converter 1A is activated at time t10, a standby signal is input from the microcomputer 35 via the terminal STB. While the standby signal is at the H level, the signal output from the OR circuit 53 is at the H level. Therefore, an H level signal is input to the reset terminal R of the SR-FF50. Further, the N-channel MOSFET 43 is turned on by the standby signal, and the error voltage Ve is reset to zero level. Therefore, the signal PWMOUT output from the comparator 45 is in an L level state, and an L level signal is input to the set terminal S of the SR-FF 50. Therefore, the SR-FF 50 is reset, and the signal PRTCT output from the output terminal Q of the SR-FF 50 becomes L level.

信号ＰＲＴＣＴがＬの場合、ＡＮＤ回路５１から出力される制御信号は、コンパレータ４５から出力される信号ＰＷＭＯＵＴにかかわらずＬレベルとなり、ＮチャネルＭＯＳＦＥＴ１２はオンにはならない。すなわち、回生保護状態となっている。
また、信号ＰＲＴＣＴがＬの場合、充電回路４０ＡのＰチャネルＭＯＳＦＥＴ６２がオンとなる。これにより、充電回路４０Ａから出力される電流Ｉssの電流量がＩ1＋Ｉ3となり、キャパシタ２４の急速充電が開始される。
キャパシタ２４が急速充電されて電圧Ｖssが上昇するに連れて、誤差増幅回路４２から出力される誤差電圧Ｖeも上昇する。また、電圧Ｖssが帰還電圧Ｖfより高いため、コンパレータ４６から出力される信号ＡはＬレベルとなり、ＳＲ−ＦＦ５０のリセット端子ＲにはＬレベルの信号が入力されている。 When the signal PRTCT is L, the control signal output from the AND circuit 51 becomes L level regardless of the signal PWMOUT output from the comparator 45, and the N-channel MOSFET 12 is not turned on. That is, it is in a regeneration protection state.
Further, when the signal PRTCT is L, the P-channel MOSFET 62 of the charging circuit 40A is turned on. As a result, the amount of current Iss output from the charging circuit 40A becomes I1 + I3, and rapid charging of the capacitor 24 is started.
As the capacitor 24 is rapidly charged and the voltage Vss increases, the error voltage Ve output from the error amplifier circuit 42 also increases. Further, since the voltage Vss is higher than the feedback voltage Vf, the signal A output from the comparator 46 is L level, and the L level signal is input to the reset terminal R of the SR-FF 50.

そして、時刻ｔ１１に誤差電圧Ｖeが電圧Ｖtの下端電圧ＶLを超えると、パルス幅の小さい信号ＰＷＭＯＵＴの出力が開始される。信号ＰＷＭＯＵＴがＨレベルになると、バッファ４７からＨレベルの信号が出力され、ＮチャネルＭＯＳＦＥＴ１１がオンとなる。
また、Ｈレベルの信号ＰＷＭＯＵＴがＳＲ−ＦＦ５０のセット端子Ｓに入力されることにより、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴがＨレベルにセットされる。 When the error voltage Ve exceeds the lower end voltage V L of the voltage Vt at time t11, the output of the signal PWMOUT having a small pulse width is started. When the signal PWMOUT becomes H level, an H level signal is output from the buffer 47, and the N-channel MOSFET 11 is turned on.
Further, when the H-level signal PWMOUT is input to the set terminal S of the SR-FF 50, the signal PRTCT output from the output terminal Q of the SR-FF 50 is set to the H level.

これにより、ＡＮＤ回路５１から出力される信号はコンパレータ４５から出力される信号ＰＷＭＯＵＴに応じて変化することとなる。すなわち、回生防止動作が解除され、ＮチャネルＭＯＳＦＥＴ１１，１２の同期整流動作が開始される。また、信号ＰＲＴＣＴがＨレベルになると、充電回路４０ＡのＰチャネルＭＯＳＦＥＴ６２がオフとなる。したがって、充電回路４０Ａから出力される電流Ｉssの電流量がＩ1となり、急速充電が解除されて電圧Ｖssは緩やかに上昇していく。そして、帰還電圧Ｖfが電圧Ｖssに追従するように徐々に上昇していく。電圧Ｖssが電圧Ｖrefを超えると、誤差増幅回路４２は帰還電圧Ｖfと電圧Ｖrefとの誤差を増幅して出力するようになる。これにより、最終的には、帰還電圧Ｖfが電圧Ｖrefとなるように出力電圧Ｖoutが制御されることとなる。   As a result, the signal output from the AND circuit 51 changes in accordance with the signal PWMOUT output from the comparator 45. That is, the regeneration preventing operation is canceled and the synchronous rectification operation of the N-channel MOSFETs 11 and 12 is started. Further, when the signal PRTCT becomes H level, the P-channel MOSFET 62 of the charging circuit 40A is turned off. Therefore, the amount of current Iss output from the charging circuit 40A becomes I1, rapid charging is released, and the voltage Vss gradually rises. Then, the feedback voltage Vf gradually increases so as to follow the voltage Vss. When the voltage Vss exceeds the voltage Vref, the error amplifying circuit 42 amplifies and outputs an error between the feedback voltage Vf and the voltage Vref. As a result, the output voltage Vout is finally controlled so that the feedback voltage Vf becomes the voltage Vref.

＜＜リップルコンバータ＞＞
図６は、本発明の一実施形態であるスイッチング制御回路を用いて構成されるリップル制御によるＤＣ−ＤＣコンバータ（リップルコンバータ）の構成例を示す図である。ＤＣ−ＤＣコンバータ１Ｂは、ＤＣ−ＤＣコンバータ１Ａにおけるスイッチング制御回路１０Ａの代わりに、スイッチング制御回路１０Ｂを備えている。そして、スイッチング制御回路１０Ｂは、スイッチング制御回路１０Ａにおける三角波発振器４４を備えず、コンパレータ４５の−入力端子には、帰還電圧Ｖfが印加されている。その他の構成は、スイッチング制御回路１０Ａと同様である。そして、ＤＣ−ＤＣコンバータ１Ｂでは、コンパレータ４５から出力される信号ＲＰＬＯＵＴ（制御信号）に応じて、ＮチャネルＭＯＳＦＥＴ１１，１２のオンオフが制御される。 << Ripple converter >>
FIG. 6 is a diagram illustrating a configuration example of a DC-DC converter (ripple converter) by ripple control configured using the switching control circuit according to the embodiment of the present invention. The DC-DC converter 1B includes a switching control circuit 10B instead of the switching control circuit 10A in the DC-DC converter 1A. The switching control circuit 10B does not include the triangular wave oscillator 44 in the switching control circuit 10A, and the feedback voltage Vf is applied to the negative input terminal of the comparator 45. Other configurations are the same as those of the switching control circuit 10A. In the DC-DC converter 1B, on / off of the N-channel MOSFETs 11 and 12 is controlled according to a signal RPLOUT (control signal) output from the comparator 45.

ＤＣ−ＤＣコンバータ１Ａの場合と同様に、ＤＣ−ＤＣコンバータ１Ｂの起動時には、マイコン３５から入力されるスタンバイ信号によってＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴがＬレベルとなり、回生保護状態となる。
ＤＣ−ＤＣコンバータ１Ｂの起動時にプレバイアス状態が発生している場合、コンパレータ４６から出力される信号ＡがＨレベル、コンパレータ４５から出力される信号ＲＰＬＯＵＴがＬレベルとなり、信号ＰＲＴＣＴがＬレベルのまま保持される。 As in the case of the DC-DC converter 1A, when the DC-DC converter 1B is activated, the standby signal input from the microcomputer 35 causes the signal PRTCT output from the output terminal Q of the SR-FF 50 to become L level, and the regeneration protection state. It becomes.
When the pre-bias state is generated when the DC-DC converter 1B is activated, the signal A output from the comparator 46 is H level, the signal RPLOUT output from the comparator 45 is L level, and the signal PRTCT remains L level. Retained.

そして、信号ＰＲＴＣＴがＬレベルであるため、充電回路４０ＡのＰチャネルＭＯＳＦＥＴ６２がオンとなり、キャパシタ２４が急速に充電される。キャパシタ２４が急速に充電されて電圧Ｖssが帰還電圧Ｖfを超えると、コンパレータ４６から出力される信号ＡがＬレベルとなり、ＳＲ−ＦＦ５０のリセット端子ＲにＬレベルの信号が入力される。また、誤差増幅回路４２から出力される誤差電圧Ｖeが上昇して帰還電圧Ｖfを超えると、コンパレータ４５から出力される信号ＲＰＬＯＵＴがＨレベルとなる。   Since the signal PRTCT is at the L level, the P-channel MOSFET 62 of the charging circuit 40A is turned on, and the capacitor 24 is rapidly charged. When the capacitor 24 is rapidly charged and the voltage Vss exceeds the feedback voltage Vf, the signal A output from the comparator 46 becomes L level, and an L level signal is input to the reset terminal R of the SR-FF 50. When the error voltage Ve output from the error amplifier circuit 42 rises and exceeds the feedback voltage Vf, the signal RPLOUT output from the comparator 45 becomes H level.

これにより、ソース側のトランジスタであるＮチャネルＭＯＳＦＥＴ１１がオンになるとともに、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴがＨレベルとなり、回生保護状態が解除される。また、信号ＰＲＴＣＴがＨレベルになると、充電回路４０ＡのＰチャネルＭＯＳＦＥＴ６２がオフとなり、キャパシタ２４の急速充電は解除され、電圧Ｖssは緩やかに上昇していくこととなる。   As a result, the N-channel MOSFET 11 which is a source-side transistor is turned on, and the signal PRTCT output from the output terminal Q of the SR-FF 50 becomes H level, and the regenerative protection state is released. Further, when the signal PRTCT becomes H level, the P-channel MOSFET 62 of the charging circuit 40A is turned off, the quick charge of the capacitor 24 is released, and the voltage Vss gradually increases.

ＮチャネルＭＯＳＦＥＴ１１がオンになると、キャパシタ１４が充電されて帰還電圧Ｖfが上昇する。そして、帰還電圧Ｖfが誤差増幅回路４２から出力される誤差電圧Ｖeを超えると、コンパレータ４５から出力される信号ＲＰＬＯＵＴがＬレベルとなる。これにより、ＮチャネルＭＯＳＦＥＴ１１がオフ、ＮチャネルＭＯＳＦＥＴ１２がオンとなる。
ＮチャネルＭＯＳＦＥＴ１２がオンになると、キャパシタ１４が放電されて帰還電圧Ｖfが下降する。そして、帰還電圧Ｖfが誤差増幅回路４２から出力される誤差電圧Ｖeより低くなると、コンパレータ４５から出力される信号ＲＰＬＯＵＴがＨレベルとなり、ＮチャネルＭＯＳＦＥＴ１１がオン、ＮチャネルＭＯＳＦＥＴ１２がオフとなる。 When the N-channel MOSFET 11 is turned on, the capacitor 14 is charged and the feedback voltage Vf increases. When the feedback voltage Vf exceeds the error voltage Ve output from the error amplification circuit 42, the signal RPLOUT output from the comparator 45 becomes L level. As a result, the N-channel MOSFET 11 is turned off and the N-channel MOSFET 12 is turned on.
When the N-channel MOSFET 12 is turned on, the capacitor 14 is discharged and the feedback voltage Vf decreases. When the feedback voltage Vf becomes lower than the error voltage Ve output from the error amplifier circuit 42, the signal RPLOUT output from the comparator 45 becomes H level, the N-channel MOSFET 11 is turned on, and the N-channel MOSFET 12 is turned off.

このように、ＤＣ−ＤＣコンバータ１Ｂでは、帰還電圧Ｖfの変化に応じて変化する信号ＲＰＬＯＵＴ（リップル）によって、帰還電圧Ｖfが電圧Ｖssに追従するように、ＮチャネルＭＯＳＦＥＴ１１，１２の同期整流動作が制御される。そして、電圧Ｖssが電圧Ｖrefを超えると、誤差増幅回路４２が帰還電圧Ｖfと電圧Ｖrefとの誤差を増幅して出力するようになる。これにより、最終的には、帰還電圧Ｖfが電圧Ｖrefとなるように出力電圧Ｖoutが制御されることとなる。   As described above, in the DC-DC converter 1B, the synchronous rectification operation of the N-channel MOSFETs 11 and 12 is performed so that the feedback voltage Vf follows the voltage Vss by the signal RPLOUT (ripple) that changes according to the change of the feedback voltage Vf. Be controlled. When the voltage Vss exceeds the voltage Vref, the error amplification circuit 42 amplifies and outputs an error between the feedback voltage Vf and the voltage Vref. As a result, the output voltage Vout is finally controlled so that the feedback voltage Vf becomes the voltage Vref.

そして、ＤＣ−ＤＣコンバータ１Ｂにおいても、回生保護状態の場合には充電回路４０Ａから出力される電流Ｉssの電流量を増やしてキャパシタ２４を急速充電することにより、回生保護状態となっている時間を短くすることができる。すなわち、スイッチング制御回路１０Ｂによれば、ソフトスタート時の回生動作を防止した上で、出力電圧Ｖoutが目的レベルの電圧になるまでの時間を短くすることが可能となる。   In the DC-DC converter 1B as well, in the regenerative protection state, the amount of current Iss output from the charging circuit 40A is increased to rapidly charge the capacitor 24, thereby increasing the time in the regenerative protection state. Can be shortened. That is, according to the switching control circuit 10B, it is possible to reduce the time until the output voltage Vout reaches the target level voltage while preventing the regenerative operation at the time of soft start.

また、ＤＣ−ＤＣコンバータ１Ｂでは、コンパレータ４５から出力される信号ＲＰＬＯＵＴがＨレベルとなった際に信号ＰＲＴＣＴがＨレベルとなり、回生防止動作が解除される。したがって、同期整流動作の開始時には、シンクトランジスタであるＮチャネルＭＯＳＦＥＴ１２よりも先にソーストランジスタであるＮチャネルＭＯＳＦＥＴ１１がオンとなる。つまり、シンクトランジスタであるＮチャネルＭＯＳＦＥＴ１２から先にオンとなることがなく、同期整流動作が開始される際の出力電圧Ｖoutの降下を抑制することができる。   In the DC-DC converter 1B, when the signal RPLOUT output from the comparator 45 becomes H level, the signal PRTCT becomes H level, and the regeneration preventing operation is released. Therefore, at the start of the synchronous rectification operation, the N-channel MOSFET 11 as the source transistor is turned on before the N-channel MOSFET 12 as the sink transistor. That is, the N-channel MOSFET 12 that is the sink transistor is not turned on first, and the drop in the output voltage Vout when the synchronous rectification operation is started can be suppressed.

また、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴがＨレベルになると、インバータ４９から出力される信号ＢがＬレベルとなる。そのため、ＡＮＤ回路５２から出力される信号Ｃは、コンパレータ４６から出力される信号ＡにかかわらずＬレベルとなる。したがって、電圧Ｖssが帰還電圧Ｖfを超える際にコンパレータ４６から出力される信号Ａにチャタリングが発生したとしても、ＳＲ−ＦＦ５０のリセット端子Ｒに入力される信号はＬレベルのままとなるため、信号ＰＲＴＣＴがＨレベルのまま保持される。つまり、コンパレータ４６のチャタリングによって回生保護状態と同期整流状態との切り替えが繰り返されることがなく、ＤＣ−ＤＣコンバータ１Ｂの制御を安定させることができる。   Further, when the signal PRTCT output from the output terminal Q of the SR-FF 50 becomes H level, the signal B output from the inverter 49 becomes L level. Therefore, the signal C output from the AND circuit 52 is at the L level regardless of the signal A output from the comparator 46. Therefore, even if chattering occurs in the signal A output from the comparator 46 when the voltage Vss exceeds the feedback voltage Vf, the signal input to the reset terminal R of the SR-FF 50 remains at the L level. PRTCT is held at the H level. That is, switching between the regeneration protection state and the synchronous rectification state is not repeated by chattering of the comparator 46, and the control of the DC-DC converter 1B can be stabilized.

ＤＣ−ＤＣコンバータ１Ｂの起動時にプレバイアス状態が発生していない場合、コンパレータ４６から出力される信号ＡはＬレベルとなり、ＳＲ−ＦＦ５０のリセット端子ＲにはＬレベルの信号が入力される。また、帰還電圧Ｖfがゼロレベルであるため、誤差増幅回路４２から出力される誤差電圧Ｖeが上昇し始め、コンパレータ４５から出力される信号ＲＰＬＯＵＴがＨレベルとなり、ＳＲ−ＦＦ５０のセット端子ＳにＨレベルの信号が入力される。   When the pre-bias state is not generated when the DC-DC converter 1B is activated, the signal A output from the comparator 46 becomes L level, and the L level signal is input to the reset terminal R of the SR-FF 50. Further, since the feedback voltage Vf is at the zero level, the error voltage Ve output from the error amplifier circuit 42 starts to rise, the signal RPLOUT output from the comparator 45 becomes H level, and the set terminal S of the SR-FF 50 is set at H level. A level signal is input.

これにより、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴがＨレベルにセットされ、ＮチャネルＭＯＳＦＥＴ１１，１２の同期整流動作が開始される。また、信号ＰＲＴＣＴがＨレベルになることによって充電回路４０ＡのＰチャネルＭＯＳＦＥＴ６２がオフとなる。したがって、充電回路４０Ａから出力される電流Ｉssの電流量がＩ1となり、電圧Ｖssは緩やかに上昇していく。そして、帰還電圧Ｖfが電圧Ｖssに追従するように出力電圧Ｖoutが上昇していく。   As a result, the signal PRTCT output from the output terminal Q of the SR-FF 50 is set to the H level, and the synchronous rectification operation of the N-channel MOSFETs 11 and 12 is started. Further, when the signal PRTCT becomes H level, the P-channel MOSFET 62 of the charging circuit 40A is turned off. Therefore, the amount of current Iss output from the charging circuit 40A becomes I1, and the voltage Vss gradually increases. Then, the output voltage Vout increases so that the feedback voltage Vf follows the voltage Vss.

＜＜充電回路の他の構成例＞＞
図７は、充電回路の他の構成例を示す図である。充電回路４０Ｂは、充電回路４０Ａが備える電流源６０，６１、ＰＮＰ型トランジスタ６５、及びＮＰＮ型トランジスタ６６に加え、ＮＰＮ型トランジスタ７０、ＰＮＰ型トランジスタ７１〜７３、及び抵抗７４を備えている。 << Other configuration examples of charging circuit >>
FIG. 7 is a diagram illustrating another configuration example of the charging circuit. The charging circuit 40B includes an NPN transistor 70, PNP transistors 71 to 73, and a resistor 74 in addition to the current sources 60 and 61, the PNP transistor 65, and the NPN transistor 66 included in the charging circuit 40A.

ＮＰＮ型トランジスタ７０は、コレクタがＰＮＰ型トランジスタのベース及び抵抗７４の一端と接続され、エミッタが接地され、ベースにＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴが入力されている。また、抵抗７４の他端には電源電圧Ｖccが印加されている。したがって、ＮＰＮ型トランジスタ７０は、信号ＰＲＴＣＴがＬレベルの場合、つまり、回生保護状態の場合にオフとなる。   In the NPN transistor 70, the collector is connected to the base of the PNP transistor and one end of the resistor 74, the emitter is grounded, and the signal PRTCT output from the output terminal Q of the SR-FF 50 is input to the base. A power supply voltage Vcc is applied to the other end of the resistor 74. Therefore, the NPN transistor 70 is turned off when the signal PRTCT is at L level, that is, in the regenerative protection state.

ＰＮＰ型トランジスタ７１は、エミッタに電源電圧Ｖccが印加され、コレクタが電流源６１の一端と接続されている。ＰＮＰ型トランジスタ７２は、エミッタに電源電圧Ｖccが印加され、コレクタがＰＮＰ型トランジスタ６５のエミッタ及びＮＰＮ型トランジスタ６６のベースと接続されている。また、ＰＮＰ型トランジスタ７１，７２のベースは、ＰＮＰ型トランジスタ７１のコレクタと接続され、電流ミラー回路を形成している。
ＰＮＰ型トランジスタ７３は、エミッタに電源電圧Ｖccが印加され、コレクタが電流源６１の一端と接続され、ベースがＮＰＮ型トランジスタ７０のコレクタと接続されている。 In the PNP transistor 71, the power supply voltage Vcc is applied to the emitter, and the collector is connected to one end of the current source 61. The power supply voltage Vcc is applied to the emitter of the PNP transistor 72, and the collector is connected to the emitter of the PNP transistor 65 and the base of the NPN transistor 66. The bases of the PNP transistors 71 and 72 are connected to the collector of the PNP transistor 71 to form a current mirror circuit.
The PNP transistor 73 has a power supply voltage Vcc applied to the emitter, a collector connected to one end of the current source 61, and a base connected to the collector of the NPN transistor 70.

このような充電回路４０Ｂでは、信号ＰＲＴＣＴがＬレベル（回生保護状態）の場合、ＮＰＮ型トランジスタ７０がオフとなり、ＰＮＰ型トランジスタ７３がオフとなる。そのため、電流源７１のコレクタの電流量がＩ2となる。そして、例えば、ＰＮＰ型トランジスタ７１，７２のサイズ比を１：１とすると、ＰＮＰ型トランジスタ７２のコレクタの電流量がＩ2となる。これにより、ＮＰＮ型トランジスタ６６のエミッタから電流Ｉ3が出力される。すなわち、充電回路４０Ｂから出力される電流Ｉssの電流量はＩ1＋Ｉ3となり、キャパシタ２４は急速に充電される。   In such a charging circuit 40B, when the signal PRTCT is at L level (regenerative protection state), the NPN transistor 70 is turned off and the PNP transistor 73 is turned off. Therefore, the current amount of the collector of the current source 71 is I2. For example, if the size ratio of the PNP transistors 71 and 72 is 1: 1, the current amount of the collector of the PNP transistor 72 is I2. As a result, a current I3 is output from the emitter of the NPN transistor 66. That is, the amount of current Iss output from the charging circuit 40B is I1 + I3, and the capacitor 24 is rapidly charged.

一方、信号ＰＲＴＣＴがＨレベル（同期整流状態）の場合、ＮＰＮ型トランジスタ７０がオンとなり、ＰＮＰ型トランジスタ７３がオンとなる。そのため、ＰＮＰ型トランジスタ７３から電流源６１に電流が流れ込むこととなり、ＰＮＰ型トランジスタ７１のコレクタには電流が流れず、ＰＮＰ型トランジスタ７２のコレクタにも電流が流れない。したがって、ＮＰＮ型トランジスタ６６のエミッタにも電流が流れない。すなわち、充電回路４０Ｂから出力される電流Ｉssの電流量はＩ1となり、電圧Ｖssは緩やかに上昇していくこととなる。   On the other hand, when the signal PRTCT is at the H level (synchronous rectification state), the NPN transistor 70 is turned on and the PNP transistor 73 is turned on. Therefore, a current flows from the PNP transistor 73 to the current source 61, and no current flows through the collector of the PNP transistor 71 and no current flows through the collector of the PNP transistor 72. Therefore, no current flows through the emitter of the NPN transistor 66. That is, the current amount of the current Iss output from the charging circuit 40B is I1, and the voltage Vss gradually increases.

なお、充電回路４０Ｂにおいては、電流源６０が本発明の第１電流源に相当し、電流源６１、ＮＰＮ型トランジスタ７０、ＰＮＰ型トランジスタ７１〜７３、及び抵抗７４により構成される電流Ｉ3を出力する回路が本発明の第２電流源に相当する。   In the charging circuit 40B, the current source 60 corresponds to the first current source of the present invention, and outputs a current I3 composed of the current source 61, the NPN transistor 70, the PNP transistors 71 to 73, and the resistor 74. This circuit corresponds to the second current source of the present invention.

そして、このような充電回路４０Ｂを、スイッチング制御回路１０Ａ，１０Ｂにおける充電回路４０Ａの代わりに用いることが可能である。なお、充電回路の構成は充電回路４０Ａ，４０Ｂに限られるものではなく、回生保護状態を示す信号が入力されると出力される電流量が増大し、回生保護が解除された状態を示す信号が入力されると出力される電流量が減少するものであればよい。   Such a charging circuit 40B can be used in place of the charging circuit 40A in the switching control circuits 10A and 10B. Note that the configuration of the charging circuit is not limited to the charging circuits 40A and 40B. When a signal indicating the regenerative protection state is input, the amount of current output increases, and a signal indicating the state where the regenerative protection is released is displayed. Any input current may be used as long as the amount of output current decreases.

以上、本発明の実施形態について説明した。前述したように、回生保護状態の場合には、ソフトスタート用のキャパシタ２４を急速に充電することにより、同期整流動作が開始されるまでの時間を短くすることが可能となる。   The embodiment of the present invention has been described above. As described above, in the regenerative protection state, the time until the synchronous rectification operation is started can be shortened by rapidly charging the capacitor 24 for soft start.

これを実現するための充電回路は、充電回路４０Ａ，４０Ｂとして例示した構成とすることができる。すなわち、電流Ｉ1を出力する電流源と、電流Ｉ3を出力する電流源とを備え、回生保護状態を示す信号が入力されるとキャパシタ２４を充電するための電流Ｉssの電流量をＩ1＋Ｉ3とし、同期整流状態を示す信号が入力されると電流Ｉssの電流量をＩ1とすることができる。   The charging circuit for realizing this can have the configuration exemplified as the charging circuits 40A and 40B. That is, a current source that outputs current I1 and a current source that outputs current I3 are provided. When a signal indicating the regeneration protection state is input, the current amount of current Iss for charging capacitor 24 is set to I1 + I3. When a signal indicating the rectification state is input, the current amount of the current Iss can be set to I1.

また、充電回路４０Ａ，４０Ｂは、帰還電圧Ｖfとキャパシタ２４の電圧Ｖssとを比較するコンパレータ４６から出力される比較信号に基づいて、回生保護状態であるか同期整流状態であるかを判定し、電流Ｉssの電流量を切り替えることが可能である。   Further, the charging circuits 40A and 40B determine whether the current state is the regenerative protection state or the synchronous rectification state based on the comparison signal output from the comparator 46 that compares the feedback voltage Vf and the voltage Vss of the capacitor 24. It is possible to switch the amount of current Iss.

また、充電回路４０Ａ，４０Ｂは、誤差増幅回路４２から出力される誤差電圧Ｖeに基づいて、回生保護状態であるか同期整流状態であるかを判定し、電流Ｉssの電流量を切り替えることが可能である。   The charging circuits 40A and 40B can determine whether the current iss is in the regenerative protection state or the synchronous rectification state based on the error voltage Ve output from the error amplification circuit 42, and can switch the current amount of the current Iss. It is.

例えば、ＰＷＭコンバータであるＤＣ−ＤＣコンバータ１Ａの場合であれば、誤差電圧Ｖeと三角波状の電圧Ｖtとを比較するコンパレータ４５から出力される信号ＰＷＭＯＵＴがＨレベルになると、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴをＨレベルにセットする構成とすることができる。そして、信号ＰＲＴＣＴがＨレベルになることによって同期整流動作が開始されるとともに、キャパシタ２４の急速充電を解除することができる。また、この場合、ＮチャネルＭＯＳＦＥＴ１１から先にオンとなるため、同期整流が開始される際の出力電圧Ｖoutの低下を抑制することができる。   For example, in the case of the DC-DC converter 1A that is a PWM converter, when the signal PWMOUT output from the comparator 45 that compares the error voltage Ve and the triangular wave voltage Vt becomes H level, the output terminal of the SR-FF 50 The signal PRTCT output from Q can be set to H level. Then, when the signal PRTCT becomes H level, the synchronous rectification operation is started and the quick charge of the capacitor 24 can be released. In this case, since the N-channel MOSFET 11 is turned on first, it is possible to suppress a decrease in the output voltage Vout when the synchronous rectification is started.

また、例えば、リップルコンバータであるＤＣ−ＤＣコンバータ１Ｂの場合であれば、誤差電圧Ｖeと帰還電圧Ｖfとを比較するコンパレータ４５から出力される信号ＲＰＬＯＵＴがＨレベルになると、ＳＲ−ＦＦ５０の出力端子Ｑから出力される信号ＰＲＴＣＴをＨレベルにセットする構成とすることができる。そして、信号ＰＲＴＣＴがＨレベルになることによって同期整流動作が開始されるとともに、キャパシタ２４の急速充電を解除することができる。また、この場合、ＮチャネルＭＯＳＦＥＴ１１から先にオンとなるため、同期整流が開始される際の出力電圧Ｖoutの低下を抑制することができる。   Further, for example, in the case of the DC-DC converter 1B that is a ripple converter, when the signal RPLOUT output from the comparator 45 that compares the error voltage Ve and the feedback voltage Vf becomes H level, the output terminal of the SR-FF 50 The signal PRTCT output from Q can be set to H level. Then, when the signal PRTCT becomes H level, the synchronous rectification operation is started and the quick charge of the capacitor 24 can be released. In this case, since the N-channel MOSFET 11 is turned on first, it is possible to suppress a decrease in the output voltage Vout when the synchronous rectification is started.

また、ＤＣ−ＤＣコンバータ１Ａ，１Ｂの起動時に、誤差増幅回路４２から出力される誤差電圧Ｖeをリセットするリセット回路（ＮチャネルＭＯＳＦＥＴ４３）を設けることにより、プレバイアス状態であるにもかかわらず回生保護状態が解除されてしまうことを防ぐことができる。   In addition, by providing a reset circuit (N-channel MOSFET 43) that resets the error voltage Ve output from the error amplifier circuit 42 when the DC-DC converters 1A and 1B are started up, regenerative protection is provided regardless of the pre-bias state. It is possible to prevent the state from being released.

なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。   In addition, the said Example is for making an understanding of this invention easy, and is not for limiting and interpreting this invention. The present invention can be changed and improved without departing from the gist thereof, and the present invention includes equivalents thereof.

本発明の一実施形態であるスイッチング制御回路を用いて構成されるＰＷＭ制御によるＤＣ−ＤＣコンバータの構成例を示す図である。It is a figure which shows the structural example of the DC-DC converter by PWM control comprised using the switching control circuit which is one Embodiment of this invention. 充電回路の構成例を示す図である。It is a figure which shows the structural example of a charging circuit. プレバイアス状態が発生している場合における電圧変化を示す図である。It is a figure which shows the voltage change in case the pre-bias state has generate | occur | produced. 誤差電圧Ｖeに応じて出力される信号ＰＷＭＯＵＴの一例を示す図である。It is a figure which shows an example of the signal PWMOUT output according to the error voltage Ve. プレバイアス状態が発生していない場合における電圧変化を示す図である。It is a figure which shows the voltage change in case the pre-bias state has not generate | occur | produced. 本発明の一実施形態であるスイッチング制御回路を用いて構成されるリップル制御によるＤＣ−ＤＣコンバータの構成例を示す図である。It is a figure which shows the structural example of the DC-DC converter by the ripple control comprised using the switching control circuit which is one Embodiment of this invention. 充電回路の他の構成例を示す図である。It is a figure which shows the other structural example of a charging circuit. 降圧型のＤＣ−ＤＣコンバータの一般的な構成を示す図である。It is a figure which shows the general structure of a step-down DC-DC converter. プレバイアス状態が発生している場合の、ＤＣ−ＤＣコンバータにおける電圧変化を示す図である。It is a figure which shows the voltage change in a DC-DC converter in case the pre-bias state has generate | occur | produced.

符号の説明Explanation of symbols

１Ａ，１Ｂ ＤＣ−ＤＣコンバータ
１０Ａ，１０Ｂ スイッチング制御回路
１１，１２，４３ ＮチャネルＭＯＳＦＥＴ
１３ インダクタ
１４，２４ キャパシタ
２１，２２，７４ 抵抗
４０Ａ，４０Ｂ 充電回路
４１ 電源
４２ 差動増幅回路
４４ 三角波発振器
４５，４６ コンパレータ
４７ バッファ
４８，４９ インバータ
５０ ＳＲフリップフロップ
５１，５２ ＡＮＤ回路
５３ ＯＲ回路
６０，６１ 電流源
６２〜６４ ＰチャネルＭＯＳＦＥＴ
６５，７１〜７３ ＰＮＰ型トランジスタ
６６，７０ ＮＰＮ型トランジスタ 1A, 1B DC-DC converter 10A, 10B Switching control circuit 11, 12, 43 N-channel MOSFET
DESCRIPTION OF SYMBOLS 13 Inductor 14,24 Capacitor 21,22,74 Resistance 40A, 40B Charging circuit 41 Power supply 42 Differential amplification circuit 44 Triangular wave oscillator 45, 46 Comparator 47 Buffer 48, 49 Inverter 50 SR flip-flop 51, 52 AND circuit 53 OR circuit 60 61 Current source 62-64 P-channel MOSFET
65,71-73 PNP type transistor 66,70 NPN type transistor

Claims (7)

直列に接続された第１及び第２トランジスタが相補的にオンオフすることにより、前記第１トランジスタに入力される入力電圧から目的レベルの出力電圧を生成するＤＣ−ＤＣコンバータの前記第１及び第２トランジスタのオンオフを制御するスイッチング制御回路であって、
キャパシタを充電する充電電流を出力する充電回路と、
前記キャパシタの電位に応じた第１参照電圧及び前記目的レベルの基準となる第２参照電圧のうち低い方の電圧と、前記出力電圧に応じた帰還電圧との誤差を増幅した誤差電圧を出力する誤差増幅回路と、
前記第１参照電圧が前記帰還電圧より高い場合は、前記誤差増幅回路から出力される前記誤差電圧に基づいて、前記出力電圧を前記目的レベルとすべく、前記第１及び第２トランジスタを相補的にオンオフさせるための制御信号を出力し、前記第１参照電圧が前記帰還電圧より低い場合は、前記制御信号の出力を停止する駆動回路と、
を備え、
前記充電回路は、前記駆動回路が前記制御信号を出力している場合は、前記充電電流の電流量を第１電流量とし、前記駆動回路が前記制御信号の出力を停止している場合は、前記充電電流の電流量を前記第１電流量より多い第２電流量とすること、
を特徴とするスイッチング制御回路。 The first and second transistors of the DC-DC converter that generate an output voltage of a target level from the input voltage input to the first transistor by complementaryly turning on and off the first and second transistors connected in series. A switching control circuit for controlling on / off of a transistor,
A charging circuit that outputs a charging current for charging the capacitor;
An error voltage obtained by amplifying an error between the lower one of the first reference voltage corresponding to the potential of the capacitor and the second reference voltage serving as the reference of the target level and the feedback voltage corresponding to the output voltage is output. An error amplification circuit;
When the first reference voltage is higher than the feedback voltage, the first and second transistors are complemented to bring the output voltage to the target level based on the error voltage output from the error amplifier circuit. A drive circuit that outputs a control signal for turning on and off, and stops output of the control signal when the first reference voltage is lower than the feedback voltage;
With
When the driving circuit is outputting the control signal, the charging circuit uses the amount of the charging current as a first current amount, and when the driving circuit stops outputting the control signal, A current amount of the charging current is a second current amount larger than the first current amount;
A switching control circuit characterized by the above. 請求項１に記載のスイッチング制御回路であって、
前記充電回路は、
前記第１電流量の電流を出力する第１電流源と、
前記駆動回路が前記制御信号の出力を停止している場合は、前記第２電流量から前記第１電流量だけ少ない電流を出力することにより、前記充電電流の電流量を前記第２電流量とし、前記駆動回路が前記制御信号を出力している場合は、電流の出力を停止することにより、前記充電電流の電流量を前記第１電流量とする第２電流源と、
を備えることを特徴とするスイッチング制御回路。 The switching control circuit according to claim 1,
The charging circuit is
A first current source that outputs a current of the first current amount;
When the drive circuit stops outputting the control signal, the current amount of the charging current is set to the second current amount by outputting a current that is smaller than the second current amount by the first current amount. When the drive circuit is outputting the control signal, by stopping the output of the current, a second current source that sets the current amount of the charging current as the first current amount,
A switching control circuit comprising: 請求項１又は２に記載のスイッチング制御回路であって、
前記駆動回路は、
前記第１参照電圧と、前記帰還電圧との比較信号を出力する帰還電圧比較回路と、
前記帰還電圧比較回路から出力される前記比較信号に基づいて、前記第１参照電圧が前記帰還電圧より低い場合は、前記制御信号の出力を停止し、前記第１参照電圧が前記帰還電圧より高い場合は、前記制御信号を出力する駆動制御回路と、
を含んで構成され、
前記充電回路は、
前記帰還電圧比較回路から出力される前記比較信号に基づいて、前記第１参照電圧が前記帰還電圧より低い場合は、前記充電電流の電流量を前記第２電流量とし、前記第１参照電圧が前記帰還電圧より高い場合は、前記充電電流の電流量を前記第１電流量とすること、
を特徴とするスイッチング制御回路。 The switching control circuit according to claim 1 or 2,
The drive circuit is
A feedback voltage comparison circuit that outputs a comparison signal between the first reference voltage and the feedback voltage;
Based on the comparison signal output from the feedback voltage comparison circuit, when the first reference voltage is lower than the feedback voltage, the output of the control signal is stopped, and the first reference voltage is higher than the feedback voltage. A drive control circuit that outputs the control signal;
Comprising
The charging circuit is
When the first reference voltage is lower than the feedback voltage based on the comparison signal output from the feedback voltage comparison circuit, the amount of the charging current is set as the second amount of current, and the first reference voltage is If higher than the feedback voltage, the amount of the charging current is the first amount of current;
A switching control circuit characterized by the above. 請求項１又は２に記載のスイッチング制御回路であって、
前記駆動回路は、
前記誤差増幅回路から出力される前記誤差電圧に基づいて、前記第１参照電圧が前記帰還電圧より低い場合は、前記制御信号の出力を停止し、前記第１参照電圧が前記帰還電圧より高い場合は、前記制御信号を出力し、
前記充電回路は、
前記誤差増幅回路から出力される前記誤差電圧に基づいて、前記第１参照電圧が前記帰還電圧より低い場合は、前記充電電流の電流量を前記第２電流量とし、前記第１参照電圧が前記帰還電圧より高い場合は、前記充電電流の電流量を前記第１電流量とすること、
を特徴とするスイッチング制御回路。 The switching control circuit according to claim 1 or 2,
The drive circuit is
When the first reference voltage is lower than the feedback voltage based on the error voltage output from the error amplifier circuit, the output of the control signal is stopped, and the first reference voltage is higher than the feedback voltage. Outputs the control signal,
The charging circuit is
When the first reference voltage is lower than the feedback voltage based on the error voltage output from the error amplifier circuit, the amount of the charging current is set as the second amount of current, and the first reference voltage is If higher than the feedback voltage, the amount of the charging current is the first amount of current;
A switching control circuit characterized by the above. 請求項４に記載のスイッチング制御回路であって、
前記駆動回路は、
所定周期で発振する発振電圧を出力する発振回路と、
前記誤差増幅回路から出力される前記誤差電圧と、前記発振回路から出力される前記発振電圧とを比較して前記制御信号を出力する比較回路と、
前記比較回路から出力される前記制御信号に基づいて、前記第１参照電圧が前記帰還電圧より高くなり、前記発振比較回路から出力される前記制御信号が、前記第１トランジスタをオンさせる信号になると、前記制御信号の前記第２トランジスタへの出力を開始させるためのスイッチング開始信号を出力する開始信号出力回路と、
前記開始信号出力回路から前記スイッチング開始信号が入力されると、前記比較回路から出力される前記制御信号を前記第２トランジスタに出力する出力制御回路と、
を含んで構成され、
前記充電回路は、
前記開始信号出力回路から出力される前記開始信号に基づいて、前記駆動回路が前記制御信号の出力を停止している場合は、前記充電電流の電流量を前記第２電流量とし、前記駆動回路が前記制御信号を出力している場合は、前記充電電流の電流量を前記第１電流量とすること、
を特徴とするスイッチング制御回路。 A switching control circuit according to claim 4,
The drive circuit is
An oscillation circuit that outputs an oscillation voltage that oscillates at a predetermined period;
A comparison circuit that compares the error voltage output from the error amplification circuit with the oscillation voltage output from the oscillation circuit and outputs the control signal;
Based on the control signal output from the comparison circuit, the first reference voltage becomes higher than the feedback voltage, and the control signal output from the oscillation comparison circuit is a signal for turning on the first transistor. A start signal output circuit for outputting a switching start signal for starting output of the control signal to the second transistor;
An output control circuit that outputs the control signal output from the comparison circuit to the second transistor when the switching start signal is input from the start signal output circuit;
Comprising
The charging circuit is
When the drive circuit stops outputting the control signal based on the start signal output from the start signal output circuit, the current amount of the charging current is set as the second current amount, and the drive circuit Is outputting the control signal, the current amount of the charging current is the first current amount,
A switching control circuit characterized by the above. 請求項４に記載のスイッチング制御回路であって、
前記駆動回路は、
前記誤差増幅回路から出力される前記誤差電圧と、前記帰還電圧とを比較して前記制御信号を出力する比較回路と、
前記比較回路から出力される前記制御信号に基づいて、前記第１参照電圧が前記帰還電圧より高くなり、前記発振比較回路から出力される前記制御信号が、前記第１トランジスタをオンさせる信号になると、前記制御信号の前記第２トランジスタへの出力を開始させるためのスイッチング開始信号を出力する開始信号出力回路と、
前記開始信号出力回路から前記スイッチング開始信号が入力されると、前記比較回路から出力される前記制御信号を前記第２トランジスタに出力する出力制御回路と、
を含んで構成され、
前記充電回路は、
前記開始信号出力回路から出力される前記開始信号に基づいて、前記駆動回路が前記制御信号の出力を停止している場合は、前記充電電流の電流量を前記第２電流量とし、前記駆動回路が前記制御信号を出力している場合は、前記充電電流の電流量を前記第１電流量とすること、
を特徴とするスイッチング制御回路。 A switching control circuit according to claim 4,
The drive circuit is
A comparison circuit that compares the error voltage output from the error amplification circuit with the feedback voltage and outputs the control signal;
Based on the control signal output from the comparison circuit, the first reference voltage becomes higher than the feedback voltage, and the control signal output from the oscillation comparison circuit is a signal for turning on the first transistor. A start signal output circuit for outputting a switching start signal for starting output of the control signal to the second transistor;
An output control circuit that outputs the control signal output from the comparison circuit to the second transistor when the switching start signal is input from the start signal output circuit;
Comprising
The charging circuit is
When the drive circuit stops outputting the control signal based on the start signal output from the start signal output circuit, the current amount of the charging current is set as the second current amount, and the drive circuit Is outputting the control signal, the current amount of the charging current is the first current amount,
A switching control circuit characterized by the above. 請求項４〜６の何れか一項に記載のスイッチング制御回路であって、
前記ＤＣ−ＤＣコンバータの起動時に入力される信号に応じて、前記誤差増幅回路から出力される前記誤差電圧をゼロレベルにリセットするリセット回路を備えること、
を特徴とするスイッチング制御回路。 A switching control circuit according to any one of claims 4 to 6,
A reset circuit that resets the error voltage output from the error amplifier circuit to a zero level in response to a signal input when starting the DC-DC converter;
A switching control circuit characterized by the above.
JP2006243750A 2006-09-08 2006-09-08 Switching control circuit Pending JP2008067531A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006243750A JP2008067531A (en) 2006-09-08 2006-09-08 Switching control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006243750A JP2008067531A (en) 2006-09-08 2006-09-08 Switching control circuit

Publications (1)

Publication Number Publication Date
JP2008067531A true JP2008067531A (en) 2008-03-21

Family

ID=39289719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006243750A Pending JP2008067531A (en) 2006-09-08 2006-09-08 Switching control circuit

Country Status (1)

Country Link
JP (1) JP2008067531A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013240159A (en) * 2012-05-14 2013-11-28 Rohm Co Ltd Power unit, in-vehicle apparatus, and vehicle
JP2016027783A (en) * 2014-07-04 2016-02-18 ローム株式会社 Switching power supply circuit
JP6382473B1 (en) * 2017-01-30 2018-08-29 ローム株式会社 Pulse control device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013240159A (en) * 2012-05-14 2013-11-28 Rohm Co Ltd Power unit, in-vehicle apparatus, and vehicle
JP2016027783A (en) * 2014-07-04 2016-02-18 ローム株式会社 Switching power supply circuit
JP6382473B1 (en) * 2017-01-30 2018-08-29 ローム株式会社 Pulse control device

Similar Documents

Publication Publication Date Title
JP4810283B2 (en) Switching control circuit
JP4997891B2 (en) DC-DC converter and control method of DC-DC converter
JP4591892B2 (en) Power supply
US8686705B2 (en) Current mode synchronous rectification DC/DC converter
JP4347249B2 (en) DC-DC converter, control circuit for DC-DC converter, and control method for DC-DC converter
US7453287B2 (en) Switching power-supply circuit and semiconductor integrated circuit
JP6382002B2 (en) DC-DC converter
JP3840241B2 (en) Gate drive circuit and gate drive method for power MOSFET
JP2009148094A (en) Dc-dc converter and semiconductor integrated circuit for power supply control
JPH11220874A (en) Dc-dc converter control circuit
JP2010130785A (en) Control circuit for dc-dc converter, control method for dc-dc converter, and electronic device
JP5456495B2 (en) Buck-boost switching power supply control circuit, buck-boost switching power supply, and buck-boost switching power supply control method
JP4487649B2 (en) Control device for step-up / step-down DC-DC converter
JP2010213559A (en) Dc power supply and dc-dc converter
TW201445858A (en) Timing generator and timing signal generation method for power converter
JP2009225642A (en) Power supply apparatus and semiconductor integrated circuit apparatus
WO2005008871A1 (en) Dc converter
US20140375285A1 (en) Dc-dc boost converter
JP2008067531A (en) Switching control circuit
JP5515390B2 (en) Switching power supply
JP4543021B2 (en) POWER SUPPLY DEVICE, ITS CONTROL CIRCUIT, AND CONTROL METHOD
JP6044444B2 (en) Conversion device
JP5209273B2 (en) Power supply device and electronic apparatus equipped with the same
JP2006325281A (en) Switching power supply circuit and switching power supply control method
JP2005210820A (en) Synchronous rectification dc/dc converter