JP2008306102A - Tape carrier for semiconductor device and method of manufacturing same - Google Patents

Tape carrier for semiconductor device and method of manufacturing same Download PDF

Info

Publication number
JP2008306102A
JP2008306102A JP2007153838A JP2007153838A JP2008306102A JP 2008306102 A JP2008306102 A JP 2008306102A JP 2007153838 A JP2007153838 A JP 2007153838A JP 2007153838 A JP2007153838 A JP 2007153838A JP 2008306102 A JP2008306102 A JP 2008306102A
Authority
JP
Japan
Prior art keywords
copper layer
semiconductor device
tape carrier
tape
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007153838A
Other languages
Japanese (ja)
Inventor
Hiroaki Hiratsuka
裕章 平塚
Hiroyuki Okabe
宏之 岡部
Fumitaka Kashiwabara
史隆 柏原
Nagayoshi Matsuo
長可 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2007153838A priority Critical patent/JP2008306102A/en
Publication of JP2008306102A publication Critical patent/JP2008306102A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a tape carrier for a semiconductor device and method of manufacturing same that improve heat release characteristics of IC chips mounted on COF too. <P>SOLUTION: By means of a tape material as a source material whose first and second copper layers 22A, 22B are disposed on both surfaces of a polyimide resin film 1, a wiring pattern 2 on a predetermined region of which the semiconductor device is mounted is formed by sequentially exposing, developing and etching the first copper layer after a masking tape 23 is bonded to the second copper layer 22B. Further, completion of the tape carrier 10 for the semiconductor device is achieved by peeling the masking tape 23 from the second copper layer 22B and by forming a solder resist 4 on a predetermined region of the wiring pattern 2 after Sn plating 24 of the wiring pattern 2 is carried out. The second copper layer 22B functions as a heat sink to release heat emitted from the mounted semiconductor device. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体装置用テープキャリア及びその製造方法に関し、特に、COF(Chip On Film)技術を用いた半導体装置用テープキャリア及びその製造方法に関する。   The present invention relates to a tape carrier for a semiconductor device and a manufacturing method thereof, and more particularly, to a tape carrier for a semiconductor device using a COF (Chip On Film) technique and a manufacturing method thereof.

パーソナルコンピュータ用ディスプレイ、携帯電話、液晶テレビ等の電子機器に搭載され、高画質が要求される液晶ディスプレイ(LCD:Liquid Crystal Display)においては、微細配線化が進んでいる。これに伴い、LCDを駆動するドライバIC用パッケージのTCP(Tape Carrier Package)にも微細配線化が要求されている。   In a liquid crystal display (LCD) that is mounted on an electronic device such as a display for a personal computer, a mobile phone, and a liquid crystal television and requires high image quality, fine wiring has been advanced. Accordingly, TCP (Tape Carrier Package), a driver IC package for driving the LCD, is required to have fine wiring.

TCPは、ポリイミドテープ(例えば、12〜100μm厚×35〜70mm幅)、接着剤、銅箔(例えば、18μm厚)の3層構造からなり、インナーリードが変形を起こし易いフライングリードであることから、配線ピッチの微細化は40μmが限界といわれている。これに対し、COFは、ポリイミドテープと銅箔(例えば、8〜35μm厚)からなる2層構造であり、インナーリードがポリイミドテープに密着していることから、TCPに比べて微細配線化が可能である。   TCP has a three-layer structure of polyimide tape (for example, 12 to 100 μm thickness × 35 to 70 mm width), adhesive, and copper foil (for example, 18 μm thickness), and the inner lead is a flying lead that is likely to be deformed. The finer wiring pitch is said to be 40 μm. In contrast, COF has a two-layer structure consisting of polyimide tape and copper foil (for example, 8 to 35 μm thick), and the inner leads are in close contact with the polyimide tape, allowing for finer wiring than TCP. It is.

従来の半導体装置用テープキャリアとして、ベースフィルムの片面をチップ搭載面とし、他方の面の上記チップ搭載面に対向する所定領域に接地層を設け、この接地層により安定した接地が行えるようにしたものがある(例えば、特許文献1参照。)。
特開2007−27682号公報
As a conventional tape carrier for semiconductor devices, one side of the base film is used as a chip mounting surface, and a ground layer is provided in a predetermined area facing the chip mounting surface on the other side so that stable grounding can be performed by this ground layer. There are some (for example, refer to Patent Document 1).
JP 2007-27682 A

しかし、従来の半導体装置用テープキャリアによると、LCDの高精彩化及びカラー化を図る場合、TAB(Tape Automated Bonding)テープ上の電気配線には超微細化が要求されるが、これに伴い、LCDパネル駆動用のICチップの消費電力が増大する。この結果、ICチップの温度上昇が無視できなくなるため、COF上のICチップの熱放散性を高める必要があるが、従来、この対策はとられていなかった。   However, according to the conventional tape carrier for semiconductor devices, in order to increase the color and color of the LCD, the electrical wiring on the TAB (Tape Automated Bonding) tape is required to be miniaturized. The power consumption of the IC chip for driving the LCD panel increases. As a result, the temperature rise of the IC chip cannot be ignored, so it is necessary to improve the heat dissipation of the IC chip on the COF, but this measure has not been taken conventionally.

従って、本発明の目的は、COF用TABテープにおいて、実装されたICチップの放熱性を高めることのできる半導体装置用テープキャリア及びその製造方法を提供することにある。   Accordingly, it is an object of the present invention to provide a tape carrier for a semiconductor device and a method for manufacturing the same that can improve the heat dissipation of an IC chip mounted on a COF TAB tape.

本発明は、上記目的を達成するため、絶縁フィルムと、前記絶縁フィルムの第1の面に設けられて所定位置に半導体装置が実装される銅配線パターンと、前記絶縁フィルムの第2の面全体に前記絶縁フィルムと同等のサイズで設けられる放熱用金属層とを有することを特徴とする半導体装置用テープキャリアを提供する。   In order to achieve the above object, the present invention provides an insulating film, a copper wiring pattern provided on the first surface of the insulating film and mounted with a semiconductor device at a predetermined position, and the entire second surface of the insulating film. And a heat radiating metal layer provided in the same size as the insulating film.

また、本発明は、上記目的を達成するため、第1の面に第1の銅層を有し、第2の面に第2の銅層を有する絶縁フィルムからなるテープ材料を準備する第1の工程と、前記テープ材料の前記第2の銅層にマスキングを施す第2の工程と、前記第1の銅層にフォトレジスト・エッチングプロセスに基づいて配線パターンを形成する第3の工程と、前記配線パターンにめっきを施す第4の工程と、前記第2の銅層から前記マスキングを除去する第5の工程とを備えることを特徴とする半導体装置用テープキャリアの製造方法。   Moreover, this invention prepares the tape material which consists of an insulating film which has a 1st copper layer in a 1st surface, and has a 2nd copper layer in a 2nd surface in order to achieve the said objective. A second step of masking the second copper layer of the tape material, and a third step of forming a wiring pattern on the first copper layer based on a photoresist etching process, A method of manufacturing a tape carrier for a semiconductor device, comprising: a fourth step of plating the wiring pattern; and a fifth step of removing the masking from the second copper layer.

本発明によれば、COF用TABテープにおいて、実装されたICチップの放熱性を高めることができる。   According to the present invention, in the COF TAB tape, the heat dissipation of the mounted IC chip can be improved.

[第1の実施の形態]
(半導体装置用テープキャリアの構成)
図1は、本発明の第1の実施の形態に係る半導体装置用テープキャリアを示し、(a)は配線パターン形成面を示す斜視図、(b)は配線パターン形成面と反対側の放熱面を示す斜視図である。
[First Embodiment]
(Configuration of tape carrier for semiconductor devices)
1A and 1B show a tape carrier for a semiconductor device according to a first embodiment of the present invention, where FIG. 1A is a perspective view showing a wiring pattern forming surface, and FIG. 1B is a heat dissipation surface opposite to the wiring pattern forming surface. FIG.

この半導体装置用テープキャリア10は、両側に所定間隔で設けられた送り孔1Aを有する絶縁フィルムであるポリイミド樹脂フィルム1と、ポリイミド樹脂フィルム1の片面に設けられた銅からなる配線パターン2と、ポリイミド樹脂フィルム1の片面の両側に送り孔1Aを含む所定幅に設けられた銅層による補強枠3と、配線パターン2の所定領域に設けられたソルダーレジスト4と、を備えて構成されている。   The semiconductor device tape carrier 10 includes a polyimide resin film 1 which is an insulating film having feed holes 1A provided at predetermined intervals on both sides, a wiring pattern 2 made of copper provided on one side of the polyimide resin film 1, and The polyimide resin film 1 includes a reinforcing frame 3 made of a copper layer having a predetermined width including a feed hole 1 </ b> A on both sides of one side of the polyimide resin film 1, and a solder resist 4 provided in a predetermined area of the wiring pattern 2. .

ポリイミド樹脂フィルム1は、COFとしての良好な可撓性と放熱性とを考慮して、厚さが38μm以下であることが好ましい。   The polyimide resin film 1 preferably has a thickness of 38 μm or less in consideration of good flexibility and heat dissipation as a COF.

配線パターン2は、厚さ12μmの銅層に対するフォトレジスト・エッチングプロセスによってポリイミド樹脂フィルム1の表面に形成されており、ソルダーレジスト4から外部回路との接続部分が伸びるようにして設けられ、所定間隔に配線されたアウターリード2Aと、ソルダーレジスト4から半導体装置搭載部分が伸びるようにして設けられ、所定間隔に配線されたインナーリード2Bとを有する。   The wiring pattern 2 is formed on the surface of the polyimide resin film 1 by a photoresist etching process for a copper layer having a thickness of 12 μm, and is provided so that a connection portion with the external circuit extends from the solder resist 4 at a predetermined interval. And the inner leads 2B provided so that the semiconductor device mounting portion extends from the solder resist 4 and wired at a predetermined interval.

また、半導体装置用テープキャリア10は、図1(b)に示すように、ポリイミド樹脂フィルム1の裏面のほぼ全面を覆うように設けられる厚さ12μmの銅層による放熱用銅層5を有する。この放熱用銅層5は、インナーリード2Bに実装されるドライバIC等の半導体装置の動作に伴って生じる熱をポリイミド樹脂フィルム1の裏面側から放熱する放熱板として機能する。   Further, as shown in FIG. 1B, the semiconductor device tape carrier 10 has a heat dissipation copper layer 5 made of a 12 μm thick copper layer provided so as to cover almost the entire back surface of the polyimide resin film 1. The heat radiating copper layer 5 functions as a heat radiating plate that radiates heat generated by the operation of a semiconductor device such as a driver IC mounted on the inner lead 2 </ b> B from the back surface side of the polyimide resin film 1.

この放熱用銅層5は、放熱面積を確保できるように、少なくともインナーリード2Bに実装された半導体装置の実装サイズより広いサイズで形成されることが好ましい。   The heat dissipation copper layer 5 is preferably formed in a size larger than at least the mounting size of the semiconductor device mounted on the inner lead 2B so as to ensure a heat dissipation area.

(半導体装置用テープキャリアの放熱動作)
次に、半導体装置用テープキャリア10の放熱動作について説明する。図1に示す配線パターン2のインナーリード2B上にLCDディスプレイのドライバICとして図示しない半導体装置を実装した半導体装置用テープキャリア10は、LCDディスプレイの液晶パネルに組み込まれる。
(Heat dissipation operation of tape carrier for semiconductor devices)
Next, the heat dissipation operation of the semiconductor device tape carrier 10 will be described. A semiconductor device tape carrier 10 in which a semiconductor device (not shown) is mounted as an LCD display driver IC on the inner leads 2B of the wiring pattern 2 shown in FIG. 1 is incorporated in a liquid crystal panel of the LCD display.

LCDディスプレイの電源がオンにされると、上記半導体装置に通電され、その通電に伴って半導体装置の温度が上昇する。この半導体装置の熱は、配線パターン2からポリイミド樹脂フィルム1に伝達し、更にポリイミド樹脂フィルム1を通して配線パターン2の形成面と反対側の面全体に設けられる放熱用銅層5に伝達する。放熱用銅層5は、放熱板として機能することにより、半導体装置からの熱を放熱する。   When the power of the LCD display is turned on, the semiconductor device is energized, and the temperature of the semiconductor device rises with the energization. The heat of the semiconductor device is transmitted from the wiring pattern 2 to the polyimide resin film 1 and further transmitted through the polyimide resin film 1 to the heat dissipation copper layer 5 provided on the entire surface opposite to the surface on which the wiring pattern 2 is formed. The heat radiating copper layer 5 radiates heat from the semiconductor device by functioning as a heat radiating plate.

放熱用銅層5は、ポリイミド樹脂フィルム1と同じサイズで裏面全体に形成されているので、半導体装置のサイズに比べて十分に大きく、放熱用銅層5が12μm以下の厚みであっても、所望の放熱効果が得られる。   Since the heat dissipation copper layer 5 is formed on the entire back surface with the same size as the polyimide resin film 1, it is sufficiently large compared to the size of the semiconductor device, and even if the heat dissipation copper layer 5 has a thickness of 12 μm or less, A desired heat dissipation effect can be obtained.

(半導体装置用テープキャリアの製造方法)
図2は、本発明の第1の実施の形態に係る半導体装置用テープキャリアの製造方法を示すフローチャートである。
(Method for manufacturing tape carrier for semiconductor device)
FIG. 2 is a flowchart showing a method for manufacturing a tape carrier for a semiconductor device according to the first embodiment of the present invention.

図3A及び図3Bは、本発明の実施の形態に係る半導体装置用テープキャリアの製造工程を示す図である。なお、図3A及び図3Bは、図1のA−A部における部分断面を示している。   3A and 3B are diagrams showing a manufacturing process of the tape carrier for a semiconductor device according to the embodiment of the present invention. 3A and 3B show partial cross-sections along the AA portion in FIG.

以下に、図2、図3A及び図3Bを参照しつつ、本発明の実施の形態に係る半導体装置用テープキャリア10の製造方法について説明する。   Below, the manufacturing method of the tape carrier 10 for semiconductor devices which concerns on embodiment of this invention is demonstrated, referring FIG.2, FIG.3A and FIG.3B.

まず、図3A(a)に示すように、厚さが38μm以下のポリイミド樹脂フィルム1の両面に、スパッタリングによってCr(クロム)スパッタ層を形成する。このCrスパッタ層はポリイミド樹脂フィルム1の両面全体に設けられる。   First, as shown in FIG. 3A (a), a Cr (chrome) sputter layer is formed on both surfaces of a polyimide resin film 1 having a thickness of 38 μm or less by sputtering. This Cr sputter layer is provided on both sides of the polyimide resin film 1.

次に、Crスパッタ層を有するポリイミド樹脂フィルム1に対して銅めっきを施すことにより、ポリイミド樹脂フィルム1の両面全体に厚さ12μm以下の第1,第2の銅層22A,22Bを形成して両面銅層付き材料21を作製する(S101)。この両面銅層付き材料21を半導体装置用テープキャリア製造における出発材料とする。   Next, the first and second copper layers 22A and 22B having a thickness of 12 μm or less are formed on both surfaces of the polyimide resin film 1 by performing copper plating on the polyimide resin film 1 having the Cr sputter layer. The material 21 with a double-sided copper layer is produced (S101). This double-sided copper layered material 21 is used as a starting material in the production of a tape carrier for a semiconductor device.

なお、ポリイミド樹脂フィルム1上に予め厚さ12μm以下の第1,第2の銅層22A,22Bが形成された両面銅層付き材料を用意し、これを出発材料としても良い。   A double-sided copper layered material in which first and second copper layers 22A and 22B having a thickness of 12 μm or less are previously formed on the polyimide resin film 1 may be prepared and used as a starting material.

次に、図3A(b)に示すように、放熱用銅層5となる第2の銅層22B全体の表面にマスキングテープ23を貼着する(S102)。   Next, as shown in FIG. 3A (b), a masking tape 23 is attached to the entire surface of the second copper layer 22B to be the heat dissipation copper layer 5 (S102).

次に、図3A(c)に示すように、第1の銅層22Aの表面にレジスト24をコーティングする(S103)。次に、配線パターンの形状に応じたパターンを有する図示しないフォトマスクを介して配線パターン2を作製するための露光を行う(S104)。   Next, as shown in FIG. 3A (c), a resist 24 is coated on the surface of the first copper layer 22A (S103). Next, exposure for producing the wiring pattern 2 is performed through a photomask (not shown) having a pattern corresponding to the shape of the wiring pattern (S104).

次に、図3A(d)に示すように、現像を実施して露光部以外のレジスト24を除去する(S105)。   Next, as shown in FIG. 3A (d), development is performed to remove the resist 24 other than the exposed portion (S105).

次に、図3A(e)に示すように、配線パターン2に応じたレジスト24を有する第1の銅層22Aの現像面をエッチングし(S106)、配線パターン2に対応する部分の第1の銅層22Aを残留させる。   Next, as shown in FIG. 3A (e), the development surface of the first copper layer 22A having the resist 24 corresponding to the wiring pattern 2 is etched (S106), and the first portion of the portion corresponding to the wiring pattern 2 is etched. The copper layer 22A is left.

次に、図3A(f)に示すように、配線パターン2上のレジスト24を除去し(S107)、配線パターン2を露出させる。   Next, as shown in FIG. 3A (f), the resist 24 on the wiring pattern 2 is removed (S107), and the wiring pattern 2 is exposed.

次に、図3B(g)に示すように、図示しない半導体装置と液晶ガラスとの接続を容易かつ確実にするため、配線パターン2の露出面に、例えばSn(錫)めっきを設ける(S108)。   Next, as shown in FIG. 3B (g), for example, Sn (tin) plating is provided on the exposed surface of the wiring pattern 2 in order to easily and reliably connect a semiconductor device (not shown) and the liquid crystal glass (S108). .

次に、図3B(h)に示すように、放熱用銅層5となる第2の銅層22Bからマスキングテープ23を剥離する(S109)。   Next, as shown in FIG. 3B (h), the masking tape 23 is peeled from the second copper layer 22B to be the heat-dissipating copper layer 5 (S109).

次に、図3B(i)に示すように、配線パターン2及びポリイミド樹脂フィルム1の所定部分に、絶縁及び機械的強度の向上を目的とした耐熱性樹脂からなるソルダーレジスト4を印刷する(S110)。以上により、半導体装置用テープキャリア10が完成する。   Next, as shown in FIG. 3B (i), a solder resist 4 made of a heat-resistant resin for the purpose of improving insulation and mechanical strength is printed on predetermined portions of the wiring pattern 2 and the polyimide resin film 1 (S110). ). Thus, the semiconductor device tape carrier 10 is completed.

次に、図3B(i)の工程によって完成した半導体装置用テープキャリア10を点検(検査)し(S111)、問題が無ければ製品として出荷する(S112)。   Next, the semiconductor device tape carrier 10 completed by the process of FIG. 3B (i) is inspected (inspected) (S111), and if there is no problem, it is shipped as a product (S112).

(第1の形態の効果)
第1の形態によると、以下の効果が得られる。
(1)ポリイミド樹脂フィルム1の両面に第1,第2の銅層22A,22Bが形成された両面銅層付き材料21の第2の銅層22Bを放熱板として利用するので、半導体装置から発せられる熱の放熱性を高めることができる。
(Effect of the first embodiment)
According to the 1st form, the following effects are acquired.
(1) Since the second copper layer 22B of the double-sided copper layer-attached material 21 in which the first and second copper layers 22A and 22B are formed on both sides of the polyimide resin film 1 is used as a heat sink, emit from the semiconductor device. The heat dissipation of the generated heat can be enhanced.

(2)また、第1の形態の半導体装置用テープキャリア10は、下記の条件を設定することにより、放熱板の効果を更に高めることができる。
(a)第1の銅層22Aの厚みに比べて第2の銅層22Bの厚みを大きくする。
(b)放熱用銅層5となる第2の銅層22Bの面積をできるだけ広くする。
(c)ポリイミド樹脂フィルム1の厚みを小さくする。
特に、第2の銅層22Bの厚みについては、上記した12μm以外に、18μm、25μm、35μmの厚さで形成することで放熱性が向上することを確認しているが、半導体装置の最終製品の厚さを考慮すると、18μm、25μmが選択可能である。
(2) Moreover, the tape carrier 10 for semiconductor devices of the 1st form can further improve the effect of a heat sink by setting the following conditions.
(A) The thickness of the second copper layer 22B is made larger than the thickness of the first copper layer 22A.
(B) The area of the second copper layer 22B which becomes the heat-dissipating copper layer 5 is made as wide as possible.
(C) The thickness of the polyimide resin film 1 is reduced.
In particular, regarding the thickness of the second copper layer 22B, it has been confirmed that the heat dissipation is improved by forming the second copper layer 22B in thicknesses of 18 μm, 25 μm, and 35 μm in addition to the above-mentioned 12 μm. 18 μm and 25 μm can be selected.

(3)第1の形態では、半導体装置用テープキャリア10を製造するにあたって、被加工材として両面銅層付き材料21を用いるが、裏面にマスキングテープ23を貼り付けて第2の銅層22Bを保護することにより、既存の片面銅層COF用TABテープの製造工程を採用することができる。これにより、COF用TABテープ製造工程において、両面銅層付き材料21を用いながらも設備投資を要することなく、放熱板を付与された半導体装置用テープキャリアをより安価に実現することが可能になる。 (3) In the first embodiment, in manufacturing the tape carrier 10 for a semiconductor device, the double-sided copper layer-attached material 21 is used as a workpiece, but the masking tape 23 is pasted on the back surface to attach the second copper layer 22B. By protecting, the existing manufacturing process of the TAB tape for single-sided copper layer COF can be employed. Thereby, in the TAB tape manufacturing process for COF, the tape carrier for a semiconductor device provided with a heat sink can be realized at a lower cost without using capital investment while using the double-sided copper layered material 21. .

[第2の実施の形態]
図4は、本発明の第2の実施の形態に係る半導体装置用テープキャリアの部分断面図である。ここではインナーリード2Bの形成部分における横断方向に切断した断面を示している。第1の実施の形態と同様の構成および機能を有する部分については同一の引用数字を付している。
[Second Embodiment]
FIG. 4 is a partial cross-sectional view of a tape carrier for a semiconductor device according to the second embodiment of the present invention. Here, the cross section cut in the transverse direction in the formation part of the inner lead 2B is shown. Parts having the same configuration and function as those in the first embodiment are given the same reference numerals.

第2の実施の形態に係る半導体装置用テープキャリア10は、第1の実施の形態の図1(a)で説明したインナーリード2Bが熱伝導性を有する材料として銅で埋められたビア22Cを介して放熱用銅層5に接続されており、そのことによって熱伝達経路を形成したものである。なお、第2の実施の形態においても、放熱用銅層5はポリイミド樹脂フィルム1の片面全体に形成されている。   In the tape carrier 10 for a semiconductor device according to the second embodiment, the inner lead 2B described in FIG. 1A of the first embodiment has a via 22C filled with copper as a material having thermal conductivity. To the heat-dissipating copper layer 5, thereby forming a heat transfer path. In the second embodiment as well, the heat-dissipating copper layer 5 is formed on one side of the polyimide resin film 1.

ビア22Cは、銅めっきによって埋められており、そのことによって放熱用銅層5と配線パターン2との間に熱伝達経路を形成している。このビア22Cを形成するためのポリイミド樹脂フィルム1の孔あけは、例えば、パンチング加工によって行うことができる。なお、熱伝導性を有する材料については、上記した銅以外に、アルミニウムやタングステン等の他の金属材料、あるいはシリコーン等の金属以外の熱伝導性を有する材料であってもよい。   The via 22 </ b> C is filled with copper plating, thereby forming a heat transfer path between the heat dissipation copper layer 5 and the wiring pattern 2. The drilling of the polyimide resin film 1 for forming the via 22C can be performed, for example, by punching. In addition, about the material which has heat conductivity, other metal materials, such as aluminum and tungsten other than above-mentioned copper, or the material which has heat conductivity other than metals, such as silicone, may be sufficient.

このような半導体装置用テープキャリア10を製造するには、ビア22Cの位置に応じて予め微細孔がパンチング加工されたポリイミド樹脂フィルム1を用意し、このポリイミド樹脂フィルム1に対して銅めっきを施すことで、ポリイミド樹脂フィルム1の両面全体に図3Aで説明した厚さ12μm以下の第1の銅層22A,第2の銅層22Bを形成するとともに内壁が銅めっきされたビア22Cを形成する。その他の製造工程については、第1の実施の形態で説明した半導体装置用テープキャリア10の製造方法と同じである。   In order to manufacture such a tape carrier 10 for a semiconductor device, a polyimide resin film 1 in which fine holes are punched in advance according to the position of the via 22C is prepared, and copper plating is applied to the polyimide resin film 1 Thus, the first copper layer 22A and the second copper layer 22B having a thickness of 12 μm or less described with reference to FIG. 3A are formed on both surfaces of the polyimide resin film 1, and the vias 22C whose inner walls are plated with copper are formed. Other manufacturing steps are the same as the manufacturing method of the semiconductor device tape carrier 10 described in the first embodiment.

なお、上記したインナーリード2Bと放熱用銅層5とをビア22Cで接続するにあたって、半導体装置の端子間で電気的に短絡を生じないように配慮する必要がある。そのため、電気的な不具合を生じないインナーリード2Bのみにビア22Cを形成するか、あるいは、放熱用銅層5を正極側と負極側とで電気的に分離することが望ましい。   When connecting the inner lead 2B and the heat-dissipating copper layer 5 with the via 22C, it is necessary to take care not to cause an electrical short circuit between the terminals of the semiconductor device. Therefore, it is desirable to form the via 22C only in the inner lead 2B that does not cause an electrical failure, or to electrically separate the heat dissipation copper layer 5 on the positive electrode side and the negative electrode side.

(第2の形態の効果)
第2の実施の形態によれば、配線パターン2におけるインナーリード2Bの部分からビア22Cを介して放熱用銅層5への熱伝導が行えるため、放熱性をより高めることができる。
(Effect of the second embodiment)
According to the second embodiment, heat conduction from the portion of the inner lead 2B in the wiring pattern 2 to the heat radiating copper layer 5 through the via 22C can be performed, so that heat dissipation can be further improved.

なお、ポリイミド樹脂フィルム1の孔あけは、上記したパンチング加工に限定されず、エッチングやレーザ加工等による他の方法で行うことも可能である。   The drilling of the polyimide resin film 1 is not limited to the punching process described above, and can be performed by other methods such as etching or laser processing.

[他の実施の形態]
なお、本発明は、上記した各実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々な変形が可能である。
[Other embodiments]
The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from or changing the technical idea of the present invention.

例えば、放熱用銅層5は、ポリイミド樹脂フィルム1の裏面の全面に設けるものとしたが、補強枠3の部分に設けない構成にすることもできる。具体的には、送り孔1Aを設ける部分の放熱用銅層5が、送り孔1Aのサイズより大なる開口サイズで除去されており、その結果として送り孔1Aの周囲にポリイミド樹脂フィルム1が露出している状態であってもよい。このような構成とすることで、送り孔1Aの内部にバリや金属屑が生じにくくなり、送り孔1Aの形状不良が生じることを防げる。   For example, although the heat-dissipating copper layer 5 is provided on the entire back surface of the polyimide resin film 1, it may be configured not to be provided on the reinforcing frame 3. Specifically, the heat-dissipating copper layer 5 where the feed hole 1A is provided is removed with an opening size larger than the size of the feed hole 1A, and as a result, the polyimide resin film 1 is exposed around the feed hole 1A. You may be in the state. By setting it as such a structure, it becomes difficult to produce a burr | flash and a metal scrap inside the feed hole 1A, and it can prevent that the shape defect of 1A of feed holes arises.

また、放熱用銅層5は、表面の耐酸化性を高めるためにSn等のめっきを設けても良く、放熱性を向上させるために銅無垢のままにしてもよい。また、放熱性に優れる銅に代えて、他の放熱性に優れる金属材料を用いて放熱用層を形成しても良い。   Further, the heat-dissipating copper layer 5 may be provided with a plating of Sn or the like in order to improve the oxidation resistance of the surface, or may be made of pure copper in order to improve the heat dissipation. Further, instead of copper having excellent heat dissipation, the heat dissipation layer may be formed using another metal material having excellent heat dissipation.

また、上記した各実施の形態においては、第1の銅層22Aを配線パターン2とし、第2の銅層22Bを放熱用銅層5としたが、逆に、第2の銅層22Bをとし、第1の銅層22Aを放熱用銅層5としてもよい。   In each of the above-described embodiments, the first copper layer 22A is the wiring pattern 2 and the second copper layer 22B is the heat dissipation copper layer 5, but conversely, the second copper layer 22B is used. The first copper layer 22 </ b> A may be used as the heat dissipation copper layer 5.

図1は、本発明の第1の実施の形態に係る半導体装置用テープキャリアを示し、(a)は配線パターン形成面を示す斜視図、(b)は配線パターン形成面と反対側の放熱面を示す斜視図である。1A and 1B show a tape carrier for a semiconductor device according to a first embodiment of the present invention, where FIG. 1A is a perspective view showing a wiring pattern forming surface, and FIG. 1B is a heat dissipation surface opposite to the wiring pattern forming surface. FIG. 図2は、本発明の第1の実施の形態に係る半導体装置用テープキャリアの製造方法を示すフローチャートである。FIG. 2 is a flowchart showing a method for manufacturing a tape carrier for a semiconductor device according to the first embodiment of the present invention. 図3Aは、本発明の第1の実施の形態に係る半導体装置用テープキャリアの製造工程を示す図である。FIG. 3A is a diagram showing a manufacturing process of the tape carrier for a semiconductor device according to the first embodiment of the present invention. 図3Bは、本発明の第1の実施の形態に係る半導体装置用テープキャリアの製造工程を示す図である。FIG. 3B is a diagram showing a manufacturing process of the tape carrier for a semiconductor device according to the first embodiment of the present invention. 図4は、本発明の第2の実施の形態に係る半導体装置用テープキャリアの部分断面図である。FIG. 4 is a partial cross-sectional view of a tape carrier for a semiconductor device according to the second embodiment of the present invention.

符号の説明Explanation of symbols

1…ポリイミド樹脂フィルム、1A…送り孔、2…配線パターン、2A…アウターリード、2B…インナーリード、3…補強枠、4…ソルダーレジスト、5…放熱用銅層、10…半導体装置用テープキャリア、21…両面銅層付き材料、22A…第1の銅層、22B…第2の銅層、22C…ビア、23…マスキングテープ、24…レジスト DESCRIPTION OF SYMBOLS 1 ... Polyimide resin film, 1A ... Feed hole, 2 ... Wiring pattern, 2A ... Outer lead, 2B ... Inner lead, 3 ... Reinforcement frame, 4 ... Solder resist, 5 ... Copper layer for heat dissipation, 10 ... Tape carrier for semiconductor devices 21 ... Material with double-sided copper layer, 22A ... First copper layer, 22B ... Second copper layer, 22C ... Via, 23 ... Masking tape, 24 ... Resist

Claims (8)

絶縁フィルムと、
前記絶縁フィルムの第1の面に設けられて所定位置に半導体装置が実装される銅配線パターンと、
前記絶縁フィルムの第2の面全体に前記絶縁フィルムと同等のサイズで設けられる放熱用金属層とを有することを特徴とする半導体装置用テープキャリア。
An insulating film;
A copper wiring pattern provided on the first surface of the insulating film and mounted with a semiconductor device at a predetermined position;
A tape carrier for a semiconductor device, comprising: a heat radiating metal layer provided on the entire second surface of the insulating film in the same size as the insulating film.
前記放熱用金属層は、前記絶縁フィルムに設けられた開口に設けられる熱伝導性の材料によって前記第1の面に形成される前記銅配線パターンに接続されている銅層であることを特徴とする請求項1に記載の半導体装置用テープキャリア。   The heat dissipation metal layer is a copper layer connected to the copper wiring pattern formed on the first surface by a thermally conductive material provided in an opening provided in the insulating film. The tape carrier for a semiconductor device according to claim 1. 前記放熱用金属層は、厚みが12μm以下の銅層であることを特徴とする請求項1に記載の半導体装置用テープキャリア。   The tape carrier for a semiconductor device according to claim 1, wherein the metal layer for heat dissipation is a copper layer having a thickness of 12 μm or less. 前記放熱用金属層は、無垢の状態の銅層であることを特徴とする請求項1に記載の半導体装置用テープキャリア。   The tape carrier for a semiconductor device according to claim 1, wherein the metal layer for heat dissipation is a solid copper layer. 前記放熱用金属層は、表面に錫めっきが設けられた銅層であることを特徴とする請求項1に記載の半導体装置用テープキャリア。   2. The tape carrier for a semiconductor device according to claim 1, wherein the metal layer for heat dissipation is a copper layer having a tin plating on the surface. 第1の面に第1の銅層を有し、第2の面に第2の銅層を有する絶縁フィルムからなるテープ材料を準備する第1の工程と、
前記テープ材料の前記第2の銅層にマスキングを施す第2の工程と、
前記第1の銅層にフォトレジスト・エッチングプロセスに基づいて配線パターンを形成する第3の工程と、
前記配線パターンにめっきを施す第4の工程と、
前記第2の銅層から前記マスキングを除去する第5の工程とを備えることを特徴とする半導体装置用テープキャリアの製造方法。
A first step of preparing a tape material comprising an insulating film having a first copper layer on a first surface and a second copper layer on a second surface;
A second step of masking the second copper layer of the tape material;
A third step of forming a wiring pattern on the first copper layer based on a photoresist etching process;
A fourth step of plating the wiring pattern;
And a fifth step of removing the masking from the second copper layer. A method of manufacturing a tape carrier for a semiconductor device.
前記第1の工程は、前記第2の面全体に前記第2の銅層が設けられた前記テープ材料を準備することを特徴とする請求項6に記載の半導体装置用テープキャリアの製造方法。   7. The method of manufacturing a tape carrier for a semiconductor device according to claim 6, wherein in the first step, the tape material in which the second copper layer is provided on the entire second surface is prepared. 前記第1の工程は、前記第1の銅層と前記第1の銅層より厚さの大なる第2の銅層とを有する前記テープ材料を準備することを特徴とする請求項6に記載の半導体装置用テープキャリアの製造方法。   The said 1st process prepares the said tape material which has the said 1st copper layer and the 2nd copper layer whose thickness is larger than the said 1st copper layer, It is characterized by the above-mentioned. Of manufacturing a semiconductor device tape carrier.
JP2007153838A 2007-06-11 2007-06-11 Tape carrier for semiconductor device and method of manufacturing same Pending JP2008306102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007153838A JP2008306102A (en) 2007-06-11 2007-06-11 Tape carrier for semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007153838A JP2008306102A (en) 2007-06-11 2007-06-11 Tape carrier for semiconductor device and method of manufacturing same

Publications (1)

Publication Number Publication Date
JP2008306102A true JP2008306102A (en) 2008-12-18

Family

ID=40234521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007153838A Pending JP2008306102A (en) 2007-06-11 2007-06-11 Tape carrier for semiconductor device and method of manufacturing same

Country Status (1)

Country Link
JP (1) JP2008306102A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882586A (en) * 2010-07-21 2010-11-10 中山汉仁智能卡有限公司 Attaching method for integrated circuit chips
JP2010267754A (en) * 2009-05-14 2010-11-25 Hitachi Cable Ltd Tape carrier for semiconductor apparatus, and method of manufacturing the same
TWI412818B (en) * 2009-09-15 2013-10-21 Chunghwa Picture Tubes Ltd Wiring structure for liquid crystal display panel
JP2017034286A (en) * 2016-11-02 2017-02-09 株式会社東芝 Semiconductor device manufacturing method and semiconductor manufacturing apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848954A (en) * 1981-09-18 1983-03-23 Sumitomo Electric Ind Ltd Substrate for tape carrier type integrated circuit
JPH0548346U (en) * 1991-11-30 1993-06-25 日本電気株式会社 Heat dissipation structure of tape carrier package
JP2000244077A (en) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd Resin-molded substrate and resin-molded substrate with built-in electronic part
JP2003068804A (en) * 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd Substrate for mounting electronic part
JP2003282778A (en) * 2002-03-26 2003-10-03 Fujikura Ltd Semiconductor device and printed wiring board
JP2004079855A (en) * 2002-08-20 2004-03-11 Sumitomo Electric Printed Circuit Inc Printed circuit board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848954A (en) * 1981-09-18 1983-03-23 Sumitomo Electric Ind Ltd Substrate for tape carrier type integrated circuit
JPH0548346U (en) * 1991-11-30 1993-06-25 日本電気株式会社 Heat dissipation structure of tape carrier package
JP2000244077A (en) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd Resin-molded substrate and resin-molded substrate with built-in electronic part
JP2003068804A (en) * 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd Substrate for mounting electronic part
JP2003282778A (en) * 2002-03-26 2003-10-03 Fujikura Ltd Semiconductor device and printed wiring board
JP2004079855A (en) * 2002-08-20 2004-03-11 Sumitomo Electric Printed Circuit Inc Printed circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267754A (en) * 2009-05-14 2010-11-25 Hitachi Cable Ltd Tape carrier for semiconductor apparatus, and method of manufacturing the same
TWI412818B (en) * 2009-09-15 2013-10-21 Chunghwa Picture Tubes Ltd Wiring structure for liquid crystal display panel
CN101882586A (en) * 2010-07-21 2010-11-10 中山汉仁智能卡有限公司 Attaching method for integrated circuit chips
JP2017034286A (en) * 2016-11-02 2017-02-09 株式会社東芝 Semiconductor device manufacturing method and semiconductor manufacturing apparatus

Similar Documents

Publication Publication Date Title
JP4634230B2 (en) Circuit boards, electronic components and electrical junction boxes
JP2010021400A (en) Printed circuit board with excellent heat dissipation property
JP2002026515A (en) Printed wiring board and its manufacturing method
JP4365061B2 (en) Circuit forming substrate manufacturing method and circuit forming substrate
JP2006179606A (en) Wiring circuit board
JP2006228807A (en) Thermoelectric module and its manufacturing method
JP2010010298A (en) Flexible printed wiring base material and semiconductor apparatus
JP2005109101A (en) Electromagnetic shield type flexible circuit board
US20110139498A1 (en) Printed wiring board and method for manufacturing the same
JP2008306102A (en) Tape carrier for semiconductor device and method of manufacturing same
JP2007173727A (en) Method of manufacturing wiring board
KR101119259B1 (en) Hybrid heat-radiating substrate and manufacturing method thereof
JP2002118204A (en) Semiconductor device, substrate for mounting semiconductor and method for manufacturing the same
JP2009246100A (en) Electronic component, and electronic component module
JP2006253247A (en) Flexible printed wiring board and its manufacturing method
JP2009267109A (en) Flexible wiring board, flexible semiconductor device and liquid crystal display apparatus
JP2007317981A (en) Flexible printed wiring board, and backlighting device of liquid crystal module
JP2010212320A (en) Flexible printed wiring board
JP2006100300A (en) Printed wiring board and manufacturing method therefor
JP2005197648A (en) Method for manufacturing a circuit board wired by electroplating
JP2008263026A (en) Cof wiring substrate and its manufacturing method
JPH11307888A (en) Manufacture of heatradiation layer buried circuit board
JP2015012078A (en) Method for manufacturing flexible printed wiring board and flexible printed wiring board
JP4973513B2 (en) Tape carrier for semiconductor device, method for manufacturing tape carrier for semiconductor device, and semiconductor device
JP2007324232A (en) Bga-type multilayer wiring board and bga-type semiconductor package

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090710

A131 Notification of reasons for refusal

Effective date: 20090714

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

A131 Notification of reasons for refusal

Effective date: 20091006

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20091016

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20100629

Free format text: JAPANESE INTERMEDIATE CODE: A02