JP2008306043A - Formation method for wiring film, transistor, and electronic apparatus - Google Patents
Formation method for wiring film, transistor, and electronic apparatus Download PDFInfo
- Publication number
- JP2008306043A JP2008306043A JP2007152699A JP2007152699A JP2008306043A JP 2008306043 A JP2008306043 A JP 2008306043A JP 2007152699 A JP2007152699 A JP 2007152699A JP 2007152699 A JP2007152699 A JP 2007152699A JP 2008306043 A JP2008306043 A JP 2008306043A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- aluminum
- copper
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は配線膜の分野に関し、特にトランジスタ用の配線膜と、その配線膜を成膜する成膜方法に関する。 The present invention relates to the field of wiring films, and more particularly to a wiring film for transistors and a film forming method for forming the wiring film.
従来、電子部品用の金属配線膜には、ＡｌやＣｕなどの低抵抗材料やＭｏ，Ｃｒ等が使用されている。たとえばＴＦＴ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）液晶ディスプレイではパネルの大型化とともに、配線電極の低抵抗化の要求が大きくなってきており、低抵抗配線としてＡｌやＣｕを用いる必要性が高まっている。 Conventionally, low resistance materials such as Al and Cu, Mo, Cr, and the like are used for metal wiring films for electronic components. For example, in TFT (Thin Film Transistor) liquid crystal displays, the demand for lower resistance of wiring electrodes is increasing along with the enlargement of the panel, and the need to use Al or Cu as the low resistance wiring is increasing.
ＴＦＴで用いられているＡｌ配線では後工程でのヒロック発生や、ソースドレイン電極として用いた場合の下地Ｓｉ層との拡散の問題、ＩＴＯからなる透明電極とのコンタクト抵抗の劣化などの問題があり、それらを回避するため、Ｍｏ、Ｃｒ、Ｔｉ及びそれらを主成分とする合金膜を前後に積層するバリア層が必要となる。 Al wiring used in TFTs has problems such as generation of hillocks in the subsequent process, diffusion problems with the underlying Si layer when used as source / drain electrodes, and deterioration of contact resistance with transparent electrodes made of ITO. In order to avoid them, a barrier layer in which Mo, Cr, Ti and an alloy film containing them as a main component are laminated on the front and rear sides is necessary.
Ｍｏに関しては、近年市場需要が伸びており価格高騰が続いている。そのため、Ｍｏに代わる低コスト材料が求められている。Ｃｒに関しては，塩化や硫化により有害性の高い物質が生成される（六価クロム化合物等）ため、電子部品においてＣｒフリーの材料が求められている。
Ｔｉに関しては、弱酸でのウェットエッチングが困難である問題がある。半導体のＣｕメッキの下地Ｃｕシード層にはＴｉＮやＴａＮ等のバリア層を用いているがドライエッチングが主流である。
As for Mo, the market demand has been increasing in recent years and the price has been rising. Therefore, there is a demand for a low-cost material that can replace Mo. Regarding Cr, a highly harmful substance is generated by chlorination or sulfuration (such as a hexavalent chromium compound), so a Cr-free material is required for electronic parts.
Regarding Ti, there is a problem that wet etching with a weak acid is difficult. A barrier layer such as TiN or TaN is used for the underlying Cu seed layer of the Cu plating of the semiconductor, but dry etching is mainly used.
ＴＦＴにおけるゲート電極では、後工程でＳｉＮｘ、ａ−Ｓｉ等を積層させるため、金属配線膜はテーパ角のある形状が必要となる。ドライエッチングではテーパ角制御が不可能なため、ウェットエッチングが要求される。これよりバリア層には、低コスト、無害物質、弱酸でウェットエッチング可能である材料が求められている。
本発明は上記課題を解決するために成されたものであり、その目的は、ヒロック発生や、下地Ｓｉ層との拡散の問題、透明電極とのコンタクト抵抗の劣化等、Ａｌ配線を用いた場合の問題を、低コストで、環境にも影響を与えずに回避し、しかも、Ａｌ配線をウェットエッチング可能な技術を提供するものである。 The present invention has been made to solve the above-mentioned problems. The purpose of the present invention is to use Al wiring such as generation of hillocks, diffusion problems with the underlying Si layer, deterioration of contact resistance with the transparent electrode, etc. The present invention provides a technique capable of avoiding the above problem at a low cost without affecting the environment and capable of performing wet etching on an Al wiring.
本発明は、真空雰囲気中でアルミニウムを主成分とするアルミニウム膜を、成膜対象物の表面上に形成した後、前記成膜対象物が置かれた真空雰囲気に、化学構造中に酸素又は窒素のいずれか一方又は両方を含む添加ガスを導入し、前記添加ガスを含む前記真空雰囲気中で、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類以上の添加元素が含有されたスパッタリングターゲットをスパッタリングし、前記アルミニウム膜の表面にバリア膜を形成した後、前記アルミニウム膜と前記バリア膜をエッチングして配線膜を形成する配線膜の形成方法である。
本発明は、成膜対象物が置かれた真空雰囲気に、化学構造中に酸素又は窒素のいずれか一方又は両方を含む添加ガスを導入し、前記添加ガスを含む前記真空雰囲気中で、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類以上の添加元素が含有されたスパッタリングターゲットをスパッタリングし、シリコン又は二酸化ケイ素が露出する前記成膜対象物の表面に、密着膜を密着形成し、前記真空雰囲気中で、前記密着膜の表面に、アルミニウムを主成分とするアルミニウム膜を形成した後、前記アルミニウム膜と前記密着膜をエッチングして配線膜を形成する配線膜の形成方法である。
本発明は配線膜の形成方法であって、前記添加ガスとして酸素ガスを用い、前記真空雰囲気の全圧に対する前記酸素ガス分圧の割合が、０．１％以上２０．０％以下になるように前記酸素ガスを導入して、Ｚｒが０．１原子％以上２０．０原子％以上含有された前記スパッタリングターゲットをスパッタリングする配線膜の形成方法である。
本発明は、ゲート電極と、それぞれ半導体からなるドレイン半導体層及びソース半導体層とを有し、前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、前記ドレイン半導体層と前記ソース半導体層のいずれか一方又は両方には、アルミニウムを主成分とするアルミニウム膜が接続され、前記アルミニウム膜の表面上には、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類の添加元素と、酸素又は窒素のいずれか一方又は両方が含有されたバリア膜が配置されたトランジスタである。
本発明は、ゲート電極と、それぞれ半導体からなるドレイン半導体層及びソース半導体層とを有し、前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、前記ドレイン半導体層と前記ソース半導体層のいずれか一方又は両方の表面には、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類の添加元素と、酸素又は窒素のいずれか一方又は両方が含有された密着膜が配置され、前記密着膜の表面にはアルミニウムを主成分とするアルミニウム膜が配置されたトランジスタである。
本発明は、ゲート電極と、半導体からなるドレイン半導体層と、半導体からなるソース半導体層とを有し、前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成されたトランジスタであって、前記ゲート電極は、アルミニウムを主成分とするアルミニウム膜と、前記アルミニウム膜の表面に配置され、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類の添加元素と、酸素又は窒素のいずれか一方又は両方が含有されたバリア膜とを有するトランジスタである。
本発明は、ガラス基板に接触するゲート電極と、半導体からなるドレイン半導体層と、半導体からなるソース半導体層とを有し、前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成されたトランジスタであって、前記ゲート電極は、前記ガラス基板と接触する密着膜と、アルミニウムを主成分とし、前記密着膜の表面に配置されたアルミニウム膜とを有し、前記密着膜は、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類の添加元素と、酸素又は窒素のいずれか一方又は両方が含有されたトランジスタである。
本発明は、前記トランジスタを有する電子装置である。
本発明は、ガラス基板と、前記ガラス基板上に配置された透明な画素電極と、前記画素電極上に配置された液晶と、前記液晶上に配置された透明な共通電極と、前記ガラス基板に密着された蓄積電極を有し、前記画素電極と前記蓄積電極との間に形成される液晶容量に、前記蓄積電極を片側の電極とする蓄積容量が接続され、前記液晶容量の充放電で前記液晶の配向が制御される電子装置であって、前記蓄積電極は、前記ガラス基板上に配置されたアルミニウム膜と、前記アルミニウム膜の表面に配置されたバリア膜とを有し、前記アルミニウム膜はアルミニウムを主成分とし、前記バリア膜は、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類の添加元素と、酸素又は窒素のいずれか一方又は両方が含有された電子装置である。
本発明は、ガラス基板と、前記ガラス基板上に配置された透明な画素電極と、前記画素電極上に配置された液晶と、前記液晶上に配置された透明な共通電極と、前記ガラス基板に密着された蓄積電極を有し、前記画素電極と前記蓄積電極との間に形成される液晶容量に、前記蓄積電極を片側の電極とする蓄積容量が接続され、前記液晶容量の充放電で前記液晶の配向が制御される電子装置であって、前記蓄積電極は、前記ガラス基板に密着する密着膜と、前記密着膜の表面に配置されたアルミニウム膜とを有し、前記アルミニウム膜はアルミニウムを主成分とし、前記密着膜は、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類の添加元素と、酸素又は窒素のいずれか一方又は両方が含有された電子装置である。
In the present invention, an aluminum film mainly composed of aluminum in a vacuum atmosphere is formed on the surface of a film formation target, and then oxygen or nitrogen is contained in the chemical structure in the vacuum atmosphere where the film formation target is placed. An additive gas containing any one or both of them is introduced, and in the vacuum atmosphere containing the additive gas, copper or copper as a main component, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Ru, Os, Co, Ni, Bi, Ag, Zn, Sn, B, C, and Al Sputtering a sputtering target containing at least one additive element selected from the group of additive elements consisting of Si, La, Ce, Pr, Nd, and Mg, and the surface of the aluminum film After forming a barrier film on the aluminum The beam layer and the barrier film is a method of forming a wiring film is etched to form the wiring layer.
The present invention introduces an additive gas containing one or both of oxygen and nitrogen into a chemical structure into a vacuum atmosphere in which a film formation target is placed, and in the vacuum atmosphere containing the additive gas, copper, Alternatively, the main component is copper, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Ru, Os, Co, Selected from an additive element group consisting of Ni, Bi, Ag, Zn, Sn, B, C, Al, Si, La, Ce, Pr, Nd, and Mg Sputtering a sputtering target containing any one or more additive elements, forming an adhesion film on the surface of the film formation target from which silicon or silicon dioxide is exposed, and in the vacuum atmosphere, the adhesion film On the surface of aluminum After forming the film, a method of forming a wiring film forming the wiring film by etching the adhesion film and the aluminum film.
The present invention is a method for forming a wiring film, wherein oxygen gas is used as the additive gas, and the ratio of the oxygen gas partial pressure to the total pressure in the vacuum atmosphere is 0.1% or more and 20.0% or less. The wiring film is formed by sputtering the sputtering target in which the oxygen gas is introduced and Zr is contained in an amount of 0.1 atomic% or more and 20.0 atomic% or more.
The present invention includes a gate electrode and a drain semiconductor layer and a source semiconductor layer each made of a semiconductor, and the drain semiconductor layer and the source semiconductor layer are blocked or conducted by a voltage applied to the gate electrode. An aluminum film mainly composed of aluminum is connected to one or both of the drain semiconductor layer and the source semiconductor layer, and copper or copper is formed on the surface of the aluminum film. Is the main component, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Ru, Os, Co, Ni, Any one selected from the group of additive elements consisting of Bi, Ag, Zn, Sn, B, C, Al, Si, La, Ce, Pr, Nd, and Mg Various additive elements and oxygen or Either or barrier layer both are contained in the nitrogen is arranged transistors.
The present invention includes a gate electrode and a drain semiconductor layer and a source semiconductor layer each made of a semiconductor, and the drain semiconductor layer and the source semiconductor layer are blocked or conducted by a voltage applied to the gate electrode. The surface of one or both of the drain semiconductor layer and the source semiconductor layer is composed of copper or copper as a main component, Ti, Zr, Hf, V, and Nb. , Ta, Cr, Mo, W, Mn, Fe, Ru, Os, Co, Ni, Bi, Ag, Zn, Sn, B, C, and Al , Si, La, Ce, Pr, Nd, and any one kind of additive element selected from the additive element group consisting of Mg and either or both of oxygen and nitrogen were contained An adhesion film is disposed on the surface of the adhesion film Aluminum film mainly is arranged transistor aluminum.
The present invention has a gate electrode, a drain semiconductor layer made of a semiconductor, and a source semiconductor layer made of a semiconductor, and the voltage applied to the gate electrode interrupts the drain semiconductor layer and the source semiconductor layer. Or a transistor configured to be conductive, wherein the gate electrode is disposed on a surface of the aluminum film containing aluminum as a main component and the aluminum film, copper or copper as a main component, and Ti , Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Ru, Os, Co, Ni, Bi, Ag, Zn And any one element selected from the group of additive elements consisting of Sn, B, C, Al, Si, La, Ce, Pr, Nd, and Mg, and oxygen Or one or both of nitrogen There is a transistor having a barrier film that is contained.
The present invention has a gate electrode in contact with a glass substrate, a drain semiconductor layer made of a semiconductor, and a source semiconductor layer made of a semiconductor, and the drain semiconductor layer and the source semiconductor layer are applied with a voltage applied to the gate electrode. The gate electrode is composed of an adhesion film that is in contact with the glass substrate, and aluminum that is mainly composed of aluminum and disposed on the surface of the adhesion film. The adhesion film is made of copper or copper as a main component, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, and the like. Fe, Ru, Os, Co, Ni, Bi, Ag, Zn, Sn, B, C, Al, Si, La, Ce, Pr, Nd And selected from the group of additive elements consisting of Mg And one kind of additive elements, either or both of the oxygen or nitrogen is the transistors contained.
The present invention is an electronic device having the transistor.
The present invention provides a glass substrate, a transparent pixel electrode disposed on the glass substrate, a liquid crystal disposed on the pixel electrode, a transparent common electrode disposed on the liquid crystal, and the glass substrate. A storage capacitor having a storage electrode in close contact with each other and connected to a liquid crystal capacitor formed between the pixel electrode and the storage electrode, the storage electrode having the storage electrode on one side is connected. An electronic device in which the orientation of liquid crystal is controlled, wherein the storage electrode includes an aluminum film disposed on the glass substrate and a barrier film disposed on a surface of the aluminum film, Aluminum as a main component, and the barrier film is copper or copper as a main component, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn Fe, Ru, Os, From the additive element group consisting of o, Ni, Bi, Ag, Zn, Sn, B, C, Al, Si, La, Ce, Pr, Nd, and Mg This is an electronic device containing any one selected additive element and either or both of oxygen and nitrogen.
The present invention provides a glass substrate, a transparent pixel electrode disposed on the glass substrate, a liquid crystal disposed on the pixel electrode, a transparent common electrode disposed on the liquid crystal, and the glass substrate. A storage capacitor having a storage electrode in close contact with each other and connected to a liquid crystal capacitor formed between the pixel electrode and the storage electrode, the storage electrode having the storage electrode on one side is connected. An electronic device in which the orientation of liquid crystal is controlled, wherein the storage electrode has an adhesion film that is in close contact with the glass substrate, and an aluminum film that is disposed on a surface of the adhesion film, and the aluminum film is made of aluminum. The adhesive film is mainly composed of copper or copper, and Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe Ru, Os, Co, Ni, Any one selected from an additive element group consisting of i, Ag, Zn, Sn, B, C, Al, Si, La, Ce, Pr, Nd, and Mg It is an electronic device containing various kinds of additive elements and either or both of oxygen and nitrogen.
本発明はスパッタリングターゲットとして、銅からなる純銅ターゲット、又は銅を主成分とし、上記添加元素が添加された銅ターゲットを用いる。本発明で、主成分とは、銅を５０質量％以上含有することである。
純銅ターゲットには銅以外の元素が不純物元素として混入することがある。また、銅ターゲットには、添加元素以外の元素が不純物元素として混入することがある。
純銅ターゲットと、銅ターゲットのいずれの場合も、不純物元素の含有量は０．１原子％未満、通常は１０-4原子％未満である。
In the present invention, a pure copper target made of copper or a copper target containing copper as a main component and added with the above additive elements is used as a sputtering target. In this invention, a main component is containing 50 mass% or more of copper.
Elements other than copper may be mixed in the pure copper target as impurity elements. In addition, an element other than the additive element may be mixed as an impurity element in the copper target.
In both cases of the pure copper target and the copper target, the content of the impurity element is less than 0.1 atomic%, usually less than 10 −4 atomic%.
従って、純銅ターゲットをスパッタリングして成膜される配線膜は、Ｃｕと酸素又は／及び窒素以外の不純物元素の含有量が、０．１原子％未満、通常は１０-4原子％未満となり、銅ターゲットをスパッタリングして成膜される配線膜は、Ｃｕと、酸素又は／及び窒素と、添加元素以外の不純物元素の含有量が０．１原子％未満、通常は１０-4原子％未満となる。 Therefore, the wiring film formed by sputtering a pure copper target has a content of impurity elements other than Cu and oxygen or / and nitrogen of less than 0.1 atomic%, usually less than 10 −4 atomic%, In the wiring film formed by sputtering the target, the content of Cu, oxygen or / and nitrogen, and impurity elements other than additive elements is less than 0.1 atomic%, usually less than 10 −4 atomic%. .
本発明により成膜された配線膜は、シリコンやガラスに対する密着性が高く、シリコンへの銅拡散が起こらない上、低抵抗である。バリア膜と、アルミニウム膜と、密着膜のパターニングは、同一のエッチャントで一度に行えるので、製造工程が簡易である。弱酸でウエットエッチング可能なので、配線膜にテーパ角形状を持たせることが可能である。バリア膜と密着膜は銅を主成分とするので、低コストである。 The wiring film formed according to the present invention has high adhesion to silicon and glass, does not cause copper diffusion to silicon, and has low resistance. Since the barrier film, the aluminum film, and the adhesion film can be patterned at the same time using the same etchant, the manufacturing process is simple. Since wet etching is possible with a weak acid, it is possible to give the wiring film a taper angle shape. Since the barrier film and the adhesion film are mainly composed of copper, the cost is low.
本発明の密着膜とバリア膜を形成するスパッタリング装置は、同じ構造の装置であり、同じ部材には同じ符号を付して説明する。 The sputtering apparatus for forming the adhesion film and the barrier film of the present invention is an apparatus having the same structure, and the same members will be described with the same reference numerals.
図１を参照し、密着膜用のスパッタリング装置１と、バリア膜用のスパッタリング装置２は、真空槽１３を有している。
ここでは、真空槽１３内には、銅を主成分とし、添加元素が含有された銅ターゲット１１が配置されているが、該銅ターゲット１１と、純銅ターゲットのいずれか一方又は両方を配置してもよい。
添加元素は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｆｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｎｉ、Ｂｉ、Ａｇ、Ｚｎ、Ｓｎ、Ｂ、Ｃ、Ａｌ、Ｓｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｍｇの添加元素群中の一又は二以上の添加元素である。
Referring to FIG. 1, a sputtering apparatus 1 for an adhesion film and a sputtering apparatus 2 for a barrier film have a vacuum chamber 13.
Here, in the vacuum chamber 13, the copper target 11 containing copper as a main component and containing an additive element is disposed. However, either or both of the copper target 11 and the pure copper target are disposed. Also good.
The additive elements are Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Ru, Os, Co, Ni, Bi, Ag, Zn, Sn, B, C, Al, Si, One or more additive elements in the additive element group of La, Ce, Pr, Nd, and Mg.
真空槽１３には、真空排気系９とガス導入系８が接続されており、真空排気系９によって真空槽１３内を真空排気し、真空雰囲気にした状態で成膜対象物２１を搬入し、真空槽１３内に配置された基板ホルダ７に保持させる。
ガス導入系８には、スパッタリングガス源と酸素ガス源が接続されており、真空槽１３内に、スパッタリングガスと酸素ガスを流量制御しながら導入できるように構成されている。
An evacuation system 9 and a gas introduction system 8 are connected to the vacuum chamber 13. The vacuum chamber 13 is evacuated by the vacuum evacuation system 9, and the film formation target 21 is carried in a vacuum atmosphere. The substrate holder 7 disposed in the vacuum chamber 13 is held.
A sputtering gas source and an oxygen gas source are connected to the gas introduction system 8 so that the sputtering gas and the oxygen gas can be introduced into the vacuum chamber 13 while controlling the flow rate.
銅ターゲット１１にはスパッタ電源５が接続されており、真空槽１３内を真空排気した後、ガス導入系８からスパッタリングガス、又はスパッタリングガスと酸素ガスを導入し、スパッタ電源５によって銅ターゲット１１に電圧を印加すると、銅ターゲット１１表面近傍に導入したガスのプラズマが形成される。
プラズマによって銅ターゲット１１がスパッタリングされると、銅ターゲット１１を構成する物質の粒子が成膜対象物２１方向に放出され、成膜対象物２１の表面に到達すると、成膜対象物２１の表面に薄膜が形成される。
A sputtering power source 5 is connected to the copper target 11. After the vacuum chamber 13 is evacuated, sputtering gas or sputtering gas and oxygen gas are introduced from the gas introduction system 8. When a voltage is applied, plasma of the gas introduced near the surface of the copper target 11 is formed.
When the copper target 11 is sputtered by the plasma, the particles of the material constituting the copper target 11 are emitted toward the film formation target 21 and reach the surface of the film formation target 21. A thin film is formed.
このスパッタリング装置１、２を用い、密着膜と、Ａｌ膜と、バリア膜が積層された本発明の液晶表示装置を製造する工程を説明する。
先ず、密着膜用のスパッタリング装置１の真空槽１３内部を真空雰囲気にし、成膜対象物２１を搬入し、スパッタリングガスと酸素ガスを導入しながら、銅ターゲット１１をスパッタすると、成膜対象物２１表面に、銅を主成分とし、酸素及び添加元素が含有された金属膜から成る密着膜２２が形成される（図２（ａ））。
A process of manufacturing the liquid crystal display device of the present invention in which an adhesion film, an Al film, and a barrier film are laminated using the sputtering apparatuses 1 and 2 will be described.
First, when the inside of the vacuum chamber 13 of the sputtering apparatus 1 for adhesion film is made into a vacuum atmosphere, the film formation target 21 is carried in, and the copper target 11 is sputtered while introducing the sputtering gas and the oxygen gas, the film formation target 21 An adhesion film 22 made of a metal film containing copper as a main component and containing oxygen and additive elements is formed on the surface (FIG. 2A).
密着膜２２が所定膜厚に形成されたところで、密着膜用のスパッタリング装置１から搬出し、純Ａｌから成るＡｌターゲット、又はＡｌを主成分とし、Ｓｉ等の他の元素が添加されたＡｌターゲットが配置されたＡｌ膜用のスパッタリング装置内に搬入し、スパッタリングガスを導入し、Ａｌターゲットをスパッタリングすると、図２(ｂ)に示すように、密着膜２２の表面に、純Ａｌ金属、又はＡｌを主成分とし、Ｓｉ等の他の元素が添加されたＡｌ合金から成るアルミニウム膜２３が形成される。 When the adhesion film 22 is formed to a predetermined film thickness, it is unloaded from the adhesion film sputtering apparatus 1 and an Al target made of pure Al or an Al target containing Al as a main component and other elements such as Si added. When a sputtering gas is introduced and a sputtering target is sputtered, an Al target is sputtered on the surface of the adhesion film 22 as shown in FIG. Thus, an aluminum film 23 made of an Al alloy to which other elements such as Si are added is formed.
アルミニウム膜２３が所定膜厚に形成された後、成膜対象物２１をＡｌ膜用スパッタリング装置から搬出し、バリア膜用のスパッタリング装置内２に搬入する。
バリア膜用のスパッタリング装置２の真空槽１３内にスパッタリングガスと酸素ガスを導入し、銅ターゲット１１をスパッタリングすると、図２(ｃ)に示すように、アルミニウム膜２３の表面に、銅を主成分とし、酸素及び添加元素が含有された金属膜から成るバリア膜２４が形成される。
After the aluminum film 23 is formed to a predetermined thickness, the film formation target 21 is unloaded from the Al film sputtering apparatus and is loaded into the barrier film sputtering apparatus 2.
When sputtering gas and oxygen gas are introduced into the vacuum chamber 13 of the sputtering apparatus 2 for the barrier film and the copper target 11 is sputtered, copper is a main component on the surface of the aluminum film 23 as shown in FIG. Then, a barrier film 24 made of a metal film containing oxygen and an additive element is formed.
バリア膜２４が所定膜厚に形成されたところで、成膜対象物２１をバリア膜用のスパッタリング装置２から搬出する。
バリア膜用のスパッタリング装置２と密着膜用のスパッタリング装置１とを共通にし、密着膜２２を形成したのと同じスパッタリング装置１内でバリア膜２４を形成してもよいし、密着膜２２とバリア膜２４を別のスパッタリング装置１、２で形成してもよい。
When the barrier film 24 is formed to a predetermined thickness, the film formation target 21 is unloaded from the barrier film sputtering apparatus 2.
The sputtering apparatus 2 for the barrier film and the sputtering apparatus 1 for the adhesion film may be used in common, and the barrier film 24 may be formed in the same sputtering apparatus 1 in which the adhesion film 22 is formed. The film 24 may be formed by another sputtering apparatus 1 or 2.
次に、図２(ｄ)に示すように、バリア膜２４の表面にパターニングしたレジスト膜２６を配置し、レジスト膜２６底面に露出するバリア膜２４をエッチング液やエッチングガスに曝す。
密着膜２２とバリア膜２４は、銅を主成分とするため、弱酸でエッチングが可能であり、アルミニウム膜２３をエッチングするのと同じエッチング液(又はエッチングガス)を使用して、密着膜２２とアルミニウム膜２３とバリア膜２４が積層された金属膜をエッチングすることができる。
Next, as shown in FIG. 2D, a patterned resist film 26 is disposed on the surface of the barrier film 24, and the barrier film 24 exposed on the bottom surface of the resist film 26 is exposed to an etching solution or an etching gas.
Since the adhesion film 22 and the barrier film 24 are mainly composed of copper, the adhesion film 22 and the barrier film 24 can be etched with a weak acid, and the same etching solution (or etching gas) as that used to etch the aluminum film 23 is used. The metal film in which the aluminum film 23 and the barrier film 24 are stacked can be etched.
従って、一回のエッチングで、図２(ｅ)に示すように、密着膜２２とアルミニウム膜２３とバリア膜２４が同じレジスト膜２６によってパターニングされ、配線膜２５が得られる。配線膜２５は、密着膜２２と、アルミニウム膜２３と、バリア膜２４の三層構造である。
この配線膜２５の断面形状は、底面側の幅が上部の幅よりも長い台形であり、テーパを有している。
Accordingly, as shown in FIG. 2E, the adhesion film 22, the aluminum film 23, and the barrier film 24 are patterned by the same resist film 26 by one etching, and the wiring film 25 is obtained. The wiring film 25 has a three-layer structure including an adhesion film 22, an aluminum film 23, and a barrier film 24.
The cross-sectional shape of the wiring film 25 is a trapezoid whose width on the bottom side is longer than the width of the upper part, and has a taper.
成膜対象物２１が液晶表示装置のパネルである場合、成膜対象物２１の表面の一部又は全部には、ガラス基板の表面、又はシリコン等の半導体層の表面が露出されており、成膜対象物２１が集積回路等の半導体装置の場合、成膜対象物２１の表面の一部又は全部に、シリコン等の半導体基板又は半導体層の表面が露出されている。 When the film formation target 21 is a panel of a liquid crystal display device, the surface of the glass substrate or the surface of a semiconductor layer such as silicon is exposed on part or all of the surface of the film formation target 21. When the film target 21 is a semiconductor device such as an integrated circuit, the surface of a semiconductor substrate or semiconductor layer such as silicon is exposed on a part or all of the surface of the film target 21.
アルミニウム膜２３とガラス基板やシリコン層との間の密着性よりも、上記密着膜２２とガラス基板やシリコン層との間の密着性の方が高い。
密着膜２２とアルミニウム膜２３は金属膜であり、その間の密着性は高いから、アルミニウム膜２３は密着膜２２によってガラス基板表面やシリコン層表面に強固に接続され、剥離しにくくなる。
The adhesion between the adhesion film 22 and the glass substrate or silicon layer is higher than the adhesion between the aluminum film 23 and the glass substrate or silicon layer.
Since the adhesion film 22 and the aluminum film 23 are metal films and the adhesion between them is high, the aluminum film 23 is firmly connected to the glass substrate surface or the silicon layer surface by the adhesion film 22 and is difficult to peel off.
また、アルミニウム膜２３の表面には、添加元素と酸素が含有されたバリア膜２４が配置されており、アルミニウム膜２３のヒロック発生が防止されている。(従来では、アルミニウム膜２３はヒロックが発生し易く、ヒロックを防止するためにアルミニウム膜２３の表面に高融点金属膜が配置されているが、高融点金属膜は弱酸ではエッチングできず、アルミニウム膜２３とは別の工程でエッチングする必要がある。)
本発明では、ＴＦＴの電極に使用される配線膜は、ＩＴＯ等の酸化物透明導電膜と接触され、酸化物透明導電膜と電気的に接続されている。バリア膜には酸素が含有されているため、酸化物透明導電膜中の酸素はバリア膜中に拡散せず、接続不良は発生しない。(ＩＴＯ等の酸化物透明導電膜と金属膜とが接触した状態で通電されると、酸化物透明導電膜の酸素が金属膜中に拡散し、接続不良が発生する場合がある）。
Further, a barrier film 24 containing an additive element and oxygen is disposed on the surface of the aluminum film 23, thereby preventing hillocks in the aluminum film 23. (Conventionally, the aluminum film 23 is prone to hillocks, and a refractory metal film is disposed on the surface of the aluminum film 23 in order to prevent hillocks. (It is necessary to perform etching in a process different from that of 23.)
In the present invention, the wiring film used for the electrode of the TFT is in contact with an oxide transparent conductive film such as ITO and is electrically connected to the oxide transparent conductive film. Since oxygen is contained in the barrier film, oxygen in the oxide transparent conductive film does not diffuse into the barrier film, and connection failure does not occur. (If a current is passed in a state where the oxide transparent conductive film such as ITO and the metal film are in contact with each other, oxygen in the oxide transparent conductive film may diffuse into the metal film, resulting in poor connection).
次に、本発明の電子装置について説明する。図３の符号３は、本発明の電子装置の一例である液晶表示装置であり、ＴＦＴ基板３０とカラーフィルタ基板５０を有している。
この液晶表示装置３は能動型であり、ＴＦＴ基板３０はガラス基板３１を有し、ガラス基板３１上にはＴＦＴ４０と、表示画素３５と、蓄積コンデンサ３９が配置されている。
Next, the electronic device of the present invention will be described. Reference numeral 3 in FIG. 3 is a liquid crystal display device which is an example of the electronic device of the present invention, and includes a TFT substrate 30 and a color filter substrate 50.
The liquid crystal display device 3 is an active type, and the TFT substrate 30 has a glass substrate 31, and the TFT 40, the display pixel 35, and the storage capacitor 39 are disposed on the glass substrate 31.
ＴＦＴ４０は、ゲート電極４１と、ソース電極４２と、ドレイン電極４３を有しており、蓄積コンデンサ３９は蓄積電極３８を有しており、表示画素３５は、画素電極３６を有している。
ゲート電極４１、ソース電極４２、ドレイン電極４３、蓄積電極３８いずれか一種又は全部が、上記配線膜２５によって構成されている。
The TFT 40 has a gate electrode 41, a source electrode 42, and a drain electrode 43, the storage capacitor 39 has a storage electrode 38, and the display pixel 35 has a pixel electrode 36.
Any one or all of the gate electrode 41, the source electrode 42, the drain electrode 43, and the storage electrode 38 are constituted by the wiring film 25.
ＴＦＴ４０は、ゲート絶縁膜４４と、チャネル半導体層４６と、ソース半導体層４７と、ドレイン半導体層４８とを有している。
チャネル半導体層４６の片面には、互いに離間してソース半導体層４７とドレイン半導体層４８が接触して配置されており、ゲート電極４１は、チャネル半導体層４６の反対側の面の、ソース半導体層４７とドレイン半導体層４８の間の位置に配置され、ゲート絶縁膜４４はゲート電極４１とチャネル半導体層４６の間に配置されている。
The TFT 40 includes a gate insulating film 44, a channel semiconductor layer 46, a source semiconductor layer 47, and a drain semiconductor layer 48.
A source semiconductor layer 47 and a drain semiconductor layer 48 are arranged in contact with each other on one side of the channel semiconductor layer 46, and the gate electrode 41 is a source semiconductor layer on the opposite side of the channel semiconductor layer 46. The gate insulating film 44 is disposed between the gate electrode 41 and the channel semiconductor layer 46.
ドレイン電極４３とソース電極４２は、ドレイン半導体層４８とソース半導体層４７の表面にそれぞれ接触して配置されている。ゲート電極４１と、ソース電極４２と、ドレイン電極４３は、ＴＦＴ４０の外部に導出され、外部電源からの電圧が印加可能になっている。 The drain electrode 43 and the source electrode 42 are disposed in contact with the surfaces of the drain semiconductor layer 48 and the source semiconductor layer 47, respectively. The gate electrode 41, the source electrode 42, and the drain electrode 43 are led out of the TFT 40, and a voltage from an external power source can be applied.
ここでは、チャネル半導体層４６は、ソース及びドレイン半導体層４７、４８と同じ導電型であるが、ソース及びドレイン半導体層４７、４８よりも不純物濃度が低くなっており、ドレイン電極４３とソース電極４２に動作電圧を印加した状態で、ゲート電極４１に電圧を印加すると、チャネル半導体層４６の、ゲート絶縁膜４４を介してゲート電極４１と接触する部分に低抵抗な蓄積層が形成され、該蓄積層を介して、ドレイン半導体層４８とソース半導体層４７が電気的に接続され、ＴＦＴ４０が導通する。 Here, the channel semiconductor layer 46 has the same conductivity type as the source and drain semiconductor layers 47 and 48, but has a lower impurity concentration than the source and drain semiconductor layers 47 and 48, and the drain electrode 43 and the source electrode 42. When a voltage is applied to the gate electrode 41 in a state where an operating voltage is applied to the gate electrode 41, a low-resistance storage layer is formed in a portion of the channel semiconductor layer 46 that contacts the gate electrode 41 through the gate insulating film 44. The drain semiconductor layer 48 and the source semiconductor layer 47 are electrically connected through the layer, and the TFT 40 becomes conductive.
チャネル半導体層４６は、ソース及びドレイン半導体層４７、４８と反対の導電型であってもよい。この場合、ドレイン電極４３とソース電極４２に動作電圧を印加した状態で、ゲート電極４１に電圧を印加すると、チャネル半導体層４６のゲート絶縁膜４４を介してゲート電極４１と接触する部分に、ソース及びドレイン半導体層４７、４８と同じ導電型の反転層が形成され、該反転層によってドレイン半導体層４８とソース半導体層４７が電気的に接続され、ＴＦＴ４０が導通する。 The channel semiconductor layer 46 may have a conductivity type opposite to that of the source and drain semiconductor layers 47 and 48. In this case, when an operating voltage is applied to the drain electrode 43 and the source electrode 42, when a voltage is applied to the gate electrode 41, the source of the channel semiconductor layer 46 in contact with the gate electrode 41 through the gate insulating film 44 is And the inversion layer of the same conductivity type as the drain semiconductor layers 47 and 48 is formed, the drain semiconductor layer 48 and the source semiconductor layer 47 are electrically connected by the inversion layer, and the TFT 40 becomes conductive.
ドレイン電極４３又はソース電極４２の一部表面は露出され、表示画素３５から延設された画素電極３６が接触されている。ここではソース電極４２が画素電極３６と接続されている。
画素電極３６は、蓄積コンデンサ３９が位置する部分まで延設され、ガラス基板３１上に配置された蓄積電極３８と、絶縁膜(ゲート絶縁膜)４４を介して対向して配置されており、対向した部分によって、蓄積容量が形成されている。
A part of the surface of the drain electrode 43 or the source electrode 42 is exposed, and a pixel electrode 36 extending from the display pixel 35 is in contact therewith. Here, the source electrode 42 is connected to the pixel electrode 36.
The pixel electrode 36 extends to a portion where the storage capacitor 39 is located, and is disposed to face the storage electrode 38 disposed on the glass substrate 31 via an insulating film (gate insulating film) 44. A storage capacitor is formed by the portion.
ＴＦＴ基板３０とカラーフィルタ基板５０は、一定距離だけ離間して配置され、その間に液晶４が封入されている。
カラーフィルタ基板５０は、ＴＦＴ４０と対向する位置にブラックマトリクス５２が配置され、表示画素３５と対向する位置に、カラーフィルタ５３が配置されている。
カラーフィルタ基板５０の、少なくとも表示画素３５と対向する部分には、共通電極５５が配置されている。
The TFT substrate 30 and the color filter substrate 50 are spaced apart from each other by a predetermined distance, and the liquid crystal 4 is sealed therebetween.
On the color filter substrate 50, a black matrix 52 is disposed at a position facing the TFT 40, and a color filter 53 is disposed at a position facing the display pixel 35.
A common electrode 55 is disposed on at least a portion of the color filter substrate 50 facing the display pixel 35.
画素電極３６と共通電極５５は、ＩＴＯ等の透明な導電膜で構成されている。
ＴＦＴ基板３０とカラーフィルタ基板５０は、それぞれ偏光板４９、５９を有している。ＴＦＴ４０の導通と遮断によって、画素電極３６と共通電極５５の間に電圧が印加されると、表示画素３５上の液晶４の配向が変化し、液晶４を通る光の偏向方向が変更され、表示画素３５に照射される光の、液晶表示装置３の外部への透過と遮断が制御される。
The pixel electrode 36 and the common electrode 55 are made of a transparent conductive film such as ITO.
The TFT substrate 30 and the color filter substrate 50 have polarizing plates 49 and 59, respectively. When a voltage is applied between the pixel electrode 36 and the common electrode 55 due to the conduction and interruption of the TFT 40, the orientation of the liquid crystal 4 on the display pixel 35 changes, the deflection direction of the light passing through the liquid crystal 4 is changed, and the display Transmission and blocking of the light irradiated to the pixels 35 to the outside of the liquid crystal display device 3 are controlled.
蓄積容量は、画素電極３６と共通電極５５の間に形成される液晶容量に対して並列に接続されており、ＴＦＴ４０が導通し、画素電極３６と共通電極５５の間の容量が、ＴＦＴ４０を介して電源電圧で充電されると、蓄積容量も電源電圧で充電される。 The storage capacitor is connected in parallel to the liquid crystal capacitor formed between the pixel electrode 36 and the common electrode 55, the TFT 40 becomes conductive, and the capacitor between the pixel electrode 36 and the common electrode 55 passes through the TFT 40. When the battery is charged with the power supply voltage, the storage capacitor is also charged with the power supply voltage.
蓄積容量に蓄積された電荷によって、ＴＦＴ４０が遮断に転じ、画素電極３６が電源電圧から遮断されても、画素電極３６にＴＦＴ４０の導通時と同じ電圧が印加され、表示画素３５上の液晶４の偏向状態が維持される。この液晶容量が放電されるときには、液晶４の偏向状態が変化する。 Even if the TFT 40 is turned off due to the charge accumulated in the storage capacitor and the pixel electrode 36 is cut off from the power supply voltage, the same voltage as that when the TFT 40 is turned on is applied to the pixel electrode 36, and the liquid crystal 4 on the display pixel 35 The deflection state is maintained. When this liquid crystal capacitance is discharged, the deflection state of the liquid crystal 4 changes.
蓄積電極３８とゲート電極４１はガラス基板３１と接触しており、ソース電極４２とドレイン電極４３は半導体層(ソース半導体層４７、ドレイン半導体層４８)と接触している。
ソース電極４２とドレイン電極４３は、同じ薄膜がパターニングされて形成されている。また、ゲート電極４１と蓄積電極３８も、同じ薄膜がパターニングされて形成されている。
The storage electrode 38 and the gate electrode 41 are in contact with the glass substrate 31, and the source electrode 42 and the drain electrode 43 are in contact with the semiconductor layers (source semiconductor layer 47 and drain semiconductor layer 48).
The source electrode 42 and the drain electrode 43 are formed by patterning the same thin film. The gate electrode 41 and the storage electrode 38 are also formed by patterning the same thin film.
蓄積電極３８とゲート電極４１とソース電極４２とドレイン電極４３は、本発明により成膜された配線膜２５で構成されており、密着膜２２が、ガラス基板３１又は半導体層４７、４８と接触している。
従って蓄積電極３８及びゲート電極４１とガラス基板３１の間の密着性や、ソース電極４２及びドレイン電極４３と半導体層４７、４８の間の密着性は高く、また、密着膜２２上に配置されたアルミニウム膜２３には酸素は含有されておらず、低抵抗であるから、各電極膜の拡がり方向(膜厚方向と直角の方向)は低抵抗である。
The storage electrode 38, the gate electrode 41, the source electrode 42, and the drain electrode 43 are composed of the wiring film 25 formed according to the present invention, and the adhesion film 22 is in contact with the glass substrate 31 or the semiconductor layers 47 and 48. ing.
Therefore, the adhesiveness between the storage electrode 38 and the gate electrode 41 and the glass substrate 31 and the adhesiveness between the source electrode 42 and the drain electrode 43 and the semiconductor layers 47 and 48 are high, and is disposed on the adhesive film 22. Since the aluminum film 23 does not contain oxygen and has low resistance, the spreading direction of each electrode film (direction perpendicular to the film thickness direction) has low resistance.
また、液晶表示装置３のソース電極４２のように、表面にＩＴＯやＺｎＯなどの金属酸化膜（画素電極３６）が密着する場合、ソース電極４２を本発明の配線膜形成方法により成膜し、バリア膜２４の表面に画素電極３６を密着させれば、画素電極３６からソース電極４２への酸素移動が起こらず、アルミニウム膜２３が酸化されないので、ソース電極４２の電気抵抗（コンタクト抵抗）が上昇しない。
本発明の電子装置は液晶表示装置に限定されるものではない。
図４の符号６は、本発明の電子装置の他の例である半導体装置の一部であり、図４では半導体装置６のトランジスタ６０が示されている。
このトランジスタ６０は、ガラス基板上に配置されず、半導体基板（シリコン基板）６１を有する他は、上記図３に示したＴＦＴ４０と同じ部材を有しており、同じ部材には同じ符号を付して説明を省略する。
When a metal oxide film (pixel electrode 36) such as ITO or ZnO is in close contact with the surface like the source electrode 42 of the liquid crystal display device 3, the source electrode 42 is formed by the wiring film forming method of the present invention. If the pixel electrode 36 is brought into close contact with the surface of the barrier film 24, oxygen migration from the pixel electrode 36 to the source electrode 42 does not occur, and the aluminum film 23 is not oxidized, so that the electrical resistance (contact resistance) of the source electrode 42 increases. do not do.
The electronic device of the present invention is not limited to a liquid crystal display device.
Reference numeral 6 in FIG. 4 is a part of a semiconductor device which is another example of the electronic device of the present invention. FIG. 4 shows a transistor 60 of the semiconductor device 6.
The transistor 60 has the same member as the TFT 40 shown in FIG. 3 except that it is not disposed on a glass substrate and has a semiconductor substrate (silicon substrate) 61, and the same members are denoted by the same reference numerals. The description is omitted.
このトランジスタ６０でも、ソース半導体層４７とドレイン半導体層４８の一部表面は露出されている。ソース電極４２とドレイン電極４３は、上記図２（ａ）〜（ｅ）で示した工程で形成され、ソース半導体層４７とドレイン半導体層４８の露出した部分にソース電極４２の密着膜２２と、ドレイン電極４３の密着膜２２がそれぞれ密着している。従って、ドレイン電極４３とソース電極４２のシリコン基板６１に対する密着性は高く、密着膜２２によってシリコン基板６１へのＡｌ拡散も防止される。 Also in this transistor 60, the partial surfaces of the source semiconductor layer 47 and the drain semiconductor layer 48 are exposed. The source electrode 42 and the drain electrode 43 are formed in the steps shown in FIGS. 2A to 2E, and the exposed film 22 of the source electrode 42 is formed on the exposed portions of the source semiconductor layer 47 and the drain semiconductor layer 48. The adhesion films 22 of the drain electrode 43 are in close contact with each other. Therefore, the adhesion of the drain electrode 43 and the source electrode 42 to the silicon substrate 61 is high, and the adhesion film 22 prevents Al diffusion into the silicon substrate 61.
尚、図４の符号６４は、ドレイン電極４３及びソース電極４２をゲート電極４１から絶縁するための絶縁膜であり、同図の符号７４は、ドレイン電極４３及びソース電極４２をシリコン基板６１のソース半導体層４７とドレイン半導体層４８以外の場所から絶縁するための絶縁膜である。 4 is an insulating film for insulating the drain electrode 43 and the source electrode 42 from the gate electrode 41, and reference numeral 74 in FIG. 4 indicates that the drain electrode 43 and the source electrode 42 are the source of the silicon substrate 61. This is an insulating film for insulating from a place other than the semiconductor layer 47 and the drain semiconductor layer 48.
以上は、添加元素を含有する銅ターゲット１１をスパッタリングして、ソース電極４２、ドレイン電極４３、ゲート電極４１、及び蓄積電極３８を形成する場合について説明したが、本発明はこれに限定されるものではなく、ソース電極４２、ドレイン電極４３、ゲート電極４１、及び蓄積電極３８のうち、少なくとも１つの電極を、純銅ターゲットだけをスパッタリングして形成してもよい。
更に、純銅ターゲットと銅ターゲット１１の両方を、同じ真空槽内部で同時にスパッタリングして、電極を形成してもよい。
The above describes the case where the source electrode 42, the drain electrode 43, the gate electrode 41, and the storage electrode 38 are formed by sputtering the copper target 11 containing the additive element, but the present invention is limited to this. Instead, at least one of the source electrode 42, the drain electrode 43, the gate electrode 41, and the storage electrode 38 may be formed by sputtering only a pure copper target.
Furthermore, both the pure copper target and the copper target 11 may be simultaneously sputtered inside the same vacuum chamber to form electrodes.
また、ソース電極４２、ドレイン電極４３、ゲート電極４１、及び蓄積電極３８を本発明の配線膜形成方法で形成したが、ソース電極４２とドレイン電極４３のいずれか一方又は両方を本発明の配線膜形成方法で形成し、ゲート電極４１と蓄積電極３８は、本発明と異なる方法で形成してもよいし、ゲート電極４１と蓄積電極３８のいずれか一方又は両方を本発明の配線膜の形成方法で形成し、ソース電極とドレイン電極を本発明とは異なる方法で形成してもよい。 Further, the source electrode 42, the drain electrode 43, the gate electrode 41, and the storage electrode 38 are formed by the wiring film forming method of the present invention, but either or both of the source electrode 42 and the drain electrode 43 are formed of the wiring film of the present invention. The gate electrode 41 and the storage electrode 38 may be formed by a method different from that of the present invention, and either or both of the gate electrode 41 and the storage electrode 38 may be formed by the method of forming the wiring film of the present invention. The source electrode and the drain electrode may be formed by a method different from the present invention.
また、上記は、ガラス基板３１や半導体層４７、４８とアルミニウム膜２３との間に密着膜２２を配置したが、アルミニウム膜２３を直接ガラス基板３１表面に形成しても強度が十分な場合等は、密着膜２２を設けず、図５に示すように、アルミニウム膜２３とバリア膜２４の二層構造の配線膜２７を使用することもできる。二層構造の配線膜２７を成膜する場合も、アルミニウム膜２３とバリア膜２４を同じエッチング液で１回でエッチングし、同じレジスト層によってパターニングすることができる。
更に、密着膜２２の表面にアルミニウム膜２３を形成した後、バリア膜２４を設けず、アルミニウム膜２３の表面に、絶縁膜（例えばゲート絶縁膜４４）や、画素電極３６を直接接触させてもよい。
Moreover, although the above has arrange | positioned the contact | adherence film | membrane 22 between the glass substrate 31 or the semiconductor layers 47 and 48, and the aluminum film 23, when intensity | strength is enough even if it forms the aluminum film 23 directly on the glass substrate 31 surface etc. As shown in FIG. 5, a wiring film 27 having a two-layer structure of an aluminum film 23 and a barrier film 24 can be used without providing the adhesion film 22. Also when the wiring film 27 having a two-layer structure is formed, the aluminum film 23 and the barrier film 24 can be etched once with the same etching solution and patterned with the same resist layer.
Further, after the aluminum film 23 is formed on the surface of the adhesion film 22, the insulating film (for example, the gate insulating film 44) or the pixel electrode 36 may be in direct contact with the surface of the aluminum film 23 without providing the barrier film 24. Good.
以上は、密着膜２２とバリア膜２４を形成する際に、酸素ガス（Ｏ2）を真空槽１３に導入する場合について説明したが、本発明はこれに限定されるものではなく、ＮＯ、ＮＯ2、Ｏ2、Ｎ2、Ｈ2Ｏからなる添加ガス群より選択されるいずれか１種類以上の添加ガスを真空槽１３に導入してスパッタリングを行い、酸素と窒素のいずれか一方又は両方を含有する金属膜で、密着膜２２又はバリア膜２４のいずれか一方又は両方を構成してもよい。 The above has described the case where oxygen gas (O 2 ) is introduced into the vacuum chamber 13 when forming the adhesion film 22 and the barrier film 24, but the present invention is not limited to this, and NO, NO 2 , one or more additive gases selected from the additive gas group consisting of O 2 , N 2 , and H 2 O are introduced into the vacuum chamber 13 to perform sputtering, and either or both of oxygen and nitrogen are used. Either or both of the adhesion film 22 and the barrier film 24 may be constituted by the metal film to be contained.
ドレイン半導体層４８と、ソース半導体層４７と、チャネル半導体層４６は、電子装置が半導体装置６の場合には、シリコン基板６１に不純物を拡散させて形成され、電子装置が液晶表示装置の場合には、ガラス基板３１の表面上に、ＣＶＤ法等によってシリコン等の半導体を付着させて形成される。
また、ゲート絶縁膜４４等の絶縁膜は窒化ケイ素等の窒化膜、酸化ケイ素等の酸化膜で構成される。
本発明のＴＦＴ４０は、液晶表示装置３以外にも有機ＥＬディスプレイ等他の電子装置に用いることができる。
The drain semiconductor layer 48, the source semiconductor layer 47, and the channel semiconductor layer 46 are formed by diffusing impurities in the silicon substrate 61 when the electronic device is the semiconductor device 6, and when the electronic device is a liquid crystal display device. Is formed by depositing a semiconductor such as silicon on the surface of the glass substrate 31 by a CVD method or the like.
The insulating film such as the gate insulating film 44 is formed of a nitride film such as silicon nitride or an oxide film such as silicon oxide.
The TFT 40 of the present invention can be used for other electronic devices such as an organic EL display in addition to the liquid crystal display device 3.
＜密着性試験＞
ガラス基板の表面にアルミニウム膜２３を形成した後、銅ターゲット１１の添加元素（Ｚｒ）含有量と、スパッタリング時の酸素ガス分圧の全圧に対する割合と、成膜後のアニール処理の温度の成膜条件を組合せ、各組合せでアルミニウム膜２３の表面にバリア膜２４（目標膜厚３００ｎｍ）を形成した。
<Adhesion test>
After the aluminum film 23 is formed on the surface of the glass substrate, the content of the additive element (Zr) in the copper target 11, the ratio of the oxygen gas partial pressure during sputtering to the total pressure, and the temperature of the annealing treatment after film formation are formed. The film conditions were combined, and a barrier film 24 (target film thickness of 300 nm) was formed on the surface of the aluminum film 23 in each combination.
尚、酸素ガス分圧の調整は、酸素ガスの導入量がゼロで、スパッタガス（Ａｒ）だけを導入したときに、真空槽１３内部の全圧が０．４Ｐａになるようスパッタガスの導入量を設定し、スパッタガスの導入量を変えずに、酸素ガスの導入量を変えて行った。即ち、各組合せでスパッタガス（Ａｒ）の分圧は０．４Ｐａであった。 The adjustment of the oxygen gas partial pressure is such that when the amount of oxygen gas introduced is zero and only the sputtering gas (Ar) is introduced, the amount of sputtering gas introduced is such that the total pressure inside the vacuum chamber 13 is 0.4 Pa. Was set, and the introduction amount of the oxygen gas was changed without changing the introduction amount of the sputtering gas. That is, the partial pressure of the sputtering gas (Ar) in each combination was 0.4 Pa.
各バリア膜２４に、先端が鋭利なカッタナイフで１ｍｍ角のマスを１０行×１０列、計１００個の刻みを入れ、粘着テープ（型番６１０のスコッチテープ）を貼り付けた後、粘着テープを剥がした時に、ガラス基板上のアルミニウム膜２３表面に残存するバリア膜２４の個数を数えた。その結果を、Ｚｒ含有量と、酸素ガス分圧の割合と、アニール処理温度の成膜条件の組合せと共に、下記表１に記載する。 Each barrier film 24 is cut into a 1 mm square cell with 10 rows × 10 columns and a total of 100 notches using a cutter knife with a sharp tip, and an adhesive tape (model No. 610 Scotch tape) is attached, and then the adhesive tape is attached. When peeled, the number of barrier films 24 remaining on the surface of the aluminum film 23 on the glass substrate was counted. The results are shown in Table 1 below together with combinations of the Zr content, the ratio of the oxygen gas partial pressure, and the film forming conditions of the annealing temperature.
バリア膜２４が全部剥離した場合は０／１００、１つも剥離しない場合は１００／１００となり、分子の数が大きい程バリア膜２４の密着性が高い。
上記表１から、Ｚｒの含有量が同じであっても、酸素ガスの割合が大きくなる程密着性が高く、また、酸素ガスの割合が同じであっても、Ｚｒ含有量が多い程密着性が高いことがわかる。
When the barrier film 24 is completely peeled off, it becomes 0/100, and when no barrier film 24 is peeled off, it becomes 100/100. The larger the number of molecules, the higher the adhesion of the barrier film 24.
From Table 1 above, even when the Zr content is the same, the higher the oxygen gas ratio, the higher the adhesion, and even when the oxygen gas ratio is the same, the higher the Zr content, the higher the adhesion. Is high.
銅ターゲット１１のＺｒ含有量が０．１原子％以上で、酸素割合が３．０％以上であれば金属膜の剥離が起こらないので、銅ターゲット１１のＺｒ含有量は０．１原子％よりも少なくても、スパッタリング時に酸素ガスの導入量が３．０％を超えていれば、金属膜が起こらないと推測される。
また、銅ターゲット１１中のＺｒの含有量がゼロの場合（純銅ターゲット）、酸素割合１０％未満であると密着性が不純分であるが、酸素割合１０％を超えていれば、実用上十分な密着性が得られた。
If the Zr content of the copper target 11 is 0.1 atomic% or more and the oxygen ratio is 3.0% or more, peeling of the metal film does not occur. Therefore, the Zr content of the copper target 11 is from 0.1 atomic%. At least, if the amount of oxygen gas introduced exceeds 3.0% during sputtering, it is presumed that no metal film occurs.
Further, when the content of Zr in the copper target 11 is zero (pure copper target), if the oxygen ratio is less than 10%, the adhesion is impure, but if the oxygen ratio exceeds 10%, it is practically sufficient. Adhesiveness was obtained.
＜バリア性＞
シリコン基板を洗浄液（ＢＨＦ：バッファフッ酸液）で洗浄後、純水でリンスし、乾燥した（洗浄処理）。
Ｚｒが含有された銅ターゲット１１を、酸素を含有させた真空雰囲気中でスパッタリングして、上記洗浄処理後のシリコン基板表面に膜厚５０ｎｍの密着膜２２を成膜した後、密着膜２２の表面にアルミニウム膜２３を成膜して二層構造の金属膜を形成した。
<Barrier properties>
The silicon substrate was washed with a cleaning solution (BHF: buffered hydrofluoric acid solution), rinsed with pure water, and dried (cleaning treatment).
A copper target 11 containing Zr is sputtered in a vacuum atmosphere containing oxygen to form an adhesion film 22 having a thickness of 50 nm on the surface of the silicon substrate after the cleaning treatment, and then the surface of the adhesion film 22 An aluminum film 23 was formed thereon to form a metal film having a two-layer structure.
これとは別に、洗浄処理後の別のシリコン基板の表面に、密着膜２２を設けずに、アルミニウム膜２３を密着形成した。
表面にアルミニウム膜２３が密着形成されたシリコン基板と、表面に密着膜２２とアルミニウム膜２３が積層されたシリコン基板を、それぞれ真空雰囲気中で３００℃、１時間加熱した後、各金属膜をエッチング除去し、露出したシリコン基板表面を電子顕微鏡で観察した。
密着形成されたアルミニウム膜２３を除去した後のシリコン基板表面の電子顕微鏡写真を図６に示し、二層構造の金属膜（Ａｌ膜、Ｃｕ、Ｚｒ膜）を除去した後のシリコン基板表面の電子顕微鏡写真を図７に示す。
Separately, the aluminum film 23 was formed in close contact with the surface of another silicon substrate after the cleaning treatment without providing the contact film 22.
The silicon substrate with the aluminum film 23 formed on the surface and the silicon substrate with the adhesion film 22 and the aluminum film 23 laminated on the surface were heated in a vacuum atmosphere at 300 ° C. for 1 hour, and then each metal film was etched. The removed and exposed silicon substrate surface was observed with an electron microscope.
FIG. 6 shows an electron micrograph of the surface of the silicon substrate after removing the closely formed aluminum film 23, and the electrons on the surface of the silicon substrate after removing the metal film (Al film, Cu, Zr film) having a two-layer structure. A photomicrograph is shown in FIG.
図６、７を見ると、図６ではエイチピット（窪み）が見られるが、図７ではエイチピットが見られない。従って、アルミニウム膜２３をシリコン基板に密着させず、アルミニウム膜２３とシリコン基板の間に密着膜２２を設ければ、拡散が防止されることが分かる。 6 and 7, H pits (dents) are seen in FIG. 6, but no H pits are seen in FIG. Accordingly, it can be seen that diffusion is prevented by providing the adhesion film 22 between the aluminum film 23 and the silicon substrate without causing the aluminum film 23 to adhere to the silicon substrate.
＜ヒロック防止＞
表面にアルミニウム膜２３が形成された基板を成膜対象物として用い、Ｚｒが含有された銅ターゲット１１を、酸素を含有させた真空雰囲気中でスパッタリングして、アルミニウム膜２３の表面にバリア膜２４を成膜した。
バリア膜２４を形成せずに、表面にアルミニウム膜２３が露出したままの基板と、アルミニウム膜２３の表面にバリア膜２４が形成された基板を、３５０℃、１時間加熱した後、表面状態を電子顕微鏡で観察した。
<Hillock prevention>
A substrate having an aluminum film 23 formed on the surface is used as a film formation target, and the copper target 11 containing Zr is sputtered in a vacuum atmosphere containing oxygen to form a barrier film 24 on the surface of the aluminum film 23. Was deposited.
The substrate with the aluminum film 23 exposed on the surface without forming the barrier film 24 and the substrate with the barrier film 24 formed on the surface of the aluminum film 23 were heated at 350 ° C. for 1 hour, and then the surface state was changed. Observed with an electron microscope.
図８は表面にアルミニウム膜２３が露出したままの基板を加熱処理した後の、アルミニウム膜２３表面を撮影した電子顕微鏡写真であり、図９はアルミニウム膜２２表面にバリア膜２４が形成された状態の基板を加熱処理した後の金属膜表面（バリア膜２４表面）を撮影した電子顕微鏡写真である。 FIG. 8 is an electron micrograph of the surface of the aluminum film 23 after heat treatment of the substrate with the aluminum film 23 exposed on the surface, and FIG. 9 shows a state in which the barrier film 24 is formed on the surface of the aluminum film 22. 2 is an electron micrograph of the metal film surface (barrier film 24 surface) after heat treatment of the substrate.
図８を見ると明らかなように、表面にバリア膜が形成されたいないアルミニウム膜２３は、ヒロック（結晶成長）が見られたが、アルミニウム膜２３の表面をバリア膜２４で覆ったものにはヒロックが見られなかった。
以上のことから、アルミニウム膜２３の表面を、銅を主成分とし、添加元素と、酸素（又は／及び窒素）を含有するバリア膜２４で覆えば、ヒロックが防止されることが分かる。
As apparent from FIG. 8, the hillock (crystal growth) was observed in the aluminum film 23 having no barrier film formed on the surface, but the aluminum film 23 was covered with the barrier film 24. No hillocks were seen.
From the above, it can be seen that hillocks can be prevented if the surface of the aluminum film 23 is covered with a barrier film 24 containing copper as a main component, an additive element, and oxygen (or / and nitrogen).
＜エッチングレート測定＞
Ｚｒを含有する銅ターゲットを、酸素を含む真空雰囲気中でスパッタリングして成膜した金属膜（ＣｕＺｒ膜）と、他の金属膜（Ａｌ膜、Ｍｏ膜、Ｔｉ膜、Ｔａ膜）についてエッチング速度を測定した。
尚、エッチャントとしては、ＦｅＣｌ3：Ｈ2Ｏが１：１０（重量比）の割合で混合されたエッチング液を４０℃に加熱したものを用いた。これはウェットエッチングに広く使用される弱酸エッチング液である。
<Etching rate measurement>
Etching rate for metal film (CuZr film) formed by sputtering a copper target containing Zr in a vacuum atmosphere containing oxygen and other metal films (Al film, Mo film, Ti film, Ta film) It was measured.
The etchant used was an etching solution in which FeCl 3 : H 2 O was mixed at a ratio of 1:10 (weight ratio) and heated to 40 ° C. This is a weak acid etchant widely used in wet etching.
測定されたエッチング速度を、金属膜の種類毎に棒グラフとして図１０に示す。図１０に示したように、ＴｉとＴａはエッチングされず、Ｍｏはエッチングされたものの、そのエッチング速度とＡｌ膜のエッチング速度との差は、Ａｌ膜のエッチング速度とＣｕＺｒ膜のエッチング速度の差よりも大きく、Ａｌ膜とＭｏ膜は弱酸エッチング液で一緒にエッチングはできないことがわかる。 The measured etching rate is shown in FIG. 10 as a bar graph for each type of metal film. As shown in FIG. 10, although Ti and Ta were not etched and Mo was etched, the difference between the etching rate and the etching rate of the Al film is the difference between the etching rate of the Al film and the etching rate of the CuZr film. It can be seen that the Al film and the Mo film cannot be etched together with a weak acid etchant.
＜ＩＴＯコンタクト抵抗＞
銅ターゲット１１を酸素ガスを導入しながらスパッタリングし、ガラス基板の表面に密着膜２２を形成し、密着膜２２表面にＩＴＯ膜を密着形成し、アニール処理の前と後で、ＩＴＯ膜と密着膜２２の間の抵抗値を測定した。尚、アニール処理の温度は２５０℃であり、ＩＴＯ膜厚は１５０ｎｍであった。
銅ターゲット１１中の添加元素（Ｚｒ）含有量と抵抗値の関係を下記表２に示す。
<ITO contact resistance>
The copper target 11 is sputtered while introducing oxygen gas, the adhesion film 22 is formed on the surface of the glass substrate, the ITO film is formed in close contact with the surface of the adhesion film 22, and the ITO film and adhesion film are formed before and after the annealing treatment. A resistance value between 22 was measured. The annealing temperature was 250 ° C. and the ITO film thickness was 150 nm.
The relationship between the additive element (Zr) content in the copper target 11 and the resistance value is shown in Table 2 below.
比較例として、銅ターゲットに変えてアルミニウムターゲットをスパッタリングしてアルミニウム膜を形成し、密着膜２２の場合と同様に、アルミニウム膜の表面にＩＴＯ膜を成膜したものについて、アニール処理の前と後でＩＴＯ膜とアルミニウム膜の間の抵抗値を測定し、その測定結果を上記表２に記載した。 As a comparative example, an aluminum target was formed by sputtering an aluminum target instead of a copper target, and an ITO film was formed on the surface of the aluminum film as in the case of the adhesion film 22, before and after the annealing treatment. Then, the resistance value between the ITO film and the aluminum film was measured, and the measurement results are shown in Table 2 above.
上記表２から明らかなように、銅ターゲットをスパッタリングして形成された密着膜２２は、アルミニウム膜に比べ、ＩＴＯ膜との間の抵抗値が低かった。
特に、銅ターゲットに、０．１原子％以上１０．０原子％以下のＺｒを含有させた場合には、アニール後の抵抗値がより小さくなっていた。
As apparent from Table 2 above, the adhesion film 22 formed by sputtering the copper target had a lower resistance value with the ITO film than the aluminum film.
In particular, when the copper target contains 0.1 atomic% or more and 10.0 atomic% or less of Zr, the resistance value after annealing was smaller.
３……液晶表示装置 ６……半導体装置 １１……銅ターゲット ２２……密着膜 ２３……アルミニウム膜 ２４……バリア膜 ２５、２７……配線膜 ３６……画素電極 ３８……蓄積電極 ４０……トランジスタ（ＴＦＴ） ４１……ゲート電極 ４２……ソース電極 ４３……ドレイン電極 ４６……チャネル半導体層 ４７……ソース半導体層 ４８……ドレイン半導体層 ５５……共通電極 3 ... Liquid crystal display device 6 ... Semiconductor device 11 ... Copper target 22 ... Adhesion film 23 ... Aluminum film 24 ... Barrier film 25, 27 ... Wiring film 36 ... Pixel electrode 38 ... Storage electrode 40 ... ... Transistor (TFT) 41 ... Gate electrode 42 ... Source electrode 43 ... Drain electrode 46 ... Channel semiconductor layer 47 ... Source semiconductor layer 48 ... Drain semiconductor layer 55 ... Common electrode
Claims (10)
前記成膜対象物が置かれた真空雰囲気に、化学構造中に酸素又は窒素のいずれか一方又は両方を含む添加ガスを導入し、
前記添加ガスを含む前記真空雰囲気中で、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類以上の添加元素が含有されたスパッタリングターゲットをスパッタリングし、前記アルミニウム膜の表面にバリア膜を形成した後、
前記アルミニウム膜と前記バリア膜をエッチングして配線膜を形成する配線膜の形成方法。 After forming an aluminum film mainly composed of aluminum in a vacuum atmosphere on the surface of the object to be deposited,
Introducing an additive gas containing one or both of oxygen and nitrogen into the chemical structure in a vacuum atmosphere where the film formation target is placed,
In the vacuum atmosphere containing the additive gas, copper or copper as a main component, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn and Fe, Ru, Os, Co, Ni, Bi, Ag, Zn, Sn, B, C, Al, Si, La, Ce, Pr, Nd And sputtering a sputtering target containing any one or more additive elements selected from the additive element group consisting of Mg, and after forming a barrier film on the surface of the aluminum film,
A wiring film forming method of forming a wiring film by etching the aluminum film and the barrier film.
前記添加ガスを含む前記真空雰囲気中で、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類以上の添加元素が含有されたスパッタリングターゲットをスパッタリングし、シリコン又は二酸化ケイ素が露出する前記成膜対象物の表面に、密着膜を密着形成し、
前記真空雰囲気中で、前記密着膜の表面に、アルミニウムを主成分とするアルミニウム膜を形成した後、
前記アルミニウム膜と前記密着膜をエッチングして配線膜を形成する配線膜の形成方法。 An additive gas containing one or both of oxygen and nitrogen in the chemical structure is introduced into the vacuum atmosphere where the film formation target is placed,
In the vacuum atmosphere containing the additive gas, copper or copper as a main component, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn and Fe, Ru, Os, Co, Ni, Bi, Ag, Zn, Sn, B, C, Al, Si, La, Ce, Pr, Nd And sputtering a sputtering target containing one or more additional elements selected from the additive element group consisting of Mg, and an adhesion film is formed on the surface of the film formation target where silicon or silicon dioxide is exposed. Closely formed,
After forming an aluminum film mainly composed of aluminum on the surface of the adhesion film in the vacuum atmosphere,
A wiring film forming method of forming a wiring film by etching the aluminum film and the adhesion film.
前記真空雰囲気の全圧に対する前記酸素ガス分圧の割合が、０．１％以上２０．０％以下になるように前記酸素ガスを導入して、
Ｚｒが０．１原子％以上２０．０原子％以上含有された前記スパッタリングターゲットをスパッタリングする請求項１又は請求項２のいずれか１項記載の配線膜の形成方法。 Using oxygen gas as the additive gas,
Introducing the oxygen gas so that the ratio of the partial pressure of oxygen gas to the total pressure of the vacuum atmosphere is 0.1% or more and 20.0% or less;
The method for forming a wiring film according to claim 1, wherein the sputtering target containing Zr of 0.1 atomic% or more and 20.0 atomic% or more is sputtered.
それぞれ半導体からなるドレイン半導体層及びソース半導体層とを有し、
前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、
前記ドレイン半導体層と前記ソース半導体層のいずれか一方又は両方には、アルミニウムを主成分とするアルミニウム膜が接続され、
前記アルミニウム膜の表面上には、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類の添加元素と、酸素又は窒素のいずれか一方又は両方が含有されたバリア膜が配置されたトランジスタ。 A gate electrode;
Each has a drain semiconductor layer and a source semiconductor layer made of a semiconductor,
The voltage applied to the gate electrode is configured to block or conduct between the drain semiconductor layer and the source semiconductor layer,
An aluminum film containing aluminum as a main component is connected to one or both of the drain semiconductor layer and the source semiconductor layer,
On the surface of the aluminum film, copper or copper as a main component, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe Ru, Os, Co, Ni, Bi, Ag, Zn, Sn, B, C, Al, Si, La, Ce, Pr, Nd, A transistor in which a barrier film containing any one kind of additive element selected from the additive element group consisting of Mg and one or both of oxygen and nitrogen is disposed.
それぞれ半導体からなるドレイン半導体層及びソース半導体層とを有し、
前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成され、
前記ドレイン半導体層と前記ソース半導体層のいずれか一方又は両方の表面には、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類の添加元素と、酸素又は窒素のいずれか一方又は両方が含有された密着膜が配置され、
前記密着膜の表面にはアルミニウムを主成分とするアルミニウム膜が配置されたトランジスタ。 A gate electrode;
Each has a drain semiconductor layer and a source semiconductor layer made of a semiconductor,
The voltage applied to the gate electrode is configured to block or conduct between the drain semiconductor layer and the source semiconductor layer,
On the surface of one or both of the drain semiconductor layer and the source semiconductor layer, copper, or copper as a main component, Ti, Zr, Hf, V, Nb, Ta, and Cr , Mo, W, Mn, Fe, Ru, Os, Co, Ni, Bi, Ag, Zn, Sn, B, C, Al, Si, and La And an adhesion film containing any one kind of additive element selected from the additive element group consisting of Ce, Pr, Nd, and Mg, and one or both of oxygen and nitrogen,
A transistor in which an aluminum film mainly composed of aluminum is disposed on a surface of the adhesion film.
半導体からなるドレイン半導体層と、
半導体からなるソース半導体層とを有し、
前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成されたトランジスタであって、
前記ゲート電極は、アルミニウムを主成分とするアルミニウム膜と、
前記アルミニウム膜の表面に配置され、
銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類の添加元素と、酸素又は窒素のいずれか一方又は両方が含有されたバリア膜とを有するトランジスタ。 A gate electrode;
A drain semiconductor layer made of a semiconductor;
A source semiconductor layer made of a semiconductor,
A transistor configured to cut off or conduct between the drain semiconductor layer and the source semiconductor layer with a voltage applied to the gate electrode;
The gate electrode includes an aluminum film mainly composed of aluminum;
Arranged on the surface of the aluminum film,
Copper or copper as the main component, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Ru, Os, Co , Ni, Bi, Ag, Zn, Sn, B, C, Al, Si, La, Ce, Pr, Nd, and Mg. And a barrier film containing either one or both of oxygen and nitrogen.
半導体からなるドレイン半導体層と、
半導体からなるソース半導体層とを有し、
前記ゲート電極に印加する電圧で、前記ドレイン半導体層と前記ソース半導体層との間が遮断又は導通されるように構成されたトランジスタであって、
前記ゲート電極は、前記ガラス基板と接触する密着膜と、
アルミニウムを主成分とし、前記密着膜の表面に配置されたアルミニウム膜とを有し、
前記密着膜は、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類の添加元素と、酸素又は窒素のいずれか一方又は両方が含有されたトランジスタ。 A gate electrode in contact with the glass substrate;
A drain semiconductor layer made of a semiconductor;
A source semiconductor layer made of a semiconductor,
A transistor configured to cut off or conduct between the drain semiconductor layer and the source semiconductor layer with a voltage applied to the gate electrode;
The gate electrode has an adhesion film that contacts the glass substrate;
It has aluminum as a main component and an aluminum film disposed on the surface of the adhesion film,
The adhesion film is mainly composed of copper or copper, and includes Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, and Ru. , Os, Co, Ni, Bi, Ag, Zn, Sn, B, C, Al, Si, La, Ce, Pr, Nd, and Mg A transistor containing any one type of additive element selected from the group of additive elements and one or both of oxygen and nitrogen.
前記画素電極と前記蓄積電極との間に形成される液晶容量に、前記蓄積電極を片側の電極とする蓄積容量が接続され、
前記液晶容量の充放電で前記液晶の配向が制御される電子装置であって、
前記蓄積電極は、前記ガラス基板上に配置されたアルミニウム膜と、前記アルミニウム膜の表面に配置されたバリア膜とを有し、
前記アルミニウム膜はアルミニウムを主成分とし、
前記バリア膜は、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類の添加元素と、酸素又は窒素のいずれか一方又は両方が含有された電子装置。 A glass substrate, a transparent pixel electrode disposed on the glass substrate, a liquid crystal disposed on the pixel electrode, a transparent common electrode disposed on the liquid crystal, and an accumulation closely attached to the glass substrate Having electrodes,
A storage capacitor having the storage electrode on one side is connected to a liquid crystal capacitor formed between the pixel electrode and the storage electrode,
An electronic device in which the alignment of the liquid crystal is controlled by charging and discharging the liquid crystal capacity,
The storage electrode has an aluminum film disposed on the glass substrate, and a barrier film disposed on the surface of the aluminum film,
The aluminum film is mainly composed of aluminum,
The barrier film is mainly composed of copper or copper, and includes Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, and Ru. , Os, Co, Ni, Bi, Ag, Zn, Sn, B, C, Al, Si, La, Ce, Pr, Nd, and Mg An electronic device containing any one type of additive element selected from the group of additive elements and one or both of oxygen and nitrogen.
前記画素電極と前記蓄積電極との間に形成される液晶容量に、前記蓄積電極を片側の電極とする蓄積容量が接続され、
前記液晶容量の充放電で前記液晶の配向が制御される電子装置であって、
前記蓄積電極は、前記ガラス基板に密着する密着膜と、前記密着膜の表面に配置されたアルミニウム膜とを有し、
前記アルミニウム膜はアルミニウムを主成分とし、
前記密着膜は、銅、もしくは、銅を主成分とし、Ｔｉと、Ｚｒと、Ｈｆと、Ｖと、Ｎｂと、Ｔａと、Ｃｒと、Ｍｏと、Ｗと、Ｍｎと、Ｆｅと、Ｒｕと、Ｏｓと、Ｃｏと、Ｎｉと、Ｂｉと、Ａｇと、Ｚｎと、Ｓｎと、Ｂと、Ｃと、Ａｌと、Ｓｉと、Ｌａと、Ｃｅと、Ｐｒと、Ｎｄと、Ｍｇとからなる添加元素群より選択されるいずれか１種類の添加元素と、酸素又は窒素のいずれか一方又は両方が含有された電子装置。
A glass substrate, a transparent pixel electrode disposed on the glass substrate, a liquid crystal disposed on the pixel electrode, a transparent common electrode disposed on the liquid crystal, and an accumulation closely attached to the glass substrate Having electrodes,
A storage capacitor having the storage electrode on one side is connected to a liquid crystal capacitor formed between the pixel electrode and the storage electrode,
An electronic device in which the alignment of the liquid crystal is controlled by charging and discharging the liquid crystal capacity,
The storage electrode has an adhesion film in close contact with the glass substrate, and an aluminum film disposed on the surface of the adhesion film,
The aluminum film is mainly composed of aluminum,
The adhesion film is mainly composed of copper or copper, and includes Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, and Ru. , Os, Co, Ni, Bi, Ag, Zn, Sn, B, C, Al, Si, La, Ce, Pr, Nd, and Mg An electronic device containing any one type of additive element selected from the group of additive elements and one or both of oxygen and nitrogen.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007152699A JP2008306043A (en) | 2007-06-08 | 2007-06-08 | Formation method for wiring film, transistor, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007152699A JP2008306043A (en) | 2007-06-08 | 2007-06-08 | Formation method for wiring film, transistor, and electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008306043A true JP2008306043A (en) | 2008-12-18 |
Family
ID=40234471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007152699A Pending JP2008306043A (en) | 2007-06-08 | 2007-06-08 | Formation method for wiring film, transistor, and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008306043A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11035036B2 (en) | 2018-02-01 | 2021-06-15 | Honeywell International Inc. | Method of forming copper alloy sputtering targets with refined shape and microstructure |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02341A (en) * | 1987-02-02 | 1990-01-05 | Seiko Epson Corp | Semiconductor device |
| WO1997029400A1 (en) * | 1996-02-09 | 1997-08-14 | Seiko Epson Corporation | Contact structure for multilayer wiring, active matrix substrate and method of manufacturing the same |
| JPH10153788A (en) * | 1996-11-25 | 1998-06-09 | Toshiba Corp | Liquid crystal display device |
| JPH10229086A (en) * | 1997-02-18 | 1998-08-25 | Toshiba Corp | Semiconductor device and fabrication thereof |
| JP2004076080A (en) * | 2002-08-14 | 2004-03-11 | Tosoh Corp | Thin film for wiring and sputtering target |
-
2007
- 2007-06-08 JP JP2007152699A patent/JP2008306043A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02341A (en) * | 1987-02-02 | 1990-01-05 | Seiko Epson Corp | Semiconductor device |
| WO1997029400A1 (en) * | 1996-02-09 | 1997-08-14 | Seiko Epson Corporation | Contact structure for multilayer wiring, active matrix substrate and method of manufacturing the same |
| JPH10153788A (en) * | 1996-11-25 | 1998-06-09 | Toshiba Corp | Liquid crystal display device |
| JPH10229086A (en) * | 1997-02-18 | 1998-08-25 | Toshiba Corp | Semiconductor device and fabrication thereof |
| JP2004076080A (en) * | 2002-08-14 | 2004-03-11 | Tosoh Corp | Thin film for wiring and sputtering target |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11035036B2 (en) | 2018-02-01 | 2021-06-15 | Honeywell International Inc. | Method of forming copper alloy sputtering targets with refined shape and microstructure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5247448B2 (en) | Conductive film forming method and thin film transistor manufacturing method | |
| JP5017282B2 (en) | Method for forming wiring film | |
| TWI395270B (en) | Method for forming a wiring film, transistor, and electronic device | |
| JP4542008B2 (en) | Display device | |
| TWI249070B (en) | Electronic device, method of manufacture of the same, and sputtering target | |
| TWI445179B (en) | A wiring structure and a manufacturing method thereof, and a display device having a wiring structure | |
| JP6077978B2 (en) | Thin film transistor and manufacturing method thereof | |
| KR101067364B1 (en) | Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method | |
| US20110147753A1 (en) | Display device, copper alloy film for use therein, and copper alloy sputtering target | |
| WO2007063991A1 (en) | Thin film transistor substrate and display device | |
| TWI504765B (en) | Cu alloy film, and a display device or an electronic device provided therewith | |
| US20190148412A1 (en) | Multilayer wiring film and thin film transistor element | |
| JP2009105424A (en) | Thin-film transistor substrate, and display device | |
| WO2010013636A1 (en) | Wiring film, thin film transistor, target, wiring film formation method | |
| JP2009280834A (en) | Target, wiring film forming method, and manufacturing method of thin film transistor | |
| JP4763568B2 (en) | Transistor substrate | |
| JP2008124450A (en) | Target, film forming method, thin film transistor, panel with thin film transistor, manufacturing method for thin film transistor, and manufacturing method for panel with thin film transistor | |
| JP2012222166A (en) | Wiring film, thin film transistor, target, wiring film formation method | |
| JP2008112989A (en) | Target, film forming method, thin film transistor, panel with thin film transistor, and manufacturing method for thin film transistor | |
| JP5420964B2 (en) | Display device and Cu alloy film used therefor | |
| JP2010258346A (en) | DISPLAY DEVICE AND Cu ALLOY FILM USED FOR THE SAME | |
| JP2008306043A (en) | Formation method for wiring film, transistor, and electronic apparatus | |
| JP5368717B2 (en) | Display device and Cu alloy film used therefor | |
| US20210230718A1 (en) | Cu ALLOY TARGET | |
| KR102078991B1 (en) | Array Substrate Including Oxide Thin Film Transistor And Method Of Fabricating The Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100126 |
|
| A977 | Report on retrieval |
Effective date: 20120809 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20120821 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121218 |