JP2008299519A - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP2008299519A JP2008299519A JP2007143771A JP2007143771A JP2008299519A JP 2008299519 A JP2008299519 A JP 2008299519A JP 2007143771 A JP2007143771 A JP 2007143771A JP 2007143771 A JP2007143771 A JP 2007143771A JP 2008299519 A JP2008299519 A JP 2008299519A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image
- main scanning
- scaling
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Image Input (AREA)
- Facsimile Scanning Arrangements (AREA)
- Storing Facsimile Image Data (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
【解決手段】 スキャナ画像処理部115aは、矩形分割した頁の画像データを変倍処理部207および画像I/F部117を経由して外部のコントローラ120へ転送する際に、変倍処理部207からの画像データの主走査方向のサイズが画像I/F部117用のバウンダリサイズに合わないとき、そのバウンダリサイズに合う画素までを転送し、残りの画素については切り捨てるように制御を行う。
【選択図】 図3
Description
このような画像処理装置においては、近年、益々画質への要求が厳しくなっており、高画質化を実現するために、メモリ容量の増加や回路の複雑化が進んでいる。また、画像処理では、注目画素に対して主走査方向およびそれと直交する副走査方向の周囲画素を使って演算を施すため、主走査方向の画像サイズ(画像データのサイズ)分のFIFO(First In First Out memory)メモリ(以下単に「FIFO」ともいう)が複数段必要になり、高画質化のためにそのFIFOの段数も増えている。
そこで、FIFOサイズを最小限に抑えつつ、そのFIFOサイズを超えるような原稿サイズの画像に対して画像処理を施すことができる手法が必要となる。そのためには、読み取りユニットから転送された画像データを一度外部メモリへ格納し、後段モジュールへはFIFOの容量や変倍率から決められるサイズに画像データを矩形分割して転送するとよい。
そこで、特許文献1に見られるように、矩形分割した頁の画像データ(矩形領域)に対して変倍処理を施した結果、画像サイズが小数点以下の端数を持つような値になった場合には、各矩形領域のつなぎ目部分は小数点以下を切り上げもしくは切り捨てることで画素数を調整し、最終的なサイズを所望の変倍サイズに調整するようにした画像処理装置が提案されている。
この発明は、上記の問題点に鑑みてなされたものであり、矩形分割した頁の画像データを変倍処理して外部へ転送する場合の画質の劣化を低コストで防止できるようにすることを目的とする。
請求項3の発明による画像処理装置は、請求項1の画像処理装置において、所定の条件に基づいて上記バウンダリサイズを計算するバウンダリサイズ計算手段を設けたものである。
〔デジタル複合機のハードウェア構成例〕
まず、この実施形態における画像処理装置であるデジタル複合機(以下「MFP」ともいう)のハードウェア構成について、図1を参照して説明する。なお、MFPの代わりに、スキャナ機能およびプリンタ機能を有するデジタル複写機,ファクシミリ装置等の他の画像形成装置を用いてもよい。
このMFP100は、デジタル複写機,プリンタ,ファクシミリ装置,スキャナとしての機能、つまりコピー機能,文書蓄積(ドキュメントボックス)機能,ファクシミリ機能,プリンタ機能,スキャナ機能を含む各種機能を実現できる画像形成装置であり、図1に示すように、エンジン部110とコントローラ120とからなる。これらの構成が、原稿の画像読み取り,印刷(画像形成),画像情報送受信等の画像処理を行うためのハードウェア資源である。
CPU111は、ASIC−E114を介してエンジン部110全体を統括的に制御するマイクロコンピュータであり、中央処理装置,プログラムROM,RAM等からなる。このCPU111の中央処理装置が、プログラムROM内のプログラムを実行することにより、バウンダリサイズ設定手段としての機能を果たすことができる。
読取ユニット112は、原稿の画像を画像データとして読み取るスキャナ等の画像読取手段である。
ASIC−E114は、画像処理部115と画像インタフェース(以下「インタフェース」を「I/F」ともいう)部117とを有するデバイスボードであり、CPU111の制御対象となるデバイスの共有化を図り、アーキテクチャの面からアプリケーションプログラム(以下単に「アプリケーション」又は「アプリ」ともいう)等の開発の高効率化を支援するものである。
画像I/F部117は、画像処理部115とコントローラ120との間の画像データの送受信を制御するものである。
外部メモリ118は、HDD(ハードディスク装置)やメモリカード等の記録媒体である。
このコントローラ120は、操作部121,HDD122,CPU123,ASIC−C124,MEM−C127,NB128,MEM−P129,ASIC130,OPTION131,132,SB133,およびROM134によって構成されている。なお、操作部121は実際にはコントローラ120の外側に配置されている。
HDD122は、画像データやプログラム(ソフトウェア)など、各種のデータを蓄積・保存するための記憶手段である。
ASIC−C124は、回転器125と編集器126とを有するデバイスボードである。
回転器125は、読取ユニット112によって読み取った画像データ又は書込ユニット113へ転送すべき画像データに対して回転処理を施すものである。
MEM−C127は、読取ユニット112によって読み取った画像データを一旦記憶しておくためのRAM等の記憶手段である。
NB128は、CPU123とASIC−C124,MEM−P129,SB133とを接続するためのノースブリッジである。
MEM−P129は、エンジン部110へ転送すべき画像データを展開するために使用するRAM等の記憶手段である。
ROM134は、CPU123が当該MFP100の制御を行う際のプログラム(ブートプログラムを含む)が格納されるメモリである。
次に、図1のエンジン部110の具体的構成について、図2を参照して説明する。
図2は、図1のエンジン部110の具体的構成例を示すブロック図である。
画像処理部115は、スキャナ画像処理部115aとプリンタ画像処理部115bとからなる。
プリンタ画像処理部115bは、画像I/F部117からのC,M,Y,Kの画像データを書込ユニット113のC,M,Y,K各色の書込部113a,113b,113c,113dの画像表現特性に合ったC,M,Y,Kの画像データに変換する。なお、「R,G,B」のRはレッド、Gはグリーン、Bはブルーをそれぞれ示す。また、「C,M,Y,K」のCはシアン、Mはマゼンタ、Yはイエロー、Kはブラックをそれぞれ示す。
次に、図2のスキャナ画像処理部115aの構成と制御について、図3を参照して説明する。
図3は、図2のスキャナ画像処理部115aの構成とデータの流れの一例を示す説明図である。
〔第1実施例〕
まず、第1実施例について説明する。
図3に示したスキャナ画像処理部115aにおいて、読取ユニット112から本来の画像サイズ(実際には主走査方向のサイズである主走査サイズ)で画像データを受信すると、その画像データが入力I/F部201,FIFO202,および外部メモリI/F部204を経由して外部メモリ118へ格納される。
外部メモリ118上の画像データに対して矩形分割処理を行う場合、前後する矩形領域はそのまま分割した領域を転送すると、フィルタ部206等の画像処理において、境界部分にすじが入り、画質が劣化するなどの問題があるため、画質が劣化しないように画像データをかぶらせて外部メモリ118から読み出す必要がある。
図3に示すスキャナ画像処理部115aの前処理部205およびフィルタ処理部206と変倍処理部207における主走査方向の画像有効領域(以下単に「画像有効領域」という)は異なる。
変倍処理部207では、ソフトウェアによって(実際にはソフトウェアに従って動作するCPU111によって)設定された任意の変倍率に応じて、フィルタ処理部206からの画像データに対して主走査方向に拡大/縮小の処理(主走査任意変倍)を行う。
図7は、各モジュールの画像有効領域、つまりフィルタ処理部206等に必要な画素数(有効領域)、変倍処理部207への入力画素数(有効領域)、変倍処理部207による変倍後の画素数、および画像I/F部117からコントローラ120へ出力される画像サイズの一例を説明するための概念図である。
図8は、画像I/F部117用の所定のバウンダリサイズ(以下単に「バウンダリサイズ」ともいう)に合わなかった残りの画素の切り捨てと、次の頁での切り捨てられた画素分の追加方法を説明するための図である。
図6の例では、入力される画像データの画素(入力画素)A〜Eに対して、150%拡大では1〜7の仮想画素が、67%縮小では1〜3の仮想画素が生成される。
すると、例えば図7に示すように、変倍処理部207に主走査長6,000画素のデータを入力したとすると、67%変倍処理後の画素数は4,020画素となる。仮に画像I/F部117からコントローラ120側への転送において、バウンダリが512画素であったとすると、図8に示すように、変倍処理後の主走査サイズ(画像サイズ)が512*7=3,584画素であれば、回路構成が容易となる。そこで、4,020−3,584=436画素を切り捨てる。
次に、第2実施例について説明する。
この第2実施例は、第1実施例の構成に以下の構成を加えたものである。
図1のCPU111(ソフトウェア)は、外部(操作部121あるいはPC等の外部機器)からの指示によってバウンダリサイズを任意に設定することができる。それによって、ハードウェアであるスキャナ画像処理部115aが、その設定値を基にしてバウンダリサイズに合わなかった画素を切り捨てることができる。
したがって、ハードウェアにてバウンダリサイズを計算する必要がない分だけ、ハードウェアの回路構成が簡単になる。
次に、第3実施例について説明する。
この第3実施例は、第1実施例の構成に以下の構成を加えたものである。
スキャナ画像処理部115a(ハードウェア)は、所定の条件に基づいてバウンダリサイズを自動的に計算することができる。
したがって、ソフトウェアはハードウェアのバス幅やバースト長等の所定の条件の情報を持つ必要がない分だけ、ソフトウェアの構成が簡単になる。
次に、第4実施例について説明する。
この第4実施例は、第1実施例〜第3実施例のいずれかの構成に以下の構成を加えたものである。
変倍後主走査カウンタは、変倍処理部207から後段モジュールへ出力されるラインゲート信号がアサートされている期間、カウントアップを行う。
このような構成により、矩形領域(矩形分割した頁)の画像データの転送を行う場合の各矩形領域間のつなぎ目部分の画質の劣化を確実に防止することができる。
〔第5実施例〕
次に、第5実施例について説明する。
この第5実施例は、第4実施例の構成に以下の構成を加えたものである。
次に、第6実施例について説明する。
この第6実施例は、第1実施例〜第4実施例のいずれかの構成に以下の構成を加えたものである。
次に、第7実施例について説明する。
この第7実施例は、第1実施例〜第6実施例のいずれかの構成に以下の構成を加えたものである。
切り捨てられた画素を考慮して次頁の画像転送を行おうとすると、本来は外部メモリ118から読み出す画素を6,000−304=5,696画素目からにするべきところを、5,349−304=5,045画素目からに変更することになる。
次に、第8実施例について説明する。
図3のスキャナ画像処理部115aにおいて、変倍処理部207による変倍処理前の画像データの主走査サイズおよび変倍率が予め分かっていれば、ソフトウェアによって変倍処理後の画像データの主走査サイズが求められるため、その主走査サイズがバウンダリサイズに合うように、予め矩形分割する頁の画像データの主走査サイズ(主走査長)を計算し、設定することができる。それによって、再転送する画像データの主走査サイズ(画像サイズ幅)を固定長にできる。
次に、第9実施例について説明する。
図9は、ラインゲート幅の調整を説明するためのスキャナ画像処理部115aの構成とデータの流れの一例を示す説明図である。
なお、ラインゲート幅を決定するためのダミーラインゲート信号を発行する際、つまりラインゲート幅を決定する際には、外部メモリ118へのアクセスを禁止することにより、外部メモリ118からの画像データの読み出し、コントローラ120への画像転送を行わない。これは、後述する第10実施例でも同様とする。
また、ダミーラインゲート信号を発行する(ラインゲート幅を決定する)際には、外部メモリ118へのアクセスを禁止することにより、無駄な画像データ転送が行われないため、画像転送効率に悪影響を及ぼさずに済む。
次に、第10実施例について説明する。
図3のスキャナ画像処理部115aにおいて、読取ユニット112からの画像転送が開始されると、外部メモリI/F部204が入力I/F部201から画像データを受け取り、外部メモリ118への最初の1ライン分の画像転送が完了すると、その主走査サイズを検出することができる(図10の(a)参照)。もしくは、予め主走査サイズをソフトウェアによりレジスタへ設定してもらう。その後、図9に示したように、スキャナ画像処理部115a内で自動的にダミーラインゲート信号を外部メモリI/F部204から変倍処理部207に対して発行させる。
スキャナ画像処理部115aでは、外部メモリI/F部204が実際に外部メモリ118から矩形分割した頁の画像データの読み出しを開始する前に、変倍処理部207に対して図10の(c)に示すようなダミーラインゲート信号を発行する。
外部メモリI/F部204は、そのラインゲート幅b1,b2,b3,b4を使用して外部メモリ118から画像データを読み込む。
図11は、スキャナ画像処理部115aにおけるダミーラインゲート信号を使用した場合の実際に使用するラインゲート幅および端数の決定方法の一例を説明するためのタイミングチャートである。
これをダミーラインゲート信号がネゲートされるまで繰り返し、最後の情報が実際に使用されるラインゲート幅と端数の情報となる。主走査座標の端数は、次の矩形領域用のダミーラインゲート信号のアサート時に使用される。
113:書込ユニット 114:ASIC−E 115:画像処理部
115a:スキャナ画像処理部 115b:プリンタ画像処理部
117:画像I/F部 118:外部メモリ 120:コントローラ
121:操作部 122:HDD 123:CPU 124:ASIC−C
125:回転器 126:編集器 127:MEM−C 128:NB
129:MEM−P 130:ASIC 131,132:OPTION
133:SB 134:ROM 201:入力I/F部
202,203:FIFO 204:外部メモリI/F部 205:前処理部
206:フィルタ処理部 207:変倍処理部
Claims (11)
- 画像データを複数の頁に矩形分割する矩形分割手段と、該矩形分割手段によって矩形分割された頁の画像データに対して主走査方向の変倍処理を施す変倍処理手段とを有する画像処理装置であって、
前記矩形分割手段によって矩形分割された頁の画像データが前記変倍処理手段を経由して外部へ転送される際に、該変倍処理手段からの画像データの主走査方向のサイズが所定のバウンダリサイズに合わないとき、そのバウンダリサイズに合う画素までが転送され、残りの画素については切り捨てられるように制御を行う制御手段を設けたことを特徴とする画像処理装置。 - 請求項1記載の画像処理装置において、
外部からの指示によって前記バウンダリサイズを設定するバウンダリサイズ設定手段を設けたことを特徴とする画像処理装置。 - 請求項1記載の画像処理装置において、
所定の条件に基づいて前記バウンダリサイズを計算するバウンダリサイズ計算手段を設けたことを特徴とする画像処理装置。 - 請求項1乃至3のいずれか一項に記載の画像処理装置において、
画像データの主走査方向への書き込みを制御するためのラインゲート信号を出力するラインゲート信号出力手段を備え、
前記制御手段は、前記変倍処理手段へ入力される変倍処理前の画像データである前記矩形分割手段によって矩形分割された頁の画像データの主走査方向の画素数をカウントする変倍前主走査カウンタと、前記変倍処理手段による主走査方向の変倍処理後に外部へ転送される画像データの主走査方向の画素数をカウントする変倍後主走査カウンタと、前記バウンダリサイズを保持するバウンダリサイズレジスタと、前記変倍後主走査カウンタの値が前記バウンダリサイズの整数倍であることを検出すると、その時点の前記変倍後主走査カウンタの値および前記変倍前主走査カウンタの値を保持し、前記ラインゲート信号がネゲートした時点で、それらの値を前記矩形分割手段によって矩形分割された次頁の画像データの外部への転送が終わるまで保持するカウンタレジスタとを有することを特徴とする画像処理装置。 - 請求項4記載の画像処理装置において、
画像データを外部へ転送する画像転送手段を備え、
該画像転送手段は、前記制御手段の一部を有し、前記変倍後主走査カウンタの値が前記バウンダリサイズの整数倍であったときの該変倍後主走査カウンタの値を受け取り、前記変倍処理手段から受け取った画像データのうち、前記変倍後主走査カウンタの値までの主走査方向のサイズ分の画像データを外部へ転送することを特徴とする画像処理装置。 - 請求項1乃至4のいずれか一項に記載の画像処理装置において、
画像データを外部へ転送する画像転送手段を備え、
前記制御手段は、前記変倍処理手段による変倍処理後の画像データを記憶する記憶手段を有し、該記憶手段に記憶された画像データを前記画像転送手段へ転送する際に、その画像データの主走査方向のサイズを前記画像転送手段用の前記バウンダリサイズに合う画素数に調整することを特徴とする画像処理装置。 - 請求項1乃至6のいずれか一項に記載の画像処理装置において、
前記制御手段は、前記矩形分割手段によって矩形分割され、前記変倍処理手段を経由して外部へ転送された前頁の画像データから切り捨てられた画素数を考慮して、前記矩形分割手段によって矩形分割された次頁の画像データにその画素分を遡った画像データから前記変倍処理手段を経由して外部へ転送されるように制御することを特徴とする画像処理装置。 - 画像データを複数の頁に矩形分割する矩形分割手段と、該矩形分割手段によって矩形分割された頁の画像データに対して主走査方向の変倍処理を施す変倍処理手段とを有する画像処理装置であって、
前記変倍処理手段による変倍処理後の画像データの主走査方向のサイズが所定のバウンダリサイズに合うように、予め前記矩形分割手段によって矩形分割する頁の画像データの主走査方向のサイズを計算して設定する制御手段を設けたことを特徴とする画像処理装置。 - 画像データを複数の頁に矩形分割する矩形分割手段と、該矩形分割手段によって矩形分割された頁の画像データに対して主走査方向の変倍処理を施す変倍処理手段とを有する画像処理装置であって、
画像データの主走査方向への書き込みを制御するためのラインゲート信号を出力するラインゲート信号出力手段を備え、
前記制御手段は、前記ラインゲート信号と同等のダミーラインゲート信号を出力するダミーラインゲート信号出力手段と、前記矩形分割手段によって矩形分割された頁の画像データが前記変倍処理手段へ転送される前に、該画像データの主走査方向のサイズを前記ダミーラインゲート信号を使用して自動調整する手段とを有することを特徴とした画像処理装置。 - 画像データを複数の頁に矩形分割する矩形分割手段と、該矩形分割手段によって矩形分割された頁の画像データに対して主走査方向の変倍処理を施す変倍処理手段とを有する画像処理装置であって、
画像データを記憶する画像記憶手段と、画像データの主走査方向への書き込みを制御するためのラインゲート信号を出力するラインゲート信号出力手段とを備え、
前記制御手段は、前記ラインゲート信号を使用して前記画像記憶手段からの前記矩形分割手段によって矩形分割された頁の画像データの読み出しを制御する手段と、前記ラインゲート信号と同等のダミーラインゲート信号を出力するダミーラインゲート信号出力手段と、前記矩形分割手段によって矩形分割された頁の画像データが前記変倍処理手段へ転送される前までに、前記変倍処理手段による変倍処理後の画像データの主走査方向のサイズが前記バウンダリサイズに合うように、前記ダミーラインゲート信号を使用し、前記変倍処理手段による実際の変倍処理時と同じ演算により、前記矩形分割手段によって矩形分割する頁の画像データの主走査方向のサイズを計算する主走査サイズ計算手段と、該主走査サイズ計算手段による計算結果に基づいて前記ラインゲート信号の主走査方向の幅を決定するラインゲート幅決定手段とを有することを特徴とした画像処理装置。 - 請求項10記載の画像処理装置において、
前記制御手段は、前記ラインゲート幅決定手段によって前記ラインゲート信号の主走査方向の幅を決定する際に、前記画像記憶手段へのアクセスを禁止する手段を有することを特徴とする画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007143771A JP4956282B2 (ja) | 2007-05-30 | 2007-05-30 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007143771A JP4956282B2 (ja) | 2007-05-30 | 2007-05-30 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008299519A true JP2008299519A (ja) | 2008-12-11 |
JP4956282B2 JP4956282B2 (ja) | 2012-06-20 |
Family
ID=40173005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007143771A Expired - Fee Related JP4956282B2 (ja) | 2007-05-30 | 2007-05-30 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4956282B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014035617A (ja) * | 2012-08-08 | 2014-02-24 | Mega Chips Corp | 画像処理インターフェース回路 |
JP2014035619A (ja) * | 2012-08-08 | 2014-02-24 | Mega Chips Corp | 画像処理装置 |
US9552619B2 (en) | 2012-08-08 | 2017-01-24 | Megachips Corporation | Image processing apparatus and image processing interface circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004220584A (ja) * | 2002-12-26 | 2004-08-05 | Canon Inc | 画像処理装置及び画像処理方法 |
JP2004220585A (ja) * | 2002-12-26 | 2004-08-05 | Canon Inc | 画像処理装置及び画像処理方法 |
JP2005124071A (ja) * | 2003-10-20 | 2005-05-12 | Canon Inc | 画像処理装置および画像処理方法およびコンピュータが読み取り可能なプログラムを格納した記憶媒体およびプログラム |
JP2006139803A (ja) * | 2002-12-26 | 2006-06-01 | Canon Inc | 画像処理装置及び画像処理方法 |
-
2007
- 2007-05-30 JP JP2007143771A patent/JP4956282B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004220584A (ja) * | 2002-12-26 | 2004-08-05 | Canon Inc | 画像処理装置及び画像処理方法 |
JP2004220585A (ja) * | 2002-12-26 | 2004-08-05 | Canon Inc | 画像処理装置及び画像処理方法 |
JP2006139803A (ja) * | 2002-12-26 | 2006-06-01 | Canon Inc | 画像処理装置及び画像処理方法 |
JP2005124071A (ja) * | 2003-10-20 | 2005-05-12 | Canon Inc | 画像処理装置および画像処理方法およびコンピュータが読み取り可能なプログラムを格納した記憶媒体およびプログラム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014035617A (ja) * | 2012-08-08 | 2014-02-24 | Mega Chips Corp | 画像処理インターフェース回路 |
JP2014035619A (ja) * | 2012-08-08 | 2014-02-24 | Mega Chips Corp | 画像処理装置 |
US9552619B2 (en) | 2012-08-08 | 2017-01-24 | Megachips Corporation | Image processing apparatus and image processing interface circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4956282B2 (ja) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000101816A (ja) | 走査画像にクロッピング等の修正を自動的に行う方法 | |
US8937753B2 (en) | Image scanning apparatus, image compensation method and computer-readable recording medium | |
JP5388559B2 (ja) | 画像処理装置及び画像処理方法並びに画像処理方法を実行するプログラム及び記憶媒体 | |
JP2007200170A (ja) | 画像処理装置および画像処理プログラム | |
JP5391873B2 (ja) | 画像形成装置 | |
US8976408B2 (en) | Apparatus, method, and computer-readable storage medium for maintaining reproducibility of lines or characters of image | |
JP5379660B2 (ja) | 画像処理装置及びその制御方法 | |
JP4956282B2 (ja) | 画像処理装置 | |
JP2011198291A (ja) | 画像処理装置、画像処理方法、およびコンピュータプログラム | |
JP2009171563A (ja) | 画像処理装置及び画像処理方法並びに画像処理方法を実行するプログラム及び記憶媒体 | |
JP3902173B2 (ja) | 画像変倍方法とこの方法を実施する写真プリント装置 | |
JP2002232654A (ja) | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JPH1141473A (ja) | 画像処理装置と画像記録装置と画像形成装置 | |
JP2007226330A (ja) | 画像処理装置、画像処理方法、その方法をコンピュータに実行させるプログラム | |
JPH11196258A (ja) | 画像処理装置およびその方法 | |
US9679231B2 (en) | Copier and method in which print processing proceeds prior to storing all read image data exceeding predetermined size when ACS is selected | |
US9195160B2 (en) | Image forming apparatus and image forming method for correcting registration deviation | |
JP2005031759A (ja) | 空間フィルタを適用する画像処理装置及び画像処理方法 | |
JP4999729B2 (ja) | 画像処理方法、及び画像処理装置 | |
JP2004056252A (ja) | 複写装置および複写方法 | |
JP2006088375A (ja) | 画像形成装置 | |
JP2008011076A (ja) | 画像処理装置 | |
WO2009082015A1 (en) | Image processing apparatus, image processing method, and program and memory medium for executing image processing method | |
JP2002271615A (ja) | 画像処理装置及び画像形成装置 | |
JP2003234896A (ja) | カラー画像処理装置、カラー画像処理方法、プログラムおよび記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4956282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |