JP2008298641A - Circuit board inspection method and device - Google Patents
Circuit board inspection method and device Download PDFInfo
- Publication number
- JP2008298641A JP2008298641A JP2007146214A JP2007146214A JP2008298641A JP 2008298641 A JP2008298641 A JP 2008298641A JP 2007146214 A JP2007146214 A JP 2007146214A JP 2007146214 A JP2007146214 A JP 2007146214A JP 2008298641 A JP2008298641 A JP 2008298641A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- signal
- power supply
- pins
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
本発明は、IC部品が実装された回路基板の良否を判定するための回路基板検査方法及び装置に関するものであり、特に、回路基板にIC部品が逆実装されていないか、或いは、IC部品の隣り合うピンがショートしていないかを検査するための回路基板検査方法及び装置に関するものである。 The present invention relates to a circuit board inspection method and apparatus for determining the quality of a circuit board on which an IC component is mounted. In particular, the present invention relates to whether an IC component is not reversely mounted on a circuit board, or The present invention relates to a circuit board inspection method and apparatus for inspecting whether adjacent pins are short-circuited.
近年、IC部品が実装された回路基板(所謂、プリント基板)においては、回路基板の高密度化、高機能化が進み、回路基板の品質を確保するために、インサーキットテスタのような回路基板検査装置を使用した検査が行われている。 In recent years, in circuit boards (so-called printed boards) on which IC components are mounted, circuit boards such as in-circuit testers have been developed in order to ensure the quality of circuit boards as the density and functionality of circuit boards have increased. An inspection using an inspection device is performed.
特に、図9(a)に示すように、IC部品1は、一般に、その表裏を明確に区別することはできるが、IC本体2の正面側と背面側からそれぞれ突出する複数の入力ピン及び出力ピン(以下、「信号ピン」という。)5(5a〜5j)は点対称の位置にあり、しかも、電源ピン3とグランドピン4とは点対称の位置にある。そのため、IC部品1を回路基板に対して誤って逆実装してしまうことがある。
In particular, as shown in FIG. 9A, generally, the
IC部品1が適正に実装されていない場合には、IC部品1のみでなく、回路基板全体が損傷する可能性がある。従って、実装されたIC部品1の各ピンが回路基板に正常に実装されて半田付けされているか否かの検査、即ち、IC逆実装検査は重要である。
If the
一般にIC部品1は、図9(b)に示すように、電源ピン3及びグランドピン4と、各信号ピン5との間に寄生ダイオードD1、D2が存在する。IC逆実装検査方法として、この寄生ダイオードD1、D2に着目し、この寄生ダイオードD1、D2を利用してIC部品1の回路基板への逆実装を検査する方法がある。例えば、特許文献1などに記載されている。
In general, the
この検査方法は、図10(a)、(b)に示すように、回路基板に実装した、電源ピン3、グランドピン4、信号ピン5を有するIC部品1に対して、両電源電圧の和はそのIC部品1に含まれるダイオード(所謂、寄生ダイオード)D1、D2の立ち上がり電圧より大きいが、各電源電圧単独ではその立ち上がり電圧より小さくなる第1電源21と第2電源22とを用いている。
In this inspection method, as shown in FIGS. 10A and 10B, the sum of both power supply voltages is applied to an
第1電源21の電圧は、電源ピン3とグランドピン4とに印加し、第2電源22の電圧は、電流計23を介して電源ピン3又はグランドピン4と、信号ピン5とに印加する。そのときの電流計23が指示する電流値によりIC部品1の逆実装検査を行う。
The voltage of the
図10(a)に示すように、正常に実装されたときは、電流計23に大きな電流が流れるが、図10(b)に示すように、逆実装の場合には、僅かしか流れず、電流計23の指示は略ゼロとなる。正逆の判定は、正常実装時と逆実装時の電流値の差により行う。
As shown in FIG. 10 (a), a large current flows through the
また、別法としては、図11(a)、(b)に示す方法がある。つまり、この検査方法によれば、図示するように、グランドピン4と信号ピン5との間に電源24を接続し、グランドピン4から信号ピン5へ定電流1mA3Vリミットを加え、グランドピン4と信号ピン5との間の電圧を電圧計25で測定する。図11(a)に示すように、IC部品1が正常に実装されたときは、ダイオードD2による順方向電圧を電圧計25で検出することができる。一方、図11(b)に示すように、逆実装の場合には、電圧計25では、ダイオードD1による順方向電圧は検出されない。正逆の判定は、正常実装時と逆実装時の電圧値の差により行う。
Another method is shown in FIGS. 11A and 11B. That is, according to this inspection method, as shown in the figure, a
同様に、図12(a)、(b)に示す方法では、図示するように、電源ピン3と信号ピン5との間に電源24を接続し、信号ピン5から電源ピン3へ定電流1mA3Vリミットを加え、信号ピン5と電源ピン3の間の電圧を電圧計25で測定する。図12(a)に示すように、IC部品が正常に実装されたときは、ダイオードD1による順方向電圧を電圧計25で検出することができる。一方、図12(b)に示すように、逆実装の場合には、電圧計25では、ダイオードD1による順方向電圧は検出されない。正逆の判定は、正常実装時と逆実装時の電圧値の差により行う。
Similarly, in the method shown in FIGS. 12A and 12B, as shown, a
このように、上記従来のIC部品逆実装検査方法によれば、寄生ダイオードD1の有無の確認を行うことにより、IC部品の逆付けの検出が可能である。 As described above, according to the conventional IC component reverse mounting inspection method, it is possible to detect the reverse attachment of the IC component by confirming the presence or absence of the parasitic diode D1.
更に、上記IC部品逆実装検査と同時に、図13に示す検査方法により、IC部品の隣り合う2ピン間がショートしているかどうかのオープン検査も行っている。 Further, simultaneously with the IC component reverse mounting inspection, an open inspection is performed to determine whether two adjacent pins of the IC component are short-circuited by the inspection method shown in FIG.
つまり、オープン検査では、IC部品の隣り合った2ピンの間に電源14よりDC0.2Vを印加し、同じく隣り合った2ピンの間に電流計15を設置し、流れる電流値を測定する。
このように、従来の回路基板の検査においては、不良回路基板の検出率を上げるために、IC部品逆実装検査及びオープン検査を実施しており、又、両方の検査を基本的に全ピンに対して実施している。そのために、IC部品周辺の回路における不良検出率が高い。 Thus, in conventional circuit board inspection, in order to increase the detection rate of defective circuit boards, IC component reverse mounting inspection and open inspection are performed, and both inspections are basically performed on all pins. It is carried out against. Therefore, the defect detection rate in the circuit around the IC component is high.
一方、上述のように、それぞれ異なった検査を基本的に全ピンに対して行うために、検査時間が掛かるといった問題がある。 On the other hand, as described above, there is a problem that it takes a long time for inspection because different inspections are basically performed on all pins.
そこで、本発明の目的は、IC部品逆実装検査とオープン検査とを同時に行うことが可能であり、不良回路基板の検出率を低下することなく、検査時間を短縮することのできる回路基板検査方法及び装置を提供することである。 Accordingly, an object of the present invention is to provide a circuit board inspection method capable of simultaneously performing IC component reverse mounting inspection and open inspection, and reducing the inspection time without reducing the detection rate of defective circuit boards. And providing an apparatus.
本発明の他の目的は、従来全ピンに対して必要とされたオープン検査は、必要なピンに対してのみ行えばよく、検査時間を短縮することができ、しかも、不良回路基板の検出率を低下することのない回路基板検査方法及び装置を提供することである。 Another object of the present invention is that the open inspection conventionally required for all the pins only needs to be performed for the necessary pins, the inspection time can be shortened, and the detection rate of defective circuit boards can be reduced. It is an object of the present invention to provide a circuit board inspection method and apparatus that do not deteriorate the above.
上記目的は本発明に係る回路基板検査方法及び装置にて達成される。要約すれば、第1の本発明によれば、電源ピン、グランドピン及び複数の信号ピンを備え、前記電源ピン及び前記グランドピンと、前記各信号ピンとの間に寄生ダイオードが存在しているIC部品が取り付けられた回路基板の良否を判定する回路基板検査方法において、
(a)定電流電源の一方の出力端子を前記一つの信号ピンに接続し、前記定電流電源の他方の出力端子を前記電源ピンに接続して、前記一つの信号ピンから前記電源ピンへと所定値の電流を印加し、他の残余の信号ピン及び前記グランドピンは、前記定電流電源の前記他方の出力端子に接続して、前記電源ピンと前記電流を印加した信号ピンとの間の電圧値を測定する工程と、
(b)前記工程(a)の測定により電圧値が得られなかった場合に、該信号ピンをフェイルピンとして記憶する工程と、
(c)前記工程(a)にて前記電流を印加した信号ピンを順次他の信号ピンに切り替えて、前記全ての信号ピンに対して前記工程(a)、(b)を実施する工程と、
(d)前記工程(c)が終了した後、前記IC部品が前記回路基板に正常に実装されているか否かを判定する工程と、
を有し、前記工程(d)において、前記電流を印加した信号ピンが全てフェイルピンである場合、前記IC部品が前記回路基板に逆に実装されていると判定することを特徴とする回路基板検査方法が提供される。
The above object is achieved by a circuit board inspection method and apparatus according to the present invention. In summary, according to the first aspect of the present invention, an IC component including a power supply pin, a ground pin, and a plurality of signal pins, and a parasitic diode exists between the power supply pin, the ground pin, and the signal pins. In the circuit board inspection method for determining the quality of the circuit board to which is attached,
(A) One output terminal of a constant current power supply is connected to the one signal pin, the other output terminal of the constant current power supply is connected to the power supply pin, and from the one signal pin to the power supply pin. A predetermined value of current is applied, and the other remaining signal pins and the ground pin are connected to the other output terminal of the constant current power supply, and a voltage value between the power supply pin and the signal pin to which the current is applied. Measuring the
(B) a step of storing the signal pin as a fail pin when a voltage value is not obtained by the measurement in the step (a);
(C) sequentially switching the signal pin to which the current is applied in the step (a) to another signal pin, and performing the steps (a) and (b) on all the signal pins;
(D) determining whether the IC component is normally mounted on the circuit board after the step (c) is completed;
In the step (d), when all the signal pins to which the current is applied are fail pins, it is determined that the IC component is mounted on the circuit board in reverse. An inspection method is provided.
第1の本発明にて、一実施態様によれば、更に、前記工程(d)において、前記IC部品が前記回路基板に正常に実装されていると判定された場合、前記フェイルピンとして記憶された信号ピンと、その両隣りのピンに対して、並びに、前記電源ピン及び前記グランドピンと、その両隣りのピンに対して、オープン検査を行い、ショート状態にあるピンを確定する。 According to the first aspect of the present invention, according to one embodiment, when it is determined in the step (d) that the IC component is normally mounted on the circuit board, it is stored as the fail pin. An open inspection is performed on the signal pin and the adjacent pins, and the power supply pin and the ground pin, and the adjacent pins to determine a pin in a short state.
第2の本発明によれば、電源ピン、グランドピン及び複数の信号ピンを備え、前記電源ピン及び前記グランドピンと、前記各信号ピンとの間に寄生ダイオードが存在しているIC部品が取り付けられた回路基板の良否を判定する回路基板検査装置において、
(A)前記IC部品の前記電源ピン、前記グランドピン及び前記各信号ピンと接触して電気的に接続可能な複数のピンプローブを備え、前記IC部品が取り付けられた回路基板を固定するための回路基板固定手段と、
(B)所定値の電流を供給することのできる定電流電源と、
(C)前記定電流電源の一方の出力端子を前記一つの信号ピンに接続された前記ピンプローブに接続し、前記定電流電源の他方の出力端子を前記電源ピンに接続された前記ピンプローブに接続し、他の残余の前記信号ピン及び前記グランドピンに接続されたピンプローブは、前記定電流電源の前記他方の出力端子に接続するためのピン選択切替手段と、
(D)前記ピン選択切替手段を制御し、前記定電流電源に接続された前記一つの信号ピンから前記電源ピンへと所定値の電流を印加し、他の残余の前記信号ピン及び前記グランドピンは、前記定電流電源の前記他方の出力端子に接続して、前記電源ピンと前記電流を印加した信号ピンとの間の電圧値を測定し、
前記信号ピンに電流を印加したとき、前記電流を印加した信号ピンと前記電源ピンとの間に電圧値が得られなかった場合に、該信号ピンをフェイルピンとして記憶し、
電流を印加する信号ピンを順次他の信号ピンに切り替えて、前記全ての信号ピンに対して前記測定を実施する、
制御手段と、
を有し、前記制御手段は、前記電流を印加した信号ピンが全てフェイルピンである場合、前記IC部品が前記回路基板に逆に実装されていると判定することを特徴とする回路基板検査装置が提供される。
According to the second aspect of the present invention, an IC component having a power supply pin, a ground pin, and a plurality of signal pins, and having a parasitic diode between the power supply pin, the ground pin, and each signal pin is attached. In a circuit board inspection apparatus for determining the quality of a circuit board,
(A) A circuit for fixing a circuit board to which the IC component is mounted, including a plurality of pin probes that can be electrically connected in contact with the power supply pin, the ground pin, and the signal pins of the IC component A substrate fixing means;
(B) a constant current power source capable of supplying a predetermined value of current;
(C) One output terminal of the constant current power supply is connected to the pin probe connected to the one signal pin, and the other output terminal of the constant current power supply is connected to the pin probe connected to the power supply pin. A pin probe connected to the other remaining signal pins and the ground pin is connected to the other output terminal of the constant current power source;
(D) controlling the pin selection switching means, applying a predetermined value of current from the one signal pin connected to the constant current power source to the power source pin, and other remaining signal pins and ground pins Is connected to the other output terminal of the constant current power supply to measure a voltage value between the power supply pin and the signal pin to which the current is applied,
When a current is applied to the signal pin, if a voltage value is not obtained between the signal pin to which the current is applied and the power supply pin, the signal pin is stored as a fail pin,
The signal pins to which current is applied are sequentially switched to other signal pins, and the measurement is performed on all the signal pins.
Control means;
And the control means determines that the IC component is mounted in reverse on the circuit board when all the signal pins to which the current is applied are fail pins. Is provided.
第2の本発明にて、一実施態様によれば、前記制御手段は、前記IC部品が前記回路基板に正常に実装されていると判定された場合、前記記憶された前記フェイルピンと、その両隣りのピンに対して、並びに、前記電源ピン及び前記グランドピンと、その両隣のピンに対して、オープン検査を行い、ショート状態にあるピンを確定する。 According to a second aspect of the present invention, according to one embodiment, the control means determines that the stored fail pin and both of the stored fail pins when it is determined that the IC component is normally mounted on the circuit board. An open inspection is performed on the adjacent pins, the power supply pins, the ground pins, and the adjacent pins, and pins in a short state are determined.
本発明によれば、IC部品逆実装検査とオープン検査とを同時に行うことが可能であり、不良回路基板の検出率を低下することなく、検査時間を短縮することができる。又、本発明によれば、従来全ピンに対して必要とされたオープン検査は、必要なピンに対してのみ行えばよく、検査時間を短縮することができ、しかも、不良回路基板の検出率を低下することがない。 According to the present invention, the IC component reverse mounting inspection and the open inspection can be performed at the same time, and the inspection time can be shortened without reducing the detection rate of the defective circuit board. In addition, according to the present invention, the open inspection required for all the pins in the past can be performed only for the necessary pins, the inspection time can be shortened, and the detection rate of the defective circuit board can be reduced. Will not be reduced.
以下、本発明に係る回路基板検査方法及び装置を図面に則して更に詳しく説明する。 Hereinafter, a circuit board inspection method and apparatus according to the present invention will be described in more detail with reference to the drawings.
実施例1
図1〜図4を参照して、本発明に係る回路基板検査方法の一実施例について説明する。
Example 1
An embodiment of a circuit board inspection method according to the present invention will be described with reference to FIGS.
本発明の検査対象とする回路基板(所謂、プリント基板)に実装されたIC部品1は、実際には、図9(a)に示すように、IC本体2を備え、IC本体2の正面側及び背面側からそれぞれ突出して設けられている各端子、即ち、電源ピン3、グランドピン4、及び、複数の入力又は出力ピン、即ち、信号ピン5(5a〜5j)を備えている。しかし、本実施例では、本発明を分かり易く説明するために、図1には、IC部品1の構造を模式的に示している。
The
つまり、IC部品1は、IC本体2を備え、IC本体2に、電源ピン3とグランドピン4、及び、信号ピン5(5a、5b、5c)を備えている。また、IC本体2のIC回路には、回路素子を保護し、動作を安定化させるための寄生ダイオードD1、D2が存在しているものとする。
That is, the
次に、本発明の回路基板検査方法の測定原理について説明する。 Next, the measurement principle of the circuit board inspection method of the present invention will be described.
(第一の測定原理)
本実施例にて、本発明の回路基板検査方法を実施するに際して、電源ピン3と、いずれかの信号ピン5又はグランドピン4との間に、本例では、電源ピン3と信号ピン5bとの間に定電流電源10を接続し、電源ピン3と信号ピン5bとの間の電圧を電圧計11で測定する。
(First measurement principle)
In this embodiment, when the circuit board inspection method of the present invention is carried out, the
つまり、定電流電源10の一方の出力端子(正側)を一つの信号ピン5、本例では、信号ピン5bに接続し、定電流電源10の他方の出力端子(負側)を電源ピン3に接続して、一つの信号ピン5bから電源ピン3へと所定値の電流を印加する。このとき、電源ピン3及び信号ピン5b以外の全てのピンは、即ち、本例では、信号ピン5a、5c及びグランドピン4は、定電流電源10の他方の出力端子(負側)、即ち、アナロググランド(A−GND)に接続される。
That is, one output terminal (positive side) of the constant
図1に示すように、IC部品1が正常に実装されている場合には、定電流電源10からの所定値の定電流、本実施例では、1mA3Vリミットとされる定電流が、ダイオードD1を順方向に流れ、電圧計11にてダイオードD1による順方向電圧V1が検出される。
As shown in FIG. 1, when the
一方、図2に示すように、IC部品1が回路基板に逆実装された場合には、電圧計11では、ダイオードD1による順方向電圧は検出されることはなく、電圧計11の電圧V2は、実質的にゼロである。
On the other hand, as shown in FIG. 2, when the
このように、本発明の回路基板の検査方法によれば、寄生ダイオードD1の有無の確認を行うことにより、IC部品の逆付けの検出が可能である。 Thus, according to the circuit board inspection method of the present invention, it is possible to detect reverse mounting of an IC component by confirming the presence or absence of the parasitic diode D1.
本発明に従ったIC部品の逆実装検査方法は、特に、以下に説明する第二の測定原理に従った検査方法(IC部品の各ピン間のオープン検査)と組み合わせて同時に実施することが可能であり、不良回路基板の検出率を高く維持したまま、検査時間の短縮を図ることができる。 The IC component reverse mounting inspection method according to the present invention can be carried out simultaneously in combination with the inspection method (open inspection between each pin of the IC component) according to the second measurement principle described below. Thus, the inspection time can be shortened while maintaining a high detection rate of defective circuit boards.
(第二の測定原理)
上述のように、本発明の回路基板検査方法によれば、IC部品の逆実装検査と同時に、IC部品の各ピン間のショートの有無の検査を行うことができる。
(Second measurement principle)
As described above, according to the circuit board inspection method of the present invention, it is possible to inspect whether or not there is a short between the pins of the IC component simultaneously with the reverse mounting inspection of the IC component.
図3は、隣り合う信号ピン5a、5bがショート状態にあるIC部品に対して本発明の回路基板検査方法を実施する場合を示す。 FIG. 3 shows a case where the circuit board inspection method of the present invention is performed on an IC component in which adjacent signal pins 5a and 5b are in a short state.
図3に示すIC部品1は、図1の場合と同様に、回路基板に対して正常に実装、配置されており、また、定電流電源10は、電源ピン3と、信号ピン5bとの間に接続されている。
As in the case of FIG. 1, the
ただ、本実施例の場合は、図1の場合と異なり、信号ピン5aと5bがショートしているとする。この場合には、定電流電源10からの印加電流は、信号ピン5bから信号ピン5aへと直接流れてしまい、ダイオードD1に電流が流れることはなく、電圧を発生しない。従って、電圧計11にて、上述のようなダイオードD1による順方向電圧V1を検出することはできない。
However, in this embodiment, unlike the case of FIG. 1, it is assumed that the signal pins 5a and 5b are short-circuited. In this case, the applied current from the constant
尚、本実施例において、もし、電源ピン3とグランドピン4がショートしている場合は、正常に電流が流れるので、上記方法でのショートの有無の検査はできない。従って、電源ピン3とグランドピン4に対しては、従来と同様に、オープン検査をする必要がある。
In the present embodiment, if the
(回路基板検査方法)
本発明によれば、上記第一及び第の二の測定原理に基づき、全ての信号ピン5に対して、本発明の回路基板検査を実施する。つまり、定電流電源10の信号ピン5に接続された側の出力端子(正側)を、順次、他の信号ピン5に切り替えることにより、全ての信号ピン5に対して、回路基板検査を実施する。
(Circuit board inspection method)
According to the present invention, the circuit board inspection of the present invention is performed on all the signal pins 5 based on the first and second measurement principles. That is, the circuit board inspection is performed for all the signal pins 5 by sequentially switching the output terminal (positive side) connected to the
本実施例によれば、上記方法にて電圧計11にてダイオードD1による順方向電圧V1を検出することができなかった場合には、そのときの該当するピンをフェイルピンとして記憶しておく。
According to the present embodiment, when the
上記一連の検査が終了した時点で、IC部品の逆実装の判定、及び、IC部品の各ピン間のショートの有無の判定を行うことができる。 When the series of inspections is completed, it is possible to determine whether the IC component is reversely mounted and whether there is a short circuit between the pins of the IC component.
つまり、上述のように、本発明によれば、
(a)定電流電源の一方の出力端子を一つの信号ピンに接続し、定電流電源の他方の出力端子を電源ピンに接続して、一つの信号ピンから電源ピンへと所定値の電流を印加し、他の残余の信号ピン及びグランドピンは、定電流電源の前記他方の出力端子に接続して、電源ピンと電流を印加した信号ピンとの間の電圧値を測定する。
(b)上記測定により電圧値が得られなかった場合に、該信号ピンをフェイルピンとして記憶する。
(c)引き続いて、電流を印加した信号ピンを順次他の信号ピンに切り替えて、全ての信号ピンに対して前記工程(a)、(b)を実施する。
That is, as described above, according to the present invention,
(A) One output terminal of the constant current power supply is connected to one signal pin, the other output terminal of the constant current power supply is connected to the power supply pin, and a predetermined value of current is passed from one signal pin to the power supply pin. The other remaining signal pins and ground pins are connected to the other output terminal of the constant current power source to measure the voltage value between the power source pin and the signal pin to which the current is applied.
(B) When a voltage value is not obtained by the above measurement, the signal pin is stored as a fail pin.
(C) Subsequently, the signal pins to which the current is applied are sequentially switched to other signal pins, and the steps (a) and (b) are performed on all the signal pins.
その後、上記測定工程が終了した後、IC部品が前記回路基板に正常に実装されているか否かを判定する。 Thereafter, after the measurement step is completed, it is determined whether or not the IC component is normally mounted on the circuit board.
つまり、
(i)電流を印加した信号ピンが全てフェイルピンである場合には、IC部品が回路基板に逆に実装されていると判定する。つまり、
(ii)電流を印加した信号ピンの内少なくとも一つの信号ピンはフェイルピンでない場合には、IC部品が回路基板に正常に実装されていると判定する。
That means
(I) If all signal pins to which current is applied are fail pins, it is determined that the IC component is mounted on the circuit board in reverse. That means
(Ii) If at least one of the signal pins to which the current is applied is not a fail pin, it is determined that the IC component is normally mounted on the circuit board.
また、IC部品の各ピン間のショートの有無の判定は、上記IC部品が回路基板に正常に実装されていると判定された場合に実施することができる。即ち、本実施例では、フェイルピンとして記憶されたピンと、その両隣りのピンに対して、オープン検査を行い、ショート状態にあるピンを確定する。 Also, the determination of the presence or absence of a short between the pins of the IC component can be performed when it is determined that the IC component is normally mounted on the circuit board. In other words, in this embodiment, the open test is performed on the pin stored as the fail pin and the adjacent pins, and the pin in the short state is determined.
一方、上述のように、電源ピン3とグランドピン4がショートしている場合は、正常に電流が流れる。従って、電源ピン3とグランドピン4に対しては、従来と同様に、オープン検査をする必要がある。すなわち、電源ピン3及びグランドピン4と、その両隣のピンに対しても、オープン検査を行い、ショート状態にあるピンを確定する。
On the other hand, as described above, when the
(オープン検査)
オープン検査は、図4に示すように、従来行われているオープン検査にて行うことができる。
(Open inspection)
As shown in FIG. 4, the open inspection can be performed by a conventional open inspection.
つまり、オープン検査は、記憶されたフェイルピンとされる信号ピンと、その両隣りのピンに対して、並びに、電源ピン3及びグランドピン4と、その両隣のピン、に対して行う。本実施例によると、フェイルピン、例えば図3にて信号ピン5bと、隣り合った信号ピン5a(又は、信号ピン5aと信号ピン5c)との2ピンの間に、直流電源14を接続し、例えばDC0.2Vを印加する。また、隣り合った2ピン間には電流計15を設置し、2ピン間(抵抗Rx)を流れる電流iを測定する。そのときの電流値が、所定の閾値ith以上である場合に、その2ピン間はショート状態にあると確定する。
In other words, the open test is performed on the stored signal pins that are the fail pins and the adjacent pins, the
本発明によれば、上述のように、IC部品逆実装検査とオープン検査とを同時に行うことが可能であり、不良回路基板の検出率を低下することなく、検査時間を短縮することができる。又、本発明によれば、従来全ピンに対して必要とされたオープン検査は、必要なピンに対してのみ行えばよく、検査時間を短縮することができ、しかも、不良回路基板の検出率を低下することがない。 According to the present invention, as described above, the IC component reverse mounting inspection and the open inspection can be performed at the same time, and the inspection time can be shortened without reducing the detection rate of the defective circuit board. In addition, according to the present invention, the open inspection required for all the pins in the past can be performed only for the necessary pins, the inspection time can be shortened, and the detection rate of the defective circuit board can be reduced. Will not be reduced.
実施例2
次に、図5〜図8を参照して、実施例1で説明した本発明の回路基板検査方法を実施するための検査装置の一実施例について説明する。
Example 2
Next, an embodiment of an inspection apparatus for carrying out the circuit board inspection method of the present invention described in
本発明の回路基板検査方法は、基本的には、当業者には周知の、「インサーキットテスタ」と呼ばれる回路基板検査装置、つまり、回路基板、即ち、多数の電子部品等を装着し、半田付けした回路基板の、必要な測定点に適宜ピンプローブの先端を接触させ、それらの各部品の有無を電気的に検出し、或いは、各部品の特定値等を電気的に測定して基板の良否の判定を行う回路基板検査装置にて好適に具現化される。 The circuit board inspection method of the present invention is basically a circuit board inspection apparatus called an “in-circuit tester” that is well known to those skilled in the art, that is, a circuit board, that is, a large number of electronic components and the like are mounted and soldered. The tip of the pin probe is appropriately brought into contact with the necessary measurement points on the attached circuit board, and the presence or absence of each of those parts is electrically detected, or the specific value of each part is electrically measured, and the board It is preferably embodied in a circuit board inspection apparatus that determines pass / fail.
図5及び図6に、斯かるインサーキットテスタとされる回路基板検査装置の一実施例の概略構成を示す。 5 and 6 show a schematic configuration of an embodiment of a circuit board inspection apparatus as such an in-circuit tester.
本実施例にて、回路基板検査装置100は、基台フレーム101を備え、この基台フレーム101に基板固定手段としてのフィクスチュア(ピンボード)102が設定されており、また、その上方に、エアシリンダー104にて上下方向に移動自在とされる押し治具103が設けられている。検査されるIC部品1を取り付けた回路基板1Aは、ピンボード102の上に載置され、エアシリンダー104で作動される押し治具103によってピンボード102上に位置決めされ、固定される。
In this embodiment, the circuit
斯かる回路基板検査装置100の全体構成は、従来のインサーキットテスタと同様の構成とされ、当業者には周知であるので、これ以上の説明は省略する。
The overall configuration of such a circuit
本実施例の回路基板検査装置100は、図7及び図8に概略図示するように、信号源として設けられた定電流電源10と、信号源(定電流電源10)及びピンボード102に接続されたスイッチング装置SWなどを備えたピン選択切替手段としてのスキャナボード110と、測定部120と、測定結果を記録、表示する記録部140と、コントローラ(CPU)などを備えた制御部(制御手段)130と、を有している。制御手段130は、定電流電源10、スキャナボード110、測定部120、記録部140に接続されており、その作動を制御する。
The circuit
ピンボード102には、検査されるIC部品1を取り付けた回路基板1Aの測定ポイントに対応し、電気的に接続可能なプローブ(ピンプローブ)N(N1、N2、・・・、Nn)が多数植設されている。回路基板1Aをピンボード102にセットし、押し治具103を作動させて、この回路基板1Aをピンボード102に固定する。これによって、回路基板1Aに実装されたIC部品1の各ピンは、対応するピンプローブN1、N2、・・・、Nnと接触し、電気的に接続される。IC部品1には、ピンプローブN1、N2、・・・、Nnを介して各ピンに信号源(定電流電源10)からの測定信号(定電流)が与えられると共に、その応答信号が測定部120にて検出される。
The
本実施例では、図8に示すように、信号源としての定電流電源10の一方の出力端子(正側)が、スキャナボード110により選択された一つのピンプローブ(図8ではピンプローブN2)を介してIC部品1の一つの信号ピン5(図8では信号ピン5b)と接続され、定電流電源10の他方の出力端子(負側)が、スキャナボード110により選択された一つのピンプローブ(図8では、ピンプローブNn)を介してIC部品1の電源ピン3と接続される。その他の信号ピン及びグランドピン4は対応するピンプローブ(図8では、信号ピン5a、5cはそれぞれピンプローブN1、N3、また、グランドピン4はピンプローブNn−1)に接続され、定電流電源の他方の出力端子(負側)(アナロググランド:A−GND)に接続されている。
In this embodiment, as shown in FIG. 8, one output terminal (positive side) of the constant
なお、上記説明では、信号ピン5bに定電流電源10の一方の出力端子(正側)がプローブピンN2を介して接続されるものとして説明したが、本発明によれば、スキャナボード110によりプローブピンと定電流電源10の出力端子(正側)との接続は、順次切り替えられ、他の信号ピン、本例では信号ピン5a、5bに対しても給電される。つまり、IC部品1には、電源ピン3と、いずれか一つの信号ピン5との間に定電流電源10が接続され、IC部品内の寄生ダイオードD1、D2を備えた測定回路に一定電流(例えば、1mA3Vリミット)が印加される。
In the above description, one output terminal (positive side) of the constant
このように、本実施例にて、ピンボード102のピンプローブN(N1、N2、・・・、Nn)は、スキャナボード110に設けられたスイッチング装置SW(SW1、SW2、・・・、SWn)により、順次、信号源、即ち、定電流電源10の一方の出力端子(正側)に接続されるが、定電流電源10の出力端子(正側)に接続されていないときは、定電流電源10の他方の出力端子(負側)接続されている。スイッチング装置SWは、半導体スイッチとすることもできる。
As described above, in this embodiment, the pin probes N (N1, N2,..., Nn) of the
図7を参照すると、測定部120は、計測器としての電圧計11、増幅器121、A/Dコンバータ122など備えており、その作動は制御手段130により制御される。
Referring to FIG. 7, the
測定部120は、スキャナボード110に接続されており、測定されたIC部品1からの信号を受信し、計測器(電圧計11)にて計測し、該信号を増幅器121で増幅し、A/Dコンバータ122にてディジタル信号に変換し、制御手段130に送信する。
The
また、制御手段130は、記憶手段131を備えており、ピンプローブN1、N2、・・・、Nnを介してIC部品1に電流を印加したとき、電流を印加した信号ピン5と電源ピン3との間に電流が流れず、従って、電圧が発生せず、その結果、電圧値が得られなかった場合には、電流を印加するのに使用した信号ピン5をフェイルピンとして記憶手段131に記憶する。
The
制御手段130は、上述のように、スキャナボード110を制御作動させて、電流を印加する信号ピン5を順次他の信号ピン5に切り替え、全ての信号ピン5に対して測定を終了させる。
As described above, the
本実施例によれば、上記一連の測定が終了した時点で、制御手段130は、上記測定結果に基づき、IC部品の逆実装の判定、及び、IC部品の各ピン間のショートの有無の判定を行うことができる。
According to the present embodiment, at the time when the series of measurements is completed, the
つまり、制御手段130は、
(i)電流を印加した信号ピン5が全てフェイルピンである場合、IC部品が回路基板に逆に実装されていると判定する。即ち、
(ii)電流を印加した信号ピン5の内少なくとも一つの信号ピン5はフェイルピンでない場合、
IC部品1が回路基板1Aに正常に実装されていると判定する。
That is, the control means 130
(I) When all the signal pins 5 to which current is applied are fail pins, it is determined that the IC component is mounted on the circuit board in reverse. That is,
(Ii) When at least one of the signal pins 5 to which a current is applied is not a fail pin,
It is determined that the
更に、制御手段130は、IC部品1が回路基板1Aに正常に実装されていると判定された場合には、記憶手段131に記憶されたフェイルピンと、その両隣りのピンに対して、並びに、電源ピン3及びグランドピン4と、その両隣のピンに対して、オープン検査を行い、ショート状態にあるピンを確定する。
Further, when it is determined that the
つまり、オープン検査において、制御手段130は、記憶手段131に記憶されたフェイルピンと、その両隣りのピンに対して、並びに、電源ピン3及びグランドピン4と、その両隣のピンに対して、例えば図3にて、信号ピン5bと隣り合った信号ピン5a(又は、信号ピン5bと信号ピン5c)との2ピンの間に、スキャナボード110を制御することによって信号源としての定電圧電源14を接続する。制御手段130は、この信号源としての定電圧電源14から、上記選択されたピンに、例えばDC0.2Vを印加し、隣り合った2ピン間に流れる電流を測定部120に備えた計測器(電流計15)にて測定する。そして、制御手段130は、この測定された電流iの値が、所定の閾値ith以上である場合に、その2ピン間はショート状態にあると確定する。
That is, in the open inspection, the
更に、制御手段130は、その測定結果を、必要に応じて、記録部140へと送信し、プリンタにて出力印字するか又はディスプレーにて表示する。 Furthermore, the control means 130 transmits the measurement result to the recording unit 140 as necessary, and outputs and prints it with a printer or displays it on a display.
本発明の回路基板検査装置は、上記実施例にて説明した構成を備えているので、実施例1で説明したと同様に、IC部品逆実装検査とオープン検査とを同時に行うことが可能であり、不良回路基板の検出率を低下することなく、検査時間を短縮することができる。また、本発明の回路基板検査装置によれば、従来全ピンに対して必要とされたオープン検査は、必要なピンに対してのみ行えばよく、検査時間を短縮することができ、しかも、不良回路基板の検出率を低下することがない。 Since the circuit board inspection apparatus according to the present invention has the configuration described in the above embodiment, it is possible to simultaneously perform the IC component reverse mounting inspection and the open inspection as described in the first embodiment. The inspection time can be shortened without reducing the detection rate of defective circuit boards. Further, according to the circuit board inspection apparatus of the present invention, the open inspection required for all the conventional pins only needs to be performed for the necessary pins, and the inspection time can be shortened. The detection rate of the circuit board is not lowered.
1 IC部品
1A 回路基板
2 IC本体
3 電源ピン
4 グランドピン
5(5a、5b、5c) 入出力ピン(信号ピン)
10 定電流電源(信号源)
11 電圧計
14 定電圧電源
15 電流計
100 回路基板検査装置
102 ピンボード(回路基板固定手段)
103 押し治具(回路基板固定手段)
110 スキャナボード(ピン選択切替手段)
120 測定部
130 制御部(制御手段)
140 記録部
D1、D2 寄生ダイオード
N(N1、N2、・・・、Nn) ピンプローブ
SW(SW1、SW2、・・・、SWn) スイッチング装置
DESCRIPTION OF
10 Constant current power supply (signal source)
11
103 Pushing jig (circuit board fixing means)
110 Scanner board (pin selection switching means)
120
140 Recording unit D1, D2 Parasitic diode N (N1, N2,..., Nn) Pin probe SW (SW1, SW2,..., SWn) Switching device
Claims (4)
(a)定電流電源の一方の出力端子を前記一つの信号ピンに接続し、前記定電流電源の他方の出力端子を前記電源ピンに接続して、前記一つの信号ピンから前記電源ピンへと所定値の電流を印加し、他の残余の信号ピン及び前記グランドピンは、前記定電流電源の前記他方の出力端子に接続して、前記電源ピンと前記電流を印加した信号ピンとの間の電圧値を測定する工程と、
(b)前記工程(a)の測定により電圧値が得られなかった場合に、該信号ピンをフェイルピンとして記憶する工程と、
(c)前記工程(a)にて前記電流を印加した信号ピンを順次他の信号ピンに切り替えて、前記全ての信号ピンに対して前記工程(a)、(b)を実施する工程と、
(d)前記工程(c)が終了した後、前記IC部品が前記回路基板に正常に実装されているか否かを判定する工程と、
を有し、前記工程(d)において、前記電流を印加した信号ピンが全てフェイルピンである場合、前記IC部品が前記回路基板に逆に実装されていると判定することを特徴とする回路基板検査方法。 A circuit board having a power supply pin, a ground pin, and a plurality of signal pins, and determining whether the circuit board on which an IC component having a parasitic diode exists between the power supply pin, the ground pin, and each signal pin is attached In the inspection method,
(A) One output terminal of a constant current power supply is connected to the one signal pin, the other output terminal of the constant current power supply is connected to the power supply pin, and from the one signal pin to the power supply pin. A predetermined value of current is applied, and the other remaining signal pins and the ground pin are connected to the other output terminal of the constant current power supply, and a voltage value between the power supply pin and the signal pin to which the current is applied. Measuring the
(B) a step of storing the signal pin as a fail pin when a voltage value is not obtained by the measurement in the step (a);
(C) sequentially switching the signal pin to which the current is applied in the step (a) to another signal pin, and performing the steps (a) and (b) on all the signal pins;
(D) determining whether the IC component is normally mounted on the circuit board after the step (c) is completed;
In the step (d), when all the signal pins to which the current is applied are fail pins, it is determined that the IC component is mounted on the circuit board in reverse. Inspection method.
(A)前記IC部品の前記電源ピン、前記グランドピン及び前記各信号ピンと接触して電気的に接続可能な複数のピンプローブを備え、前記IC部品が取り付けられた回路基板を固定するための回路基板固定手段と、
(B)所定値の電流を供給することのできる定電流電源と、
(C)前記定電流電源の一方の出力端子を前記一つの信号ピンに接続された前記ピンプローブに接続し、前記定電流電源の他方の出力端子を前記電源ピンに接続された前記ピンプローブに接続し、他の残余の前記信号ピン及び前記グランドピンに接続されたピンプローブは、前記定電流電源の前記他方の出力端子に接続するためのピン選択切替手段と、
(D)前記ピン選択切替手段を制御し、前記定電流電源に接続された前記一つの信号ピンから前記電源ピンへと所定値の電流を印加し、他の残余の前記信号ピン及び前記グランドピンは、前記定電流電源の前記他方の出力端子に接続して、前記電源ピンと前記電流を印加した信号ピンとの間の電圧値を測定し、
前記信号ピンに電流を印加したとき、前記電流を印加した信号ピンと前記電源ピンとの間に電圧値が得られなかった場合に、該信号ピンをフェイルピンとして記憶し、
電流を印加する信号ピンを順次他の信号ピンに切り替えて、前記全ての信号ピンに対して前記測定を実施する、
制御手段と、
を有し、前記制御手段は、前記電流を印加した信号ピンが全てフェイルピンである場合、前記IC部品が前記回路基板に逆に実装されていると判定することを特徴とする回路基板検査装置。 A circuit board having a power supply pin, a ground pin, and a plurality of signal pins, and determining whether the circuit board on which an IC component having a parasitic diode exists between the power supply pin, the ground pin, and each signal pin is attached In inspection equipment,
(A) A circuit for fixing a circuit board to which the IC component is mounted, including a plurality of pin probes that can be electrically connected in contact with the power supply pin, the ground pin, and the signal pins of the IC component A substrate fixing means;
(B) a constant current power source capable of supplying a predetermined value of current;
(C) One output terminal of the constant current power supply is connected to the pin probe connected to the one signal pin, and the other output terminal of the constant current power supply is connected to the pin probe connected to the power supply pin. A pin probe connected to the other remaining signal pins and the ground pin is connected to the other output terminal of the constant current power source;
(D) controlling the pin selection switching means, applying a predetermined value of current from the one signal pin connected to the constant current power source to the power source pin, and other remaining signal pins and ground pins Is connected to the other output terminal of the constant current power supply to measure the voltage value between the power supply pin and the signal pin to which the current is applied,
When a current is applied to the signal pin, if a voltage value is not obtained between the signal pin to which the current is applied and the power supply pin, the signal pin is stored as a fail pin,
The signal pins to which current is applied are sequentially switched to other signal pins, and the measurement is performed on all the signal pins.
Control means;
And the control means determines that the IC component is mounted in reverse on the circuit board when all the signal pins to which the current is applied are fail pins. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007146214A JP5032892B2 (en) | 2007-05-31 | 2007-05-31 | Circuit board inspection method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007146214A JP5032892B2 (en) | 2007-05-31 | 2007-05-31 | Circuit board inspection method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008298641A true JP2008298641A (en) | 2008-12-11 |
JP5032892B2 JP5032892B2 (en) | 2012-09-26 |
Family
ID=40172284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007146214A Active JP5032892B2 (en) | 2007-05-31 | 2007-05-31 | Circuit board inspection method and apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5032892B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101311871B1 (en) | 2012-05-31 | 2013-09-27 | 크루셜텍 (주) | Device and method for open test and short test of touch integrated circuit |
KR101924413B1 (en) * | 2018-04-30 | 2018-12-03 | 주식회사 디케이티 | Apparatus and Method for inspecting Flexible Printed Circuit Board |
CN113219323A (en) * | 2021-04-29 | 2021-08-06 | 深圳数马电子技术有限公司 | Device and method for testing connectivity of chip pins and readable storage medium |
CN113324775A (en) * | 2021-04-16 | 2021-08-31 | 广州亚美信息科技有限公司 | Reversing function testing equipment, system and method for rearview system |
-
2007
- 2007-05-31 JP JP2007146214A patent/JP5032892B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101311871B1 (en) | 2012-05-31 | 2013-09-27 | 크루셜텍 (주) | Device and method for open test and short test of touch integrated circuit |
KR101924413B1 (en) * | 2018-04-30 | 2018-12-03 | 주식회사 디케이티 | Apparatus and Method for inspecting Flexible Printed Circuit Board |
CN113324775A (en) * | 2021-04-16 | 2021-08-31 | 广州亚美信息科技有限公司 | Reversing function testing equipment, system and method for rearview system |
CN113324775B (en) * | 2021-04-16 | 2023-12-26 | 广州亚美信息科技有限公司 | Reversing function test equipment, system and method of rearview system |
CN113219323A (en) * | 2021-04-29 | 2021-08-06 | 深圳数马电子技术有限公司 | Device and method for testing connectivity of chip pins and readable storage medium |
Also Published As
Publication number | Publication date |
---|---|
JP5032892B2 (en) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8138783B2 (en) | Testable integrated circuit and IC test method | |
JP4532570B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
US8275569B2 (en) | Test apparatus and diagnosis method | |
KR101045036B1 (en) | Ic tester | |
JP5032892B2 (en) | Circuit board inspection method and apparatus | |
JP2008203077A (en) | Circuit inspection device and method | |
JP2010032458A (en) | Circuit board inspecting device and circuit board inspection method | |
JP6618826B2 (en) | Circuit board inspection equipment | |
JP5160332B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2010175489A (en) | Circuit board inspecting apparatus and circuit board inspecting method | |
JP2008026122A (en) | Maintenance method for semiconductor element inspecting apparatus | |
JP2007315789A (en) | Semiconductor integrated circuit and its mounting inspection method | |
JP4314096B2 (en) | Semiconductor integrated circuit inspection apparatus and semiconductor integrated circuit inspection method | |
JP2011215007A (en) | Testing device and testing method | |
JP3553509B2 (en) | Semiconductor integrated circuit and inspection method thereof | |
JP2010066050A (en) | Apparatus and method for insulation test | |
JP5474392B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
KR101904550B1 (en) | A System and Method for Inspection of Electrical Circuits | |
KR100355716B1 (en) | Test method of low resistor for in-circuit tester | |
JP2005207989A (en) | Timing correction device, timing correction method, and device evaluation device | |
JP4727641B2 (en) | Tester equipment | |
JP2010249664A (en) | Circuit board inspection device and circuit board inspection method | |
JP4999143B2 (en) | Board inspection equipment | |
JP3436138B2 (en) | Bias power supply circuit for semiconductor test equipment | |
JP5160331B2 (en) | Circuit board inspection apparatus and circuit board inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5032892 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |