JP2008295063A - 電子デバイスを線形化するための回路 - Google Patents

Abstract

【課題】ＤＣ消費電力を増大させることなく、低レベルの歪みを低減する。
【解決手段】増幅器には、第１のトランジスタが含まれ、第１のトランジスタは第１、第２、および第３の端子を備え、第１の端子は入力端子であり、第２の端子は出力端子であり、第３の端子は共通端子である。増幅器には、第１および第２の端子を備えた線形化回路が構成されている。線形化回路の第１の端子は、トランジスタの共通端子に接続され、第２の端子は、トランジスタの入力端子に接続される。特定の実施形態では、線形化回路は、単位利得バッファであって、その入力端子がトランジスタの共通端子に接続され、その出力端子がトランジスタの入力端子に接続されたものとして構成される。
【選択図】図３

Description

発明の分野

本出願は、2000年11月3日に出願された米国特許仮出願第60/245,707号（“CIRCUIT FOR LINEARZING ELECTRONIC DEVICES”）から優先権を主張しており、本明細書では、第60/245,707号の内容を全体的に参考文献として取り入れている。

本発明は、電子回路に関する。とくに、本発明は、電子デバイス、電子回路、および電子システムを線形化するためのシステムおよび方法に関する。

発明の背景

無線周波数（radio frequency, RF）通信システムのフロントエンドには、一般に、増幅器とミキサとが含まれている。受信機のフロントエンドの増幅器は、受信したＲＦ信号を強めるように働き、ミキサは、信号を高周波数のＲＦから、より低い周波数へ処理により適した形にダウンコンバートして、出力するように働く。都合の悪いことには、強力な干渉源（interferer）があるときに、ＲＦ増幅器およびミキサが目的の受信信号を処理する場合は、多くの場合に、強力な干渉源により、歪みが生じ、目的の信号の品質が劣化する。歪み生成物（distortion product）が、受信信号のバンド内に入っているときは、最も危険である。歪み生成物は、一般に、第三度非線形性（third degree nonlinearlity）、いわゆる三次相互変調（third-order intermodulation, IM3）の歪みによって生成される。２つの強力な干渉源があり、例えば、ｆ_１＝１０００メガヘルツおよびｆ_２＝１００１メガヘルツであるときは、相互変調の歪み生成物は、（２ｆ_１−ｆ_２）および（２ｆ_２−ｆ_１）において生成されることになる。したがって、例えば、１０００メガヘルツおよび１００１メガヘルツに中心を置く信号に対して、歪み信号の中心は、９９９メガヘルツおよび１００２メガヘルツになる。これらの歪み信号の一方が、目的の信号のバンド内に入っているときは、この歪み信号により、受信機の感度は劣化する。

従来、回路の第三度非線形性は、増幅する能動素子の本質的な特性であるので、低レベルの歪みを実現するのは困難であった。一般に、歪みは、ＤＣの消費量を増加するという犠牲を払って小さくしている。ＤＣの消費量を増加するといったやり方は、無線通信システムには、とくに望ましくない。その理由は、無線通信システムは、バッテリにより電力を供給されており、電流の消費量が増加すると、バッテリの寿命がより短くなり、したがって（例えば、セルラ電話の通話時間にみられるように）システムの動作時間がより短くなるからである。

したがって、ＤＣの消費量を著しく増加させることなく、ＲＦ受信機および他のシステムにおいて使用されている増幅器およびミキサの線形性を向上するためのシステムまたは方法が、この技術において必要とされ続けている。

発明の概要

本発明のシステムおよび方法は、この技術における必要に対処している。本発明は、例示的な応用において、無線周波数増幅器として実現される。本発明の増幅器には、第１、第２、および第３の端子を備えた第１のトランジスタが含まれる。例示的な実施形態では、第１のトランジスタはバイポーラであって、第１の端子は入力端子であり、第２の端子は出力端子であり、第３の端子は共通端子である。（トランジスタには）第１および第２の端子を備えた線形化回路が構成されている。（線形化回路の）第１の端子は、トランジスタの共通端子に接続され、第２の端子は、トランジスタの入力端子に接続される。線形化回路は、トランジスタによる入力ＲＦ信号の増幅を干渉しない。しかしながら、２つの入力信号か、または１つの入力被変調搬送波があるときは、線形化回路は、トランジスタの入力端子と共通端子との間の制御電圧を、２つの入力信号の差周波数において、または入力被変調搬送波の変調周波数においてゼロにする。

特定の実施形態では、線形化回路は、非反転単位利得バッファであって、その入力端子はトランジスタの共通端子に接続され、その出力端子はトランジスタの入力端子に接続されたものとして構成される。バッファは、その利得が１（unity）であり、２つの入力信号の差周波数か、または入力被変調搬送波の変調周波数において、その出力インピーダンスが低くなるように設計される。バッファは、これらの低周波数において、トランジスタの入力電圧を、共通端子の電圧にしたがわせる。増幅器の動作周波数バンドにおいて、バッファの利得は十分に低く、その出力インピーダンスは高いので、トランジスタは、動作周波数バンドにおいて入力信号を増幅する。

別の特定の実施形態では、線形化回路には、非反転単位利得バッファであって、入力端子、出力端子、および無線周波数チョークコイルを備えたものが含まれる。バッファの入力端子はトランジスタの共通端子に接続され、出力端子は、チョークコイルの第１の端子に接続される。チョークコイルの第２の端子は、トランジスタの入力端子に接続される。本発明の教示にしたがうと、チョークコイルは、増幅器の動作周波数バンドにおいてインピーダンスが高く、したがって、動作周波数バンドでは、バッファの出力を増幅器の入力から切り離す。チョークコイルは、２つの入力信号の差周波数か、または１つの入力被変調搬送波の変調周波数において、インピーダンスが低い。したがって、チョークは、これらの周波数において、バッファがトランジスタの入力電圧を共通端子の電圧にしたがわせるのを妨害しない。

代わりの実施形態では、ＤＣをずらす回路がトランジスタの入力に構成されている。別の代わりの実施形態では、線形化回路は、直列のインダクタ（Ｌ）およびコンデンサ（Ｃ）を、トランジスタの共通端子と入力端子との間に接続したもので構成される。この直列のＬＣ回路は、増幅器の動作周波数バンドにおいては開路として、２つの入力信号の差周波数か、または１つの入力被変調搬送波の変調周波数においてはＡＣショートとして働く。

さらに別の実施形態では、線形化回路は、第１および第２の直列のインダクタとコンデンサとの回路で構成される。第１の直列ＬＣ回路は、トランジスタの共通端子と接地との間に接続され、第２の直列ＬＣ回路は、トランジスタの入力端子と接地との間に接続される。

本発明の方法は、線形性を高め、かつ高周波数の回路およびシステムにおいて使用される増幅器、ミキサ、他の回路の三次歪みを最小化する。

詳細な説明

ここで、添付の図面を参照して、例証の実施形態および例示的な応用を記載し、本発明の特長的な教示を開示する。

三次相互変調（third-order intermodulation, IM3）の歪み生成物は、非線形回路によって入力電力レベルが低いときに生成されるものであり、ＩＭ３のレベルは、一般に、２つのトーンの入力信号を使用して測定される三次交点（third-order intercept point, TOIP）から推定される。これは、図１ａおよび１ｃに示されている。

図１ａは、一般的なＲＦ増幅器の出力電力対入力電力のグラフであって、基本トーンと関係付けられている補外出力電力と、基本トーンの補外出力電力から求められる相互変調歪みと関係付けられている補外出力電力との三次交点が示されている。２つの基本トーン（ｆ_１およびｆ_２）は２つの干渉源を表わし、ｆ_１およびｆ_２をトランジスタに供給するとき、その非線形性により、出力電圧にスプリアス応答が生じる。これは、図１ｃに示されている。

図１ｃは、図１ａの一般的なＲＦ増幅器の出力電圧対周波数のグラフであって、ｆ_１およびｆ_２における基本トーンと、これらの基本トーンから求められる二次歪みおよび三次歪みとが示されている。その入力インピーダンスが非線形であるために、増幅器の入力電圧において、同様の歪み生成物が生成される。基本トーンを一般的なＲＦ増幅器へ同時に供給するとき、入力電圧においてｆ_２−ｆ_１で二次混合項（second order mixing term）が発生して、増幅器のバイアスを変調し、出力電圧において２ｆ_１−ｆ_２および２ｆ_２−ｆ_１でＩＭ３の歪み生成物が加わる。

入力電圧において、差周波数の混合項が生成されるのを防ぐために、入力バイアス回路は、一般的に、差周波数（ｆ_２−ｆ_１）において非常に低いインピーダンスを与えるように設計される。このようなバイアス回路の例は、図２に示されている。

図２は、従来の教示にしたがって構成された相互変調生成物を軽減するための構成についての模式図である。図２では、トランジスタＱ１はエミッタを有し、エミッタは、エミッタデジェネレイション回路（emitter degeneration circuit）12を介して、接地へ接続されている。エミッタデジェネレイション回路12は、必ずしも必要なわけではなく、図２には一般的な形として示されている。バイアス回路14は、入力ＤＣバイアス電圧を生成し、入力ＤＣバイアス電圧はトランジスタＱ１のベースへ印加される。

バイアス回路14の出力インピーダンスを調べると、バイアス回路14は、低周波数、とくに、差周波数（ｆ_２−ｆ_１）において出力インピーダンスが非常に低くなるように設計される。したがって、この周波数においてベース電圧の歪み生成物は、相当に減衰される。動作周波数バンドでは、バイアス回路14の出力インピーダンスは、トランジスタの入力インピーダンスよりも、相当に大きくなるように設計され、入力ＲＦ信号がバイアス回路の出力によってショートされるのを防いでいる。

図２で採用したアプローチは、歪みの小さいＲＦ増幅器を設計するための一般的な方法であり、増幅器は入力干渉源により変調されない。都合の悪いことには、このアプローチを使用すると、回路の入力（トランジスタＱ１のベース端子）において、（ｆ_２−ｆ_１）による変調は抑制されるが、エミッタデジェネレーション回路のインピーダンスが、変調周波数においてゼロ以外であるときは、エミッタは自由に変調される。

Ｑ１のコレクタ電流はＶ_ｂｅに対して非線形に変化する。コレクタ電流の成分は、ベース−エミッタ電圧の二乗（Ｖ_ｂｅ ^２）のみに依存し、第二度非線形性（second degree nonlinearity）と呼ばれる。したがって、入力電圧の基本トーンが一緒に混合され、二次歪み生成物が生成される。とりわけ、ｆ_２−ｆ_１の差周波数における歪み生成物は、とくに問題である。エミッタデジェネレーション回路のインピーダンスが、（ｆ_２−ｆ_１）においてほぼゼロオームであるときは、（ｆ_２−ｆ_１）における歪み電流により、この回路全体において電圧降下が生じることはなく、Ｑ１のベース−エミッタ接合は変調されず、ＩＭ３の歪みレベルが低くなる。エミッタデジェネレーション回路が、（ｆ_２−ｆ_１）においてゼロオームでないときは、コレクタ電流の差周波数の生成物により、エミッタ電圧Ｖ_ｅにおいてｆ_２−ｆ_１のスプリアス応答が生じる。ｆ_２−ｆ_１においてベース電圧がほぼゼロであっても（Ｖ_ｂ≒０）、ｆ_２−ｆ_１においてＶ_ｅがゼロ以外であると、Ｖ_ｂｅが変調し、三次歪みが加わる。

本発明では、差周波数（ｆ_２−ｆ_１）においてバイポーラ接合トランジスタの定数であるベース−エミッタ電圧Ｖ_ｂｅを保持し、かつＩＭ３の歪みを低減するためのシステムおよび方法を提供する。

図３は、線形化されたＲＦ回路10’の簡潔化された模式図であり、線形化されたＲＦ回路10’は、本発明の教示にしたがって相互変調歪みを軽減するように構成されている。図３の回路10’は、図２の回路10に類似しているが、バイアス回路14に代わって、線形化回路14’が構成され、線形化回路14’は２つの端子を備えていて、一方の端子がＱ１のエミッタに接続され、他方の端子はＱ１のベースに接続されているところが異なる。線形化回路14’の目的は、ベース−エミッタ電圧Ｖ_ｂｅを差周波数（ｆ_２−ｆ_１）においてゼロにすることである。線形化回路は、Ｑ１による入力ＲＦ信号の増幅を干渉しないように設計されている。

図４は、本発明の線形化回路10’’を示しており、線形化回路14’’は非反転単位利得バッファ15’’として構成されている。バッファの入力はＱ１のエミッタに接続され、バッファの出力はＱ１のベースに接続されている。バッファは、差周波数（ｆ_２−ｆ_１）において、その利得が１（unity）であり、その出力インピーダンスが低くなるように設計されている。この設計により、この周波数（ｆ_２−ｆ_１）において、Ｑ１のベース電圧はＱ１のエミッタ電圧にしたがい、Ｖ_ｂｅはゼロになる。入力信号の周波数がｆ_１およびｆ_２であるときは、バッファの利得は十分に低く、その出力インピーダンスは高く、Ｑ１による増幅を可能にする。

出力インピーダンスが誘導性であるように設計されている場合は、バッファ出力のインピーダンスは、低周波数のときは低く、高周波数のときは高いといった要件を満たすことができる。この設計の目標を実現するには、幾つかのアプローチがある。最も簡単なアプローチでは、図５に示されているように、誘導性のチョークコイルをバッファ出力に直列に付加し、幅広い周波数範囲においてインピーダンスが低くなるように設計する。別の可能なやり方では、単位利得バッファを‘能動インダクタ’として構成する。

図５は、図４に類似しているが、チョークコイルＬが、単位利得バッファ15’’’の出力とＱ１のベースとの間に挿入されているところが異なる。インダクタＬは、ＲＦ周波数では開路として考えられ、単位利得バッファの出力をＱ１のベースから切り離しているので、バッファ出力のインピーダンスは、最早、ＲＦ周波数において高い必要はない。インダクタＬのインピーダンスは差周波数（ｆ_２−ｆ_１）において非常に低く、バッファがＱ１のベース電圧をそのエミッタ電圧にしたがわせるのを妨げない。それでもなお、バッファは、差周波数においてインピーダンスが低く、Ｑ１のベースにおいて歪み生成物をショートさせることが求められている。

トランジスタの望みのバイアス点を設定するために、線形化回路14’’’は、その端子間でＤＣをずらす。とくに、Ｑ１のベースに接続されている端子は、Ｑ１のエミッタに接続されている端子よりも、電位がより高い。図６、７、および８は、本発明を望みのＶ_ｂｅのバイアス回路と組合せて、どのように使用できるかを示している。

図６は、本発明の線形化された回路20を示しており、線形化回路24の端子間でＤＣをずらすように構成されている。単位利得バッファ25により、基準電流Ｉ_ｒｅｆによって設定されるＱ２のＤＣベース電圧は、Ｑ１のベースに現れる。その結果、Ｑ１のＶ_ｂｅは、ＤＣまたはＤＣに近い状態でＱ２のＶ_ｂｅに等しい。Ｑ１およびＱ２が等しいエミッタ領域を有するときは、Ｑ１およびＱ２の両者は同じ量のＤＣ電流、すなわちＩ_ｒｅｆを引き込む。しかしながら、通常は、Ｑ２（しばしば、基準素子と呼ばれる）のエミッタ領域は、Ｑ１のエミッタ領域のｎ分の１である。この場合に、Ｑ１は、ｎＩ_ｒｅｆのＤＣ電流を引き込む。例えば、固定ゲートのソース電圧を有するＰ−ＭＯＳトランジスタのように、電流Ｉ_ｒｅｆは電流ソース26によって供給される。

動作において、Ｑ２は、レベルシフティングダイオードとして働く。Ｑ１へ２つのトーンを加えると、Ｑ１のエミッタ電圧に（ｆ_２−ｆ_１）の混合生成物が存在することになる。この生成物は、Ｑ２によってＤＣレベルをずらされ、単位利得バッファ25によってその出力へ押し進められる。インダクタＬは、（ｆ_２−ｆ_１）においてショートとして働き、バッファ出力をＱ１のべースへ直接に移す。したがって、（ｆ_２−ｆ_１）において、Ｑ１のベース電圧はＱ１のエミッタ電圧にしたがい、一定のＶ_ｂｅが生成される。ＲＦ周波数では、インダクタＬは開路であると考えられ、Ｑ１のエミッタ電圧はＱ１のベースから切り離され、Ｑ１はトランスコンダクタとして働き、すなわちベース−エミッタ接合部を横切る入力ＲＦ電圧を出力ＲＦ電流へ変換する。

図６のＤＣバイアスのアプローチの欠点の1つは、Ｑ２のコレクタを通るのが、基準電流Ｉ_ｒｅｆの全てではなく、Ｑ２のベース電流Ｉ_ｂ，Ｑ２を供給した後に残った基準電流Ｉ_ｒｅｆのその部分のみであるということである。したがって、Ｑ１によって引き込まれるコレクタ電流は、ｎ（Ｉ_ｒｅｆ−Ｉ_ｂ，Ｑ２）である。Ｑ２の順方向ＤＣ電流の利得をβとすると、Ｉ_ｂ，Ｑ２＝Ｉ_ｒｅｆ／βであるので、Ｑ１のＤＣコレクタ電流は、ｎＩ_ｒｅｆ（１−１／β）、すなわち、Ｑ２のベータの関数である。Ｑ２のベータの関数は、処理中に相当に（５０％以上）変化し、温度により、Ｑ１のＤＣ電流を変化させる。

図７の回路は、図６の回路と類似しているが、Ｑ２のベースが、単位利得バッファ25’の出力に接続されているところが異なる。バッファの入力インピーダンスが非常に高いと仮定すると、Ｉ_ｒｅｆの全てがＱ２のコレクタを通る。したがって、Ｑ１のＤＣコレクタ電流は、正確にｎＩ_ｒｅｆになる。図７の線形化回路の他の特長は、単位利得バッファ25’およびトランジスタＱ２が、負のフィードバックループを形成し、バッファの出力インピーダンスを（１＋Ａ_ＯＬ）分、低減することである。Ａ_ＯＬは、Ｑ２のベースからＱ２のコレクタへの電圧利得として計算される開ループ利得である。

図８の回路は、図７の回路に類似しているが、単位利得バッファ25’’がＱ３のエミッタフォロアとして構成されているところが異なる。図８では、Ｑ２およびＱ３は、電流ミラー構成で接続されていて、Ｑ２は電流ミラー基準素子であり、Ｑ３は‘ベータヘルパー’である。Ｑ２、Ｑ３、およびＩ_ｒｅｆの電流ソースは、図５の単位利得バッファ15’’’として働き、入力ＤＣはずらされている。Ｑ２のエミッタ端子は入力であり、Ｑ３のエミッタはバッファの低インピーダンス出力である。Ｑ３がＱ２と共に閉じたＤＣフィードバックループを作ることにより、Ｑ２のベースとエミッタとの間に電圧差が生じ、この差はＤＣのずれとして働き、Ｑ２がゼロ以外の電流であるＩ_ｒｅｆを通すのに必要とされる。同じＤＣの電圧をＱ１のベース−エミッタ接合部へ印加し、そのＤＣのコレクタ電流をｎＩ_ｒｅｆに設定する。

図９および１０は、本発明の線形化された回路についての代わりの実施形態を示している。図９の回路では、線形化回路34は、コンデンサＣとＲＦチョークインダクタＬとを直列に接続したものとして、Ｑ１のベースとエミッタとの間に構成されている。コンデンサＣは、低周波数においてＱ１のベースとエミッタとの間に低インピーダンスの経路を生成するのに十分な大きさである。Ｑ１のバイアスは、他の回路によって生成されるが、他の回路は、一般化のために図９には示されていない。図９の回路における線形化の原理は、コンデンサＣおよびインダクタＬが、低周波数、とくに差周波数（ｆ_２−ｆ_１）において、Ｑ１のベースとエミッタとの間でＡＣショートとして働くことに基づいている。ＲＦでは、インダクタＬのインピーダンスが高いと、コンデンサＣが、Ｑ１のベースおよびエミッタをＡＣショートするのを防ぎ、Ｑ１はトランスコンダクタとして働く。

図１０では、線形化回路34’は、Ｑ１のエミッタと接地との間に接続されている第１の直列のＬＣネットワークＬ１／Ｃ１と、Ｑ１のベース接地との間に接続されている第２の直列のＬＣネットワークＬ２／Ｃ２とで構成されている。コンデンサＣ１およびＣ２はＤＣブロッキングコンデンサ（DC blocking capacitor）であり、そのキャパシタンスは、差周波数（ｆ_２−ｆ_１）において低インピーダンスを確実に接地するのに十分な大きさである。インダクタＬ１およびＬ２は、ｆ_２−ｆ_１においてほぼＤＣショートであるので、ｆ_２−ｆ_１において、Ｑ１のエミッタはコンデンサＣ１によって、ベースはコンデンサＣ２によってそれぞれ一定に維持される。したがって、Ｖ_ｂｅも一定である。Ｑ１の出力は、そのコレクタである。図１０のアプローチが他と異なる点は、線形化回路34’においてＱ１のエミッタとベースとが接続されていないことである。したがって、本明細書では、特定の応用についての特定の実施形態を参照して、本発明を開示している。この技術において普通の技能を有し、かつ本発明の教示を利用する者は、本発明の技術的範囲内における追加の変更、応用、および実施形態が分かるであろう。例えば、トランジスタＱ１はカスコードトランジスタであってもよく；エミッタデジェネレーション回路はトランスコンダクタであってもよく；本発明をＲＦミキサまたは他の回路と共に動作させてもよく；および／またはトランジスタＱ１は増幅器の入力トランジスタまたは能動ミキサであってもよい。さらに加えて、本発明はバイポーラ接合トランジスタ構成に制限されない。この教示の技術的範囲から逸脱することなく、ヘテロ接合バイポーラトランジスタ（Heterojunction bipolar transistor, HBT）か、または電界効果トランジスタ、例えばＭＯＳＦＥＴ、ＰＮ−接合ＦＥＴ、ＭＥＳＦＥＴ、ＰＨＥＭＴを使用してもよい。

したがって、本発明の特許請求項は、本発明の技術的範囲を逸脱することなく、このような応用、変更、実施形態の一部または全てをカバーすることが意図されている。

一般的な増幅器の出力電力対入力電力のグラフであって、基本信号と関係付けられている線形に補外された出力電力と、基本信号の線形に補外された出力電力から求められる三次相互変調歪みと関係付けられている線形に補外された出力電力との三次の交点を示すグラフ。 一般的なＲＦ増幅器を示す図。 図１ａの一般的なＲＦ増幅器についての出力電圧対周波数のグラフであって、ｆ_１およびｆ_２における基本トーンと、これらの基本トーンから求められる二次歪みおよび三次歪みとを示すグラフ。 従来の教示にしたがって構成された三次相互変調生成物を軽減するための構成についての模式図。 本発明の教示にしたがって、三次相互変調歪みを軽減するための線形化回路が構成されている線形化された回路についての簡略化された模式図。 非反転単位利得バッファとして構成されている線形化回路を有する線形化された回路を示す図。 図４に類似しているが、チョークコイルが単位利得バッファの出力とＱ１のベースとの間に挿入されているところが異なる図。 図５に類似しているが、線形化回路の端子間においてＤＣをずらすように構成されているところが異なる図。 図６に類似しているが、Ｑ２のベースが単位利得バッファの出力に接続されているところが異なる図。 図７に類似しているが、本発明の教示にしたがって、Ｑ３のエミッタフォロアが単位利得バッファに置き換わっているところが異なる図。 本発明の線形化された回路についての第１の代わりの実施形態を示す図。 本発明の線形化された回路についての第２の代わりの実施形態を示す図。

Claims (18)

1. 干渉源の影響を受け、適応可能に接続されるトランジスタに対する歪みを軽減するための線形化回路であって、干渉があるときに、トランジスタの入力端子と共通端子とを横切る制御電圧により、（ｉ）トランジスタへの２つの入力信号の差周波数と（ｉｉ）トランジスタへの入力搬送波の変調周波数との少なくとも一方を実質的にゼロにするように動作する線形化回路。
2. 単位利得バッファがさらに構成されていて、単位利得バッファが、トランジスタの入力端子と共通端子との間に接続されている請求項１記載の線形化回路。
3. インダクタがさらに構成されていて、インダクタが、トランジスタの入力端子と単位利得バッファの出力端子との間に置かれている請求項２記載の線形化回路。
4. インダクタが、トランジスタの動作周波数バンドにおいて高インピーダンスであることによって特徴付けられ、動作周波数バンドにおいてトランジスタから単位利得バッファを切り離す請求項３記載の線形化回路。
5. インダクタが、（ｉ）トランジスタへの２つの入力信号の差周波数と（ｉｉ）トランジスタへの入力搬送波の変調周波数との少なくとも一方において低インピーダンスであることによって特徴付けられる請求項４記載の線形化回路。
6. インダクタが、（ｉ）トランジスタへの２つの入力信号の差周波数と（ｉｉ）トランジスタへの入力搬送波の変調周波数との少なくとも一方において低インピーダンスであることによって特徴付けられる請求項３記載の線形化回路。
7. 基準電流ソースがさらに構成されている請求項１記載の線形化回路。
8. 基準電流ソースがさらに構成されている請求項２記載の線形化回路。
9. 線形化回路が、単位利得バッファを有するバイアス回路で構成されていて、
   単位利得バッファの入力端子へ接続される基準電流ソースと、
   単位利得バッファの出力端子と、トランジスタの入力端子との間に置かれているインダクタと、
   基準素子であって、その共通端子がトランジスタの共通端子に接続され、その出力端子が単位利得バッファの入力端子に接続される基準素子とがさらに構成されている請求項１記載の線形化回路。
10. 基準素子の入力端子が、単位利得バッファの入力端子に接続されている請求項９記載の線形化回路。
11. 基準素子の入力端子が、単位利得バッファの出力端子とインダクタとに接続されている請求項１０記載の線形化回路。
12. 線形化回路が、エミッタフォロアを有する線形化回路で構成されていて、
    エミッタフォロアの入力端子に接続されている基準電流と、
    エミッタフォロアの出力端子とトランジスタの入力端子との間に置かれているインダクタと、
    エミッタフォロアの入力端子とトランジスタの共通端子との間に置かれている基準素子とが構成されている請求項１記載の線形化回路。
13. 基準素子とエミッタフォロアとが、電流ミラー構成で接続されている請求項１２記載の線形化回路。
14. 電流ミラー構成および基準電流ソースが共同して構成され、入力ＤＣをずらす単位利得バッファとして働く請求項１３記載の線形化回路。
15. トランジスタの入力端子と共通端子とを接続するために、コンデンサと直列接続されたインダクタがさらに構成されている請求項１記載の線形化回路。
16. トランジスタの共通端子と接地との間に接続されている第１の直列ＬＣネットワークと、トランジスタの入力端子と接地との間に接続されている第２の直列ＬＣネットワークとがさらに構成されている請求項１記載の線形化回路。
17. 軽減される歪みが、相互変調歪み、混変調歪み、およびスペクトル再成長の中の少なくとも１つである請求項１記載の線形化回路。
18. 単位利得バッファが、１００％負のフィードバックを行う演算増幅器である請求項３記載の線形化回路。

Images