KR101742729B1 - 고 선형성 인덕터리스 저잡음증폭기 - Google Patents

고 선형성 인덕터리스 저잡음증폭기 Download PDF

Info

Publication number
KR101742729B1
KR101742729B1 KR1020160020709A KR20160020709A KR101742729B1 KR 101742729 B1 KR101742729 B1 KR 101742729B1 KR 1020160020709 A KR1020160020709 A KR 1020160020709A KR 20160020709 A KR20160020709 A KR 20160020709A KR 101742729 B1 KR101742729 B1 KR 101742729B1
Authority
KR
South Korea
Prior art keywords
transistor
signal
input signal
switch
turned
Prior art date
Application number
KR1020160020709A
Other languages
English (en)
Inventor
고동현
황명운
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR1020160020709A priority Critical patent/KR101742729B1/ko
Priority to US15/144,455 priority patent/US9935587B2/en
Application granted granted Critical
Publication of KR101742729B1 publication Critical patent/KR101742729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301—CMOS common drain output SEPP amplifiers
    • H03F3/3011—CMOS common drain output SEPP amplifiers with asymmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30084—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the pull circuit of the SEPP amplifier being a cascode circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30117—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push circuit of the SEPP amplifier being a cascode circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

고 선형성(High linearity) 인덕터리스(Inductorless) 저잡음증폭기(LNA: Low Noise Amplifier)를 개시한다.
본 실시예의 일 측면에 의하면, 입력신호를 수신하는 입력신호단; 상기 입력신호단과 연결되어 상기 입력신호에 포함된 DC 성분을 블로킹(Blocking)하는 제1 캐패시터; 상기 입력신호단과 연결되어 상기 입력신호에 포함된 DC 성분을 블로킹(Blocking)하는 제2 캐패시터; 상기 제1 캐패시터와 연결되어 있으며, 상기 제1 캐패시터로부터 출력된 신호를 증폭시켜 제1 증폭신호를 생성하는 제1 트랜지스터; 상기 제2 캐패시터와 연결되어 있으며, 상기 제2 캐패시터로부터 출력된 신호를 증폭시켜 제2 증폭신호를 생성하는 제2 트랜지스터; 상기 제1 트랜지스터 및 상기 제2 트랜지스터와 연결되어 있으며, 상기 제1 증폭신호와 상기 제2 증폭신호를 중첩시켜 중첩신호를 생성하는 중첩노드; 상기 중첩노드와 연결되어 있으며, 상기 중첩신호를 출력하는 출력신호단; 상기 입력신호단과 상기 출력신호단을 직접 연결시키는 전환 스위치; 상기 중첩노드와 상기 출력신호단 사이에 형성된 접지점; 및 상기 접지점을 접지시키는 접지 스위치를 포함하되, 상기 전환 스위치는, ON될 때 상기 입력신호단과 상기 출력신호단을 직접 연결시켜 상기 저잡음증폭기를 저이득 증폭 모드로 전환시키고, OFF될 때 상기 입력신호단과 상기 출력신호단의 직접 연결을 단속시켜 상기 저잡음증폭기를 고이득 증폭 모드로 전환시키며, 상기 접지 스위치는, 상기 전환 스위치가 ON될 때 ON되어, 상기 접지점을 접지시키는 것을 특징으로 하는 저잡음증폭기를 제공한다.

Description

고 선형성 인덕터리스 저잡음증폭기{High Linearity Inductorless LNA}
본 발명의 실시예는 통신 시스템에서 블럭킹(Blocking) 기능을 수행하는 인덕터리스 저잡음증폭기(LNA: Low Noise Amplifier)에 관한 것이다.
이하에 기술되는 내용은 단순히 본 실시예와 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것은 아니다.
ISDB-T(Integrated Service Digital Broadcasting-Terrestrial)는 UHF(Ultra High Frequency)의 주파수 대역(470 MHz ~ 707 MHz)을 이용하고, ISDB-Tmm(Integrated Service Digital Broadcasting-Terrestrial Mobile Multi-Media)은 VHF(Very High Frequency)의 주파수 대역(170 MHz ~ 280 MHz)을 이용한다. 또한, ISDB-Tsb(Integrated Service Digital Broadcasting-Terrestrial Sound Broadcasting)는 LVHF(Low Very High Frequency)의 주파수 대역(90 MHz ~ 110 MHz)을 이용한다. 이 중에서 특히 모바일 방송용인 ISDB-Tmm 방식은 지상파 디지털 TV 방송에서 이용 중인 ISDB-T 방식에 기초한 방송방식으로서, 통신과 방송이라는 서로 다른 특징을 가진 두 매체의 융합 서비스이다.
ISDB-T, ISDB-Tmm 및 ISDB-Tsb를 지원하는 모바일 튜너 환경에서는 TV 수신 칩과 안테나와의 거리가 상대적으로 멀어지게 된다. TV 수신 칩과 안테나와의 거리가 멀어지면 라인 로스(Line loss)가 발생하게 되고, 그 결과 잡음지수(NF: Noise Figure)가 증가하게 되어 수신감도의 저하를 가져오게 된다.
이러한 수신감도 저하를 최소화하기 위해서 종래에는 안테나 바로 앞에 크기가 작은 저잡음증폭기를 추가로 사용하여 라인 로스에 대한 TV 수신 칩의 수신감도를 증대시키는 방법을 사용하고 있다. 하지만, 최근에는 700 MHz ~ 2.4 GHz에 이르는 LTE(Long Term Evolution) 밴드를 모바일 폰에서 사용하게 되면서 ISDB-T(UHF 밴드: 470 MHz ~ 707 MHz)의 성능을 저하시킨다. 성능 저하의 이유는 도 1에서 설명한다.
도 1은 종래 기술에 따른 저잡음증폭기의 채널 환경을 도시한다.
모바일 TV 튜너의 채널 환경은 희망 채널(Desired channel)의 전력(Power)은 작고, 주변 채널의 전력이 크므로, 전력 문제를 개선하기 위해서 주변 채널들의 고조파 톤(Harmonic ton)이 희망 채널에 영향을 주지 않도록 저잡음증폭기의 선형성 성능 향상이 요구된다.
저잡음증폭기가 ISDB-Tmm를 지원하는 경우, 일반적으로 각각의 주파수 대역을 지원하기 위한 두 개의 증폭기를 사용한다. UHF 주파수 대역과 VHF 주파수 대역을 광범위하게 지원하는 저잡음증폭기를 사용할 수 있다. 하지만, 모바일(Mobile) 환경에서 희망 채널에 인접한 주파수 대역에 재머 전력(Jammer power)으로 큰 입력이 발생하는 경우 희망 채널 신호에 간섭을 일이킬 수 있다. 따라서, 인접한 주파수 대역 간의 간섭을 줄여야 한다. 이외에도 UHF 주파수 대역과 VHF 주파수 대역 사이에서 사용하는 FM 신호에 대한 주파수 간섭과 CDMA(Code Division Multiple Access), LTE(Long Term Evolution)와 같은 UHF 인접 주파수 대역에 대한 간섭을 줄여야 하는 니드(Need)가 있다.
본 발명의 실시예에 따른 인덕터리스(Inductorless) 저잡음증폭기(LNA)는 제1 증폭기 및 제2 증폭기로 구성되어 집적회로(Integrated Circuit)의 면적을 작게 하고, 제1 증폭기의 전류를 제2 증폭기에서 재사용(Reuse)하여 트랜스컨덕턴스(Transconductance)를 증대시킴으로써 잡음지수(NF: Noise Figure)를 개선하는 저잡음증폭기를 제공하는 것을 목적으로 한다.
또한, 본 실시예에 따른 저잡음증폭기는 제3차 상호 변조(Third order intermodulation) 성분을 최소화하기 위하여 제1 증폭기의 제3차 트랜스컨덕턴스(Third order transconductance)와 제2 증폭기의 제3차 트랜스컨덕턴스(Third order transconductance)를 서로 상쇄함으로써 고 선형성(High linearity)을 갖는 저잡음증폭기를 제공하는 것을 목적으로 한다.
본 실시예의 일 측면에 의하면, 입력신호를 수신하는 입력신호단; 상기 입력신호단과 연결되어 상기 입력신호에 포함된 DC 성분을 블로킹(Blocking)하는 제1 캐패시터; 상기 입력신호단과 연결되어 상기 입력신호에 포함된 DC 성분을 블로킹(Blocking)하는 제2 캐패시터; 상기 제1 캐패시터와 연결되어 있으며, 상기 제1 캐패시터로부터 출력된 신호를 증폭시켜 제1 증폭신호를 생성하는 제1 트랜지스터; 상기 제2 캐패시터와 연결되어 있으며, 상기 제2 캐패시터로부터 출력된 신호를 증폭시켜 제2 증폭신호를 생성하는 제2 트랜지스터; 상기 제1 트랜지스터 및 상기 제2 트랜지스터와 연결되어 있으며, 상기 제1 증폭신호와 상기 제2 증폭신호를 중첩시켜 중첩신호를 생성하는 중첩노드; 상기 중첩노드와 연결되어 있으며, 상기 중첩신호를 출력하는 출력신호단; 상기 입력신호단과 상기 출력신호단을 직접 연결시키는 전환 스위치; 상기 중첩노드와 상기 출력신호단 사이에 형성된 접지점; 및 상기 접지점을 접지시키는 접지 스위치를 포함하되, 상기 전환 스위치는, ON될 때 상기 입력신호단과 상기 출력신호단을 직접 연결시켜 상기 저잡음증폭기를 저이득 증폭 모드로 전환시키고, OFF될 때 상기 입력신호단과 상기 출력신호단의 직접 연결을 단속시켜 상기 저잡음증폭기를 고이득 증폭 모드로 전환시키며, 상기 접지 스위치는, 상기 전환 스위치가 ON될 때 ON되어, 상기 접지점을 접지시키는 것을 특징으로 하는 저잡음증폭기를 제공한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 실시예에 따른 인덕터리스(Inductorless) 저잡음증폭기는 제1 증폭기 및 제2 증폭기로 구성되어 집적회로(Integrated Circuit)의 면적을 작게 하고, 제1 증폭기의 전류를 제2 증폭기에서 재사용(Reuse)하여 트랜스컨덕턴스(Transconductance)를 증대시킴으로써 잡음지수(NF: Noise Figure)를 개선하는 효과가 있다.
또한, 본 실시예에 따른 저잡음증폭기는 제3차 상호 변조(Third order intermodulation) 성분을 최소화하기 위하여 제1 증폭기의 제3차 트랜스컨덕턴스(Third order transconductance)와 제2 증폭기의 제3차 트랜스컨덕턴스를 서로 상쇄함으로써 고 선형성(High linearity)을 갖는 효과가 있다.
도 1은 종래 기술에 따른 저잡음증폭기의 채널 환경을 도시한다.
도 2는 본 실시예에 따른 저잡음증폭기의 간략 회로를 도시한다.
도 3은 도 2의 제3차 트랜스컨덕턴스의 시뮬레이션 파형을 도시한다.
도 4a는 본 실시예에 따른 저잡음증폭기의 상세한 회로를 도시한다.
도 4b는 본 발명의 다른 실시예에 따른 저잡음증폭기의 상세한 회로를 도시한다.
도 5는 고 이득 모드에서 동작하는 저잡음증폭기의 회로를 도시한다.
도 6은 저 이득 모드에서 동작하는 저잡음증폭기의 회로를 도시한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 2는 본 실시예에 따른 저잡음증폭기의 간략 회로도를 도시한다.
본 발명의 일 실시예에 따른 저잡음증폭기(200)는 입력신호단(210), LNA 코어(220), 스위치(S1), 제1 저항(R1) 및 출력신호단(230)을 포함한다. 저잡음증폭기(200)에 포함된 구성요소는 반드시 이에 한정되는 것은 아니다.
이하, 본 실시예에 따른 각 증폭기(MN1 또는 MP1)에 대해 설명의 편의상 바이어스(Bias) 전류를 기준으로 다음과 같이 정의한다.
제1 증폭기(MN1)는 NMOS(N-channel Metal Oxide Semiconductor) 증폭기로서, 게이트(Gate), 드레인(Drain), 소스(Source)를 포함한다. 바이어스 전류를 기준으로 '소스'를 '제1 전류 인입단'이라 칭하고, '드레인'을 '제1 전류 인출단'이라 칭하고, '게이트'를 '제1 입력단'이라 칭한다.
제2 증폭기(MP1)는 PMOS(P-channel Metal Oxide Semiconductor) 증폭기로서, 게이트, 드레인, 소스를 포함한다. 바이어스 전류를 기준으로 '소스'를 '제2 전류 인출단'이라 칭하고, '드레인'을 '제2 전류 인입단'이라 칭하고, '게이트'를 '제2 입력단'이라 칭한다.
제1 증폭기(MN1) 및 제2 증폭기(MP1)의 게이트는 소스와 드레인 사이의 전류 흐름을 제어한다. 드레인은 소스에서 공급된 캐리어가 채널영역을 지나 소자 밖으로 방출되는 단자를 의미한다. 소스는 전류를 운반하는 캐리어를 공급한다. 여기서, 제1 증폭기(MN1)의 제1 입력단과 제2 증폭기(MP1)의 제2 입력단은 입력신호단(210)에 각각 연결된다.
입력신호단(210)은 입력신호(RFin)의 단일 입력(Single input)을 수신하여 동일한 위상의 신호를 각각 제1 증폭기(MN1)의 제1 입력단와 제2 증폭기(MP1) 제2 입력단으로 인가한다.
스위치(S1)가 오프(Off)되면, 저잡음증폭기(200)는 고이득 모드(High gain mode)로 동작한다. 고이득 모드에서는 제1 증폭기(MN1) 및 제2 증폭기(MP1)가 입력신호(RFin)를 증폭한다. 반면에 스위치(S1)가 온(On)되면, 저잡음증폭기(200)는 저이득 모드(Low gain mode)로 동작한다. 저이득 모드에서는 입력신호(RFin)를 출력신호단(230)으로 출력한다. 즉 단위 이득(Unity gain)을 가지게 된다.
제1 저항(R1)은 제2 증폭기(MP1)에 바이어스 전압을 제공할 뿐 아니라, 출력신호단(230)의 출력신호(RFout)를 입력신호단(210)으로 피드백하여 저잡음증폭기(200)의 선형 특성(Linearity characteristics)을 향상시킨다. 제1 저항(R1)은 50 Ω 내지 2 KΩ 값을 가지며, 입력신호(RFin)를 공급하는 입력신호원과 저잡음증폭기(200)의 입력신호단(210) 사이의 임피던스 정합(Impedance matching)을 위하여 실수 성분(Real term) 임피던스를 제공한다.
LNA 코어(220)는 제1 증폭기(MN1) 및 제2 증폭기(MP1)를 포함한다. LNA 코어(220)에 포함된 구성요소는 반드시 이에 한정되는 것은 아니다.
제1 증폭기(MN1)는 CS(Common Source) 증폭기로서 제1 트랜지스터(MN1)를 사용하고, 제2 증폭기(MP1)도 CS 증폭기로서 제2 트랜지스터(MP1)를 사용한다. 제2 트랜지스터(MP1)는 제1 증폭기(MN1)의 부하 저항(Load resistor)으로 동작할 뿐 아니라, 제1 증폭기(MN1)의 전류를 재사용(Reuse)하여 제2 증폭기(MP1)로 동작한다.
저잡음증폭기(200)는 CMOS(Complementary Metal Oxide Semiconductor) 트랜지스터를 포함할 수 있다. CMOS 트랜지스터의 트랜스컨덕턴스(Transconductance)는 수학식 1과 같이 표현된다.
Figure 112016017345281-pat00001
여기서 μ n 는 전하의 이동도이고, C ox 는 게이트 산화물 커패시턴스이고, I d 는 드레인 전류이다. 수학식 1에 의하면 트랜스컨덕턴스를 크게 하려면 전류가 커야 한다. 일 실시예에 따른 저잡음증폭기(200)는 제1 증폭기(MN1)와 제2 증폭기(MP1)가 전류를 공유함으로써 트랜스컨덕턴스를 증대시키는 효과가 있다. 저잡음증폭기(200)의 트랜스컨덕턴스는 수학식 2와 같이 표현된다.
Figure 112016017345281-pat00002
여기서 g m 1은 제1 증폭기(MN1)의 트랜스컨덕턴스이고, g m 2은 제2 증폭기(MP1)의 트랜스컨덕턴스이다.
수학식 2에서 보는 바와 같이 동일한 전류를 제1 증폭기(MN1)와 제2 증폭기(MP1)가 공유함으로써 추가 전류를 흘려주지 않고도 트랜스컨덕턴스를 증대시키는 효과가 있음을 알 수 있다. 제1 트랜지스터(MN1) 및 제2 트랜지스터(MP1)가 각각 포화영역(Saturation region)에서 동작할 때 최대의 소신호 전압 이득(Small signal voltage gain)을 얻을 수 있다. 저잡음증폭기(200)의 이득은 수학식 3과 같이 표현된다.
Figure 112016017345281-pat00003
여기서 g m 1 및 g m 2은 각각 제1 트랜지스터(MN1) 및 제2 트랜지스터(MP1)의 트랜스컨덕턴스이고, R 1은 피드백 저항(Feedback resistor)이다. 본 발명의 일 실시예에 따른 저잡음증폭기(200)는 수학식 2에서와 같이 추가적인 전류가 없이도 트랜스컨덕턴스의 증대로 인하여 이득이 증대됨을 알 수 있다.
본 발명의 일 실시예에 따른 증폭기의 잡음지수(NF: Noise Figure)는 수학식 4와 같이 간략하게 표현할 수 있다.
Figure 112016017345281-pat00004
여기서 A v는 증폭기의 이득(Gain)이다. 수학식 4에 따르면 이득이 클수록 NF는 작아짐을 알 수 있다. 저잡음증폭기(200)는 수학식 2와 수학식 3에 따라 전류(Id)를 크게 하지 않고도 전압 이득을 증대함으로써 NF 특성이 개선됨을 알 수 있다.
저잡음증폭기(200)는 고 선형성을 제공하기 위하여 제3차 상호 변조(Third order intermodulation)를 감소시키는 방법을 사용한다. 제3차 상호 변조를 감소시키는 방법은 증폭기 신호의 고조파 중에서 제3차 고조파 성분을 저감하는 것을 말한다.
CS(Common source) MOSFET(Metal Oxide Silicon Field Effect Transistor) 의 드레인 전류는 수학식 5와 같이 테일러 급수(Taylor series)로 표현될 수 있다.
Figure 112016017345281-pat00005
여기서 v GS 는 소신호 게이트 소스간 전압이고, g m 은 제1 차 트랜스컨덕턴스이고, g' m 는 제2 차 트랜스컨덕턴스이고, g" m 는 제3 차 트랜스컨덕턴스이다.
본 발명의 일 실시예에 따른 저잡음증폭기(200)는 수학식 5에서 제3차 상호 변조 성분을 감소시키기 위하여 제3차 트랜스컨덕턴스의 값을 저감한다. 저잡음증폭기(200)는 제1 증폭기(MN1)의 제3차 트랜스컨덕턴스의 값과 제2 증폭기(MP1)의 제3 차 트랜스컨덕턴스 값을 서로 상쇄하여 제3차 트랜스컨덕턴스 값을 최소화할 수 있다. 따라서 저잡음증폭기(200)는 제3 고조파 성분을 저감함으로써 입력신호에 대한 선형성을 증대한다.
도 3은 도 2의 제3차 트랜스컨덕턴스의 시뮬레이션 파형을 도시한다.
저잡음증폭기(200)는 입력신호의 고조파 중 제3차 고조파 성분을 저감함으로써 입력신호 전압의 범위를 증대한다. 도 3에서 도시한 바와 같이, 이점쇄선은 제1 증폭기인 제1 트랜지스터(MNI)으로 인한 제3차 트랜스컨덕턴스는 g" mN1 을 나타내고, 점선은 제2 증폭기인 제2 트랜지스터(MP1)으로 인한 제3차 트랜스컨덕턴스는 g" mP1 을 나타낸다. 실선은 전체 제3차 트랜스컨덕턴스이다. v GS 가 대략 0.4 V에서 0.55 V 사이인 범위에서 제1 증폭기의 제3 트랜스컨덕턴스 및 제2 증폭기의 제3 트랜스컨덕턴스가 서로 상쇄되는 것을 알 수 있다. 따라서, 일 실시예에 따른 저잡음증폭기(200)는 제3차 상호 변조 성분을 최소화하기 위하여 제1 증폭기(MN1)의 제3차 트랜스컨덕턴스와 제2 증폭기(MP1)의 제3차 트랜스컨덕턴스를 서로 상쇄함으로써 고 선형성을 제공한다.
도 4a는 본 실시예에 따른 저잡음증폭기의 상세한 회로를 도시한다.
도 4a의 저잡음증폭기(400)는 캐패시터부(410), LNA 코어부(220), 제1 저항(R1) 및 제1 스위치 역할을 하는 제5 트랜지스터(MN3)를 포함한다. 제5 트랜지스터(MN3)가 오프(Off)되면, 저잡음증폭기(400)는 고이득 모드(High gain mode)로 동작한다. 고이득 모드에서는 제1 트랜지스터(MN1) 및 제2 트랜지스터(MP1)가 입력신호(RFin)를 증폭한다. 반면에 제5 트랜지스터(MN3)가 온(On)되면, 저잡음증폭기(400)는 저이득 모드(Low gain mode)로 동작한다. 저이득 모드에서는 입력신호(RFin)를 출력신호(RFout)로 출력한다. 즉 단위 이득(Unity gain)을 가지게 된다.
캐패시터부(410)는 입력신호(RFin)를 수신하여 입력신호(RFin)에 포함된 DC 성분을 블로킹(Blocking)하여 제1 블로킹신호를 생성하는 제1 캐패시터(C1) 및 입력신호를 수신하여 상기 입력신호에 포함된 DC 성분을 블로킹하여 제2 블로킹신호를 생성하는 제2 캐패시터(C2)를 포함한다. 또한, 캐패시터부(410)는 정전기 방전(ESD; Electro Static Discharge) 성능을 향상시키기 위하여 사용되며, 제1 트랜지스터(MNI)의 제1 인입단 및S 제2 트랜지스터(MP1)의 제2 인입단을 각각 ESD로부터 보호한다.
LNA 코어부(220)는 제1 트랜지스터(MN1) 및 제2 트랜지스터(MP1)를 포함한다. 제1 트랜지스터(MN1)는 제1 전류 인입단, 제1 입력단, 제1 전류 인출단을 구비하고, 제1 입력단으로 제1 블로킹신호가 인가되면, 제1 블로킹신호를 증폭한 제1 출력신호를 제1 전류 인출단으로 제1 증폭신호를 출력한다. 제2 트랜지스터(MP1)는 제2 전류 인입단, 제2 입력단, 제2 전류 인출단을 구비하고, 제2 입력단으로 제2 블로킹신호가 인가되면, 제2 블로킹신호를 증폭한 제2 출력신호를 제2 전류 인출단으로 제2 증폭신호를 출력한다.
제1 바이어스 전압(Vn1)은 제1 트랜지스터(MN1)의 제1 입력단에 바이어스 전압을 제공한다. 제1 바이어스 전압(Vn1)은 제3 저항(R3)을 이용하여 제1 트랜지스터(MN1)의 제1 입력단에 바이어스 전압을 공급한다. 제3 저항(R3)은 임피던스 정합에 영향을 주지 않도록 고 임피던스(High impedance)로 설정되고, 20 KΩ 내지 50 KΩ 값을 가진다.
제1 저항(R1)은 제2 트랜지스터(MP1)의 바이어스 전압을 제공할 뿐 아니라 출력신호(RFout)를 입력신호단으로 피드백(Feedback)하여 저잡음증폭기(400)의 선형 특성(Linearity characteristics)을 향상시킨다. 제1 저항(R1)은 50 Ω 내지 2 KΩ 사이의 값을 가지며, 입력신호(RFin)를 제공하는 입력신호원과의 임피던스 정합을 위한 실수 성분(Real term) 임피던스를 제공한다.
저잡음증폭기(400)는 제3 트랜지스터(MN2) 및 제4 트랜지스터(MP2)를 더 포함한다. 제3 트랜지스터(MN2)는 제3 전류 인출단이 제1 트랜지스터(MN1)의 전류 인입단과 연결되어 제3 전류 인입단으로 제1 증폭신호를 출력한다. 제4 트랜지스터(MP2)는 제4 전류 인입단이 제2 트랜지스터(MP1)의 전류 인출단과 연결되어 제4 전류 인출단으로 제2 증폭신호를 출력한다. 제3 트랜지스터(MN2)의 제3 전류 인입단과 제4 트랜지스터(MP2)의 제4 전류 인출단이 연결된 접점으로 제1 증폭신호와 제2 증폭신호의 중첩신호(RFout)를 출력한다.
제2 바이어스 전압(Vn2)은 제3 트랜지스터(MN2)의 제3 입력단에 바이어스 전압을 제공한다. 제2 바이어스 전압(Vn2)은 제4 저항(R4)을 이용하여 제3 트랜지스터(MN1)의 제3 입력단에 바이어스 전압을 공급한다. 제4 저항(R4)은 고 임피던스(High impedance)로 설정되어, 20 KΩ 내지 50 KΩ 값을 가진다.
제5 바이어스 전압(Vp2)은 제4 트랜지스터(MP2)의 제4 입력단에 바이어스 전압을 제공한다. 제5 바이어스 전압(Vp2)은 제5 저항(R5)을 이용하여 제4 트랜지스터(MP2)의 제4 입력단에 바이어스 전압을 공급한다. 제5 저항(R5)은 고 임피던스로 설정되어, 20 KΩ 내지 50 KΩ 값을 가진다.
제5 트랜지스터(MN3)는 스위치로 동작한다. 제3 바이어스 전압(Vn3)은 제5 트랜지스터(MN3)의 제5 입력단에 바이어스 전압을 제공한다. 제3 바이어스 전압(Vn3)은 제2 저항(R2)을 이용하여 제5 트랜지스터(MN3)의 제5 입력단에 바이어스 전압을 공급한다. 제2 저항(R2)은 고 임피던스이고, 20 KΩ 내지 50 KΩ 값을 가진다.
제5 트랜지스터(MN3)는 도 4a 및 4b와 같이 입력신호단과 출력신호단 사이에 연결될 수 있을 뿐 아니라, 제1 캐패시터(C1)의 일단과 제3 저항(R3)의 일단 사이 또는 제2 캐패시터(C2)의 일단과 제1 저항(R1)의 일단 사이에 연결될 수 있다.
제5 트랜지스터(MN3)가 오프(Off)되면, 저잡음증폭기(400)는 제1 트랜지스터(MN1) 및 제2 트랜지스터(MP1)가 포화영역에서 입력신호(RFin)를 증폭하는 고 이득 모드로 동작한다. 반면에 제5 트랜지스터(MN3)가 온(On)되면, 저잡음증폭기(400)는 제1 트랜지스터(MN1) 및 제2 트랜지스터(MP1)가 차단(Cut-off)되어 단위 이득(Unity gain)을 갖는 저 이득 모드로 동작한다. 제3 바이어스 전압(Vn3)은 제5 트랜지스터(MN3)의 제5 입력단에 바이어스 전압을 제공한다. 제3 바이어스 전압(Vn3)은 제2 저항(R2)을 이용하여 제5 트랜지스터(MN3)의 제5 입력단에 바이어스 전압을 공급한다. 제2 저항(R2)은 저 이득 모드에서 선형성을 개선하기 위하여 고 임피던스로 설정되어, 20 KΩ 내지 50 KΩ 값을 가진다.
제6 트랜지스터(MN4)는, 제5 트랜지스터(MN3)가 온(On)인 경우, 제5 트랜지스터(MN3)의 제5 전류 인입단의 초기 전압(Initial voltage)을 0 V가 되게 한다. 제4 바이어스 전압(Vn4)은 제6 트랜지스터(MN4)의 제6 입력단에 바이어스 전압을 제공한다. 제6 저항(R6)은 저 이득 모드에서 임피던스 정합에 영향을 주지 않도록 고 임피던스(High impedance)로 설정되어, 20 KΩ 내지 50 KΩ 값을 가진다.
도 4b는 본 발명의 다른 실시예에 따른 저잡음증폭기의 상세한 회로를 도시한다.
도 4b의 저잡음증폭기(400)는 제1 저항(R1)이 출력단과 제1 트랜지스터(MN1)의 제1 입력단 사이에 연결되고, 제1 바이어스 전압(Vp1)이 제3 저항(R3)을 이용하여 제2 트랜지스터(MP1)의 제2 입력단에 연결되는 것을 제외하고는 앞에서 설명한 내용과 대부분 중복되므로 상세한 설명은 생략한다.
저잡음증폭기(400)의 고 이득 모드 및 저 이득 모드에서의 동작은 도 5 및 도 6을 참조하여 설명한다.
도 5는 고 이득 모드에서 동작하는 저잡음증폭기의 회로를 도시한다.
제5 트랜지스터(MN3)가 오프(Off)되면, 저잡음증폭기(400)는 제1 트랜지스터(MN1), 제2 트랜지스터(MP1), 제3 트랜지스터(MN2) 및 제4 트랜지스터(MP2)가 모두 포화영역(Saturation region)에서 동작한다. 저잡음증폭기(400)는 입력신호(RFin)를 증폭하여 출력신호(RFout)를 출력하는 고 이득 모드로 동작한다. 고 이득 모드에서 제1 트랜지스터(MN1), 제2 트랜지스터(MP1), 제3 트랜지스터(MN2) 및 제4 트랜지스터(MP2)는 모두 포화영역에서 동작하도록, 제1 트랜지스터(MN1)의 제1 입력단, 제3 트랜지스터(MN2)의 제3 입력단 및 제4 트랜지스터(MP2)의 제4 입력단에 각각 제1 바이어스 전압(Vn1), 제2 바이어스 전압(Vn2) 및 제5 바이어스 전압(Vp2)을 제공한다. 제2 트랜지스터(MP1)의 제2 입력단은 제1 저항(R1)을 이용하여 출력신호(RFout)로 셀프 바이어스 전압(Self bias voltage)이 공급된다.
캐패시터부(410)는 제1 캐패시터(C1) 및 제2 캐패시터(C2)를 포함한다. 제1 캐패시터(C1)는 입력신호(RFin)를 수신하여 입력신호(RFin)에 포함된 DC 성분을 블로킹하여 제1 트랜지스터(MN1)의 제1 입력단에 블로킹된 입력신호를 공급한다. 제2 캐패시터(C2)는 입력신호(RFin)를 수신하여 입력신호(RFin)에 포함된 DC 성분을 블로킹하여 제2 트랜지스터(MP1)의 제2 입력단에 블로킹된 입력신호를 공급한다. 또한, 제1 캐패시터(C1) 및 제2 캐패시터(C2)는 ESD 성능을 향상시키기 위하여 사용되며, 제1 트랜지스터(MNI)의 제1 인입단 및 제2 트랜지스터(MP1)의 제2 인입단을 각각 ESD로부터 보호한다.
제5 트랜지스터(MN3) 및 제6 트랜지스터(MN4)는 고 이득 모드에서 저잡음증폭기(400)의 성능에 영향을 주지 않도록 차단영역(Cut-off region)에서 동작한다.
제1 바이어스 전압(Vn1)은 제1 트랜지스터(MN1)의 제1 입력단에 바이어스 전압으로 제공된다. 제3 저항(R3)은 입력신호(RFin)를 공급하는 임피던스 정합에 영향을 주지 않도록 고 임피던스(High impedance)로 설정되어, 20 KΩ 내지 50 KΩ 값을 가진다.
제1 저항(R1)은 제2 증폭기(MP1)의 제2 입력단에 바이어스 전압을 제공할 뿐 아니라 출력신호(RFout)를 입력신호단으로 피드백하여 저잡음증폭기(400)의 선형 특성을 향상시킨다. 제1 저항(R1)은 50 Ω 내지 2 KΩ 사이의 값을 가지며, 입력신호(RFin)를 제공하는 입력신호원과의 임피던스 정합을 위한 실수 성분(Real term) 임피던스를 제공한다.
저잡음증폭기(400)가 저 이득 모드에서 동작할 때, 제3 트랜지스터(MN2) 및 제4 트랜지스터(MP2)는 제1 트랜지스터(MN1) 및 제2 트랜지스터(MP1)가 고 임피던스가 되도록 스위치 역할을 한다. 제3 트랜지스터(MN2) 및 제4 트랜지스터(MP2) 때문에 저잡음증폭기(400)는 선형성이 저하될 수 있다. 선형성이 저하되는 것을 피하기 위해서 제3 트랜지스터(MN2) 및 제4 트랜지스터(MP2)의 제3 입력단 및 제4 입력단의 전압이 각각 제3 트랜지스터(MP2) 및 제4 트랜지스터(MP2)의 제3 전류 인출단 및 제4 전류 인입단의 전압을 따라갈 수 있도록 제4 저 항(R4)와 제5 저항(R5)을 각각 고 임피던스로 설정한다. 제3 트랜지스터(MN2) 및 제4 트랜지스터(MP2)의 제3 입력단 및 제4 입력단에 각각 고 임피던스를 사용하여 선형성을 향상시키는 방법은 기생 캐패시턴스(Parasitic capacitance)인 Cgs를 이용하여 큰 입력신호(RFin)에 의해서 입력단 전압이 따라갈 수 있도록 제3 트랜지스터(MN2) 및 제4 트랜지스터(MP2)가 항상 포화영역에서만 동작하게 함으로써 선형영역이나 차단영역으로 순간적으로 빠지는 것을 방지할 수 있다.
도 6은 저 이득 모드에서 동작하는 저잡음증폭기의 회로를 도시한다.
도 6의 저잡음증폭기(400)는, 제5 트랜지스터(MN3)가 온(On)되면, 제1 트랜지스터(MN1), 제2 트랜지스터(MP1), 제3 트랜지스터(MN2) 및 제4 트랜지스터(MP2)가 모두 차단영역(Cut-off region)에서 동작한다. 저잡음증폭기(400)는 입력신호(RFin)를 단일 이득(Unity gain)으로 출력신호(RFout)를 출력하는 저 이득 모드로 동작한다. 저잡음증폭기(400)는 저 이득 모드에서 제5 트랜지스터(MN3) 및 제6 트랜지스터(MN4)가 모두 스위치로 동작하도록 제5 트랜지스터(MN3)의 제5 입력단 및 제6 트랜지스터(MN4)의 제6 입력단에 각각 제3 바이어스 전압(Vn3) 및 제4 바이어스 전압(Vn4)을 제공한다. 제3 바이어스 전압(Vn3)는 제5 트랜지스터(MN3)의 제5 입력단은 제2 저항(R2)을 이용하여 스위치로 동작할 수 있도록 바이어스 전압을 공급한다. 제2 저항(R2)은 저 이득 모드에서 선형성을 개선하기 위하여 고 임피던스로 설정되어, 20 KΩ 내지 50 KΩ 값을 가진다.
제6 트랜지스터(MN4)는 제5 트랜지스터(MN3)가 온(On)되는 경우, 제5 트랜지스터(MN3)의 제5 전류 인입단의 초기 전압을 0 V로 세팅하는 기능을 한다. 제4 바이어스 전압(Vn4)은 제6 트랜지스터(MN4)의 제6 입력단에 바이어스 전압을 제공한다. 제6 저항(R6)은 저 이득 모드에서 임피던스 정합에 영향을 주지 않도록 고 임피던스(High impedance)로 설정되어, 20 KΩ 내지 50 KΩ 값을 가진다.
이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
200: 저잡음증폭기(LNA) 210: 입력신호단
220: LNA 코어부 230: 출력신호단
410: 캐패시터부

Claims (17)

  1. 저잡음증폭기(Low Noise Amplifier)에 있어서,
    입력신호를 수신하는 입력신호단;
    상기 입력신호단과 연결되어 상기 입력신호에 포함된 DC 성분을 블로킹(Blocking)하는 제1 캐패시터;
    상기 입력신호단과 연결되어 상기 입력신호에 포함된 DC 성분을 블로킹(Blocking)하는 제2 캐패시터;
    상기 제1 캐패시터와 연결되어 있으며, 상기 제1 캐패시터로부터 출력된 신호를 증폭시켜 제1 증폭신호를 생성하는 제1 트랜지스터;
    상기 제2 캐패시터와 연결되어 있으며, 상기 제2 캐패시터로부터 출력된 신호를 증폭시켜 제2 증폭신호를 생성하는 제2 트랜지스터;
    상기 제1 트랜지스터 및 상기 제2 트랜지스터와 연결되어 있으며, 상기 제1 증폭신호와 상기 제2 증폭신호를 중첩시켜 중첩신호를 생성하는 중첩노드;
    상기 중첩노드와 연결되어 있으며, 상기 중첩신호를 출력하는 출력신호단;
    상기 입력신호단과 상기 출력신호단을 직접 연결시키는 전환 스위치;
    상기 중첩노드와 상기 출력신호단 사이에 형성된 접지점; 및
    상기 접지점을 접지시키는 접지 스위치를 포함하되,
    상기 전환 스위치는, ON될 때 상기 입력신호단과 상기 출력신호단을 직접 연결시켜 상기 저잡음증폭기를 저이득 증폭 모드로 전환시키고, OFF될 때 상기 입력신호단과 상기 출력신호단의 직접 연결을 단속시켜 상기 저잡음증폭기를 고이득 증폭 모드로 전환시키며,
    상기 접지 스위치는, 상기 전환 스위치가 ON될 때 ON되어, 상기 접지점을 접지시키는 것을 특징으로 하는 저잡음증폭기.
  2. 제1항에 있어서,
    상기 중첩신호를 상기 입력신호단에 피드백하는 피드백 회로를 더 포함하는 것을 특징으로 하는 저잡음증폭기.
  3. 제1항에 있어서,
    상기 전환 스위치가 OFF되면, 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 ON되는 것을 특징으로 하는 저잡음증폭기.
  4. 제1항에 있어서,
    상기 전환 스위치가 ON되면, 상기 제1 트랜지스터 및 상기 제2 트랜지스터가 OFF되는 것을 특징으로 하는 저잡음증폭기.
  5. 제1항에 있어서,
    상기 접지점과 상기 접지 스위치 사이에는 저항이 있는 것을 특징으로 하는 저잡음증폭기.
  6. 저잡음증폭기(Low Noise Amplifier)에 있어서,
    입력신호를 수신하는 입력신호단;
    상기 입력신호단과 연결되어 상기 입력신호에 포함된 DC 성분을 블로킹(Blocking)하는 제1 캐패시터;
    상기 입력신호단과 연결되어 상기 입력신호에 포함된 DC 성분을 블로킹(Blocking)하는 제2 캐패시터;
    상기 제1 캐패시터와 연결되어 있으며, 상기 제1 캐패시터로부터 출력된 신호를 증폭시켜 제1 증폭신호를 생성하는 제1 트랜지스터;
    상기 제2 캐패시터와 연결되어 있으며, 상기 제2 캐패시터로부터 출력된 신호를 증폭시켜 제2 증폭신호를 생성하는 제2 트랜지스터;
    상기 제1 트랜지스터와 연결되어 있으며, 상기 제1 증폭신호를 증폭시켜 제3 증폭신호를 생성하는 제3 트랜지스터;
    상기 제2 트랜지스터와 연결되어 있으며, 상기 제2 증폭신호를 증폭시켜 제4 증폭신호를 생성하는 제4 트랜지스터;
    상기 제3 트랜지스터 및 상기 제4 트랜지스터와 연결되어 있으며, 상기 제3 증폭신호와 상기 제4 증폭신호를 중첩시켜 중첩신호를 생성하는 중첩노드;
    상기 중첩노드와 연결되어 있으며, 상기 중첩신호를 출력하는 출력신호단;
    상기 입력신호단과 상기 출력신호단을 직접 연결시키는 전환 스위치;
    상기 중첩노드와 상기 출력신호단 사이에 형성된 접지점; 및
    상기 접지점을 접지시키는 접지 스위치를 포함하되,
    상기 전환 스위치는, ON될 때 상기 입력신호단과 상기 출력신호단을 직접 연결시켜 상기 저잡음증폭기를 저이득 증폭 모드로 전환시키고, OFF될 때 상기 입력신호단과 상기 출력신호단의 직접 연결을 단속시켜 상기 저잡음증폭기를 고이득 증폭 모드로 전환시키며,
    상기 접지 스위치는, 상기 전환 스위치가 ON될 때 ON되어, 상기 접지점을 접지시키는 것을 특징으로 하는 저잡음증폭기.
  7. 제6항에 있어서,
    상기 중첩신호를 상기 입력신호단에 피드백하는 피드백 회로를 더 포함하는 것을 특징으로 하는 저잡음증폭기.
  8. 제6항에 있어서,
    상기 전환 스위치가 OFF되면, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터가 ON되고, 상기 접지 스위치가 OFF되는 것을 특징으로 하는 저잡음증폭기.
  9. 제6항에 있어서,
    상기 전환 스위치가 ON되면, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터가 OFF되고, 상기 접지 스위치가 ON되는 것을 특징으로 하는 저잡음증폭기.
  10. 제6항에 있어서,
    상기 접지점과 상기 접지 스위치 사이에는 저항이 있는 것을 특징으로 하는 저잡음증폭기.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020160020709A 2016-02-22 2016-02-22 고 선형성 인덕터리스 저잡음증폭기 KR101742729B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160020709A KR101742729B1 (ko) 2016-02-22 2016-02-22 고 선형성 인덕터리스 저잡음증폭기
US15/144,455 US9935587B2 (en) 2016-02-22 2016-05-02 High linearity inductorless LNA

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160020709A KR101742729B1 (ko) 2016-02-22 2016-02-22 고 선형성 인덕터리스 저잡음증폭기

Publications (1)

Publication Number Publication Date
KR101742729B1 true KR101742729B1 (ko) 2017-06-02

Family

ID=59222217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160020709A KR101742729B1 (ko) 2016-02-22 2016-02-22 고 선형성 인덕터리스 저잡음증폭기

Country Status (2)

Country Link
US (1) US9935587B2 (ko)
KR (1) KR101742729B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293988B (zh) * 2018-12-29 2022-11-08 展讯通信（深圳）有限公司 音频功率放大器和电子设备
KR102361021B1 (ko) * 2019-10-18 2022-02-09 (주)다빛센스 전치 증폭장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005027310A (ja) 2003-07-01 2005-01-27 Stmicroelectronics Inc 前置増幅器用の高速ｃｍｏｓインピーダンス整合型ｄｃ書込電流ドライバ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936217B2 (en) * 2007-11-29 2011-05-03 Qualcomm, Incorporated High-linearity complementary amplifier
EP2485393B1 (en) * 2011-02-08 2014-05-14 ST-Ericsson SA Amplifier for a wireless receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005027310A (ja) 2003-07-01 2005-01-27 Stmicroelectronics Inc 前置増幅器用の高速ｃｍｏｓインピーダンス整合型ｄｃ書込電流ドライバ

Also Published As

Publication number Publication date
US20170244367A1 (en) 2017-08-24
US9935587B2 (en) 2018-04-03

Similar Documents

Publication Publication Date Title
KR102287445B1 (ko) 저잡음 증폭기를 바이패스하는 시스템 및 방법
US8310312B2 (en) Amplifiers with improved linearity and noise performance
US10250193B2 (en) High-frequency semiconductor amplifier circuit
US8102213B2 (en) Multi-mode low noise amplifier with transformer source degeneration
US20030206062A1 (en) Variable gain amplifier
JP2008295063A (ja) 電子デバイスを線形化するための回路
US7671685B2 (en) Method and system for a low power fully differential noise cancelling low noise amplifier
US20150280672A1 (en) Low noise amplifier and receiver
KR101742729B1 (ko) 고 선형성 인덕터리스 저잡음증폭기
EP2582042B1 (en) A low-noise amplifier circuit
KR101123211B1 (ko) 저잡음 증폭기 및 무선수신기
US9813030B1 (en) Wideband single-ended IM3 distortion nulling
WO2021225031A1 (ja) トランスコンダクタンス増幅器および受信装置
US9444410B1 (en) Wide-band single-ended-to-differential low-noise amplifier using complementary push-pull structure
US20200220503A1 (en) Low noise amplifier and semiconductor device
US10812025B1 (en) Radio frequency amplifier circuitry with improved linearity
CN110661494A (zh) 高频放大电路及半导体设备
US20220294399A1 (en) Semiconductor device
US9641130B2 (en) Low noise amplifier with noise and linearity improvement
JP5913408B2 (ja) 二重帯域低雑音増幅器
US11437965B2 (en) Variable gain amplifier and wireless communication device
KR101854787B1 (ko) 다중 대역 ｒｆ 수신기
US20240154590A1 (en) Cascode amplifier with improved amplification characteristics
CN108259050B (zh) 射频前端电路及射频接收机、用户终端

Legal Events

Date Code Title Description
GRNT Written decision to grant