JP2008295060A - 自動ゼロ化電流フィードバックインスツルメンテーションアンプ - Google Patents

自動ゼロ化電流フィードバックインスツルメンテーションアンプ Download PDF

Info

Publication number
JP2008295060A
JP2008295060A JP2008155969A JP2008155969A JP2008295060A JP 2008295060 A JP2008295060 A JP 2008295060A JP 2008155969 A JP2008155969 A JP 2008155969A JP 2008155969 A JP2008155969 A JP 2008155969A JP 2008295060 A JP2008295060 A JP 2008295060A
Authority
JP
Japan
Prior art keywords
stage
input
feedback
current
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008155969A
Other languages
English (en)
Other versions
JP5283983B2 (ja
Inventor
Michiel Pertijs
パータス ミシェル
George Reitsma
レイツマ ジョージ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JP2008295060A publication Critical patent/JP2008295060A/ja
Application granted granted Critical
Publication of JP5283983B2 publication Critical patent/JP5283983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/261Amplifier which being suitable for instrumentation applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45048Calibrating and standardising a dif amp
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45076Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added to or controls the differential amplifier, and being a current signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45138Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45534Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】高入力インピーダンスを維持し且つ出力において偶発的な信号を回避すると同時に入力オフセットを減少させるための簡単な方法を提供する。
【解決手段】インスツルメンテーションアンプは、出力電圧を発生する出力ステージ、該出力ステージと結合されている低周波数経路、該出力ステージと結合されている高周波数経路を包含している。該高周波数経路は、特定の周波数より高い周波数において該低周波数経路を支配し、且つ該低周波数経路は該特定の周波数より低い周波数において該高周波数経路を支配する。該低周波数経路は、差動入力を検知し且つそれに基づいて中間電流を発生する入力ステージと、該入力及び出力ステージと結合されており該出力電圧に基づいてフィードバック電流を発生するフィードバックステージと、該入力、フィードバック、出力ステージと結合されておりゼロ化電流を発生する自動ゼロ化回路とを包含している。
【選択図】図3

Description

本特許出願は以下の同時係属中の米国特許出願、これと同時に出願され、本願出願人に譲渡されており、明示的に引用によりここに取込むものである代理人ドケット番号NSC−P06826D01を有している「自動ゼロ化電流フィードバックインスツルメンテーションアンプ(AUTOZEROING CURRENT FEEDBACK INSTRUMENTATION AMTLIFIER)」に関連している。
実施例は、概略、電流フィードバックインスツルメンテーションアンプの分野に関するものである。
インスツルメンテーションアンプは、コモンモード入力電圧を拒否しながら、小さな差動入力電圧を増幅するために一般的に使用されている。このような増幅器の所望の特徴は、低入力電流と結合された低入力参照オフセット電圧である。低入力電流はMOS入力ステージを使用することによって達成することが可能であるが、このような入力ステージは、典型的に、高オフセット電圧となる。
インスツルメンテーションアンプの別の所望の特徴は、それらの入力レンジが負の電源レールを包含しており、従ってそれらは単一電源システムにおいて接地されている信号供給源へ接続させることが可能である。このことは、従来の3オペアンプインスツルメンテーションアンプトポロジィでは可能なものではない。
この制限は、ある程度、PMOS入力トランジスタを具備する電流フィードバックトポロジィを使用することにより解消されている。PMOSトランジスタはその差動入力電圧をそれらのソース間に接続されている抵抗へ転送し、作動入力電圧に比例する電流を発生する。PMOSトランジスタは、同時に、接地レベルにある入力電圧でこの電圧対電流変換を行うことを可能とさせる所要のコモンモードレベルシフトを与える。該増幅器の残部において、その発生された電流は第二抵抗を使用して出力電圧へ変換して戻される。
図1は1つの従来の電流フィードバックインスツルメンテーションアンプ100のブロック図を示している。差動入力電圧Vinはトランスコンダクタンス増幅器g2によって電流へ変換される。上述したように、増幅器g2はPMOS入力トランジスタを有しており、それらは負の電源レールにおける入力信号を検知することを可能とする。出力電圧Voutと基準電圧Vrefとの間の差はR1及びR2からなる抵抗分割器によってスケールダウンされて、フィードバック電圧Vfbを供給する。これは第二トランスコンダクタンス増幅器g3へ印加される。出力ステージg1によって閉じられているフィードバックループは、g3の出力電流がg2のものと等しいことを確保する。理解されるように、ここでは単一のミラー補償型トランスコンダクタンスステージとして示されている出力ステージは、実際には、複数のステージから構成することが可能である。これら2個のトランスコンダクタンスg2及びg3が等しい場合には、VfbはVinと等しく、従って出力電圧は次式に等しい。
Figure 2008295060
これら2個のトランスコンダクタンスが等しくないより一般的な場合においては、出力電圧は次式と等しくなる。
Figure 2008295060
負の電源レールにおける入力電圧を検知する能力に加えて、増幅器100は低電圧適用例において重要であるその出力がレールtoレールでスイングすることが可能であるという魅力的な特徴を有している。
然しながら、回路100は、トランスコンダクタンス増幅器g2及びg3のオフセットが直接的に入力電圧へ付加し、従って、補償することが必要であるという点において欠点を有している。図2は入力及びフィードバック信号の極性を周期的に逆転させるためにg2及びg3の入力に付加されるチョッパースイッチ210及び220を使用する1つの従来の増幅器200を例示している。出力ステージの入力における付加的なチョッパースイッチ230は元の極性を回復させる。この形態は、実効的には、トランスコンダクタンス増幅器のオフセットをチョッパー周波数に対して変調させ、その場合にそれは、原理的に、フィルタ除去される場合がある。
電流フィードバックインスツルメンテーションアンプにおけるオフセットを除去するためにチョッピングを使用する重要な欠点は、変調されたオフセットが増幅器200の出力において偶発的なAC信号を発生させることである。例えば、増幅器200の出力は、実際には、鋸歯状信号として表われる場合がある。インスツルメンテーションアンプの出力は典型的に、アナログ・デジタル変換器によってサンプルされるので、このような偶発的な信号は、それらがフィルタ除去されない限り、測定エラーを発生する場合がある。従来の実現例は、連続的な(非チョップ型)フィードフォアワード経路及び種々のエキストラなオフセット補償ループを使用することによりこれらの偶発的な信号を減少させ且つフィルタすることを試みている。然しながら、このことは非常に大型で且つ複雑なシステムとなる。
チョッピングを使用する別の重要な欠点は、入力供給源がトランスコンダクタンス増幅器g2の入力容量Cin2からなるスイッチされる容量性負荷へ露呈されることである。周期的な極性の逆転に起因して、この入力容量は+Vin及び−Vinへ交互に充電されねばならない。それに関連する電流は入力オフセット電流となる。実効的に、このことはインスツルメンテーションアンプ(例えば、増幅器200)の入力インピーダンスを次式へ減少させる。
Figure 2008295060
典型的な値であるfchop=10kHz及びCin2=1pFの場合には、入力インピーダンスは50MΩである。対照的に、MOS入力を有する非チョップ型インスツルメンテーションアンプは、典型的に、10GΩのオーダーの入力インピーダンスを達成する。チョッピングに起因してこの減少されたインピーダンスは、高インピーダンス信号供給源を読取る場合に顕著な利得エラーを発生する場合がある。同様の問題はトランスコンダクタンス増幅器g3の入力において発生し、その入力容量Cin3はフィードバック回路に対するスイッチ動作される負荷を提示する。
従って、従来の電流フィードバックインスツルメンテーションアンプは、高入力インピーダンスを維持し且つ出力において偶発的な信号を回避すると同時に入力オフセットを減少させるための簡単な方法を提供するものではない。
この要約は詳細な説明において以下に更に説明される概念のうちの選択したものを簡単化した形態で導入するために与えてある。この要約は、特許請求の範囲に記載される要旨の重要な特徴又は基本的な特徴を識別することを意図したものではなく、且つ特許請求の範囲に記載されている要旨の範囲を制限するために使用されることが意図されているものでもない。
1実施例はインスツルメンテーションアンプに向けられている。このインスツルメンテーションアンプは、出力電圧を発生する出力ステージ、該出力ステージと結合されている低周波数経路、及び該出力ステージと結合されている高周波数経路を包含している。該高周波数経路は、特定の周波数より高い周波数において低周波数経路を支配し、且つ該低周波数経路は該特定の周波数より低い周波数において高周波数経路を支配する。該低周波数経路は、差動入力を検知し且つそれに基づいて中間電流を発生する入力ステージと、該入力及び出力ステージと結合されており該出力電圧に基づいてフィードバック電流を発生するフィードバックステージと、該入力、フィードバック及び出力ステージと結合されておりヌル化即ちゼロ化電流を発生する自動ゼロ化回路とを包含している。該ゼロ化電流は該入力及びフィードバックステージにおける入力オフセットから発生する中間及びフィードバック電流におけるエラーを補償する。
従って、実施例は、インスツルメンテーションアンプが非常に低い入力参照オフセット、低入力電流、及び出力における低レベル偶発的スイッチング信号を具備するインスツルメンテーションアンプを可能とする技術を提供している。更に、高周波数フィードフォアワード経路を付加することにより偶発的な信号を更に減少させることが可能である。
次に、本発明の好適実施例について詳細に参照し、その例は添付の図面に例示されている。本発明を好適実施例に関連して説明するが、本発明をこれらの実施例に制限することが意図されているものでないことが理解される。それとは反対に、本発明は特許請求の範囲に記載される本発明の精神及び範囲内に包含することが可能な代替的、修正例及び均等物をカバーすることが意図されている。更に、本発明の詳細な説明においては、本発明の完全なる理解を与えるために多数の特定の詳細について記載してある。然しながら、当業者にとって自明であるように、本発明はこれらの特定の詳細なしで実施することが可能である。その他の場合においては、良く知られている方法、手順、コンポーネント、及び回路は本発明の側面を不必要にぼかすことがないように詳細には説明していない。
外観
一般的に言えば、実施例は電流フィードバックインスツルメンテーションアンプにおける入力オフセットを減少させる技術を提供している。該技術は入力ステージのオフセットをヌル即ちゼロ化するための自動ゼロ化回路を使用することが関与する。1実施例においては、このことは自動ゼロ化回路を周期的にスイッチインさせることにより達成される。その結果、実施例は非常に低い入力参照オフセット、低入力電流、及び出力における低レベル偶発的スイッチング信号を達成することが可能である。付加的に、高周波数フィードフォアワード経路を付加することにより偶発的な信号を更に減少させることが可能である。
種々の実施例に基づく例示的回路
図3は本発明の種々の実施例に基づく電流フィードバック増幅器300のブロック図を例示している。増幅器300は入力ステージ320、出力ステージ310、フィードバックステージ330、及びフィードバックネットワーク350を包含している。該フィードバックネットワークは出力電圧Vout及び基準電圧Vrefからフィードバック電圧Vfbを発生すべく動作可能であり、従って該増幅器の利得を定義する。増幅器300は、又、有益的には、入力ステージ320、出力ステージ310、及びフィードバックステージ330へ結合されている自動ゼロ回路340を包含している。自動ゼロ回路340は、増幅フェーズに対応する増幅形態と自動ゼロ化フェーズに対応する自動ゼロ化形態との間で増幅器300をスイッチさせるべく動作可能である。増幅フェーズ期間中に、増幅器300は通常の増幅動作を実施すべく動作可能である。自動ゼロ化フェーズ期間中において、自動ゼロ回路340は入力ステージ320及びフィードバックステージ330によって発生されるオフセット電流をヌル即ちゼロ化すべく動作可能である。
1実施例においては、自動ゼロ回路340は、入力ステージ320及びフィードバックステージ330の入力を夫々のコモンモード電圧へ短絡させることによりオフセット電流をゼロ化させる。従って、自動ゼロ回路340は入力ステージ320及びフィードバックステージ330によって発生される対応するオフセット電流を測定し且つそれに基づいてゼロ化電流を発生することが可能である。このゼロ化電流は、入力ステージ320及びフィードバックステージ330によって発生されるオフセット電流を補償するために作用する。
自動ゼロ回路340が増幅器300を増幅形態へ戻すべくスイッチすると、自動ゼロ回路340はゼロ化電流の発生を継続して行い、それにより増幅器300におけるオフセットを減少させるか又は除去する場合もある。1実施例においては、自動ゼロ回路340は、ゼロ化電流を周期的に再度キャリブレーションするために増幅形態と自動ゼロ化形態との間で周期的にスイッチさせる。
理解すべきことであるが、多数の態様で達成することが可能である。例えば、図4は本発明の種々の実施例に基づく電流フィードバック増幅器400の模式図を例示している。増幅器400において、トランスコンダクタンス増幅器411は増幅器300における出力ステージ310のような出力ステージとして作用し、トランスコンダクタンス増幅器412は増幅器300の入力ステージ320のような入力ステージとして作用し、トランスコンダクタンス増幅器413は増幅器300のフィードバックステージ330のようなフィードバックステージとして作用し、且つ抵抗461及び462は増幅器300のフィードバックネットワーク350のようなフィードバックネットワークとして作用する。ここでは単一トランスコンダクタンス増幅器を参照して実施例の説明を行うが、実施例はそのようなものに制限されるものでないことを理解すべきである。例えば、適宜の周波数補償を具備する複数のステージからなるカスケードをより高い利得を得るために単一トランスコンダクタンス増幅器411の代わりに使用することが可能である。コンデンサ451及び452はトランスコンダクタンス増幅器411に対する周波数補償器として作用し、従ってミラー補償型出力ステージを形成している。抵抗461及び462は、基準電圧Vrefと共に、出力電圧Voutに基づくフィードバック電圧Vfbを発生する。Vfbはフィードバックトランスコンダクタンス増幅器413に対する入力としてフィードバックされる。
スイッチ431−436及び441−446、トランスコンダクタンス増幅器414及び415、及びコンデンサ453及び454は、増幅器300の自動ゼロ回路340のように、一体的に自動ゼロ回路として機能する。理解すべきことであるが、スイッチ431−436及び441−446はスイッチング機能を実施することが可能な多数の装置のうちのいずれかとすることが可能である。1実施例においては、スイッチ431−436及び441−446は増幅形態と自動ゼロ化形態との間で増幅器400をスイッチすべく作用する。例えば。増幅形態は、スイッチ441−446が閉じられており且つスイッチ431−436が開いていることに対応することが可能である。逆に、自動ゼロ化形態は、スイッチ431−436が閉じられており且つスイッチ441−446が開かれていることに対応することが可能である。
自動ゼロ化フェーズ期間中に、トランスコンダクタンス増幅器412及び413の入力は、夫々、入力コモンモード電圧Vcmin及びフィードバックコモンモード電圧Vcmfbへ短絡される。増幅器412及び413のどのような入力オフセットもオフセット電流を発生させ、それはトランスコンダクタンス増幅器414及びコンデンサ453及び454によって形成される積分器内へ流れる。この積分器の出力は、次いで、トランスコンダクタンス増幅器415を駆動してゼロ化電流を発生させ、それは実効的にオフセット電流をゼロ化させる。
自動ゼロ化フェーズの終りにおいて、スイッチ431−436が開く。その結果、増幅器414周りの積分器の出力における電圧が保持され、従って増幅器415は継続して増幅器412及び413の出力におけるオフセット電流をゼロ化させる。
その後に、増幅フェーズにおいて、スイッチ441−446が閉じられる。Vin及びVfbが、夫々、増幅器412及び413へ印加され、且つ増幅器412,413,415の加算された出力電流が出力ステージ(即ち、増幅器411等)と結合される。次いで、増幅器400は、増幅器415により注入されたゼロ化電流が、増幅器412−413の入力参照オフセット電圧が出力電圧へ貢献することがないことを確保することを除いて、従来の電流フィードバックインスツルメンテーションアンプと同様に動作する。その後に、爾後の自動ゼロ化フェーズにおいて、増幅器411及びコンデンサ451−452によって形成されるミラー補償型出力ステージが、増幅器412−413が再度自動ゼロ化される間、出力電圧を保持する。
幾つかの場合においては、入力信号のゲート動作がクロック周波数の高調波における入力信号の成分(ノイズを含む)を検知することとなる場合がある。このような成分はクロック信号と混合し且つベースバンドに至るまで変調される場合がある。従って、このことは増幅器300及び400の出力においてエラー及び増加されたノイズを発生する場合がある。
1実施例においては、この混合は、高周波数フィードフォアワード経路を使用することにより防止することが可能である。図5は本発明の種々の実施例に基づく高周波数フィードフォアワード経路を含む電流フィードバック増幅器500のブロック図を例示している。増幅器500は、入力ステージ520及び570、出力ステージ510、フィードバックステージ530及び580、フィードバックネットワーク550を包含している。増幅器500は、又、有益的には、入力ステージ520、出力ステージ510、及びフィードバックステージ530へ結合されている自動ゼロ回路540を包含している。自動ゼロ回路540は、増幅フェーズに対応する増幅形態と自動ゼロ化フェーズに対応する自動ゼロ化形態との間で増幅器500をスイッチさせるべく動作可能である。増幅フェーズ期間中に、増幅器500は通常の増幅動作を実施すべく動作可能である。自動ゼロ化フェーズ期間中に、自動ゼロ回路540は入力ステージ520及びフィードバックステージ530によって発生されるオフセット電流をヌル化即ちゼロ化すべく動作可能である。
1実施例においては、自動ゼロ回路540は、入力ステージ520及びフィードバックステージ530の入力を夫々のコモンモード電圧へ短絡させることによりオフセット電流をゼロ化させる。従って、自動ゼロ回路540は入力ステージ520及びフィードバックステージ530によって発生される対応するオフセット電流を測定し且つそれに基づいてゼロ化電流を発生することが可能である。そのゼロ化電流は、入力ステージ520及びフィードバックステージ530によって発生されるオフセット電流を補償すべく作用する。
自動ゼロ回路540が増幅器500を増幅形態へスイッチさせる場合には、自動ゼロ回路540は継続してゼロ化電流を発生し、それにより増幅器500におけるオフセットを減少させるか又は取り除く。1実施例においては、自動ゼロ回路540は増幅形態と自動ゼロ化形態との間で周期的にスイッチし、周期的にゼロ化電流を再キャリブレーションする。
低周波数(例えば、クロック周波数より下)の場合には、入力ステージ520、フィードバックステージ530、自動ゼロ回路540からなる自動ゼロ経路は支配的であり、且つ増幅器500は、自動ゼロ回路540によって注入されるゼロ化電流が、入力ステージ520及びフィードバックステージ530の入力参照オフセットが出力電圧に貢献することがないことを確保する点を除いて、従来の電流フィードバックインスツルメンテーションアンプと同様に動作する。その後に、爾後の自動ゼロ化フェーズにおいて、入力ステージ520及びフィードバックステージ530が再度自動ゼロ化される間、出力ステージ510は出力電圧を保持することが可能である。
高周波数においては、入力ステージ570及びフィードバックステージ580からなるフィードフォアワード経路が支配的である。スレッシュホールド周波数より上においては、フィードバック信号Vfbが入力信号Vinを追跡することが可能であることを該フィードバック経路が確保する。その結果、入力ステージ520及びフィードバックステージ530の入力におけるゲート動作に起因して混合が発生する場合であっても、結果的に発生する混合生成物は相殺する。
該フィードフォアワード経路の付加的な利点は、それが自動ゼロ化入力ステージにより発生されるスイッチング過渡的状態を減衰させるということである。スレッシュホールド周波数が低ければ低い程、クロック周波数及びその高調波におけるフィードフォアワード経路の相対的な利得は一層高く、従ってこのようなスイッチング過渡的状態の減衰はより良い。
増幅器500は多数の態様で達成することが可能であることが理解される。例えば、図6は本発明の種々の実施例に基づく高周波数フィードフォアワード経路を含む電流フィードバックインスツルメンテーションアンプ600の模式図を例示している。増幅器600において、トランスコンダクタンス増幅器611及び616は、一緒になって、増幅器500の出力ステージ510のような出力ステージとして作用し、トランスコンダクタンス増幅器612及び617は増幅器500の入力ステージ520及び570のような入力ステージとして作用し、トランスコンダクタンス増幅器613及び618は増幅器500のフィードバックステージ530及び580のようなフィードバックステージとして作用し、且つ抵抗661及び662は、一緒になって、増幅器500のフィードバックネットワーク550のようなフィードバックネットワークとして作用する。コンデンサ651及び652はトランスコンダクタンス増幅器611に対する周波数補償器として作用し、従ってネストされているミラー補償型出力ドライバステージを形成している。更に、トランスコンダクタンス増幅器616は、コンデンサ656−657と共に、増幅器600に対するミラー補償型中間ステージとして作用する。抵抗661及び662は、基準電圧Vrefと共に、出力電圧Voutに基づいてフィードバック電圧Vfbを発生する。Vfbはフィードバックトランスコンダクタンス増幅器613及び618への入力としてフィードバックされる。
スイッチ631−636及び641−646、トランスコンダクタンス増幅器614及び615、及びコンデンサ653及び654は一緒になって増幅器300の自動ゼロ回路340のような自動ゼロ回路として機能する。理解すべきことであるが、スイッチ631−636及び641−646はスイッチング機能を実施することが可能な多数の装置のうちのいずれかとすることが可能である。1実施例においては、スイッチ631−636及び641−646は増幅器600を増幅形態と自動ゼロ化形態との間でスイッチさせるべく作用する。例えば、増幅形態は、スイッチ641−646が閉じられており且つスイッチ631−636が開いていることに対応することが可能である。従って、自動ゼロ化形態は、スイッチ631−636が閉じられており且つスイッチ641−646が開いていることに対応することが可能である。
自動ゼロ化フェーズ期間中、トランスコンダクタンス増幅器612及び613の入力は、夫々、入力コモンモード電圧Vcmin及びフィードバックコモンモード電圧Vcmfbへ短絡される。増幅器612及び613のいずれの入力オフセットもオフセット電流を発生させ、それはトランスコンダクタンス増幅器614及びコンデンサ653及び654によって形成される積分器内へ流れる。次いで、この積分器の出力はトランスコンダクタンス増幅器615を駆動してゼロ化電流を発生させ、それは、実効的に、オフセット電流をゼロ化させる。
自動ゼロ化フェーズの終りにおいて、スイッチ631−636が開く。その結果、増幅器614周りの積分器の出力における電圧が保持され、従って増幅器615は継続して増幅器612及び613の出力におけるオフセット電流をゼロ化させる。その後に、増幅フェーズにおいて、スイッチ641−646が閉じられる。Vin及びVfbが夫々増幅器612及び613へ印加され、且つ増幅器612,613,615の加算された出力電流が該中間ステージ(即ち、増幅器616)と結合される。
低周波数(例えば、クロック周波数の下)の場合には、増幅器611−616からなる自動ゼロ経路が支配的であり、且つ、増幅器600は、増幅器615によって注入されるゼロ化電流が、増幅器612−613の入力参照オフセット電圧が出力電圧に貢献することがないことを確保することを除いて、従来の電流フィードバックインスツルメンテーションアンプと同様に動作する。その後に、その後の自動ゼロ化フェーズにおいて、増幅器611及びコンデンサ651−652及び増幅器616及びコンデンサ656−657によって形成されているネストされているミラー補償型出力ステージが、増幅器612−613が再度自動ゼロ化されている間、出力電圧を保持する。
高周波数において、増幅器617−618を含むフィードフォアワード経路が支配的である。このフィードフォアワード経路は、出力増幅器611と共に、約20dB/decのロールオフを有する通常のミラー補償型2段増幅器を形成している。このタイプの周波数補償は「マルチパスネスト型ミラー補償(multi−path nested−Miller compensation)」として知られており且つ従来のオペアンプにおいて使用されているが自動ゼロ化インスツルメンテーションアンプに対して適用されていない。
1実施例においては、該フィードフォアワード経路が支配的となることを開始する周波数は次式である。
Figure 2008295060
(C651=C652及びg617=g618を仮定している)。好適実施例においては、この周波数はクロック周波数より下であるように選択される。Ωpzの上においては、該フィードフォアワード経路は、フィードバック信号Vfbが入力信号Vinを追跡することが可能であることを確保する。その結果、増幅器612−613の入力におけるゲート動作に起因して混合が発生する場合であっても、その結果発生する混合生成物は相殺する。
上述した混合問題は、代替的に、デュアル入力ステージ「ピンポン」アーキテクチャを使用することにより解決することが可能である。図7は、本発明の種々の実施例に基づく並列入力ステージを含む電流フィードバックインスツルメンテーションアンプ700の模式図を例示している。増幅器700は第一及び第二入力ステージ720及び725、出力ステージ710、第一及び第二フィードバックステージ730及び735、フィードバックネットワーク750を包含している。増幅器700は、又、有益的には、入力ステージ720、出力ステージ710、フィードバックステージ730へ結合されている第一自動ゼロ回路740を包含している。増幅器700は、更に、入力ステージ725、出力ステージ710、フィードバックステージ735へ結合されている第二自動ゼロ回路745を包含している。
1実施例において、自動ゼロ回路740及び745は、増幅器700を第一及び第二動作フェーズに対応する第一及び第二形態の間でスイッチさせるべく作用する。例えば、第一形態は自動ゼロ回路740の自動ゼロ形態及び自動ゼロ回路745の増幅形態に対応することが可能である。逆に、第二形態は、自動ゼロ回路745の自動ゼロ形態及び自動ゼロ回路740の増幅形態に対応することが可能である。
第一フェーズ期間中、第一入力ステージ720及び第一フィードバックステージ730は、第二入力ステージ725及び第二フィードバックステージ735が増幅器700の増幅機能を実施する間に、自動ゼロ化される。逆に、第二フェーズ期間中、第二入力ステージ725及び第二フィードバックステージ735は、第一入力ステージ720及び第一フィードバックステージ730が増幅器700の増幅機能を実施する間に自動ゼロ化される。
従って、第一フェーズ期間中、自動ゼロ回路740は、第一入力ステージ720及び第一フィードバックステージ730によって発生されるオフセット電流をゼロ化させるべく動作可能である。1実施例においては、自動ゼロ回路740は、第一入力ステージ720及び第一フィードバックステージ730の入力を夫々のコモンモード電圧へ短絡させることによりオフセット電流をゼロ化させる。その後に、自動ゼロ回路740は、第一入力ステージ720及び第二フィードバックステージ730によって発生される対応するオフセット電流を測定し且つそれに基づいてゼロ化電流を発生することが可能である。該ゼロ化電流は、第一入力ステージ720及び第一フィードバックステージ730によって発生されるオフセット電流を補償すべく作用する。
同時的に、Vinが第二入力ステージ725へ印加され、Vfbが第二フィードバックステージ735へ印加され、且つ第二入力ステージ及び第二フィードバックステージ735が第二自動ゼロ回路745を介して出力ステージ710へ結合される。次いで、増幅器700が、第二自動ゼロ回路745によって注入されるゼロ化電流(それは以下に説明するように第二フェーズにおいてキャリブレーションされる)が、第二入力ステージ725及び第二フィードバックステージ735の入力参照オフセット電圧が出力電圧へ貢献することがないことを確保する点を除いて、従来の電流フィードバックインスツルメンテーションアンプと同様に動作する。
第一フェーズの終りにおいて、第一自動ゼロ回路740は自動ゼロ形態から増幅形態へ変化し、且つ第二自動ゼロ回路745は増幅形態から自動ゼロ形態へ変化する。その後に、自動ゼロ回路740は、第一入力ステージ720及び第二フィードバックステージ730の出力におけるオフセット電流のゼロ化を継続して行う。
その後に、第二フェーズにおいてVinが第一入力ステージ720へ印加され、Vfbが第一フィードバックステージ730へ印加され、且つ第一入力ステージ720及び第一フィードバックステージ730は第一自動ゼロ回路740を介して出力ステージ710へ結合される。次いで増幅器700は、第一自動ゼロ回路740により注入されるゼロ化電流が、第一入力ステージ720及び第一フィードバックステージ730の入力参照オフセット電圧が出力電圧に貢献することがないことを確保する点を除いて、従来の電流フィードバックインスツルメンテーションアンプと同様に動作する。
第二フェーズ期間中、第一入力ステージ720及び第一フィードバックステージ730が増幅機能を実施している間に、第二自動ゼロ回路745は、第二入力ステージ725及び第二フィードバックステージ735によって発生されるオフセット電流をゼロ化させるべく動作可能である。1実施例においては、第二自動ゼロ回路745が、第二入力ステージ725及び第二フィードバックステージ735の入力を夫々のコモンモード電圧へ短絡させることによりオフセット電流をゼロ化させる。その後に、第二自動ゼロ回路745は第二入力ステージ725及び第二フィードバックステージ735によって発生される対応するオフセット電流を測定し且つそれに基づいてゼロ化電流を発生することが可能である。該ゼロ化電流は第二入力ステージ725及び第二フィードバックステージ735によって発生されるオフセット電流を補償すべく作用する。
動作期間中に、増幅器700の自動ゼロ化回路740及び745は、増幅器700を第一形態と第二形態との間で周期的にスイッチさせ、入力ステージ720及び725及びフィードバックステージ730及び735が周期的に再キャリブレーションされることを確保する。従って、この「ピンポン」動作は、信号経路内において継続的にオフセットが存在しないステージが存在することを確保する。
増幅器700は多数の態様で達成することが可能であることが理解される。例えば、図8は本発明の種々の実施例に基づく並列入力ステージを包含する電流フィードバックインスツルメンテーションアンプ800の模式図を例示している。増幅器800において、トランスコンダクタンス増幅器811は増幅器700における出力ステージ710のような出力ステージとして作用し、トランスコンダクタンス増幅器812及び822は増幅器700の入力ステージ720及び725のような第一及び第二入力ステージとして作用し、トランスコンダクタンス増幅器813及び823は増幅器700のフィードバックステージ730及び735のような第一及び第二フィードバックステージとして作用し、且つ抵抗861及び862は、一緒になって、増幅器700のフィードバックネットワーク750のようなフィードバックネットワークとして作用する。ここにおいては単一トランスコンダクタンス増幅器を参照して実施例の説明を行うが、実施例はそのようなものに制限されるべきものでないことを理解すべきである。例えば、適宜の周波数補償を具備する複数のステージからなるカスケードをより高い利得を得るために単一トランスコンダクタンス増幅器811の代わりに使用することが可能である。コンデンサ851及び852はトランスコンダクタンス増幅器811用の周波数補償器として作用し、従ってミラー補償型出力ステージを形成している。抵抗861及び862は、基準電圧Vrefと共に、出力電圧Voutに基づくフィードバック電圧Vfbを発生する。Vfbはフィードバックトランスコンダクタンス増幅器813及び823への入力としてフィードバックされる。
スイッチ831−836及び841−846、トランスコンダクタンス増幅器814−815、及びコンデンサ853及び854は、一緒になって、増幅器700の自動ゼロ回路740のような第一自動ゼロ回路として機能する。同様に、スイッチ871−876及び881−886、トランスコンダクタンス増幅器824及び825、及びコンデンサ857及び858は、一緒になって、増幅器700の自動ゼロ回路745のような第二自動ゼロ回路として機能する。理解すべきことであるが、スイッチ831−836、841−846、871−876及び881−886はスイッチング機能を実施することが可能な多数の装置のうちのいずれかとすることが可能である。1実施例においては、スイッチ831−836、841−846、871−876及び881−886は増幅器800を第一及び第二動作モードに対応する第一及び第二形態の間でスイッチさせるべく作用する。例えば、第一形態はスイッチ831−836及び871−876が閉じられており且つスイッチ841−846及び881−886が開いていることに対応することが可能である。逆に、第二形態は、スイッチ841−846及び881−886が閉じられており且つスイッチ831−836及び871−876が開いていることに対応することが可能である。
第一フェーズ期間中、第一入力ステージ及び第一フィードバックステージは、第二入力ステージ及び第二フィードバックステージが増幅器800の増幅機能を実施している間に、自動ゼロ化される。逆に、第二フェーズ期間中、第二入力ステージ及び第二フィードバックステージは、第一入力ステージ及び第一フィードバックステージが増幅器800の増幅機能を実施している間に、自動ゼロ化される。
従って、第一フェーズ期間中、トランスコンダクタンス増幅器812及び813の入力は、夫々、入力コモンモード電圧Vcmin及びフィードバックコモンモード電圧Vcmfbへ短絡される。増幅器812及び813のいずれの入力オフセットもオフセット電流を発生させ、それはトランスコンダクタンス増幅器814及びコンデンサ853及び854によって形成される積分器内へ流れる。この積分器の出力は、次いで、トランスコンダクタンス増幅器815を駆動してゼロ化電流を発生し、それは実効的にオフセット電流をゼロ化させる。
同時的に、Vin及びVfbが夫々増幅器822及び823へ印加され、且つ増幅器822,823,825の加算された出力電流が出力ステージ(即ち、増幅器811等)と結合される。次いで、増幅器800は、増幅器825によって注入されるゼロ化電流(それは以下に説明するように第二フェーズにおいてキャリブレーションされる)が、増幅器822−823の入力参照オフセット電圧が出力電圧に貢献することがないことを確保する点を除いて、従来の電流フィードバックインスツルメンテーションアンプと同様に動作する。
第一フェーズの終りにおいて、スイッチ831−836及び871−876が開く。その結果、積分器814周りの積分器の出力における電圧が保持され、従って増幅器815は継続して増幅器812及び813の出力におけるオフセット電流のゼロ化を行う。
その後に、第二フェーズにおいて、スイッチ841−846及び881−886が閉じられる。Vin及びVfbが、夫々、増幅器812及び813へ印加され、且つ増幅器812,813,815の加算された電流が出力ステージ(即ち、増幅器811等)と結合される。次いで、増幅器800は、増幅器815によって注入されたゼロ化電流が、増幅器812−813の入力参照オフセット電圧が出力電圧に貢献することがないことを確保する点を除いて、従来の電流フィードバックインスツルメンテーションアンプと同様に動作する。
第二フェーズ期間中、第一入力ステージ及び第一フィードバックステージが増幅機能を実施している間に、第二入力ステージ及び第二フィードバックステージは自動ゼロ化される。換言すると、トランスコンダクタンス増幅器822及び823の入力は、夫々、入力コモンモード電圧Vcmin及びフィードバックコモンモード電圧Vcmfbへ短絡される。増幅器822及び823のいずれの入力オフセットもオフセット電流を発生させ、それはトランスコンダクタンス増幅器824及びコンデンサ857及び858によって形成される積分器内に流れる。次いで、この積分器の出力はトランスコンダクタンス増幅器825を駆動してゼロ化電流を発生し、それは実効的にオフセット電流をゼロ化させる。
動作期間中に、増幅器800の自動ゼロ化回路は周期的に増幅器800を第一形態と第二形態との間でスイッチさせ、入力ステージ及びフィードバックステージが周期的に再キャリブレーションされることを確保する。従って、この「ピンポン」動作は、信号経路内に継続してオフセットのないステージが存在することを確保する。
理解されるように、並列入力及びフィードバックステージの間のスイッチングは対応する過渡的状態が出力信号内に表わさせる場合がある。従って、1実施例においては、高周波数フィードフォアワード経路を図8のピンポンアーキテクチャと結合して使用することが可能である。図9は本発明の種々の実施例に基づく並列入力ステージ及び高周波数フィードフォアワード経路を含む電流フィードバックインスツルメンテーションアンプ900のブロック図を例示している。増幅器900は第一、第二、第三入力ステージ920,925,970、出力ステージ910、第一、第二、第三フィードバックステージ930、935,980、及びフィードバックネットワーク950を包含している。この増幅器900は、又、有益的に、入力ステージ920、出力ステージ910、フィードバックステージ930へ結合されている第一自動ゼロ回路940を包含している。増幅器900は、更に、入力ステージ925、出力ステージ910、フィードバックステージ935へ結合されている第二自動ゼロ回路945を包含している。
1実施例においては、自動ゼロ回路940及び945は、増幅器900を第一及び第二動作フェーズに対応する第一及び第二形態の間でスイッチさせるべく作用する。例えば、第一形態は自動ゼロ回路940の自動ゼロ形態及び自動ゼロ回路945の増幅形態に対応することが可能である。逆に、第二形態は、自動ゼロ回路945の自動ゼロ形態及び自動ゼロ回路940の増幅形態に対応することが可能である。
第一フェーズ期間中に、第一入力ステージ920及び第一フィードバックステージ930が、第二入力ステージ925及び第二フィードバックステージ935が増幅器900の増幅機能を実施している間に、自動ゼロ化される。逆に、第二フェーズ期間中に、第二入力ステージ925及び第二フィードバックステージ935は、第一入力ステージ920及び第一フィードバックステージ930が増幅器900の増幅機能を実施している間に、自動ゼロ化される。
従って、第一フェーズ期間中に、自動ゼロ回路940は、第一入力ステージ920及び第一フィードバックステージ930によって発生されるオフセット電流をゼロ化させるべく動作可能である。1実施例においては、自動ゼロ回路940は、第一入力ステージ920及び第一フィードバックステージ930の入力を夫々のコモンモード電圧へ短絡させることによりオフセット電流をゼロ化させる。その後に、自動ゼロ回路940は第一入力ステージ920及び第一フィードバックステージ930によって発生される対応するオフセット電流を測定し且つそれに基づいてゼロ化電流を発生することが可能である。そのゼロ化電流は、第一入力ステージ920及び第一フィードバックステージ930によって発生されるオフセット電流を補償すべく作用する。
同時的に、Vinが第二入力ステージ925へ印加され、且つVfbが第二フィードバックステージ935へ印加され、且つ第二入力ステージ925及び第二フィードバックステージ935は第二自動ゼロ回路945を介して出力ステージ910と結合される。次いで、増幅器900は、第二自動ゼロ回路945によって注入されるゼロ化電流(それは後に説明するように第二フェーズにおいてキャリブレーションされる)が、第二入力ステージ925及び第二フィードバックステージ935の入力参照オフセット電圧が出力電圧に貢献することがないことを確保する点を除いて、従来の電流フィードバックインスツルメンテーションアンプと同様に動作する。
第一フェーズの終りにおいて、第一自動ゼロ回路940は自動ゼロ形態から増幅形態へ変化し、且つ第二自動ゼロ回路945は増幅形態から自動ゼロ形態へ変化する。そのうちに、自動ゼロ回路940は、継続して、第一入力ステージ920及び第一フィードバックステージ930の出力におけるオフセット電流のゼロ化を行う。
その後に、第二フェーズにおいて、Vinが第一入力ステージ920へ印加され、Vfbが第一フィードバックステージ930へ印加され、且つ第一入力ステージ920及び第一フィードバックステージ930は第一自動ゼロ回路940を介して出力ステージ910と結合される。次いで、増幅器900は、第一自動ゼロ回路940によって注入されるゼロ化電流が、第一入力ステージ920及び第一フィードバックステージ930の入力参照オフセット電圧が出力電圧に貢献することがないことを確保する点を除いて、従来の電流フィードバックインスツルメンテーションアンプと同様に動作する。
第二フェーズ期間中に、第一入力ステージ920及び第一フィードバックステージ930が増幅機能を実施している間に、第二自動ゼロ回路945は、第二入力ステージ925及び第二フィードバックステージ935によって発生されるオフセット電流をゼロ化させるべく動作可能である。1実施例においては、第二自動ゼロ回路945は、第二入力ステージ925及び第二フィードバックステージ935の入力を夫々のコモンモード電圧へ短絡させることによりオフセット電流をゼロ化させる。その後に、第二自動ゼロ回路945は、第二入力ステージ925及び第二フィードバックステージ935によって発生される対応するオフセット電流を測定し且つそれに基づいてゼロ化電流を発生する。そのゼロ化電流は、第二入力ステージ925及び第二フィードバックステージ935によって発生されるオフセット電流を補償すべく作用する。
動作期間中、増幅器900の自動ゼロ化回路940及び945は、増幅器900を第一形態と第二形態との間で周期的にスイッチさせ、入力ステージ920及び925及びフィードバックステージ930及び935が周期的に再キャリブレーションされることを確保する。従って、この「ピンポン」動作は、信号経路内に継続的にオフセットのないステージが存在することを確保する。
低周波数(例えば、クロック周波数より下)に対しては、入力ステージ920及び925、フィードバックステージ930及び935、及び自動ゼロ回路940及び945を有するピンポン自動ゼロ化経路が支配的であり、且つ増幅器900は、自動ゼロ回路940及び945によって注入されるゼロ化電流が、入力ステージ920及び925及びフィードバックステージ930及び935の入力参照オフセットが出力電圧に貢献することがないことを確保する点を除いて、従来の電流フィードバックインスツルメンテーションアンプと同様に動作する。
高周波数においては、入力ステージ970及びフィードバックステージ980を有するフィードフォアワード経路が支配的である。スレッシュホールド周波数の上においては、該フィードフォアワード経路は、フィードバック信号Vfbが入力信号Vinを追跡することが可能であることを確保する。その結果、入力ステージ920及び925及びフィードバックステージ930及び935の入力におけるゲート動作に起因して混合が発生する場合であっても、結果的に発生する混合生成物は相殺する。
図10は本発明の種々の実施例に基づいて、並列入力ステージ及び高周波数フィードフォアワード経路を含む電流フィードバックインスツルメンテーションアンプ1000の模式図を例示している。増幅器1000において、トランスコンダクタンス増幅器1011及び1016は、一緒になって、増幅器900における出力ステージ910のような出力ステージとして作用し、トランスコンダクタンス増幅器1012,1022,1017は、増幅器900の入力ステージ920,925,970のような第一、第二、第三入力ステージとして作用し、トランスコンダクタンス増幅器1013,1023,1018は、増幅器900のフィードバックステージ930,935,980のような第一、第二、第三フィードバックステージとして作用し、且つ抵抗1061及び1062は、一緒になって、増幅器900のフィードバックネットワーク950のようなフィードバックネットワークとして作用する。付加的に、トランスコンダクタンス増幅器1016は、コンデンサ1056−1057と共に、増幅器1000に対するミラー補償型中間ステージとして作用する。コンデンサ1051及び1052はトランスコンダクタンス増幅器1011に対する周波数補償器として作用し、従ってネスト型ミラー補償型出力ステージを形成している。抵抗1061及び1062は、基準電圧Vrefと共に、出力電圧Voutに基づいてフィードバック電圧Vfbを発生する。Vfbは、フィードバックトランスコンダクタンス増幅器1013,1023,1018への入力としてフィードバックされる。
スイッチ1031−1036及び1041−1046、トランスコンダクタンス増幅器1014及び1015、コンデンサ1053及び1054は、一緒になって、増幅器900の自動ゼロ回路940のような第一自動ゼロ回路として機能する。同様に、スイッチ1071−1076及び1081−1086、トランスコンダクタンス増幅器1024及び1025、コンデンサ1058及び1059は、一緒になって、自動ゼロ回路945のような第二自動ゼロ回路として機能する。理解すべきことであるが、スイッチ1031−1036,1041−1046,1071−1076,1081−1086は、スイッチング機能を実施することが可能な多数の装置のいずれかとすることが可能である。1実施例においては、スイッチ1031−1036,1041−1046,1071−1076,1081−1086は、増幅器1000を第一及び第二動作フェーズに対応する第一及び第二形態の間でスイッチさせるべく作用する。例えば、第一形態は、スイッチ1031−1036及び1071−1076が閉じられており且つスイッチ1041−1046及び1081−1086が開いていることに対応することが可能である。逆に、第二形態は、スイッチ1041−1046及び1081−1086が閉じられており且つスイッチ1031−1036及び1071−1076が開いていることに対応することが可能である。
第一フェーズ期間中、第一入力ステージ及び第一フィードバックステージは、第二入力ステージ及び第二フィードバックステージが増幅器1000の増幅機能を実施している間に、自動ゼロ化される。逆に、第二フェーズ期間中、第二入力ステージ及び第二フィードバックステージは、第一入力ステージ及び第一フィードバックステージが増幅器1000の増幅機能を実施している間に、自動ゼロ化される。
従って、第一フェーズ期間中、トランスコンダクタンス増幅器1012及び1013の入力は、夫々、入力コモンモード電圧Vcmin及びフィードバックコモンモード電圧Vcmfbへ短絡される。増幅器1012及び1013のどのような入力オフセットもオフセット電流を発生させ、それはトランスコンダクタンス増幅器1014及びコンデンサ1053及び1054によって形成される積分器内に流れる。該積分器の出力は、次いで、トランスコンダクタンス増幅器1015を駆動してゼロ化電流を発生させ、それは、実効的に、オフセット電流をゼロ化させる。
同時に、Vin及びVfbが、夫々、増幅器1022及び1023へ印加され、且つ増幅器1022,1023,1025の加算された出力電流が中間ステージ(即ち、増幅器1016)と結合される。次いで、増幅器1000は、増幅器1025によって注入されるゼロ化電流(それは以下に説明にするように第二フェーズにおいてキャリブレーションされる)が、増幅器1022−1023の入力参照オフセット電圧が出力電圧に貢献することがないことを確保する点を除いて、従来の電流フィードバックインスツルメンテーションアンプと同様に動作する。
第一フェーズの終りにおいて、スイッチ1031−1036及び1071−1076は開いている。その結果、増幅器1014周りの積分器の出力における電圧が保持され、従って増幅器1015は継続して、増幅器1012及び1013の出力におけるオフセット電流をゼロ化させる。
その後に、第二フェーズにおいて、スイッチ1041−1046及び1081−1086が閉じられる。Vin及びVfbが夫々、増幅器1012及び1013へ印加され、且つ増幅器1012,1013,1015の加算された電流が該中間ステージ(即ち、増幅器1016)と結合される。次いで、増幅器1000は、増幅器1015によって注入されるゼロ化電流が、増幅器1012−1013の入力参照オフセット電圧が出力電圧に貢献することがないことを確保する点を除いて、従来の電流フィードバックインスツルメンテーションアンプと同様に動作する。
第二フェーズ期間中、第一入力ステージ及び第一フィードバックステージが増幅機能を実施している間に、第二入力ステージ及び第二フィードバックステージが自動ゼロ化される。換言すると、トランスコンダクタンス増幅器1022及び1023の入力は、夫々、入力コモンモード電圧Vcmin及びフィードバックコモンモード電圧Vcmfbへ短絡される。増幅器1022及び1023のいかなる入力オフセットも対応するオフセット電流を発生し、それはトランスコンダクタンス増幅器1024及びコンデンサ1058及び1059によって形成される積分器内に流れる。次いで、この積分器の出力はトランスコンダクタンス増幅器1025を駆動してゼロ化電流を発生させ、それは、実効的に、オフセット電流をゼロ化させる。
動作期間中、増幅器1000の自動ゼロ化回路は、増幅器1000を第一形態と第二形態との間で周期的にスイッチさせ、入力ステージ及びフィードバックステージが周期的に再キャリブレーションされることを確保する。従って、この「ピンポン」動作は、該信号経路内に継続的にオフセットのないステージが存在することを確保する。
高周波数において、増幅器1017−1018を有するフィードフォアワード経路が支配的である。出力増幅器1011と共に、それは、約20dB/decのロールオフを有する通常のミラー補償型2段増幅器を形成する。1実施例においては、該フィードフォアワード経路が支配的となることを開始する周波数は次式である。
Figure 2008295060
(C1051=C1052及びg1017=g1018を仮定)。好適実施例においては、この周波数はクロック周波数より下であるように選択される。Ωpzの上においては、該フィードフォアワード経路は、フィードバック信号Vfbが入力信号Vinを追跡することが可能であることを確保する。その結果、第一及び第二形態の間でのスイッチングと関連するスイッチング過渡的状態は抑圧される。Ωpzが低ければ低い程、クロック周波数及びその高調波におけるフィードフォアワード経路の相対的な利得は一層高く、従ってこのようなスイッチング過渡的状態の減衰はより良好である。
幾つかの場合において、残留オフセットが増幅器400,500,600,700,800,900,1000において表われる場合がある。この残留オフセットは、多数の要因によって発生される場合がある。例えば、図4を参照すると、増幅器412,413,415の有限な出力インピーダンスに起因して、出力増幅器411のオフセットは増幅器414−415によって形成される自動ゼロ化ループによって補償されることのないオフセット電流となる場合があり、従って、入力参照オフセット電圧を発生させる。第二に、該自動ゼロ化ループにおける有限な利得が残留入力参照オフセット電圧となる場合がある。第三に、自動ゼロ化フェーズの終りにおける電荷注入に起因して、積分器コンデンサ453−454上に格納されている電圧が僅かに変化する場合があり、その結果増幅フェーズ期間中に増幅器415によって注入されるゼロ化電流において小さなエラーを発生する場合がある。理解すべきことであるが、同様の効果は増幅器500,600,700,800,900,1000においても発生する場合がある。
1実施例においては、出力ステージのオフセットに起因する残留オフセット及び自動ゼロ化回路における有限な利得に起因する残留オフセットの両方を、図11に示したように、電流バッファステージ1110を付加することにより減少させることが可能である。図11に例示したように増幅器1100はフィードファアワード経路即ちピンポン回路を包含するものではないが、同様の態様における電流バッファステージの付加は増幅器500,600,700,800,900,1000に対して達成することを可能であることを理解すべきである。
電流バッファステージ1110は増幅器411の入力におけるインピーダンスを増加させる。従って、該自動ゼロループにおける利得が増加され且つ増幅器411の電圧オフセットはより小さなオフセット電流となる。図11に図示した実施例においては、電流バッファステージ1110自身によって導入されるオフセットは自動ゼロ化プロセスによって取除かれる。該電流バッファは簡単なカスコードステージとして実現することが可能である。利得ブースティングを該残留オフセットを更に減少させるために適用することが可能である。別の実施例においては、電流バッファステージ1110の代わりに又はそれと結合して実際の利得ステージを適用することが可能である。理解すべきことであるが、このような場合においては、エキストラな支配的なポールが導入され、それは付加的な周波数補償を必要とする。
1実施例においては、電荷注入に起因する残留オフセットを、完全に差動的な回路を使用することにより小さく維持することが可能である。電荷注入は、電荷注入不整合に還元される。1実施例においては、該オフセットは、小型のスイッチ及び大型の積分器コンデンサを使用することにより更に減少させることが可能である。更に別の実施例においては、ゼロ化増幅器415,615,815,825,1015,1025のトランスコンダクタンス(即ち、g415,g815等)はそれらの夫々の入力及びフィードバック増幅器のトランスコンダクタンスより小さくすることが可能であり、従って該積分器の出力における電圧は夫々の入力及びフィードバック増幅器の入力におけるオフセット電圧よりも一層大きい。ゼロ化増幅器のトランスコンダクタンスが小さければ小さい程、該積分器の出力における電圧における与えられたエラーに起因する入力参照オフセットは一層小さい。
理解すべきことであるが、図4,6,8,10のトランスコンダクタンス増幅器412,612,812,822,1012,1022は、関連する量の入力容量を有している。そうであるから、増幅器412,612,812,822,1012,1022は、信号供給源Vinに対してスイッチドキャパシタ負荷として動作する場合があり、というのは、それらは、周期的に、自動ゼロ化フェーズ期間中に放電され且つ増幅フェーズ期間中に再充電されることを必要とするからである。種々の実施例において、この効果は、プレチャージ技術を使用することにより減少させることが可能である。図12は、本発明の種々の実施例に基づいて、プレチャージ回路を包含する増幅器(増幅器400等)の入力ステージ1200を例示している。理解すべきことであるが、同様の形態は増幅器300,500,600,700,800,900,1000においても使用することが可能である。図6において、増幅器412の入力容量はコンデンサ1255によって示されている。入力ステージ1200は、付加的なスイッチ1271及び1272を包含しており、それらは、増幅形態及び自動ゼロ化形態に加えて、入力ステージ1200の「プレチャージ」形態を可能とする。プレチャージフェーズ期間中、スイッチ431−432及び441−442は開いており且つスイッチ1271−1272は閉じられている。その結果、増幅器412の入力はバッファ1281及び1282を介して入力信号Vinのバッファされたバージョンと結合され、従って入力容量1255を充電するのに必要な電流が、信号供給源によってではなく、バッファ増幅器1281−1282によって供給される。1実施例においては、バッファ1281−1282は単位利得バッファである。従って、その後の増幅フェーズにおいて、該信号供給源は完全なる入力電圧Vinの代わりに、バッファ増幅器1281−1282の小さなオフセットエラーを補正するための電流を供給することが必要であるに過ぎない。理解すべきことであるが、入力ステージ1200が図12に図示されているが、その他のトランスコンダクタンス増幅器の入力容量を同様の態様でプレチャージさせることが可能である。例えば、フィードバック増幅器413,613,813,823,1013,1023は、それらの夫々のフィードバックネットワークからの負荷を減少させるためにVfbへプレチャージさせることが可能である。
種々の実施例に基づく例示的動作
以下の説明は、電流フィードバックインスツルメンテーションアンプにおけるオフセットの効果を減少させるための本技術の動作を詳細に説明する。図13−17を参照すると、フローチャート1300,1350A,1410A,1600,1625Aの各々は、電流フィードバックインスツルメンテーションアンプにおけるオフセットの効果を減少させるための本技術の種々の実施例によって使用される動作例を例示している。フローチャート1300,1350A,1410A,1600,1625Aは、種々の実施例において、集積回路における回路によって実施されるプロセスを包含している。特定の動作をフローチャート1300,1350A,1410A,1600,1625Aにおいて説明するが、このような動作は例示的なものである。即ち、実施例はフローチャート1300,1350A,1410A,1600,1625Aにおいて示されている動作の変形例及びその他の種々の動作を実施するためにも適切である。理解されるように、フローチャート1300,1350A,1410A,1600,1625Aにおける動作は、ここに定義されているのとは異なった順番で実施することが可能であり、且つフローチャート1300,1350A,1410A,1600,1625Aにおける動作の全てが実施されるものではない場合がある。
図13は本発明の種々の実施例に基づいて、電流フィードバックインスツルメンテーションアンプにおけるオフセットの効果を減少させるプロセスのフローチャート1300を例示している。ブロック1310において、インスツルメンテーションアンプの入力ステージは、オプションとして、実際に該入力ステージへ入力電圧を印加する前に、入力電圧のバッファしたバージョンでプレチャージさせることが可能である。ブロック1320において、フィードバック信号が同様にフィードバック電圧がバッファしたバージョンでプレチャージされる。理解されるように、該プレチャージ電圧は入力及びフィードバック電圧自身とは多少異なる場合がある。然しながら、このような態様でのプレチャージは、入力ステージ及びフィードバックステージの夫々における何等かの入力容量による入力及びフィードバック電圧のローディング即ち負荷を減少させる。
ブロック1330は、入力電圧に基づいて中間電圧を発生することに関与する。ブロック1340は、該インスツルメンテーションアンプの出力電圧に基づいてフィードバック電流を発生することに関与する。理解されるように、従来のインスツルメンテーションアンプにおいては、該中間電流及びフィードバック電流は、入力ステージ及びフィードバックステージの入力オフセットに起因するエラー成分を有している。従って、ブロック1350において、オフセット成分に基づいてゼロ化電流が発生される。理解すべきことであるが、ゼロ化電流を発生することは多数の態様で達成することが可能である。例えば、図14は、本発明の種々の実施例に基づいてゼロ化電流を発生するプロセスのフローチャート1350Aを例示している。ブロック1410において、インスツルメンテーションアンプは増幅形態から自動ゼロ形態へスイッチされる。理解すべきことであるが、このことは、又、多数の態様で達成することが可能である。例えば、図15は、本発明の種々の実施例に基づいて、インスツルメンテーションアンプを増幅形態から自動ゼロ形態へスイッチングさせるプロセスのフローチャート1410Aを例示している。ブロック11510において、インスツルメンテーションアンプの出力ステージがフィードバックステージにおける入力ステージから離脱される。この出力ステージが該増幅器のその他のステージから分離されている期間中に、インスツルメンテーションアンプの出力を実効的に保持するために付加的な回路を使用することが可能である。ブロック1520において、入力ステージ及びフィードバックステージが自動ゼロループと結合される。この自動ゼロループは、実質的に、上に説明し且つ示したものとすることが可能であるが、そのようなものに制限されるものではない。次いで、ブロック1530は入力ステージへのコモンモード入力電圧が関与する。同様に、ブロック1540は、コモンモードフィードバック電圧をフィードバックステージへ印加することに関与する。
再度図14を参照すると、ブロック1420は、オフセット成分を測定することに関与する。1実施例においては、このことは、積分器を使用して達成されるが、そのようなことに制限されるものではない。次いで、ゼロ化電流が測定されたオフセット成分に基づいて発生される(ブロック1430)。ブロック1440において、インスツルメンテーションアンプが自動ゼロ形態から増幅形態へ戻すべくスイッチされる。従って、インスツルメンテーションアンプは、ゼロ化電流を継続して注入することにより増幅形態期間中にオフセットの補償を継続して行う。
再度図13を参照すると、ブロック1360は、オプションとして、中間電流、フィードバック電流、ゼロ化電流、又はそれらの任意の組合わせをバッファすることに関与する。1実施例においては、このことはカスコードステージの使用を介して達成することが可能である。ブロック1370において、自動ゼロ化された低周波数経路と同時的に動作させることが可能な高周波数経路を使用して特定の周波数(例えば、クロック周波数)より上の周波数において出力電圧を発生する。換言すると、高周波数において、該高周波数経路は該低周波数自動ゼロ化された経路を支配し、且つ該低周波数自動ゼロ化された経路は、スレッシュホールド周波数より低い周波数において該高周波数経路を支配する。
次に図16A−16Bを参照すると、フローチャート1600は、本発明の種々の実施例に基づいて、インスツルメンテーションアンプにおけるオフセットの効果を減少させるための別のプロセスを例示している。ブロック1605において、インスツルメンテーションアンプの第一入力ステージは、オプションとして、入力電圧のバッファされたバージョンでプレチャージされる。フローチャート1600においては示されていないが、該増幅器の第一フィードバックステージは、同様にフィードバック電圧でプレチャージさせることが可能である。再度、理解されるように、該プレチャージ電圧は入力及びフィードバック電圧自身とは多少異なっている場合がある。然しながら、このような態様におけるプレチャージは第一入力ステージ及び第一フィードバックステージの夫々における何等かの入力容量による入力及びフィードバック電圧のローディング即ち負荷を減少させる。ブロック1610において、第一増幅経路がインスツルメンテーションアンプの第一形態における第一副回路を介して供給される。次いで、ブロック1615は、該第一副回路の入力オフセットを第一ゼロ化電流で補償することに関与する。ブロック1620において、第一ゼロ化電流は、オプションとして、バッファさせることが可能である。このことは、例えば、カスコードステージで達成することが可能である。理解されるように、その他の電流を同様な態様でバッファさせることが可能である。ブロック1625において、インスツルメンテーションアンプの第二副回路の第二ゼロ化電流がキャリブレーションされる。理解すべきことであるが、このキャリブレーションは多数の態様で達成することが可能である。例えば、図17は、本発明の種々の実施例に基づいて、ゼロ化電流をキャリブレーションするプロセスのフローチャート1625Aを例示している。ブロック1710は、コモンモード入力電圧を入力ステージ(即ち、第二副回路の入力ステージ)へ印加することに関与している。ブロック1720は、コモンモードフィードバック電圧をフィードバックステージ(即ち、第二副回路のフィードバックステージ)へ印加することに関与している。該コモンモード入力電圧及び該コモンモードフィードバック電圧は、入力ステージ及びフィードバックステージをして入力ステージ及びフィードバックステージの何等かのオフセットに対応する電流を発生させる。従って、ブロック1730は、第二副回路のオフセット成分を測定することに関与する。
再度図16A−16Bを参照すると、ブロック1630は、インスツルメンテーションアンプを第一形態から第二形態へスイッチングさせることに関与する。1実施例においては、このスイッチングは、インスツルメンテーションアンプの第一副回路を増幅形態から自動ゼロ形態へスイッチングさせ且つインスツルメンテーションアンプの第二副回路を自動ゼロ形態から増幅形態へスイッチングさせることに関与する。ブロック1635において、第二副回路の入力ステージが、オプションとして、入力電圧のバッファされたバージョンでプレチャージされる。同様に、第二副回路のフィードバックステージがフィードバック電圧のバッファされたバージョンでプレチャージさせることが可能である。
ブロック1640において、インスツルメンテーションアンプが第二形態にある間に、第二副回路を介して第二増幅経路が与えられる。ブロック1645において、第二副回路の入力オフセットが、ブロック1625においてキャリブレーションされた第二ゼロ化電流を使用して補償される。ブロック1650において、第二ゼロ化電流が、オプションとして、例えば、カスコードステージを使用してバッファされる。ブロック1655は、インスツルメンテーションアンプが第二形態にある間に、第一副回路における第一ゼロ化電流をキャリブレーションすることに関与する。1実施例においては、第一ゼロ化電流は、図17を参照して上述したようにキャリブレーションすることが可能であるが、そのようなものに制限されるものではない。
ブロック1660において、インスツルメンテーションアンプは、第二形態から第一形態へ戻されるべくスイッチされる。理解すべきことであるが、第一副回路により与えられる増幅経路と第二副回路との間のスイッチングプロセスは、インスツルメンテーションアンプの動作期間中に多数回繰り返すことが可能である。このように継続して行われるスイッチングは、ゼロ化電流の周期的な再キャリブレーションを可能とし、そのことは、インスツルメンテーションアンプの出力がオフセットエラーがないことを確保する。更に、このピンポン動作は、又、インスツルメンテーションアンプが継続して入力から出力への経路を有していることを確保する。
ブロック1665において、自動ゼロ化された低周波数経路と同時的に動作することが可能な高周波数経路を、出力電圧を発生するために使用することが可能である。この経路は、例えば、スレッシュホールド周波数より高い周波数において使用することが可能である。1実施例においては、該高周波数経路はインスツルメンテーションアンプの第一副回路及び第二副回路とは別のものである。
従って、実施例は、入力参照オフセットが非常に低く、入力電流が低く、且つ出力における偶発的スイッチング信号が低レベルであるインスツルメンテーションアンプを可能とする技術を提供している。更に、幾つかの実施例はピンポンアーキテクチャを使用しており、それは、該信号経路内に継続的にオフセットのないステージが存在することを確保し、且つエイリアシングに起因してその際に付加的なオフセットが導入されることはない。付加的に、偶発的な信号は、高周波数フィードフォアワード経路を付加することにより更に減少させることが可能である。
開示した実施例の前の説明は、当業者が本発明を作成するか又は使用することを可能とするために提供されている。これらの実施例に対する種々の修正は当業者にとって自明なものであり、且つここに提示した包括的な原理は本発明の精神又は範囲を逸脱することなしにその他の実施例に対して適用することが可能である。従って、本発明はここに示した実施例に制限されることを意図したものではなく、ここに開示した原理及び新規な特徴と一貫する最も広い範囲が与えられるべきものである。
1つの従来の電流フィードバックインスツルメンテーションアンプのブロック図。 DCからのg2及びg3のオフセットを変調させるために図1からg2及びg3の入力及び出力に付加したチョッパースイッチを使用する1つの従来の増幅器を示した概略図。 本発明の種々の実施例に基づく電流フィードバック増幅器のブロック図。 本発明の種々の実施例に基づく電流フィードバック増幅器の概略図。 本発明の種々の実施例に基づいて高周波数フィードフォアワード経路を含む電流フィードバック増幅器のブロック図。 本発明の種々の実施例に基づいて高周波数フィードフォアワード経路を含む電流フィードバックインスツルメンテーションアンプの概略図。 本発明の種々の実施例に基づいて並列入力ステージを含む電流フィードバックインスツルメンテーションアンプの概略図。 本発明の種々の実施例に基づいて並列入力ステージを含む電流フィードバックインスツルメンテーションアンプの概略図。 本発明の種々の実施例に基づいて並列入力ステージ及び高周波数フィードフォアワード経路を含む電流フィードバックインスツルメンテーションアンプのブロック図。 本発明の種々の実施例に基づいて並列入力ステージ及び高周波数フィードフォアワード経路を含む電流フィードバックインスツルメンテーションアンプの概略図。 本発明の種々の実施例に基づいて電流バッファステージを含む電流フィードバックインスツルメンテーションアンプの概略図。 本発明の種々の実施例に基づいてプレチャージ回路を含むインスツルメンテーションアンプの入力ステージを示した概略図。 本発明の種々の実施例に基づいて電流フィードバックインスツルメンテーションアンプにおけるオフセットの効果を減少させるプロセスを示したフローチャート。 本発明の種々の実施例に基づいてゼロ化電流を発生するプロセスを示したフローチャート。 本発明の種々の実施例に基づいて増幅形態から自動ゼロ形態へインスツルメンテーションアンプをスイッチングさせるプロセスを示したフローチャート。 本発明の種々の実施例に基づいてインスツルメンテーションアンプにおけるオフセットの効果を減少させるためのプロセスの前半を示したフローチャート。 本発明の種々の実施例に基づいてインスツルメンテーションアンプにおけるオフセットの効果を減少させるためのプロセスの後半を示した図16Aと結合されるべきフローチャート。 本発明の種々の実施例に基づいてゼロ化電流をキャリブレーションするプロセスを示したフローチャート。

Claims (20)

  1. インスツルメンテーションアンプにおいて、
    出力電圧を発生する出力ステージ、
    前記出力ステージと結合されている低周波数経路であって、
    差動入力を検知し且つそれに基づいて第一中間電流を発生する第一入力ステージ、
    前記第一入力ステージ及び前記出力ステージと結合されており、前記出力電圧に基づいて第一フィードバック電流を発生する第一フィードバックステージ、
    前記入力ステージと、前記フィードバックステージと、前記出力ステージとに結合されており、前記第一入力ステージ及び前記第一フィードバックステージにおける入力オフセットから発生する前記第一中間電流及び前記第一フィードバック電流におけるエラーを補償するゼロ化電流を発生する自動ゼロ化回路、を有している低周波数経路、
    前記出力ステージと結合されており、特定の周波数より高い周波数において前記低周波数経路を支配する高周波数経路、
    を有しており、前記特定の周波数より低い周波数において前記低周波数経路が前記高周波数経路を支配する、インスツルメンテーションアンプ。
  2. 請求項1において、更に、
    前記第一入力ステージと、前記第一フィードバックステージと、前記自動ゼロ化回路と、前記出力ステージとに結合されており、前記第一中間電流、前記第一フィードバック電流、前記ゼロ化電流のうちの少なくとも1つをバッファする電流バッファステージ、
    を有しているインスツルメンテーションアンプ。
  3. 請求項2において、前記電流バッファステージが前記出力ステージの入力において観察される入力インピーダンスを増加させるインスツルメンテーションアンプ。
  4. 請求項1において、前記高周波数経路が、
    前記出力ステージ、前記第二入力ステージと結合されており、前記差動入力を検知し且つそれに基づいて第二中間電流を発生する第二入力ステージ、
    前記出力ステージ、前記第二フィードバックステージと結合されており、前記出力電圧に基づいて第二フィードバック電流を発生する第二フィードバックステージ、
    を有しているインスツルメンテーションアンプ。
  5. 請求項1において、前記自動ゼロ化回路が、前記入力ステージの入力オフセットに対応するオフセット電流を検知すべく動作可能であり、且つ前記フィードバックステージが前記検知されたオフセット電流に基づいてゼロ化電流を発生するインスツルメンテーションアンプ。
  6. 請求項5において、前記自動ゼロ化回路が、
    前記第一入力ステージ及び前記第一フィードバックステージへ結合されており、前記オフセット電流を検知すべく動作可能な積分器、
    前記積分器と結合されており、前記ゼロ化電流を発生するトランスコンダクタンス増幅器、
    を有しているインスツルメンテーションアンプ。
  7. 請求項1において、前記自動ゼロ化回路が、
    前記第一入力ステージ及び前記第一フィードバックステージと結合されている複数個のスイッチ、
    を有しており、前記スイッチが前記第一入力ステージの入力を入力コモンモード電圧へ短絡させるべく動作可能であり、且つ更に、前記スイッチが前記第一フィードバックステージの入力をフィードバックコモンモード電圧へ短絡させるべく動作可能である、インスツルメンテーションアンプ。
  8. 請求項7において、前記スイッチが、前記ゼロ化電流がキャリブレーションされている間、前記出力ステージから前記第一入力ステージ及び前記第一フィードバックステージを一時的に切断させるべく動作可能であるインスツルメンテーションアンプ。
  9. 請求項1において、更に、
    前記第一入力ステージと結合されているプレチャージ回路、
    を有しており、前記プレチャージステージは前記第一入力ステージの入力をプレチャージ電圧へ充電させるべく動作可能であり、前記プレチャージ電圧は前記差動入力に基づいている、インスツルメンテーションアンプ。
  10. 請求項9において、前記プレチャージ回路は、前記差動入力をロードすることなしに、前記第一入力ステージの前記入力を前記プレチャージ電圧へ充電させるべく動作可能であるインスツルメンテーションアンプ。
  11. 請求項9において、前記プレチャージ回路がバッファを有しているインスツルメンテーションアンプ。
  12. インスツルメンテーションアンプにおいて、
    出力電圧を発生する出力ステージ、
    前記出力ステージと結合されている低周波数経路であって、
    差動入力を検知し且つそれに基づいて中間電流を発生する入力ステージ、
    前記入力ステージ及び前記出力ステージと結合されており、前記出力電圧に基づいてフィードバック電流を発生するフィードバックステージ、
    前記入力ステージ及び前記フィードバックステージと結合されており、前記インスツルメンテーションアンプを増幅形態と自動ゼロ化形態との間でスイッチさせ、前記自動ゼロ化形態において前記入力ステージ及び前記フィードバックステージの入力オフセットに対応するオフセット電流を検知すべく動作可能であり、且つ更に、前記増幅形態において前記検知したオフセット電流に基づいてゼロ化電流を発生すべく動作可能である自動ゼロ化回路、
    前記出力ステージと結合されており、特定の周波数より高い周波数において前記低周波数経路を支配する高周波数経路、
    を有しており、更に、前記低周波数経路は前記特定の周波数より低い周波数において前記高周波数経路を支配する、インスツルメンテーションアンプ。
  13. 請求項12において、前記自動ゼロ化形態において、前記自動ゼロ化回路が前記出力ステージを前記入力ステージ及び前記フィードバックステージから離脱させ、前記入力ステージ及び前記フィードバックステージを自動ゼロループと結合させ、前記入力ステージをコモンモード入力電圧と結合させ、且つ前記フィードバックステージをコモンモードフィードバック電圧と結合させるべく動作可能であるインスツルメンテーションアンプ。
  14. 請求項12において、更に、
    前記入力ステージ、前記フィードバックステージ、前記自動ゼロ化回路、前記出力ステージと結合されており、前記中間電流、前記フィードバック電流、前記ゼロ化電流のうちの少なくとも1つをバッファする電流バッファステージ、
    前記入力ステージと結合されており、前記入力ステージの入力を前記差動入力に基づいているプレチャージ電圧へ充電すべく動作可能であるプレチャージ回路、
    を有しているインスツルメンテーションアンプ。
  15. 電流フィードバックインスツルメンテーションアンプにおけるオフセットの効果を減少させる方法において、
    前記電流フィードバックインスツルメンテーションアンプの入力電圧に基づいて中間電流を発生し、
    前記電流フィードバックインスツルメンテーションアンプの出力電圧に基づいてフィードバック電流を発生し、尚前記中間電流及び前記フィードバック電流は入力ステージ及びフィードバックステージの夫々の入力オフセットに対応するオフセット成分を有しており、
    前記オフセット成分に基づいてゼロ化電流を発生し、尚前記ゼロ化電流は前記オフセット成分を補償するものであり、
    特定の周波数より高い周波数において前記出力電圧を発生させるために高周波数経路を使用する、
    ことを包含している方法。
  16. 請求項15において、更に、
    コモンモード入力電圧を前記入力ステージへ印加し、
    コモンモードフィードバック電圧を前記フィードバックステージへ印加し、
    前記コモンモード入力電圧及び前記コモンモードフィードバック電圧が前記入力ステージ及び前記フィードバックステージへ印加されている間に前記オフセット成分を測定する、
    ことを包含している方法。
  17. 請求項15において、前記ゼロ化電流を発生させる場合に、
    前記インスツルメンテーションアンプを増幅形態から自動ゼロ形態へスイッチさせ、
    前記オフセット成分を測定し、
    前記オフセット成分の測定に基づいて前記ゼロ化電流を発生する、
    ことを包含している方法。
  18. 請求項17において、前記スイッチングを行う場合に、
    前記出力ステージを前記入力ステージ及び前記フィードバックステージから離脱させ、
    前記入力ステージをコモンモード入力電圧へ結合させ、
    前記フィードバックステージをコモンモードフィードバック電圧へ結合させる、
    ことを包含している方法。
  19. 請求項15において、更に、
    前記中間電流、前記フィードバック電流、前記ゼロ化電流をバッファする、
    ことを包含している方法。
  20. 請求項15において、更に、
    前記入力ステージへ前記入力電圧を印加する前に前記入力電圧のバッファしたバージョンで前記入力ステージをプレチャージする、
    ことを包含している方法。
JP2008155969A 2007-05-17 2008-05-19 自動ゼロ化電流フィードバックインスツルメンテーションアンプ Active JP5283983B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/804,492 2007-05-17
US11/804,492 US7719351B2 (en) 2007-05-17 2007-05-17 Autozeroing current feedback instrumentation amplifier

Publications (2)

Publication Number Publication Date
JP2008295060A true JP2008295060A (ja) 2008-12-04
JP5283983B2 JP5283983B2 (ja) 2013-09-04

Family

ID=40026912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008155969A Active JP5283983B2 (ja) 2007-05-17 2008-05-19 自動ゼロ化電流フィードバックインスツルメンテーションアンプ

Country Status (5)

Country Link
US (1) US7719351B2 (ja)
JP (1) JP5283983B2 (ja)
KR (1) KR101035344B1 (ja)
DE (1) DE102008023384B4 (ja)
TW (1) TW200903990A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015037532A1 (ja) * 2013-09-13 2017-03-02 アルプス電気株式会社 増幅回路
JP2021521666A (ja) * 2018-04-24 2021-08-26 アムス インターナショナル エージー 電流積分器における増幅器の負荷電流キャンセル方法、及び、増幅器の負荷電流がキャンセルされた電流積分器
US11152901B2 (en) 2018-09-10 2021-10-19 Analog Devices, Inc. Amplifier
WO2021225031A1 (ja) * 2020-05-08 2021-11-11 ソニーセミコンダクタソリューションズ株式会社 トランスコンダクタンス増幅器および受信装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834685B1 (en) 2008-09-18 2010-11-16 National Semiconductor Corporation Chopped auto-zeroed ping-pong amplifier and related apparatus, system, and method
US8026761B2 (en) * 2010-01-26 2011-09-27 Microchip Technology Incorporated Instrumentation amplifier calibration method, system and apparatus
TWI419463B (zh) * 2010-04-21 2013-12-11 Oriental Inst Technology 差動訊號之放大電路及其放大方法
SK288245B6 (sk) * 2010-09-03 2015-03-03 Ivan Baĺ¤Ko Prúdový zdroj s aktívnym potláčaním súčtového napätia
US8890630B2 (en) 2011-07-18 2014-11-18 Crane Electronics, Inc. Oscillator apparatus and method with wide adjustable frequency range
US8885308B2 (en) 2011-07-18 2014-11-11 Crane Electronics, Inc. Input control apparatus and method with inrush current, under and over voltage handling
US8493139B2 (en) * 2011-11-17 2013-07-23 Analog Devices, Inc. Low noise auto-zero circuits for amplifiers
EP2611028A1 (en) * 2011-12-30 2013-07-03 Dialog Semiconductor GmbH Multi-stage fully differential amplifier with controlled common mode voltage
CN102609028B (zh) * 2012-04-01 2014-03-12 浙江大学 一种相位补偿控制器
US8866551B2 (en) * 2012-09-10 2014-10-21 Crane Electronics, Inc. Impedance compensation for operational amplifiers used in variable environments
US8823453B2 (en) 2012-11-07 2014-09-02 Semtech Corporation Instrumentation amplifier with rail-to-rail input range
JP2014187486A (ja) * 2013-03-22 2014-10-02 Sony Corp 相互コンダクタンス調整回路、フィルタ回路、及び、電子機器
US9094634B2 (en) 2013-06-05 2015-07-28 Silicon Laboratories Inc. Amplifier for television tuner chip and method therefor
US9419627B2 (en) * 2014-05-08 2016-08-16 Intersil Americas LLC Current synthesizer correction
US20150333716A1 (en) * 2014-05-13 2015-11-19 Mediatek Inc. Method and apparatus for performing signal amplifying with aid of switching control
US9467094B2 (en) 2014-06-27 2016-10-11 Qualcomm Incorporated Phase-dependent operational amplifiers employing phase-based frequency compensation, and related systems and methods
US9041378B1 (en) 2014-07-17 2015-05-26 Crane Electronics, Inc. Dynamic maneuvering configuration for multiple control modes in a unified servo system
US9831768B2 (en) 2014-07-17 2017-11-28 Crane Electronics, Inc. Dynamic maneuvering configuration for multiple control modes in a unified servo system
US9209789B1 (en) * 2014-08-13 2015-12-08 Qualcomm Incorporated Apparatus to convert electrical signals from small-signal format to rail-to-rail format
KR102423861B1 (ko) 2016-04-08 2022-07-22 엘지디스플레이 주식회사 전류 센싱형 센싱 유닛과 그를 포함한 유기발광 표시장치
US9780635B1 (en) 2016-06-10 2017-10-03 Crane Electronics, Inc. Dynamic sharing average current mode control for active-reset and self-driven synchronous rectification for power converters
US9742183B1 (en) 2016-12-09 2017-08-22 Crane Electronics, Inc. Proactively operational over-voltage protection circuit
US9735566B1 (en) 2016-12-12 2017-08-15 Crane Electronics, Inc. Proactively operational over-voltage protection circuit
US10116268B2 (en) 2017-01-09 2018-10-30 Analog Devices Global Operational amplifier
US9979285B1 (en) 2017-10-17 2018-05-22 Crane Electronics, Inc. Radiation tolerant, analog latch peak current mode control for power converters
WO2019196065A1 (zh) * 2018-04-12 2019-10-17 深圳市汇顶科技股份有限公司 运算放大器及其控制方法
TWI654828B (zh) 2018-05-21 2019-03-21 矽統科技股份有限公司 可組態式放大器模組
US10425080B1 (en) 2018-11-06 2019-09-24 Crane Electronics, Inc. Magnetic peak current mode control for radiation tolerant active driven synchronous power converters
US10790791B2 (en) * 2018-11-08 2020-09-29 Stmicroelectronics Asia Pacific Pte Ltd Auto zero offset current mitigation at an integrator input
US11176888B2 (en) 2019-08-22 2021-11-16 Apple Inc. Auto-zero applied buffer for display circuitry
US11251760B2 (en) 2020-05-20 2022-02-15 Analog Devices, Inc. Amplifiers with wide input range and low input capacitance
DE102022111281A1 (de) 2021-05-07 2022-11-10 Ifm Electronic Gmbh Messwandler mit einer Widerstandsmessbrücke und einem Instrumentenverstärker und Verfahren zum Betreiben solcher Messwandler
US20230285754A1 (en) * 2022-03-14 2023-09-14 Medtronic, Inc. Calibration for ecap sensing
CN116599504A (zh) * 2023-07-12 2023-08-15 深圳华大北斗科技股份有限公司 一种自调零比较器电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003152470A (ja) * 2001-11-13 2003-05-23 Nippon Telegr & Teleph Corp <Ntt> 前置増幅回路
JP2005502254A (ja) * 2001-09-04 2005-01-20 アナログ デバイセス インコーポレーテッド 自動ゼロ化とチョッピングを備えたピンポン増幅器
WO2005086344A1 (ja) * 2004-03-09 2005-09-15 Kabushiki Kaisha Toyota Jidoshokki パイロット信号検出回路及びその回路を搭載した半導体集積回路
US20060176109A1 (en) * 2005-02-08 2006-08-10 Huijsing Johan H Chopper chopper-stabilized instrumentation and operational amplifiers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111415A (ja) 1981-12-24 1983-07-02 Fujitsu Ltd 差動増幅器のオフセツトキヤンセル回路
US4543536A (en) 1984-03-22 1985-09-24 Fisher Controls International, Inc. Charge amplifier with automatic zero
US5155447A (en) * 1991-02-11 1992-10-13 Signetics Company Multi-stage amplifier with capacitive nesting and multi-path forward feeding for frequency compensation
FR2714548B1 (fr) * 1993-12-23 1996-03-15 Sgs Thomson Microelectronics Amplificateur à correction de tension de décalage.
US6084468A (en) * 1997-10-06 2000-07-04 Motorola, Inc. Method and apparatus for high efficiency wideband power amplification
US6538503B2 (en) * 2001-02-22 2003-03-25 Texas Instruments Incorporated Instrumentation amplifier and method for obtaining high common mode rejection
DE602005025760D1 (de) * 2004-06-15 2011-02-17 Analog Devices Inc Chopper-stabilisierter präzisions-stromspiegel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005502254A (ja) * 2001-09-04 2005-01-20 アナログ デバイセス インコーポレーテッド 自動ゼロ化とチョッピングを備えたピンポン増幅器
JP2003152470A (ja) * 2001-11-13 2003-05-23 Nippon Telegr & Teleph Corp <Ntt> 前置増幅回路
WO2005086344A1 (ja) * 2004-03-09 2005-09-15 Kabushiki Kaisha Toyota Jidoshokki パイロット信号検出回路及びその回路を搭載した半導体集積回路
US20060176109A1 (en) * 2005-02-08 2006-08-10 Huijsing Johan H Chopper chopper-stabilized instrumentation and operational amplifiers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015037532A1 (ja) * 2013-09-13 2017-03-02 アルプス電気株式会社 増幅回路
JP2021521666A (ja) * 2018-04-24 2021-08-26 アムス インターナショナル エージー 電流積分器における増幅器の負荷電流キャンセル方法、及び、増幅器の負荷電流がキャンセルされた電流積分器
JP7135097B2 (ja) 2018-04-24 2022-09-12 アムス インターナショナル エージー 電流積分器における増幅器の負荷電流キャンセル方法、及び、増幅器の負荷電流がキャンセルされた電流積分器
US11152901B2 (en) 2018-09-10 2021-10-19 Analog Devices, Inc. Amplifier
WO2021225031A1 (ja) * 2020-05-08 2021-11-11 ソニーセミコンダクタソリューションズ株式会社 トランスコンダクタンス増幅器および受信装置

Also Published As

Publication number Publication date
KR101035344B1 (ko) 2011-05-20
KR20080101784A (ko) 2008-11-21
DE102008023384A1 (de) 2009-01-29
JP5283983B2 (ja) 2013-09-04
TW200903990A (en) 2009-01-16
US7719351B2 (en) 2010-05-18
DE102008023384B4 (de) 2019-03-28
US20080284507A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
JP5283983B2 (ja) 自動ゼロ化電流フィードバックインスツルメンテーションアンプ
US7573327B1 (en) Autozeroing current feedback instrumentation amplifier
US7764118B2 (en) Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
US7132883B2 (en) Chopper chopper-stabilized instrumentation and operational amplifiers
US8552801B2 (en) Amplifier common-mode control methods
US8330537B1 (en) Low noise, high CMRR and PSRR input buffer
US7592871B1 (en) Fully differential current-feedback CMOS/bipolar operational amplifier
US10523166B2 (en) Differential amplifier with modified common mode rejection, and to a circuit with an improved common mode rejection ratio
EP2363953B1 (en) Minimizing switching noise and its effects in auto-zeroed amplifiers
US7795960B2 (en) Low power, low noise amplifier system
US7633317B2 (en) High-side current sense circuit with common-mode voltage reduction
US8072262B1 (en) Low input bias current chopping switch circuit and method
US7250791B2 (en) Current feedback amplifiers
JPH05501344A (ja) コンピュータ断層撮影に有用な雑音消去光検出器前置増幅器
US6160446A (en) Balanced differential amplifier without common-mode feedback circuit
Khade et al. Performance enhancement of advanced recycling folded cascode operational transconductance amplifier using an unbalanced biased input stage
KR20220002944A (ko) 고선형 입력 및 출력 레일-투-레일 증폭기
Falconi et al. Current-mode high-accuracy high-precision CMOS amplifiers
US6275109B1 (en) Low noise microphone preamplifier
JP2019114901A (ja) 半導体装置およびセンサシステム
JPH11150454A (ja) 全差動構成サンプル/ホールド比較回路
US7116132B2 (en) Current feedback amplifiers with separate common-mode and differential-mode inputs
Nerurkar et al. CMOS fully differential operational transconductance amplifier design for delta-sigma modulators

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110614

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120807

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120810

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120913

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120919

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121011

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130529

R150 Certificate of patent or registration of utility model

Ref document number: 5283983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250