JP2008294922A - 遅延検波型復調器 - Google Patents

遅延検波型復調器 Download PDF

Info

Publication number
JP2008294922A
JP2008294922A JP2007140452A JP2007140452A JP2008294922A JP 2008294922 A JP2008294922 A JP 2008294922A JP 2007140452 A JP2007140452 A JP 2007140452A JP 2007140452 A JP2007140452 A JP 2007140452A JP 2008294922 A JP2008294922 A JP 2008294922A
Authority
JP
Japan
Prior art keywords
delay
delay circuit
phase side
circuit
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007140452A
Other languages
English (en)
Inventor
Mitsuhiro Iwamoto
光浩 岩本
Junichi Ito
純一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007140452A priority Critical patent/JP2008294922A/ja
Publication of JP2008294922A publication Critical patent/JP2008294922A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

【課題】遅延検波型復調器の復調特性のリニアリティを改善するとともに、リニアリティを保証できる動作電圧の範囲を広げることを可能にする。
【解決手段】増幅器1と比較器4の間において、差動型の遅延回路を構成する正相側の遅延回路2と逆相側の遅延回路3とが離間して配置され、遅延回路2の遅延信号入力配線11及び遅延信号出力配線15と、遅延回路3の遅延信号入力配線12及び遅延信号出力配線16とが、それぞれ略直線かつ平行に配置される。また、増幅器1から比較器4に至る2本の非遅延信号配線13が遅延回路を構成する正相側の遅延回路2と逆相の遅延回路3の間に略直線かつ平行に引き通されて配置されるとともに、それぞれの配線間にグランドパターン18が配置される。
【選択図】図1

Description

本発明は、入力した変調信号を遅延検波方式によって復調する遅延検波型復調器に関する。
FTTH(Fiber To The Home)システムにおけるV−ONU(Video-Optical Network Unit)などの通信装置では、光ファイバを介して伝送された広帯域FM変調信号を、フォトダイオードによって光電変換し、遅延検波型復調器でFM復調する。この遅延検波型復調器は、一般にICチップ上に構成され、光電変換したFM変調信号を増幅して遅延させた遅延信号と、遅延させない非遅延信号とを生成し、これら二つの信号を比較器で比較することにより遅延検波方式のFM復調を行っている。
図3は、ICチップ上にレイアウトされた従来の遅延検波型復調器の概略構成の例を示す図である。この遅延検波型復調器は、入力信号を増幅する増幅器51と、差動回路で構成される遅延回路55と、遅延回路55の差動出力の正相、逆相出力と非遅延の差動信号とを比較する比較器54とを備える。ここで、遅延回路55における正相側の遅延回路(+)52及び逆相側の遅延回路(−)53を、増幅器51の出力と比較器54の入力との間に設ける際に、遅延回路52、53を一括して略同位置に配置するとともに、遅延させない非遅延差動信号配線63を遅延回路55から分離して引き通し、両者の間にグランドパターン68を設けることで、クロストークによる復調特性の劣化を抑制している。また、遅延回路52、53の入力配線61、62と、出力配線65、66は、増幅器51の出力から比較器54の入力までの長さがほぼ同じ(A+C≒B+D)になるように引き通し、これによって信号のタイミングを合わせるようにしている。
しかしながら、上記した従来例において、正相側の遅延回路52と逆相側の遅延回路53の出力から比較器54の入力に至るそれぞれの遅延回路の負荷となる出力配線65、66は、その長さが互いに異なっている(C≠D)。このため、比較器54の入力で見た場合、差動信号としての波形特性が異なってしまい、復調特性のリニアリティが劣化するという問題点があった。また、配線が長くなることによって、立ち上がり時間の遅れやリンギングの発生など、信号波形に劣化が生じていた。
図4は、従来例における比較器の入力の波形を示す波形図である。この図4は、正相と逆相の遅延回路の出力側の配線長のアンバランスによる波形差の例を示すものである。図4において、立ち上がり時に発生したリンギング71、立ち下がり時に発生したアンダーシュート72、クロスポイントのずれによるデューティ比の劣化73をそれぞれ示している。このように、配線長のアンバランスによって、リンギングやアンダーシュートが大きくなるとともに、デューティ比の劣化が生じ、復調特性のリニアリティが劣化する要因となる。
特開平6−260619号公報 特開平11−191019号公報
本発明は、上記事情に鑑みてなされたもので、復調特性のリニアリティを改善するとともに、リニアリティを保証できる動作電圧の範囲を広くすることが可能な遅延検波型復調器を提供することを目的とする。
本発明の遅延検波型復調器は、入力した変調信号を増幅する増幅器と、前記増幅器の出力を遅延する遅延部と、前記増幅器の出力と前記遅延回路の出力とを比較する比較器とを備え、前記遅延部は、正相側の遅延回路と逆相側の遅延回路とを有し、前記正相側の遅延回路と前記逆相側の遅延回路とが前記増幅器と前記比較器との間において互いに離間して配置され、前記増幅器と前記遅延回路の入力とを接続する遅延信号入力配線と、前記遅延回路の出力と前記比較器とを接続する遅延信号出力配線と、前記正相側の遅延回路と前記逆相側の遅延回路との間に引き通して配置された前記増幅器と前記比較器とを接続する非遅延信号配線と、前記逆相側の遅延回路と前記非遅延信号配線との間、及び前記非遅延信号配線と前記逆相側の遅延回路との間にそれぞれ配置されたグランドパターンと、を備えるものである。
この構成により、遅延回路から見て負荷となる遅延回路の出力から比較器の入力までの遅延信号出力配線を正相側と逆相側とでほぼ同様の配置とすることが可能となる。このため、遅延部における差動信号の正相・逆相間の波形特性の差を低減することができ、復調特性のリニアリティを改善することが可能となる。また、正相側及び逆相側の遅延回路により構成される差動回路の動作条件を緩和できるため、リニアリティを保証することのできる動作電圧の範囲を広くすることが可能となる。
また、本発明は、上記遅延検波型復調器であって、前記遅延信号入力配線及び前記遅延信号出力配線、前記非遅延信号配線がそれぞれ略直線状かつ互いに平行に配置されるものを含む。
この構成により、遅延信号入力配線及び遅延信号出力配線、並びに非遅延信号配線をできるだけ短い長さで配置し、増幅器、遅延回路、比較器を直線状に最短距離で接続することが可能となる。このため、立ち上り時間の遅れやリンギングの発生等の波形劣化を抑制することが可能となる。
また、本発明は、上記のいずれかの遅延検波型復調器を含む復調回路ICを提供する。
また、本発明は、上記のいずれかの遅延検波型復調器と、前記遅延検波型復調器との間で信号の入力、出力の少なくとも一方を行うフロントエンド回路とを備える復調回路ICを提供する。
本発明によれば、復調特性のリニアリティを改善するとともに、リニアリティを保証できる動作電圧の範囲を広くすることが可能な遅延検波型復調器を提供できる。
図1は、本発明の実施形態に係る遅延検波型復調器のレイアウト構成を示す概略構成図である。
本実施形態の遅延検波型復調器は、入力信号を増幅する増幅器1と、差動回路で構成される遅延回路における正相側の遅延回路(+)2及び逆相側の遅延回路(−)3と、正相・逆相の遅延回路2、3の出力と増幅器1の非遅延の差動信号出力とを比較する比較器4とを備えて構成される。
正相側の遅延回路2と逆相側の遅延回路3とは離間して配置されるとともに、増幅器1から遅延回路2の入力、遅延回路3の入力にそれぞれ至り、両者を接続するそれぞれの遅延信号入力配線11、12が、略直線かつ互いに平行に配置される。また、遅延回路2の出力、遅延回路3の出力から比較器4にそれぞれ至り、両者を接続するそれぞれの遅延信号出力配線15、16も、同様に略直線かつ互いに平行に配置される。そして、正相側の遅延回路2と逆相側の遅延回路3との間が配線17によって接続される。
さらに、増幅器1から比較器4まで遅延させない非遅延信号が通る差動対(2本)の非遅延信号配線13は、遅延回路を構成する正相側の遅延回路2と逆相側の遅延回路3との間に、略直線かつ平行に引き通して配置される。
そして、正相側の遅延回路2と非遅延信号配線13との間、逆相側の遅延回路33と非遅延信号配線13との間、及び非遅延信号が通る差動対(2本)の非遅延信号配線13の間に、それぞれグランドパターン18が配置される。
この場合、遅延回路2、3の遅延信号入力配線11、12と、遅延信号出力配線15、16は、増幅器1の出力から比較器4の入力までの長さがほぼ同じ(A+C≒B+D)であり、かつ、遅延回路2、3の出力から比較器4の入力に至るそれぞれの遅延回路の負荷となる遅延信号出力配線15、16の長さも、ほぼ同じ(C≒D)になっている。これにより、遅延検波型復調器における信号のタイミングを合わせるようにしている。このとき、正相側の遅延回路2と逆相の遅延回路3とが少し離れて位置することになるが、特性には特に影響のない程度である。
図2は、本実施形態における比較器の入力の波形を示す波形図である。この図2は、正負の遅延回路の出力側の配線長のアンバランスが無い場合の波形の例を示すものである。この場合、立ち上がり時のリンギング31、立ち下がり時のアンダーシュート32、デューティ比の劣化13が共に少なく、良好な信号波形が得られる。このため、比較器4による比較結果の出力信号(復調信号)も良好な信号波形が得られるようになる。
上記の構成により、差動回路で構成される遅延回路の正相側の遅延回路2と逆相側の遅延回路3の遅延信号入力配線11、12及び遅延信号出力配線15、16の長さ、すなわち、正相・逆相の遅延回路の差動信号の配線長が短縮されるので、図4に示したような立ち上り時間の遅れやリンギングの発生等の波形劣化を抑制することができる。また、図2に示したように、差動信号間の波形差が抑制されることにより、高周波における復調特性のリニアリティを改善することができる。
また、本実施形態では、従来の遅延検波型復調器と比較して、デューティ比の周波数特性の変化を小さくできるという効果が得られる。すなわち、従来に比べて本実施形態では、図2の波形図の立ち上がり時間と立ち下がり時間との比を、従来よりも、より高い周波数領域までほぼ一定にすることができ、復調特性のリニアリティを向上できる。
さらに、遅延信号出力配線15、16は配線長が短くてほぼ同じ長さであるため、これらの配線をそれぞれ負荷とする遅延回路の正相側の遅延回路2と逆相側の遅延回路3により構成される差動アンプの負荷条件が同等となり、出力される差動対信号間の波形対称性が改善されることによって動作条件が緩和される。これによって、遅延検波型復調器における復調特性のリニアリティを保証することのできる動作電圧(バイアス)の範囲を広くすることができる。
また、非遅延信号配線13と、正相側の遅延回路2及び逆相側の遅延回路3との間に、それぞれグランドパターン18を挟むように設けることによって、各信号間のクロストークを抑制することが可能となる。
以上説明したように、本実施形態の遅延検波型復調器は、増幅器1と比較器4の間で、遅延回路を構成する正相側の遅延回路2と逆相側の遅延回路3が離間して配置され、正相側の遅延回路2の入出力配線11、15と、逆相側の遅延回路3の入出力配線12、16とがそれぞれ略直線、かつ平行に配置される。また、増幅器1から比較器4に至る非遅延信号が通る配線13が正相側の遅延回路2と逆相側の遅延回路3の間に略直線かつ平行に引き通されて配置されるとともに、それぞれの配線間にグランドパターン18が配置される構成を持つ。
これらにより、遅延回路を構成する正相側の遅延回路2と逆相側の遅延回路3における差動信号間の波形特性の差を低減すること、すなわち波形対称性を改善することが可能となり、復調特性のリニアリティを改善することができる。また、遅延回路2、3により構成される遅延回路の動作条件を緩和し、リニアリティを保証できる動作電圧の範囲を広げることができる。したがって、本実施形態の遅延検波型復調器では、広い動作範囲でリニアリティを確保した良好な復調特性を得ることができる。
この遅延検波型復調器は、FTTHシステムにおけるV−ONUの光受信部などに用いることができ、例えば10GHz帯などの高周波帯域にも対応して十分に良好な復調特性を得ることが可能となる。
また、本実施形態の遅延検波型復調器は、この遅延検波型復調器との間で信号の入力、出力の少なくとも一方を行うフロントエンド回路と組み合わせて、1つまたは複数のチップ上に形成してなる復調回路ICを構成することも可能である。フロントエンド回路としては、遅延検波型復調器の出力の復調信号を処理するアナログフロントエンド回路などが用いられる。少なくとも本実施形態の遅延検波型復調器を含むICを構成することによって、リニアリティが高く帯域の広い復調回路ICを実現できる。
なお、本発明は上記の実施形態において示されたものに限定されるものではなく、明細書の記載、並びに周知の技術に基づいて、当業者が変更、応用することも本発明の予定するところであり、保護を求める範囲に含まれる。
本発明は、復調特性のリニアリティを改善するとともに、リニアリティを保証できる動作電圧の範囲を広くすることが可能となる効果を有し、入力した変調信号を遅延検波方式によって復調する遅延検波型復調器等として有用である。
本発明の実施形態に係る遅延検波型復調器のレイアウト構成を示す概略構成図 本実施形態における比較器の入力の波形を示す波形図 従来の遅延検波型復調器の概略構成の例を示す図 従来例における比較器の入力の波形を示す波形図
符号の説明
1 増幅器
2 正相側の遅延回路
3 逆相側の遅延回路
4 比較器
11、12 遅延信号入力配線
13 非遅延信号配線
15、16 遅延信号出力配線
18 グランドパターン

Claims (4)

  1. 入力した変調信号を増幅する増幅器と、
    前記増幅器の出力を遅延する遅延部と、
    前記増幅器の出力と前記遅延部の出力とを比較する比較器とを備え、
    前記遅延部は、正相側の遅延回路と逆相側の遅延回路とを有し、前記正相側の遅延回路と前記逆相側の遅延回路とが前記増幅器と前記比較器との間において互いに離間して配置され、
    前記増幅器と前記遅延回路の入力とを接続する遅延信号入力配線と、
    前記遅延回路の出力と前記比較器とを接続する遅延信号出力配線と、
    前記正相側の遅延回路と前記逆相側の遅延回路との間に引き通して配置された前記増幅器と前記比較器とを接続する非遅延信号配線と、
    前記逆相側の遅延回路と前記非遅延信号配線との間、及び前記非遅延信号配線と前記逆相側の遅延回路との間にそれぞれ配置されたグランドパターンと、
    を備える遅延検波型復調器。
  2. 請求項1に記載の遅延検波型復調器であって、
    前記遅延信号入力配線及び前記遅延信号出力配線、前記非遅延信号配線がそれぞれ略直線状かつ互いに平行に配置される遅延検波型復調器。
  3. 請求項1または2に記載の遅延検波型復調器を含む復調回路IC。
  4. 請求項1または2に記載の遅延検波型復調器と、前記遅延検波型復調器との間で信号の入力、出力の少なくとも一方を行うフロントエンド回路とを備える復調回路IC。
JP2007140452A 2007-05-28 2007-05-28 遅延検波型復調器 Pending JP2008294922A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007140452A JP2008294922A (ja) 2007-05-28 2007-05-28 遅延検波型復調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007140452A JP2008294922A (ja) 2007-05-28 2007-05-28 遅延検波型復調器

Publications (1)

Publication Number Publication Date
JP2008294922A true JP2008294922A (ja) 2008-12-04

Family

ID=40169179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007140452A Pending JP2008294922A (ja) 2007-05-28 2007-05-28 遅延検波型復調器

Country Status (1)

Country Link
JP (1) JP2008294922A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214941A (ja) * 1997-01-31 1998-08-11 Nec Corp 半導体集積回路装置
JPH11340870A (ja) * 1998-05-22 1999-12-10 Japan Radio Co Ltd 無線機用集積回路および無線機
JP2000188515A (ja) * 1998-12-24 2000-07-04 Nec Corp 周波数変調受信回路
JP2006106838A (ja) * 2004-09-30 2006-04-20 Matsushita Electric Ind Co Ltd 半導体集積回路、その設計装置、設計方法、設計プログラム、テストベクタ検証装置、およびテストベクタ作成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214941A (ja) * 1997-01-31 1998-08-11 Nec Corp 半導体集積回路装置
JPH11340870A (ja) * 1998-05-22 1999-12-10 Japan Radio Co Ltd 無線機用集積回路および無線機
JP2000188515A (ja) * 1998-12-24 2000-07-04 Nec Corp 周波数変調受信回路
JP2006106838A (ja) * 2004-09-30 2006-04-20 Matsushita Electric Ind Co Ltd 半導体集積回路、その設計装置、設計方法、設計プログラム、テストベクタ検証装置、およびテストベクタ作成装置

Similar Documents

Publication Publication Date Title
JP5839049B2 (ja) 光受信器、光受信器の制御方法、および光受信方法
US7868701B2 (en) Transimpedance amplifier
KR102194972B1 (ko) 광수신 회로, 광수신 장치, 및 광전송 시스템
US9621279B2 (en) Optical receiver circuit
TWI521861B (zh) Transimpedance amplifiers, integrated circuits and systems
JP5492116B2 (ja) 光受信モジュール
ITMI20120640A1 (it) Amplificatore a trans-impedenza per interfaccia ottico-elettrica ad alta velocità
JP2011250126A (ja) トランスインピーダンスアンプ及び光レシーバ
JP2004336749A (ja) 改良された電源電圧除去機能を有するフォトアンプ回路
US7262655B2 (en) High bandwidth resistor
JP2009016979A (ja) トランスインピーダンスアンプ
US9374046B2 (en) Current amplifier and transmitter using the same
JP2011087034A (ja) 受信回路及び半導体装置
JP2008294922A (ja) 遅延検波型復調器
JP2011244093A (ja) 光受信回路
WO2012019850A1 (en) Optoelectronic device for differential photoreception, with automatic compensation of phase and amplitude imbalances
Gudyriev et al. Fully-differential, DC-coupled, self-biased, monolithically-integrated optical receiver in 0.25 μm photonic BiCMOS Technology for multi-channel fiber links
US20190393841A1 (en) Amplifier
US20150229281A1 (en) Bandwidth improvement for receivers
JP4221716B2 (ja) 光論理素子
KR101231739B1 (ko) 선택적 주파수 위상변환기를 이용한 간섭신호 제거장치 및 간섭신호 제거방법
KR101341205B1 (ko) 동시 양방향 통신을 위한 송신 라인 송수신기
JP2013157806A (ja) 信号増幅回路
JP6208640B2 (ja) 光受信器
Ferenci et al. A highly linear transimpedance amplifier in InP technology for application in 100 Gbit/s fiber optical data communication

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100108

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Effective date: 20110124

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20110426

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110627

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20110715

Free format text: JAPANESE INTERMEDIATE CODE: A912