JP2008294343A - Method for manufacturing nitride semiconductor laser element - Google Patents

Method for manufacturing nitride semiconductor laser element Download PDF

Info

Publication number
JP2008294343A
JP2008294343A JP2007140291A JP2007140291A JP2008294343A JP 2008294343 A JP2008294343 A JP 2008294343A JP 2007140291 A JP2007140291 A JP 2007140291A JP 2007140291 A JP2007140291 A JP 2007140291A JP 2008294343 A JP2008294343 A JP 2008294343A
Authority
JP
Japan
Prior art keywords
substrate
electrode
wafer
region
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007140291A
Other languages
Japanese (ja)
Other versions
JP4964026B2 (en
Inventor
Yuji Matsuno
裕司 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Consumer Electronics Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007140291A priority Critical patent/JP4964026B2/en
Publication of JP2008294343A publication Critical patent/JP2008294343A/en
Application granted granted Critical
Publication of JP4964026B2 publication Critical patent/JP4964026B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor laser element manufacturing method high in yield by preventing an electrode from peeling off in cleaving process of a wafer. <P>SOLUTION: In the nitride semiconductor laser element manufacturing method, a portion of an n-side electrode 13 formed on a substrate with bad adhesiveness to the substrate is removed by being irradiated with laser light, before cleaving a bar 15 from a wafer 1. Therefore, in cleaving process of the wafer 1, the electrode peeling-off starting from the n-side electrode 13 with bad adhesiveness to the substrate can be prevented. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は窒化物系半導体レーザ素子の作製方法に関するものであり、特に窒化物系半導体基板上に窒化物系半導体を積層することによって作製されるレーザ素子の作製方法に関する。   The present invention relates to a method for manufacturing a nitride-based semiconductor laser device, and more particularly to a method for manufacturing a laser device manufactured by stacking a nitride-based semiconductor on a nitride-based semiconductor substrate.

III族元素とV族元素とから成る所謂III−V族半導体である窒化物系半導体(例えば、AlN、GaN、InN、AlGaN、InGaNなど)は、そのバンド構造より、青や青紫の光を発する発光素子としての利用が期待され、既に発光ダイオードやレーザ素子などに利用されている。   Nitride-based semiconductors (eg, AlN, GaN, InN, AlGaN, InGaN, etc.), which are so-called III-V semiconductors composed of Group III elements and Group V elements, emit blue or blue-violet light from their band structures. Expected to be used as a light-emitting element, it has already been used for light-emitting diodes and laser elements.

また、これまでは良質な窒化物系半導体の基板が得られなかったため、サファイア基板などの異種基板を用いて窒化物系半導体レーザ素子などの作製が行われてきた。しかし、サファイア基板などの異種基板は窒化物系半導体との格子不整合が大きいため、異種基板上に積層される窒化物系半導体には転位などの結晶欠陥が多数存在し、結果として素子が低出力かつ短寿命となる問題があった。また、窒化物系半導体と異種基板との劈開方向が異なるため、ウエハの分割が困難となる問題も生じていた。   In addition, since a high-quality nitride-based semiconductor substrate has not been obtained so far, a nitride-based semiconductor laser device or the like has been manufactured using a heterogeneous substrate such as a sapphire substrate. However, since a heterogeneous substrate such as a sapphire substrate has a large lattice mismatch with a nitride semiconductor, the nitride semiconductor stacked on the heterogeneous substrate has many crystal defects such as dislocations. There was a problem of output and short life. In addition, since the cleavage direction of the nitride-based semiconductor and the dissimilar substrate is different, there is a problem that it is difficult to divide the wafer.

これらの問題に対して、近年になって良質な窒化ガリウム基板が得られるようになり、これらの基板を利用することで、上述した問題が解決された窒化物系半導体レーザ素子が得られるようになった(特許文献1及び特許文献2参照)。
特開2002−33282号公報 特開2001−102307号公報
In response to these problems, high-quality gallium nitride substrates can be obtained in recent years, and by using these substrates, a nitride-based semiconductor laser device in which the above-described problems are solved can be obtained. (See Patent Document 1 and Patent Document 2).
JP 2002-33282 A JP 2001-102307 A

しかしながら、特許文献1や特許文献2の方法によって作製される基板は、基板の主面と平行な方向の成長を促進させることで転位を局所的に集中させるものであるため、成長面が衝突する領域であり転位が集中される領域(以下、ストライプコアとする)と、転位が低減される他の領域と、の結晶性が異なる問題が生じる。   However, since the substrates manufactured by the methods of Patent Document 1 and Patent Document 2 locally concentrate dislocations by promoting growth in a direction parallel to the main surface of the substrate, the growth surfaces collide with each other. There is a problem in that the crystallinity of a region which is a region where dislocations are concentrated (hereinafter referred to as a stripe core) and another region where dislocations are reduced is different.

特に、図8(a)の基板の模式図と、図8(b)の図8(a)における破線領域Bの拡大図に示すように、基板30のストライプコア31と他の領域32とは、RIE(Reactive Ion Etching)法などのドライエッチングによる腐食性が異なる。具体的には、ウエハを作製するときの基板30の前処理などで基板30にドライエッチングを施す際、基板30のストライプコア31以外の他の領域32には突起33が形成されやすくなるが、ストライプコア31には突起33が形成されにくく平坦なものとなる。そのため、ストライプコア31以外の他の領域32では、この突起33のために電極34の密着性が良好なものとなるが、突起33の無いストライプコア31上における電極34の密着性は悪くなる。   In particular, as shown in the schematic diagram of the substrate of FIG. 8A and the enlarged view of the broken line region B in FIG. 8A of FIG. 8B, the stripe core 31 and the other region 32 of the substrate 30 are Corrosivity due to dry etching such as RIE (Reactive Ion Etching) method is different. Specifically, when dry etching is performed on the substrate 30 in the pretreatment of the substrate 30 when manufacturing the wafer, the protrusion 33 is likely to be formed in the region 32 other than the stripe core 31 of the substrate 30. The stripe core 31 is difficult to form the protrusion 33 and is flat. Therefore, in the region 32 other than the stripe core 31, the adhesion of the electrode 34 is good due to the protrusion 33, but the adhesion of the electrode 34 on the stripe core 31 without the protrusion 33 is deteriorated.

そして、このように電極34の密着性が悪い領域が存在すると、その領域上の電極34を起点として、密着性が良い他の領域上の電極34までも剥がれてしまうことがある。特に、図8(c)のバー35の模式図に示すように、ストライプコア31と垂直な方向にウエハを劈開してバー35を作製する際にこの電極剥がれが発生しやすく、このような電極剥がれが生じることによって歩留まりが極端に低下する。   If there is a region with poor adhesion of the electrode 34 as described above, the electrode 34 on another region having good adhesion may be peeled off starting from the electrode 34 on the region. In particular, as shown in the schematic diagram of the bar 35 in FIG. 8C, when the bar 35 is produced by cleaving the wafer in the direction perpendicular to the stripe core 31, this electrode peeling is likely to occur. As a result of peeling, the yield is extremely lowered.

そこで本発明は、ウエハを劈開する際に電極剥がれが発生することを防止して、歩留まりの高い窒化物系半導体レーザ素子の作製方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a method for manufacturing a nitride semiconductor laser device having a high yield by preventing electrode peeling when the wafer is cleaved.

上記目的を達成するために、本発明における窒化物系半導体レーザ素子の作製方法は、基板の第一主面上に、所定の方向に延びる電流通路部を備えた素子構造を、当該電流通路部が平行となるように複数形成する第一工程と、当該第一工程の後に、当該複数の素子構造が形成された前記基板の前記第一主面と反対側の第二主面上に、一部を除いた当該第二主面を覆う電極を形成してウエハを得る第二工程と、当該第二工程の後に、前記ウエハを前記電流通路部と略垂直な方向に分断してバーを得る第三工程と、当該第三工程の後に、前記バーを前記電流通路部と略平行な方向に分断してチップを得る第四工程と、を備えることを特徴とする窒化物系半導体レーザ素子の作製方法。   In order to achieve the above object, a method for manufacturing a nitride-based semiconductor laser device according to the present invention includes an element structure including a current path portion extending in a predetermined direction on a first main surface of a substrate. On the second main surface opposite to the first main surface of the substrate on which the plurality of element structures are formed after the first step. Forming a electrode that covers the second main surface excluding the portion to obtain a wafer, and after the second step, dividing the wafer in a direction substantially perpendicular to the current path portion to obtain a bar A nitride-based semiconductor laser device comprising: a third step; and a fourth step after the third step, for obtaining a chip by dividing the bar in a direction substantially parallel to the current path portion. Manufacturing method.

また、上記の窒化物系半導体レーザ素子の作製方法において、前記基板が、前記電流通路部と略平行な方向に延びる第一領域と、当該第一領域以外の領域である第二領域と、を備え、前記第二工程が、前記第二主面の前記第二領域上に前記電極を形成することとしても構わない。   In the method for manufacturing a nitride-based semiconductor laser device, the substrate includes a first region extending in a direction substantially parallel to the current passage portion, and a second region that is a region other than the first region. And the second step may form the electrode on the second region of the second main surface.

また、上記の窒化物系半導体レーザ素子の作製方法において、前記基板が、前記電流通路部と略平行な方向に延びる第一領域と、当該第一領域以外の領域である第二領域と、を備え、前記第二工程が、前記第一領域と、前記第三工程において分断する線と、の交差した領域近傍を除いた前記第二主面上に前記電極を形成するものであるとしても構わない。   In the method for manufacturing a nitride-based semiconductor laser device, the substrate includes a first region extending in a direction substantially parallel to the current passage portion, and a second region that is a region other than the first region. And the second step may form the electrode on the second main surface excluding the vicinity of the region where the first region and the line to be divided in the third step intersect. Absent.

また、上記の窒化物系半導体レーザ素子の作製方法において、前記第二工程が、前記基板の前記第二主面を覆う前記電極を形成する第五工程と、当該第五工程によって形成される前記電極の一部を除去する第六工程と、を備えることとしても構わない。   In the method for manufacturing a nitride-based semiconductor laser device, the second step includes a fifth step of forming the electrode that covers the second main surface of the substrate, and the fifth step. And a sixth step of removing a part of the electrode.

また、上記の窒化物系半導体レーザ素子の作製方法において、前記第六工程が、前記第五工程によって形成される前記電極の一部にレーザ光を照射して、当該電極の一部を除去するものであるとしても構わない。   In the method for manufacturing a nitride semiconductor laser element, the sixth step irradiates a part of the electrode formed by the fifth step with a laser beam to remove a part of the electrode. It does not matter even if it is a thing.

また、上記の窒化物系半導体レーザ素子の作製方法において、前記第二工程が、前記基板の前記第二主面上の一部にマスクを形成する第七工程と、当該第七工程の後に、前記基板の前記第二主面を覆う電極を形成する第八工程と、当該第八工程の後に、前記マスクを除去する第九工程と、を備えることとしても構わない。   In the method for manufacturing a nitride semiconductor laser device, the second step includes a seventh step of forming a mask on a part of the second main surface of the substrate, and after the seventh step. An eighth step of forming an electrode that covers the second main surface of the substrate and a ninth step of removing the mask after the eighth step may be provided.

本発明における窒化物系半導体レーザ素子の作製方法によれば、第三工程でウエハを分断する前に、基板の第二主面上の一部に電極が無い状態にすることができる。そのため、ウエハを分断する際に一部の電極が剥がれることによって広範囲の電極が剥がれてしまう電極剥がれの発生を抑制することが可能となり、バーの歩留まりを高くすることができる。   According to the method for manufacturing a nitride-based semiconductor laser device in the present invention, before the wafer is divided in the third step, a part of the substrate on the second main surface can have no electrode. For this reason, it is possible to suppress the occurrence of electrode peeling in which a wide range of electrodes are peeled off when some of the electrodes are peeled when the wafer is divided, and the yield of the bar can be increased.

以下、本発明における窒化物系半導体レーザ素子の作製方法について図1〜図7に基づき説明する。最初に、窒化物系半導体レーザ素子の作製方法の概要について図1〜図5を用いて説明し、その後に、本発明の実施例について図6及び図7を用いて説明する。
<<窒化物系半導体レーザ素子の作製方法>>
<ウエハ作製方法>
最初に、作製されるウエハの一例について図1(a)、(b)のウエハの模式図を用いて説明する。図1(a)はウエハの模式的な平面図であり、図1(b)は、図1(a)のA−A断面を示した模式的な断面図である。なお、図1(a)、(b)には基板の結晶方位をあわせて示しており、以下の図においても同様に基板の結晶方位をあわせて示すこととする。
Hereinafter, a method for producing a nitride-based semiconductor laser device according to the present invention will be described with reference to FIGS. First, an outline of a method for manufacturing a nitride-based semiconductor laser device will be described with reference to FIGS. 1 to 5, and then an embodiment of the present invention will be described with reference to FIGS. 6 and 7.
<< Method for Fabricating Nitride Semiconductor Laser Device >>
<Wafer fabrication method>
First, an example of a wafer to be manufactured will be described with reference to schematic views of the wafer in FIGS. FIG. 1A is a schematic plan view of a wafer, and FIG. 1B is a schematic cross-sectional view showing the AA cross section of FIG. 1A and 1B also show the crystal orientation of the substrate, and the crystal orientation of the substrate is also shown in the following figures.

本例のウエハ作製方法によると、基板2上に種々の層を積層することによって図1(a)に示すような電流通路部(リッジ部10)が基板の<1−100>方向と略平行になるように複数整列した構成のウエハ1が作製される。ここで、パッド電極12はリッジ部10に沿った方向と、リッジ部10と略垂直な方向とにそれぞれ整列している。また、パッド電極12の1つ分が1つの素子構造を示しており、後述するようにウエハ1をパッド電極12毎に分断することで複数のチップが得られる。   According to the wafer manufacturing method of this example, by laminating various layers on the substrate 2, the current path portion (ridge portion 10) as shown in FIG. 1A is substantially parallel to the <1-100> direction of the substrate. Thus, a plurality of aligned wafers 1 are produced. Here, the pad electrode 12 is aligned in a direction along the ridge portion 10 and in a direction substantially perpendicular to the ridge portion 10. Further, one pad electrode 12 represents one element structure, and a plurality of chips can be obtained by dividing the wafer 1 into pad electrodes 12 as will be described later.

また、本例では、図1(b)に示すように基板2に上述したような転位密度の大きなストライプコア領域2aと、転位密度の小さなその他の領域2bと、が含まれる。このとき、ストライプコア領域2aは、基板の<1−100>方向と略平行な方向に延びており、<11−20>方向にほぼ等間隔で整列している。   In this example, as shown in FIG. 1B, the substrate 2 includes the stripe core region 2a having a high dislocation density as described above and the other region 2b having a low dislocation density. At this time, the stripe core regions 2a extend in a direction substantially parallel to the <1-100> direction of the substrate, and are aligned at substantially equal intervals in the <11-20> direction.

次に、ウエハ作製方法の一例について図2及び図3を用いて説明する。図2は図1と同様の断面を示した模式的な断面図であり、図3は活性層の模式的な断面図である。   Next, an example of a wafer manufacturing method will be described with reference to FIGS. 2 is a schematic cross-sectional view showing the same cross section as FIG. 1, and FIG. 3 is a schematic cross-sectional view of the active layer.

図2(a)に示すように、まず厚さ約100μmのn型GaN基板2の{0001}面上に、n型AlGaNから成るn型クラッド層3を約1.5μm形成し、さらにこのn型クラッド層3の上に活性層4を形成する。このとき活性層4を、図3に示すようにアンドープのInGaNから成る厚さ約3.2nmの井戸層4aと、アンドープのInGaNから成る厚さ約20nmの障壁層4bと、を交互に複数層積層することによって形成した多重量子井戸構造とする。なお、図3の例においては、井戸層4aを三層、障壁層4bを四層積層した場合について示している。   As shown in FIG. 2 (a), first, an n-type cladding layer 3 made of n-type AlGaN is formed on the {0001} plane of an n-type GaN substrate 2 having a thickness of about 100 μm. An active layer 4 is formed on the mold cladding layer 3. At this time, as shown in FIG. 3, the active layer 4 includes a plurality of well layers 4a made of undoped InGaN having a thickness of about 3.2 nm and barrier layers 4b made of undoped InGaN having a thickness of about 20 nm. A multiple quantum well structure is formed by stacking. In the example of FIG. 3, a case where three well layers 4a and four barrier layers 4b are stacked is shown.

また、この多重量子井戸構造となる活性層4の上に、アンドープのInGaNから成る厚さ約50nmの光ガイド層5を形成し、この光ガイド層5の上にアンドープのAlGaNから成る厚さ約20nmキャップ層6を形成する。なお、図2(a)は、このキャップ層6まで基板2上に積層した状態について示している。   Further, an optical guide layer 5 made of undoped InGaN having a thickness of about 50 nm is formed on the active layer 4 having the multiple quantum well structure, and a thickness of about 5 nm made of undoped AlGaN is formed on the optical guide layer 5. A 20 nm cap layer 6 is formed. FIG. 2A shows a state in which the cap layer 6 is laminated on the substrate 2.

そして、図2(a)に示すキャップ層6の上にp型AlGaNから成る厚さ約400nmのp型クラッド層7を形成する。そして、このp型クラッド層7の上にアンドープのInGaNから成る厚さ約3nmのコンタクト層7を形成する。そして、このコンタクト層7の上に、厚さ約1nmのPt層と厚さ約10nmのPd層とから成るp側オーミック電極9を形成し、このp側オーミック電極9の上に厚さ約240nmのSiO層14を形成する。このように各層を形成し、図2(b)に示すような構造を得る。 Then, a p-type cladding layer 7 made of p-type AlGaN and having a thickness of about 400 nm is formed on the cap layer 6 shown in FIG. Then, a contact layer 7 made of undoped InGaN and having a thickness of about 3 nm is formed on the p-type cladding layer 7. Then, a p-side ohmic electrode 9 composed of a Pt layer having a thickness of about 1 nm and a Pd layer having a thickness of about 10 nm is formed on the contact layer 7, and a thickness of about 240 nm is formed on the p-side ohmic electrode 9. The SiO 2 layer 14 is formed. In this way, each layer is formed to obtain a structure as shown in FIG.

次に、リッジ部10を形成するために、図2(b)に示す積層構造をエッチングする。このとき、幅約1.5μmであるとともに基板の<1−100>方向に延びたストライプ状のフォトレジスト(不図示)を、リッジ部10を形成する予定の部分に形成する。そして、CF系のガスを用いてRIE法によるエッチングを行なう。すると、フォトレジストを形成した部分のSiO層14及びオーミック電極9のみが残り、フォトレジストを形成していない部分のSiO層14及びオーミック電極9は除去される。 Next, in order to form the ridge portion 10, the stacked structure shown in FIG. At this time, a striped photoresist (not shown) having a width of about 1.5 μm and extending in the <1-100> direction of the substrate is formed in a portion where the ridge portion 10 is to be formed. Then, etching by the RIE method is performed using a CF 4 gas. Then, only the SiO 2 layer 14 and the ohmic electrode 9 of the part forming the photoresist remains, the SiO 2 layer 14 and the ohmic electrode 9 of the portion not forming a photoresist is removed.

また、ここでフォトレジストを除去し、ClやSiClなどの塩素系のガスを用いたRIE法によるエッチングを行なう。このとき、SiO層14をマスクとして、SiO層14が無い部分のコンタクト層8及びp型クラッド層7をエッチングする。そして、p型クラッド層7が約80nm残った状態となったときにエッチングを停止し、SiO層14を除去する。すると、図2(c)に示すような、p型クラッド層7の一部が突出し、そのp型クラッド層7の突出した部分の上にコンタクト層8、オーミック電極9が順に形成されたリッジ部10を備える構造が得られる。 Further, the photoresist is removed here, and etching is performed by the RIE method using a chlorine-based gas such as Cl 2 or SiCl 4 . At this time, the contact layer 8 and the p-type cladding layer 7 where the SiO 2 layer 14 is not present are etched using the SiO 2 layer 14 as a mask. Then, when the p-type cladding layer 7 remains in a state where about 80 nm remains, the etching is stopped and the SiO 2 layer 14 is removed. Then, as shown in FIG. 2C, a part of the p-type cladding layer 7 protrudes, and a ridge part in which the contact layer 8 and the ohmic electrode 9 are sequentially formed on the protruding part of the p-type cladding layer 7. A structure with 10 is obtained.

次に、図2(c)に示した構造の上に厚さ200nmのSiO層を形成し、フォトレジストをリッジ部10以外の部分に形成されたSiO層の上に形成する。そして、CF系のガスを用いたRIE法によるエッチングを行ない、リッジ部10上に形成されたSiO層を除去することでSiO層から成る電流ブロック層11を形成する。すると、図2(d)に示すような構造が得られ、この後、電流ブロック層11で囲まれたリッジ部10を覆うように、Auから成る厚さ3μmのパッド電極12を一続きとなるリッジ部10に複数形成する。 Next, a SiO 2 layer having a thickness of 200 nm is formed on the structure shown in FIG. 2C, and a photoresist is formed on the SiO 2 layer formed in a portion other than the ridge portion 10. Then, etching by RIE using CF 4 gas is performed, and the SiO 2 layer formed on the ridge portion 10 is removed to form the current blocking layer 11 made of the SiO 2 layer. Then, a structure as shown in FIG. 2D is obtained, and thereafter, a pad electrode 12 made of Au and having a thickness of 3 μm is continuously formed so as to cover the ridge portion 10 surrounded by the current blocking layer 11. A plurality of ridges 10 are formed.

また、上述した積層構造が形成される基板2の面と反対側の面に、n側電極13を形成して図1(a)、(b)に示すようなウエハ1を得る。なお、このn側電極13の形成方法や、それによって得られる効果などについては、後述するn側電極13の形成方法の実施例において詳述する。また、図1(b)では一例として、n側電極13をストライプコア2aの領域上には形成せずに他の領域2b上にのみ形成した場合について示している。そして、以上説明した作製方法によって、図1(b)に示すようなウエハを得ることができる。   Further, an n-side electrode 13 is formed on the surface opposite to the surface of the substrate 2 on which the above-described laminated structure is formed, and the wafer 1 as shown in FIGS. 1A and 1B is obtained. In addition, the formation method of this n side electrode 13 and the effect acquired by it are explained in full detail in the Example of the formation method of the n side electrode 13 mentioned later. FIG. 1B shows an example in which the n-side electrode 13 is not formed on the stripe core 2a but only on the other region 2b. Then, a wafer as shown in FIG. 1B can be obtained by the manufacturing method described above.

なお、以上説明したウエハ作製方法において、各窒化物系半導体層の形成に、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いても構わないし、MBE(Molecular Beam Epitaxy)法や、HVPE(Hydride Vapor Phase Epitaxy)法や、その他の方法を用いても構わない。また、電極の形成に、スパッタリングや蒸着などの形成方法を用いることとしても構わなく、蒸着として、電子ビーム蒸着を用いても構わないし、抵抗加熱蒸着を用いても構わない。また、SiO層の形成に、PECVD(Plasma Enhanced Chemical Vapor Deposition)法やスパッタ法などの方法を用いても構わない。 In the wafer manufacturing method described above, the MOCVD (Metal Organic Chemical Deposition) method may be used for forming each nitride-based semiconductor layer, and the MBE (Molecular Beam Epitaxy) method or the HVPE (Hydride Vapor Papour) method. (Epitaxial) method and other methods may be used. Further, the electrode may be formed by using a forming method such as sputtering or vapor deposition, and as the vapor deposition, electron beam vapor deposition may be used, or resistance heating vapor deposition may be used. In addition, a method such as PECVD (Plasma Enhanced Chemical Vapor Deposition) or sputtering may be used for forming the SiO 2 layer.

また、図1(a)に示すウエハの一例においては、リッジ部10が基板2の隣接するストライプコア2aの間に2本備えられる構成としているが、この部分に1つのリッジ部を備える構成としても構わないし、反対に多数のリッジ部10を備える構成としても構わない。   Further, in the example of the wafer shown in FIG. 1A, two ridge portions 10 are provided between adjacent stripe cores 2a of the substrate 2, but one ridge portion is provided in this portion. Alternatively, a configuration having a large number of ridges 10 on the contrary may be used.

このような構成にすることによって、転位密度の高いストライプコア2aの直上の領域を避けてリッジ部10が形成される。そのため、このストライプコア2aの直上の領域にリッジ部10を形成した場合と比較して、基板からリッジ部に伝播する転位を低減させることが可能となり、素子寿命を長くすることができる。   By adopting such a configuration, the ridge portion 10 is formed avoiding the region immediately above the stripe core 2a having a high dislocation density. Therefore, compared to the case where the ridge portion 10 is formed in the region immediately above the stripe core 2a, dislocations propagating from the substrate to the ridge portion can be reduced, and the device life can be extended.

また、基板2の作製方法によっては、基板2の隣接するストライプコア2aの間の略中央の部分に抵抗率が大きい領域が存在する場合がある。そのため、このような基板2を使用する場合は、リッジ部10を、ストライプコア2aの略中央の部分を避けて形成することとしても構わない。   In addition, depending on the method for manufacturing the substrate 2, there may be a region with a high resistivity at a substantially central portion between the adjacent stripe cores 2 a of the substrate 2. Therefore, when such a substrate 2 is used, the ridge portion 10 may be formed so as to avoid a substantially central portion of the stripe core 2a.

また、図1(a)では簡単のためにウエハ1を四角形のものとして表しているが、結晶方位を特定するためのオリエンテーションフラット面や切り欠き部を含む略円形の基板上に積層構造を形成し、ウエハを作製するものであっても構わない。   Further, in FIG. 1A, the wafer 1 is shown as a square shape for the sake of simplicity, but a laminated structure is formed on a substantially circular substrate including an orientation flat surface and a notch for specifying the crystal orientation. However, a wafer may be produced.

また、このウエハの作製方法の例においては、基板2の{0001}面上に積層構造を形成することとしているが、{11−20}面や{1−100}面上に積層構造を形成することしても構わない。また、このように積層構造を形成する基板2の面を変更する場合は、リッジ部10を形成する方向や劈開方向を適宜変更することとする。また、上述したウエハ作製方法は一例であり、他のどのような作製方法を用いてウエハを作製しても構わない。例えば、パッド電極12や基板2上に形成する積層構造の形状が図1(a)、(b)に示す形状と異なることとしても構わない。   In this example of the wafer manufacturing method, a laminated structure is formed on the {0001} plane of the substrate 2, but the laminated structure is formed on the {11-20} plane or the {1-100} plane. You can do it. Further, when the surface of the substrate 2 forming the laminated structure is changed in this way, the direction in which the ridge portion 10 is formed and the cleavage direction are appropriately changed. Further, the above-described wafer manufacturing method is an example, and any other manufacturing method may be used to manufacture the wafer. For example, the shape of the laminated structure formed on the pad electrode 12 or the substrate 2 may be different from the shape shown in FIGS.

<ウエハの分断>
次に、得られたウエハ1を劈開及び分割してチップを得るとともに、このチップを用いた窒化物系半導体レーザ素子の作製方法の一例について図4及び図5を用いて説明する。図4は、バー及びチップを示した模式的な平面図であり、バー及びチップの図1(a)と同様の平面について示したものである。また、図5は、窒化物系半導体レーザ素子の模式的な斜視図である。なお、以下では上述したウエハ作製方法の一例によって得られたウエハを用いる場合について説明する。
<Wafer cutting>
Next, the obtained wafer 1 is cleaved and divided to obtain chips, and an example of a method for manufacturing a nitride-based semiconductor laser device using the chips will be described with reference to FIGS. FIG. 4 is a schematic plan view showing the bar and the chip, and shows the same plane as that of FIG. 1A of the bar and the chip. FIG. 5 is a schematic perspective view of a nitride semiconductor laser element. Hereinafter, a case where a wafer obtained by an example of the above-described wafer manufacturing method is used will be described.

まず、図4(a)に示すように、基板2の<11−20>方向に沿ってウエハ1を劈開してバー15を得る。このとき得られるバー15は、劈開することによって得られる2つの端面({1−100}面)が共振器端面となり、素子構造が<11−20>方向に一列に整列する構成となる。   First, as shown in FIG. 4A, the wafer 1 is cleaved along the <11-20> direction of the substrate 2 to obtain the bar 15. The bar 15 obtained at this time has two end faces ({1-100} face) obtained by cleaving as resonator end faces, and the element structures are aligned in a line in the <11-20> direction.

そして、得られたバー15の共振器端面に、例えばSiOやTiO、Alから成るコーティングを施しても構わない。また、いずれか一方の端面に形成するコーティングを10層程度の多数の層から成るものとして反射率を高くするとともに、いずれか一方の端面に形成するコーティングを1層程度の少数の層から成るものとして反射率を低くしても構わない。 Then, the resonator end faces of the obtained bar 15, for example, may be subjected to a coating consisting of SiO 2 and TiO 2, Al 2 O 3. Further, the coating formed on one of the end faces is made up of a large number of layers of about 10 layers, and the reflectance is increased, and the coating formed on either of the end faces is made up of a small number of layers of about one layer. The reflectance may be lowered.

また、図4(b)に示すように、得られたバー15を<1−100>方向に沿って分割することでチップ16得る。このとき、1つのチップ16には1つの素子構造が含まれることとなり、このチップ16を用いて、図5に示すような窒化物系半導体レーザ素子20が作製される。   Further, as shown in FIG. 4B, the chip 16 is obtained by dividing the obtained bar 15 along the <1-100> direction. At this time, one chip 16 includes one element structure, and a nitride-based semiconductor laser element 20 as shown in FIG.

なお、ウエハ1からバー15への劈開及びバー15からチップ16への分割において、それぞれの劈開方向及び分割方向に沿った溝をウエハ1またはバー15に形成するとともに、この溝に沿って劈開及び分割を行なうこととしても構わない。また、この溝は実線状であっても破線状であっても構わない。また、ウエハ1やバー15においてパッド電極12や電流ブロック層11が形成される方の面に溝を形成することとしても構わないし、n側電極13が形成される方の面に溝を形成しても構わない。   In the cleavage from the wafer 1 to the bar 15 and the division from the bar 15 to the chip 16, grooves along the respective cleavage direction and division direction are formed in the wafer 1 or the bar 15, and the cleavage and cutting along the grooves are performed. It is also possible to perform division. The groove may be a solid line or a broken line. Further, grooves may be formed on the surface of the wafer 1 or the bar 15 where the pad electrode 12 or the current blocking layer 11 is formed, or the groove may be formed on the surface of the n-side electrode 13 formed. It doesn't matter.

<チップのマウント>
図5に示すように、窒化物系半導体レーザ素子20は、チップ16がはんだによって接続及び固定(マウント)されるサブマウント23と、サブマウント23と接続するヒートシンク22と、ヒートシンク22がある面に接続するステム21と、ステム21のヒートシンク22が接続するある面とある面の反対側の面とを貫通するとともにステム21と絶縁されるピン24a、24bと、一方のピン24aとチップ16のパッド電極12とを電気的に接続するワイヤ25aと、他方のピン24bとサブマウント23とを電気的に接続するワイヤ26bと、を備えている。
<Mount chip>
As shown in FIG. 5, the nitride-based semiconductor laser device 20 includes a submount 23 to which the chip 16 is connected and fixed (mounted) by solder, a heat sink 22 connected to the submount 23, and a surface on which the heat sink 22 is provided. The stem 21 to be connected, the surface to which the heat sink 22 of the stem 21 is connected, and the surface opposite to the surface, and pins 24a and 24b insulated from the stem 21; one pin 24a and the pad of the chip 16 A wire 25a that electrically connects the electrode 12 and a wire 26b that electrically connects the other pin 24b and the submount 23 are provided.

また、窒化物系半導体レーザ素子20の構成をわかりやすく表示するため図示していないが、ステム21のヒートシンク22が接続するある面に接続するとともに、チップ16と、サブマウント23と、ヒートシンク22と、ピン24a、24bのある面から突出する部分と、ワイヤ25a、25bと、を封止するキャップを備える。   Although not shown for easy understanding of the configuration of the nitride-based semiconductor laser device 20, it is connected to a surface to which the heat sink 22 of the stem 21 is connected, the chip 16, the submount 23, the heat sink 22, The caps that seal the portions protruding from the surfaces with the pins 24a and 24b and the wires 25a and 25b are provided.

そして、この2本のピン24a、24bを介してチップ16に電流が供給されることで発振し、チップ16からレーザ光が出射される。このとき、キャップには出射されるレーザ光に対して透明な物質から成る窓が備えられており、この窓を透過してレーザ光が出射される。   Then, current is supplied to the chip 16 through the two pins 24 a and 24 b to oscillate, and laser light is emitted from the chip 16. At this time, the cap is provided with a window made of a material transparent to the emitted laser beam, and the laser beam is emitted through the window.

なお、図5に示す窒化物系半導体レーザ素子20の構成は一例であり、ヒートシンク22や、サブマウント23、ピン24a、24b、ワイヤ25a、25bなどの構成について、他の構成であっても構わない。
<<実施例>>
以上、本発明における窒化物系半導体レーザ素子の一連の作製方法について説明したが、以下では上述したウエハの作製方法におけるn側電極の形成方法の実施例について、図6及び図7を用いて詳述する。
The configuration of the nitride semiconductor laser element 20 shown in FIG. 5 is an example, and other configurations may be used for the configuration of the heat sink 22, the submount 23, the pins 24a and 24b, the wires 25a and 25b, and the like. Absent.
<< Example >>
The series of methods for fabricating the nitride-based semiconductor laser device according to the present invention has been described above. Hereinafter, an embodiment of the method for forming the n-side electrode in the wafer fabrication method described above will be described in detail with reference to FIGS. Describe.

<第1実施例>
最初に、n側電極の形成方法の第1実施例について図6を用いて説明する。図6(a)、(b)は、図1(a)の平面図に示したウエハの面と反対側の面を示した平面図である。また、図6(c)は、図6(a)、(b)において示した面と同じ側の面を示す平面図であり、図6(a)、(b)に示すウエハを劈開して得られるバーを示したものである。
<First embodiment>
First, a first embodiment of a method for forming an n-side electrode will be described with reference to FIG. 6A and 6B are plan views showing a surface opposite to the wafer surface shown in the plan view of FIG. FIG. 6C is a plan view showing a surface on the same side as the surfaces shown in FIGS. 6A and 6B, and the wafer shown in FIGS. 6A and 6B is cleaved. The resulting bar is shown.

本実施例におけるn側電極13の形成方法によってn側電極13を形成する場合、まず図6(a)に示すように、基板の積層構造が形成される面と反対側の面の全体にn側電極13を形成する。なお、図6(a)では、n側電極13で覆われる基板のストライプコア2aの部分を破線で示している。   When the n-side electrode 13 is formed by the method for forming the n-side electrode 13 in the present embodiment, first, as shown in FIG. The side electrode 13 is formed. In FIG. 6A, a portion of the stripe core 2a of the substrate covered with the n-side electrode 13 is indicated by a broken line.

次に、図6(b)に示すように、基板のストライプコア2a上に形成されたn側電極13にレーザ光を照射することで、当該部分のn側電極13を除去する。このとき、基板のストライプコア2a上に形成したn側電極13と、他の領域2b上に形成したn側電極13と、は電子顕微鏡や光学顕微鏡を用いて観察することによって容易且つ明確に区別することができる。   Next, as shown in FIG. 6B, the n-side electrode 13 formed on the stripe core 2 a of the substrate is irradiated with laser light, thereby removing the n-side electrode 13 in the portion. At this time, the n-side electrode 13 formed on the stripe core 2a of the substrate and the n-side electrode 13 formed on the other region 2b are easily and clearly distinguished by observation using an electron microscope or an optical microscope. can do.

そして、ウエハ1を基板の<11−20>方向に沿って劈開することで、図6(c)に示すようなバー15を得て、上述したようにバー15を分割することでチップを得ることができる。   Then, by cleaving the wafer 1 along the <11-20> direction of the substrate, a bar 15 as shown in FIG. 6C is obtained, and a chip is obtained by dividing the bar 15 as described above. be able to.

このように、ウエハ1を劈開してバー15を得る前にストライプコア2a上のn側電極13の一部を除去することで、ウエハ1からバー15に劈開する際のn側電極13の剥がれを防止することが可能となる。特に、ストライプコア2a上に形成される電極は基板2との密着性が悪いために電極剥がれの起点になり易い。そのため、ストライプコア2a上のn側電極13を除去するだけで電極剥がれの起点を除去することができるため、効果的に電極剥がれの発生を抑制することができる。そして、これによってバーの歩留まり、ひいてはチップ及び窒化物系半導体レーザ素子の歩留まりを高くすることができる。   In this way, by removing a part of the n-side electrode 13 on the stripe core 2 a before cleaving the wafer 1 to obtain the bar 15, the n-side electrode 13 is peeled off when cleaving from the wafer 1 to the bar 15. Can be prevented. In particular, since the electrode formed on the stripe core 2a has poor adhesion to the substrate 2, it tends to be a starting point for electrode peeling. Therefore, since the starting point of electrode peeling can be removed simply by removing the n-side electrode 13 on the stripe core 2a, the occurrence of electrode peeling can be effectively suppressed. As a result, the yield of the bar, and hence the yield of the chip and the nitride semiconductor laser device can be increased.

また、レーザ光の照射による熱や、周囲に飛散する電極や基板の一部によって、n側電極13の膜質を向上させることができる。これにより、ウエハ1を劈開及び分割して得られるチップ16を、上述したようにサブマウント23に取り付ける際に用いるはんだが、n側電極13に浸透することを防ぐことができる。また、これによって窒化物系半導体レーザ素子を継続して駆動させたときの駆動電圧の上昇を抑制することが可能となり、窒化物系半導体レーザ素子の長寿命化を図ることができる。   In addition, the film quality of the n-side electrode 13 can be improved by heat generated by laser light irradiation, a part of the electrode or substrate scattered around. As a result, the solder used when the chip 16 obtained by cleaving and dividing the wafer 1 is attached to the submount 23 as described above can be prevented from penetrating into the n-side electrode 13. In addition, this makes it possible to suppress an increase in drive voltage when the nitride semiconductor laser element is continuously driven, thereby extending the life of the nitride semiconductor laser element.

なお、このストライプコア2aを覆うn側電極13を区別するために、電子顕微鏡や光学顕微鏡を用いて視認することとしても構わないし、ウエハ1にオリエンテーションフラット面などの目印となるものがあれば、その目印からの距離によってレーザ光を照射して除去するn側電極13の位置を特定することとしても構わない。また、このような目印を予め基板に形成することとしても構わない。   In order to distinguish the n-side electrode 13 covering the stripe core 2a, the n-side electrode 13 may be visually recognized using an electron microscope or an optical microscope. If the wafer 1 has a mark such as an orientation flat surface, The position of the n-side electrode 13 to be removed by irradiating with laser light may be specified according to the distance from the mark. Further, such a mark may be formed on the substrate in advance.

また、n側電極13の一部を除去するために使用するレーザ装置として、Nd−YAG(Neodymium doped Yttrium Aluminum Garnet)レーザなどの固体レーザや、炭酸ガスレーザやArFエキシマレーザなどの気体レーザなど、どのようなレーザ装置を用いても構わない。   In addition, as a laser device used for removing a part of the n-side electrode 13, any solid laser such as an Nd-YAG (Neodymium doped Yttrium Aluminum Garnet) laser, a gas laser such as a carbon dioxide laser or an ArF excimer laser, or the like Such a laser device may be used.

また、ウエハ1を劈開してバー15を得る前にウエハ1にレーザ光を照射して劈開または分割用の溝を形成する場合、この溝を形成する工程と同じ工程において、ストライプコア2a上のn側電極13を除去することとしても構わない。さらに、n側電極13を除去する際に照射するレーザ光の出力を、溝を形成する際に照射するレーザ光の出力よりも小さいものとしても構わない。   When the wafer 1 is cleaved to form a groove for cleavage or division by irradiating the wafer 1 with a laser beam before the bar 15 is obtained, in the same step as the step of forming the groove, The n-side electrode 13 may be removed. Furthermore, the output of the laser beam irradiated when removing the n-side electrode 13 may be smaller than the output of the laser beam irradiated when forming the groove.

また、レーザ光を照射することによってn側電極13の一部を除去するだけでなく、同時に基板をある程度の深さまで削り取ることとしても構わない。このように構成することによって、バー15からチップへ分割するための溝の形成と、電極剥がれを防止するためのn側電極13の除去と、を同時に行なうことができる。   Further, not only a part of the n-side electrode 13 is removed by irradiating the laser beam, but the substrate may be scraped to a certain depth at the same time. With this configuration, it is possible to simultaneously form a groove for dividing the bar 15 into chips and remove the n-side electrode 13 for preventing electrode peeling.

また、n側電極13の除去については、例えばダイヤモンドポイントなどのスクライバで直接的に削りとるような物理的な方法を採用しても構わないし、所定のエッチャントを用いるなどしてストライプコア2a上のn側電極13のみを選択的に除去する化学的な方法を採用することとしても構わない。   For removal of the n-side electrode 13, for example, a physical method of directly scraping with a scriber such as a diamond point may be employed, or a predetermined etchant may be used to remove the n-side electrode 13 on the stripe core 2 a. A chemical method of selectively removing only the n-side electrode 13 may be adopted.

<第2実施例>
次に、n側電極の形成方法の第二実施例について図7を用いて説明する。図7(a)、(b)は、それぞれ第1実施例について示した図6(b)、(c)に相当するものであり、図7(a)は図6(b)と同じ側の面を示したウエハの平面図、図7(b)は図7(a)に示すウエハを劈開して得られるバーの平面図である。
<Second embodiment>
Next, a second embodiment of the method for forming the n-side electrode will be described with reference to FIG. 7 (a) and 7 (b) respectively correspond to FIGS. 6 (b) and 6 (c) shown for the first embodiment, and FIG. 7 (a) is the same side as FIG. 6 (b). FIG. 7B is a plan view of a bar obtained by cleaving the wafer shown in FIG. 7A.

本実施例におけるn側電極13の形成方法は、第1実施例と同様のものであり、図6(a)に示すように基板にn側電極13を形成した後に、レーザ光を照射することによってn側電極13の一部を除去するものである。そして、相違点はレーザ光の照射によって除去するn側電極13の形状のみであるため、第1実施例と同様であるものに関しては説明を省略する。   The method for forming the n-side electrode 13 in this example is the same as that in the first example. After the n-side electrode 13 is formed on the substrate as shown in FIG. Thus, a part of the n-side electrode 13 is removed. Since the only difference is the shape of the n-side electrode 13 that is removed by laser light irradiation, the description of the same components as those in the first embodiment is omitted.

本実施例におけるn側電極13の形成方法では、基板にn側電極13を形成した後に、図7(a)に示すように、ストライプコア2aとウエハ1aを劈開するラインとの交点近傍上に形成されるn側電極13をレーザ光の照射によって除去する。そして、ウエハ1aに対して基板の<11−20>方向に沿ってウエハ1aを劈開することで、図7(b)に示すようなバー15aを得る。   In the method of forming the n-side electrode 13 in this embodiment, after the n-side electrode 13 is formed on the substrate, as shown in FIG. 7A, on the vicinity of the intersection of the stripe core 2a and the line that cleaves the wafer 1a. The formed n-side electrode 13 is removed by laser light irradiation. Then, by cleaving the wafer 1a along the <11-20> direction of the substrate with respect to the wafer 1a, a bar 15a as shown in FIG. 7B is obtained.

このように、ウエハ1aを劈開してバー15aを得る前に、ストライプコア2aとウエハ1aを劈開するラインとの交点近傍上に形成されるn側電極13を除去することで、第1実施例と同様に、電極剥がれの起点となる部分を除去することが可能となり、ウエハ1aの劈開時におけるn側電極13の剥がれの発生を効果的に抑制することができる。そのため、バー15aの歩留まり、ひいてはチップ及び窒化物系半導体レーザ素子の歩留まりを高くすることができる。また、除去するn側電極13を最小限に抑えることが可能となり、レーザ装置の稼動時間を短くすることが可能となる。   Thus, before the wafer 1a is cleaved to obtain the bar 15a, the n-side electrode 13 formed near the intersection of the stripe core 2a and the line for cleaving the wafer 1a is removed, thereby removing the first embodiment. Similarly to the above, it becomes possible to remove the part that is the starting point of electrode peeling, and it is possible to effectively suppress the peeling of the n-side electrode 13 when the wafer 1a is cleaved. Therefore, it is possible to increase the yield of the bar 15a, and hence the yield of the chip and the nitride semiconductor laser element. In addition, the n-side electrode 13 to be removed can be minimized, and the operating time of the laser device can be shortened.

なお、第1実施例と同様に、除去するn側電極13の位置を、視認や目印からの距離によって特定することとしても構わなく、どのような種類のレーザ装置を使用して除去することとしても構わない。また、ウエハ1aを劈開してバー15a得る前にウエハ1aにレーザ光を照射して劈開または分割用の溝を形成する場合、溝を形成する工程と同じ工程においてn側電極13の除去を行なうこととしても構わない。さらに、n側電極13を除去する際に照射するレーザ光の出力を、溝を形成する際に照射するレーザ光の出力よりも小さいものとしても構わない。   As in the first embodiment, the position of the n-side electrode 13 to be removed may be specified by visual recognition or the distance from the mark, and any type of laser device may be used for removal. It doesn't matter. Further, when the wafer 1a is cleaved to form a groove for cleavage or division by irradiating the wafer 1a with laser light before the bar 15a is obtained, the n-side electrode 13 is removed in the same step as the step of forming the groove. It doesn't matter. Furthermore, the output of the laser beam irradiated when removing the n-side electrode 13 may be smaller than the output of the laser beam irradiated when forming the groove.

また、レーザ光を照射することによってn側電極13を除去するだけでなく、同時に基板をある程度の深さまで削り取ることとして、ウエハ1aからバー15aに劈開を行なうための溝を形成することとしても構わない。このように構成することで、劈開を行なうための溝の形成と、電極剥がれを防止するために行なうn側電極13の除去と、を同時に行なうことができる。   Further, not only the n-side electrode 13 is removed by irradiating the laser beam, but also a groove for cleaving from the wafer 1a to the bar 15a may be formed by simultaneously removing the substrate to a certain depth. Absent. With this configuration, it is possible to simultaneously perform the formation of a groove for cleaving and the removal of the n-side electrode 13 to prevent electrode peeling.

また、第1実施例と同様に、n側電極13の除去について、例えばダイヤモンドポイントなどのスクライバで直接的に削りとるような物理的な方法を採用しても構わないし、所定のエッチャントを用いるなどして所定のn側電極13のみを選択的に除去する化学的な方法を採用することとしても構わない。   Further, as in the first embodiment, the removal of the n-side electrode 13 may employ a physical method such as scraping directly with a scriber such as a diamond point, or using a predetermined etchant. Then, a chemical method of selectively removing only the predetermined n-side electrode 13 may be adopted.

<第3実施例>
次に、n側電極の形成方法の第3実施例について説明する。この第三実施例は、第1及び第2実施例において除去することとしたn側電極13の一部を、基板にn側電極13を形成する際に既に形成されていないこととするn側電極13の形成方法である。具体的には、第1実施例について示した図6(b)や第2実施例について示した図7(a)のn側電極13が除去される部分に、n側電極13形成時に予めマスクを形成しておき、n側電極13を形成した後にマスクを除去する方法である。
<Third embodiment>
Next, a third embodiment of the method for forming the n-side electrode will be described. In the third embodiment, a part of the n-side electrode 13 to be removed in the first and second embodiments is not already formed when the n-side electrode 13 is formed on the substrate. This is a method of forming the electrode 13. Specifically, in the portion where the n-side electrode 13 of FIG. 6B shown in the first embodiment and FIG. 7A shown in the second embodiment is removed, a mask is formed in advance when the n-side electrode 13 is formed. Is formed, and after the n-side electrode 13 is formed, the mask is removed.

本実施例によってウエハに形成されるn側電極13は、図6(b)や、図7(a)におけるn側電極と同様の形状となる。そのため、第1及び第2実施例におけるn側電極13の形成方法と同様に、ウエハ1、1aを劈開してバー15、15aを得る際に、n側電極13の一部が除去された状態となる。そのため、上述したような劈開時のn側電極13の剥がれを防止することが可能となり、バー15、15aの歩留まりを高くする効果を得ることができる。   The n-side electrode 13 formed on the wafer according to the present embodiment has the same shape as the n-side electrode in FIG. 6B and FIG. 7A. Therefore, in the same manner as the method for forming the n-side electrode 13 in the first and second embodiments, when the wafers 1 and 1a are cleaved to obtain the bars 15 and 15a, a part of the n-side electrode 13 is removed. It becomes. Therefore, it is possible to prevent the n-side electrode 13 from being peeled at the time of cleavage as described above, and the effect of increasing the yield of the bars 15 and 15a can be obtained.

さらに、n側電極13を形成する際にマスクを施すだけであるので、第1及び第2実施例のようなn側電極13の形成後にレーザ光を照射してn側電極13の一部を除去する工程が不要となるため、工程を簡略化することが可能となる。   Furthermore, since only a mask is applied when the n-side electrode 13 is formed, a part of the n-side electrode 13 is irradiated by irradiating laser light after the formation of the n-side electrode 13 as in the first and second embodiments. Since the removal process is unnecessary, the process can be simplified.

また、本発明は、ウエハ1、1aのn側電極13の一部を除去するか、n側電極13の形成時に一部が形成されないようにマスクを施すものであるため、非常に簡易な工程を追加するだけである。そのため、既存の窒化物系半導体レーザ素子の作製工程に容易に組み込むことが可能である。   Further, since the present invention removes a part of the n-side electrode 13 of the wafers 1 and 1a or applies a mask so that a part is not formed when the n-side electrode 13 is formed, a very simple process. Just add. Therefore, it can be easily incorporated into a manufacturing process of an existing nitride semiconductor laser element.

なお、このマスクとしてフォトレジストや他の材料を使用しても構わない。また、マスクを形成する位置を特定するために、第1及び第2実施例と同様に電子顕微鏡や光学顕微鏡を用いて視認することとしても構わないし、ウエハ1、1a上の所定の目印からの距離によって、マスクを形成する位置を特定することとしても構わない。   Note that a photoresist or other material may be used as the mask. In addition, in order to specify the position where the mask is formed, it may be visually recognized using an electron microscope or an optical microscope as in the first and second embodiments, and from a predetermined mark on the wafer 1, 1a. The position where the mask is formed may be specified by the distance.

本発明は、窒化物系半導体レーザ素子の作製方法に関するものであり、特に、窒化物系半導体基板上に窒化物系半導体を積層することによって作製される半導体レーザ素子の作製方法に適用すると好適である。   The present invention relates to a method for manufacturing a nitride-based semiconductor laser device, and is particularly suitable when applied to a method for manufacturing a semiconductor laser device manufactured by stacking a nitride-based semiconductor on a nitride-based semiconductor substrate. is there.

は、ウエハの一例を示す模式的な平面図及び断面図である。These are a schematic plan view and a cross-sectional view showing an example of a wafer. は、ウエハの作製方法の一例を示す模式的な断面図である。These are typical sectional drawings which show an example of the manufacturing method of a wafer. は、活性層について示した模式的な断面図である。These are the typical sectional views shown about the active layer. は、バー及びチップの一例を示した模式的な平面図である。FIG. 3 is a schematic plan view showing an example of a bar and a chip. は、窒化物系半導体レーザ素子の一例を示す模式的な斜視図である。FIG. 3 is a schematic perspective view showing an example of a nitride-based semiconductor laser device. は、第1実施例におけるn側電極の形成方法を示すウエハ及びバーの模式的な平面図である。These are the typical top views of the wafer and bar | burr which show the formation method of the n side electrode in 1st Example. は、第2実施例におけるn側電極の形成方法を示すウエハ及びバーの模式的な平面図である。These are the typical top views of the wafer and bar | burr which show the formation method of the n side electrode in 2nd Example. は、従来の基板及びバーの模式的な平面図及び断面図である。These are the typical top view and sectional drawing of the conventional board | substrate and bar | burr.

符号の説明Explanation of symbols

1 ウエハ
2 基板
2a ストライプコア
2b 他の領域
3 n型クラッド層
4 活性層
4a 井戸層
4b 障壁層
5 光ガイド層
6 キャップ層
7 p型クラッド層
8 コンタクト層
9 p側オーミック電極
10 リッジ部
11 電流ブロック層
12 パッド電極
13 n側電極
14 SiO
15 バー
16 チップ
DESCRIPTION OF SYMBOLS 1 Wafer 2 Substrate 2a Striped core 2b Other area 3 N-type cladding layer 4 Active layer 4a Well layer 4b Barrier layer 5 Optical guide layer 6 Cap layer 7 P-type cladding layer 8 Contact layer 9 P-side ohmic electrode 10 Ridge portion 11 Current Block layer 12 Pad electrode 13 N-side electrode 14 SiO 2 layer 15 Bar 16 Chip

Claims (6)

基板の第一主面上に、所定の方向に延びる電流通路部を備えた素子構造を、当該電流通路部が平行となるように複数形成する第一工程と、
当該第一工程の後に、当該複数の素子構造が形成された前記基板の前記第一主面と反対側の第二主面上に、一部を除いた当該第二主面を覆う電極を形成してウエハを得る第二工程と、
当該第二工程の後に、前記ウエハを前記電流通路部と略垂直な方向に分断してバーを得る第三工程と、
当該第三工程の後に、前記バーを前記電流通路部と略平行な方向に分断してチップを得る第四工程と、
を備えることを特徴とする窒化物系半導体レーザ素子の作製方法。
A first step of forming a plurality of element structures provided with current passage portions extending in a predetermined direction on the first main surface of the substrate so that the current passage portions are parallel;
After the first step, an electrode that covers the second main surface excluding a part is formed on the second main surface opposite to the first main surface of the substrate on which the plurality of element structures are formed. A second step of obtaining a wafer,
After the second step, a third step of obtaining a bar by dividing the wafer in a direction substantially perpendicular to the current path portion;
After the third step, a fourth step of obtaining a chip by dividing the bar in a direction substantially parallel to the current path portion;
A method for producing a nitride-based semiconductor laser device, comprising:
前記基板が、前記電流通路部と略平行な方向に延びる第一領域と、当該第一領域以外の領域である第二領域と、を備え、
前記第二工程が、前記第二主面の前記第二領域上に前記電極を形成するものであることを特徴とする請求項1に記載の窒化物系半導体レーザ素子の作製方法。
The substrate includes a first region extending in a direction substantially parallel to the current passage portion, and a second region that is a region other than the first region,
2. The method for manufacturing a nitride semiconductor laser element according to claim 1, wherein in the second step, the electrode is formed on the second region of the second main surface. 3.
前記基板が、前記電流通路部と略平行な方向に延びる第一領域と、当該第一領域以外の領域である第二領域と、を備え、
前記第二工程が、前記第一領域と、前記第三工程において分断する線と、の交差した領域近傍を除いた前記第二主面上に前記電極を形成するものであることを特徴とする請求項1に記載の窒化物系半導体レーザ素子の作製方法。
The substrate includes a first region extending in a direction substantially parallel to the current passage portion, and a second region that is a region other than the first region,
The second step is characterized in that the electrode is formed on the second main surface excluding the vicinity of the region where the first region and the line to be divided in the third step intersect. A method for manufacturing the nitride-based semiconductor laser device according to claim 1.
前記第二工程が、
前記基板の前記第二主面を覆う前記電極を形成する第五工程と、
当該第五工程によって形成される前記電極の一部を除去する第六工程と、
を備えることを特徴とする請求項1〜請求項3のいずれかに記載の窒化物系半導体レーザ素子の作製方法。
The second step is
A fifth step of forming the electrode covering the second main surface of the substrate;
A sixth step of removing a part of the electrode formed by the fifth step;
A method for producing a nitride-based semiconductor laser device according to any one of claims 1 to 3, further comprising:
前記第六工程が、
前記第五工程によって形成される前記電極の一部にレーザ光を照射して、当該電極の一部を除去するものであることを特徴とする請求項4に記載の窒化物系半導体レーザ素子の作製方法。
The sixth step is
5. The nitride-based semiconductor laser device according to claim 4, wherein a part of the electrode formed in the fifth step is irradiated with laser light to remove a part of the electrode. Manufacturing method.
前記第二工程が、
前記基板の前記第二主面上の一部にマスクを形成する第七工程と、
当該第七工程の後に、前記基板の前記第二主面を覆う電極を形成する第八工程と、
当該第八工程の後に、前記マスクを除去する第九工程と、
を備えることを特徴とする請求項1〜請求項3のいずれかに記載の窒化物系半導体レーザ素子の作製方法。
The second step is
A seventh step of forming a mask on a part of the second main surface of the substrate;
After the seventh step, an eighth step of forming an electrode covering the second main surface of the substrate;
A ninth step of removing the mask after the eighth step;
A method for producing a nitride-based semiconductor laser device according to any one of claims 1 to 3, further comprising:
JP2007140291A 2007-05-28 2007-05-28 Nitride semiconductor laser device fabrication method Expired - Fee Related JP4964026B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007140291A JP4964026B2 (en) 2007-05-28 2007-05-28 Nitride semiconductor laser device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007140291A JP4964026B2 (en) 2007-05-28 2007-05-28 Nitride semiconductor laser device fabrication method

Publications (2)

Publication Number Publication Date
JP2008294343A true JP2008294343A (en) 2008-12-04
JP4964026B2 JP4964026B2 (en) 2012-06-27

Family

ID=40168733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007140291A Expired - Fee Related JP4964026B2 (en) 2007-05-28 2007-05-28 Nitride semiconductor laser device fabrication method

Country Status (1)

Country Link
JP (1) JP4964026B2 (en)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286446A (en) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd Nitride semiconductor device and manufacture of the same, and gan substrate and manufacture of the same
JP2001085736A (en) * 1999-09-10 2001-03-30 Sharp Corp Method for manufacturing nitride semiconductor chip
JP2001102307A (en) * 1999-09-28 2001-04-13 Sumitomo Electric Ind Ltd CRYSTAL GROWING METHOD FOR SINGLE-CRYSTAL GaN, AND SINGLE-CRYSTAL GaN SUBSTRATE AND MANUFACTURING METHOD THEREOF
JP2002026443A (en) * 2000-07-04 2002-01-25 Sanyo Electric Co Ltd Nitride-based semiconductor element and its manufacturing method
JP2002033282A (en) * 2000-07-13 2002-01-31 Nichia Chem Ind Ltd Nitride semiconductor substrate and manufacturing method thereof
JP2003017791A (en) * 2001-07-03 2003-01-17 Sharp Corp Nitride semiconductor device and its manufacturing method
JP2003229638A (en) * 2002-02-05 2003-08-15 Sumitomo Electric Ind Ltd Nitride compound semiconductor light emitting element
JP2003273470A (en) * 2002-01-10 2003-09-26 Sharp Corp Iii-group nitride semiconductor laser element
JP2005159278A (en) * 2003-07-11 2005-06-16 Nichia Chem Ind Ltd Nitride semiconductor laser device and method of manufacturing the same
JP2005203411A (en) * 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd Nitride semiconductor light-emitting element
JP2006339213A (en) * 2005-05-31 2006-12-14 Sony Corp Semiconductor light emitting device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286446A (en) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd Nitride semiconductor device and manufacture of the same, and gan substrate and manufacture of the same
JP2001085736A (en) * 1999-09-10 2001-03-30 Sharp Corp Method for manufacturing nitride semiconductor chip
JP2001102307A (en) * 1999-09-28 2001-04-13 Sumitomo Electric Ind Ltd CRYSTAL GROWING METHOD FOR SINGLE-CRYSTAL GaN, AND SINGLE-CRYSTAL GaN SUBSTRATE AND MANUFACTURING METHOD THEREOF
JP2002026443A (en) * 2000-07-04 2002-01-25 Sanyo Electric Co Ltd Nitride-based semiconductor element and its manufacturing method
JP2002033282A (en) * 2000-07-13 2002-01-31 Nichia Chem Ind Ltd Nitride semiconductor substrate and manufacturing method thereof
JP2003017791A (en) * 2001-07-03 2003-01-17 Sharp Corp Nitride semiconductor device and its manufacturing method
JP2003273470A (en) * 2002-01-10 2003-09-26 Sharp Corp Iii-group nitride semiconductor laser element
JP2003229638A (en) * 2002-02-05 2003-08-15 Sumitomo Electric Ind Ltd Nitride compound semiconductor light emitting element
JP2005159278A (en) * 2003-07-11 2005-06-16 Nichia Chem Ind Ltd Nitride semiconductor laser device and method of manufacturing the same
JP2005203411A (en) * 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd Nitride semiconductor light-emitting element
JP2006339213A (en) * 2005-05-31 2006-12-14 Sony Corp Semiconductor light emitting device

Also Published As

Publication number Publication date
JP4964026B2 (en) 2012-06-27

Similar Documents

Publication Publication Date Title
JP3822976B2 (en) Semiconductor device and manufacturing method thereof
US8062959B2 (en) Method of manufacturing semiconductor element
JP5053893B2 (en) Method for fabricating a nitride semiconductor laser
JP4901477B2 (en) Nitride compound semiconductor device and manufacturing method thereof
KR100874077B1 (en) Nitride semiconductor laser device and method of manufacturing the same
JP5298889B2 (en) Nitride semiconductor device
JP2009164233A (en) Nitride semiconductor laser device and method of manufacturing the same
JP2010199139A (en) Method of manufacturing semiconductor laser element
JP2007329459A (en) Nitride semiconductor laser element, and method for manufacturing same
JP4015865B2 (en) Manufacturing method of semiconductor device
JP2006253670A (en) Nitride semiconductor light-emitting device and method of fabricating the same
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
US8871612B2 (en) Method for forming a cleaved facet of semiconductor device
JP3691934B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
US8406264B2 (en) Nitride semiconductor laser element
JP2009004524A (en) Nitride-based semiconductor laser element and manufacturing method of nitride-based semiconductor laser element
JP2008244080A (en) Semiconductor device manufacturing method
US20110013659A1 (en) Semiconductor laser device and method of manufacturing the same
JP2007184644A (en) Semiconductor device and method of manufacturing same
JP4964026B2 (en) Nitride semiconductor laser device fabrication method
JP4964027B2 (en) Nitride semiconductor laser device fabrication method
JP2009033205A (en) Method for fabricating nitride semiconductor light-emitting device
JP2009088270A (en) Semiconductor element manufacturing method
JP2010028020A (en) Semiconductor laser element, semiconductor wafer, and method for manufacturing semiconductor laser element
JP2002261370A (en) Method of preparing nitride-based semiconductor element

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120327

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees