JP4964027B2 - Nitride semiconductor laser device fabrication method - Google Patents
Nitride semiconductor laser device fabrication method Download PDFInfo
- Publication number
- JP4964027B2 JP4964027B2 JP2007140292A JP2007140292A JP4964027B2 JP 4964027 B2 JP4964027 B2 JP 4964027B2 JP 2007140292 A JP2007140292 A JP 2007140292A JP 2007140292 A JP2007140292 A JP 2007140292A JP 4964027 B2 JP4964027 B2 JP 4964027B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- wafer
- side electrode
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は窒化物系半導体レーザ素子の作製方法に関するものであり、特に窒化物系半導体基板上に窒化物系半導体を積層することによって作製される窒化物系半導体レーザ素子の作製方法に関する。 The present invention relates to a method for manufacturing a nitride semiconductor laser device, and more particularly to a method for manufacturing a nitride semiconductor laser device manufactured by stacking a nitride semiconductor on a nitride semiconductor substrate.
III族元素とV族元素とから成る所謂III−V族半導体である窒化物系半導体(例えば、AlN、GaN、InN、AlGaN、InGaNなど)は、そのバンド構造より、青や青紫の光を発する発光素子としての利用が期待され、既に発光ダイオードやレーザ素子などに利用されている。 Nitride-based semiconductors (eg, AlN, GaN, InN, AlGaN, InGaN, etc.), which are so-called III-V semiconductors composed of Group III elements and Group V elements, emit blue or blue-violet light from their band structures. Expected to be used as a light-emitting element, it has already been used for light-emitting diodes and laser elements.
また、これまでは良質な窒化物系半導体の基板が得られなかったため、サファイア基板などの異種基板を用いて窒化物系半導体素子の作製を行っていた。しかし、特にサファイア基板は、室温における熱伝導度が窒化物系半導体基板に比して数分の一程度と悪いために、窒化物系半導体素子から発生した熱を基板を通じて放熱することが困難であった。そのため、発生する熱によって窒化物系半導体素子の寿命が極端に短くなる問題が生じていた。 In addition, since a high-quality nitride-based semiconductor substrate has not been obtained so far, a nitride-based semiconductor element has been manufactured using a heterogeneous substrate such as a sapphire substrate. However, sapphire substrates, in particular, have a thermal conductivity at room temperature that is only a fraction of that of nitride semiconductor substrates, making it difficult to dissipate heat generated from nitride semiconductor devices through the substrate. there were. Therefore, there has been a problem that the lifetime of the nitride-based semiconductor element is extremely shortened by the generated heat.
この問題に対して、近年になって良質な窒化ガリウム基板が得られるようになり、これらの基板を利用して半導体素子を作製することで、放熱性に優れた窒化物系半導体素子を得ることができるようになった。(特許文献1及び特許文献2参照)。
しかしながら、特許文献1や特許文献2の方法によって作製される基板を用いたとしても、別の問題が存在するために十分な寿命を得ることが困難であった。特に、窒化物系半導体レーザチップをはんだによって電気的に接続及び固定してレーザ素子を作製する場合において、チップとはんだとの界面が良好なものとはならない場合があり、電気特性が不良となるために短寿命化する課題がある。
However, even when a substrate manufactured by the methods of
具体的には、図12の窒化物系半導体レーザ素子の通電時間と駆動電圧偏差との関係を示すグラフのように、チップとはんだとの界面が良好でない場合には通電時間の経過に伴い駆動電圧が著しく増大してしまう。そのため、駆動電圧の増大に伴って発熱量が増大し、窒化物系半導体レーザ素子の寿命が短くなってしまう。 Specifically, as shown in the graph showing the relationship between the energization time and the drive voltage deviation of the nitride-based semiconductor laser device in FIG. 12, when the interface between the chip and the solder is not good, the drive is performed as the energization time elapses. The voltage will increase significantly. Therefore, the amount of heat generation increases with an increase in drive voltage, and the lifetime of the nitride-based semiconductor laser device is shortened.
そこで本発明は、連続発振時の通電時間に対する駆動電圧の上昇を抑制することで、素子寿命の長い窒化物系半導体レーザ素子を作製する窒化物系半導体レーザ素子の作製方法を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for manufacturing a nitride-based semiconductor laser device that manufactures a nitride-based semiconductor laser device having a long device lifetime by suppressing an increase in drive voltage with respect to the energization time during continuous oscillation. And
上記目的を達成するために、本発明における窒化物系半導体レーザ素子の作製方法は、基板の第一主面上に複数の素子構造を形成するとともに、前記基板の前記第一主面と反対側の第二主面上を覆う電極を形成してウエハを得る第一工程と、前記第一工程の後に、前記第一工程で形成した電極の一部にレーザ光を照射して前記電極の一部を飛散させる第二工程と、前記第二工程の後に、前記ウエハを分断する第三工程と、を備えることを特徴とする。そして、前記第二工程が、前記電極の前記素子構造が形成された部分の直下となる部分を避けて、レーザ光を照射するものであると共に、前記電極を飛散させることによって溝部を形成するものであり、当該溝部の深さが、前記電極の厚さと略等しいことを特徴とする。
In order to achieve the above object, a method for producing a nitride-based semiconductor laser device according to the present invention includes forming a plurality of device structures on a first main surface of a substrate and opposite the first main surface of the substrate. Forming the electrode covering the second main surface of the first step of obtaining a wafer, and after the first step, irradiating a part of the electrode formed in the first step with laser light, A second step of scattering the portion and a third step of dividing the wafer after the second step. The second step is to irradiate a laser beam while avoiding a portion directly below the portion where the element structure of the electrode is formed, and to form a groove portion by scattering the electrode. And the depth of the groove is substantially equal to the thickness of the electrode.
このように構成することにより、電極の積層構造の直下の部分がレーザ光の照射によって飛散することが無く、チップの周囲のわずかな部分の電極のみが飛散することとなる。そのため、電極が欠けることによる接触抵抗の増大を低減させることができる。 With this configuration, the portion immediately below the laminated structure of the electrodes is not scattered by the laser light irradiation, and only a small portion of the electrodes around the chip are scattered. Therefore, increase in contact resistance due to chipping of the electrode can be reduced.
このように構成することによって、溝部が基板の深部にまで到達する深さを有しない構成となるため、ウエハの強度を十分なものとすることができる。そのため、ウエハを劈開したり分割したりする際に、意図しない方向にウエハが割れることを防ぐことができる。また、基板の材料が大量に飛散して電極に付着すると、チップを固定するためのはんだと、チップの電極と、の界面が不良となることがあるが、本願の方法では、基板材料を大量に飛散させることがないため、はんだとチップの電極との界面を良好に保つことができる。 With this configuration, the groove portion does not have a depth that reaches the deep portion of the substrate, so that the strength of the wafer can be sufficient. Therefore, when the wafer is cleaved or divided, the wafer can be prevented from cracking in an unintended direction. In addition, if a large amount of substrate material is scattered and adheres to the electrode, the interface between the solder for fixing the chip and the chip electrode may be defective. Therefore, the interface between the solder and the chip electrode can be kept good.
また、上記の窒化物系半導体レーザ素子の作製方法において、前記レーザ光をNd−YAGレーザ光としても構わない。
また、上記の窒化物系半導体レーザ素子の作製方法において、前記基板が、転位が局所的に集中した第一領域と、当該第二領域よりも転位密度の小さな第二領域と、を備えるとともに、前記第一工程が、前記素子構造を前記基板の前記第一領域を避けて形成するものであり、前記第二工程が、前記電極の前記第一領域上に形成された部分にレーザ光を照射するものであることとしても構わない
In the method for manufacturing a nitride semiconductor laser element, the laser light may be Nd-YAG laser light.
In the method for manufacturing a nitride semiconductor laser element, the substrate includes a first region in which dislocations are locally concentrated, and a second region having a dislocation density smaller than the second region, In the first step, the element structure is formed avoiding the first region of the substrate, and in the second step, a portion formed on the first region of the electrode is irradiated with a laser beam. It does n’t matter what you do
本発明の窒化物系半導体レーザ素子の作製方法によれば、電極にレーザ光を照射することによって電極の膜質を変化させることが可能となる。そして、これによってチップを電気的に接続及び固定するためのはんだが、チップの電極に浸透することを防止することが可能となり、はんだと電極との界面が良好なものとなる。そのため、連続発振する際の通電時間に対する駆動電圧の上昇が抑制され、作製される窒化物系半導体レーザ素子の素子寿命を長いものとすることができる。 According to the method for producing a nitride-based semiconductor laser device of the present invention, it is possible to change the film quality of the electrode by irradiating the electrode with laser light. As a result, it is possible to prevent the solder for electrically connecting and fixing the chip from penetrating into the electrode of the chip, and the interface between the solder and the electrode becomes good. Therefore, an increase in drive voltage with respect to the energization time during continuous oscillation is suppressed, and the device life of the nitride-based semiconductor laser device to be manufactured can be extended.
以下、本発明における窒化物系半導体レーザ素子の作製方法について図1〜図11に基づき説明する。最初に、一連の窒化物系半導体レーザ素子の作製方法について図1〜図5を用いて説明し、その後に、本発明の実施例について図6〜図11を用いて説明する。 Hereinafter, a method for producing a nitride-based semiconductor laser device according to the present invention will be described with reference to FIGS. First, a series of methods for manufacturing a nitride-based semiconductor laser device will be described with reference to FIGS. 1 to 5, and then an embodiment of the present invention will be described with reference to FIGS. 6 to 11.
<<窒化物系半導体レーザ素子の作製方法>>
<ウエハ作製方法>
最初に、ウエハ作製方法の一例について図1(a)、(b)のウエハの模式図を用いて説明する。図1(a)はウエハの模式的な平面図であり、図1(b)は、図1(a)のA−A断面を示した模式的な断面図である。なお、図1(a)、(b)には基板の結晶方位をあわせて示しており、以下の図においても同様に基板の結晶方位をあわせて示すこととする。
<< Method for Fabricating Nitride Semiconductor Laser Device >>
<Wafer fabrication method>
First, an example of a wafer manufacturing method will be described with reference to the schematic views of the wafer in FIGS. FIG. 1A is a schematic plan view of a wafer, and FIG. 1B is a schematic cross-sectional view showing the AA cross section of FIG. 1A and 1B also show the crystal orientation of the substrate, and the crystal orientation of the substrate is also shown in the following figures.
本例のウエハ作製方法によると、基板2上に種々の層を積層することによって図1(a)、(b)に示すような電流通路部(リッジ部10)が基板の<1−100>方向と略平行になるように複数整列した構成のウエハ1が作製される。ここで、パッド電極12はリッジ部10に沿った方向と、リッジ部10と略垂直な方向とにそれぞれ整列している。また、パッド電極12の1つ分が1つの素子構造となり、後述するようにウエハ1をパッド電極12毎に分断することで複数のチップが得られる。
According to the wafer manufacturing method of this example, by laminating various layers on the
次に、ウエハ作製方法の一例について図2及び図3を用いて説明する。図2は図1と同様の断面を示した模式的な断面図であり、図3は活性層の模式的な断面図である。 Next, an example of a wafer manufacturing method will be described with reference to FIGS. 2 is a schematic cross-sectional view showing the same cross section as FIG. 1, and FIG. 3 is a schematic cross-sectional view of the active layer.
図2(a)に示すように、まず厚さ約100μmのn型GaN基板2の{0001}面上に、n型AlGaNから成るn型クラッド層3を約1.5μm形成し、さらにこのn型クラッド層3の上に活性層4を形成する。このとき活性層4を、図3に示すようにアンドープのInGaNから成る厚さ約3.2nmの井戸層4aと、アンドープのInGaNから成る厚さ約20nmの障壁層4bと、を交互に複数層積層することによって形成した多重量子井戸構造とする。なお、図3の例においては、井戸層4aを三層、障壁層4bを四層積層した場合について示している。
As shown in FIG. 2 (a), first, an n-type cladding layer 3 made of n-type AlGaN is formed on the {0001} plane of an n-
また、この多重量子井戸構造となる活性層4の上に、アンドープのInGaNから成る厚さ約50nmの光ガイド層5を形成し、この光ガイド層5の上にアンドープのAlGaNから成る厚さ約20nmキャップ層6を形成する。なお、図2(a)は、このキャップ層6まで基板2上に積層した状態について示している。
Further, an
そして、図2(a)に示すキャップ層6の上にp型AlGaNから成る厚さ約400nmのp型クラッド層7を形成する。そして、このp型クラッド層7の上にアンドープのInGaNから成る厚さ約3nmのコンタクト層7を形成する。そして、このコンタクト層7の上に、厚さ約1nmのPt層と厚さ約10nmのPd層とから成るp側オーミック電極9を形成し、このp側オーミック電極9の上に厚さ約240nmのSiO2層14を形成する。このように各層を形成し、図2(b)に示すような構造を得る。 Then, a p-type cladding layer 7 made of p-type AlGaN and having a thickness of about 400 nm is formed on the cap layer 6 shown in FIG. Then, a contact layer 7 made of undoped InGaN and having a thickness of about 3 nm is formed on the p-type cladding layer 7. Then, a p-side ohmic electrode 9 composed of a Pt layer having a thickness of about 1 nm and a Pd layer having a thickness of about 10 nm is formed on the contact layer 7, and a thickness of about 240 nm is formed on the p-side ohmic electrode 9. The SiO 2 layer 14 is formed. In this way, each layer is formed to obtain a structure as shown in FIG.
次に、リッジ部10を形成するために、図2(b)に示す積層構造をエッチングする。このとき、幅約1.5μmであるとともに基板の<1−100>方向に延びたストライプ状のフォトレジスト(不図示)を、リッジ部10を形成する予定の部分に形成する。そして、CF4系のガスを用いてRIE法によるエッチングを行なう。すると、フォトレジストを形成した部分のSiO2層14及びオーミック電極9のみが残り、フォトレジストを形成していない部分のSiO2層14及びオーミック電極9は除去される。
Next, in order to form the
また、ここでフォトレジストを除去し、Cl2やSiCl4などの塩素系のガスを用いたRIE法によるエッチングを行なう。このとき、SiO2層14をマスクとして、SiO2層14が無い部分のコンタクト層8及びp型クラッド層7をエッチングする。そして、p型クラッド層7が約80nm残った状態となったときにエッチングを停止し、SiO2層14を除去する。すると、図2(c)に示すような、p型クラッド層7の一部が突出し、そのp型クラッド層7の突出した部分の上にコンタクト層8、オーミック電極9が順に形成されたリッジ部10を備える構造が得られる。 Further, the photoresist is removed here, and etching is performed by the RIE method using a chlorine-based gas such as Cl 2 or SiCl 4 . At this time, the contact layer 8 and the p-type cladding layer 7 where the SiO 2 layer 14 is not present are etched using the SiO 2 layer 14 as a mask. Then, when the p-type cladding layer 7 remains in a state where about 80 nm remains, the etching is stopped and the SiO 2 layer 14 is removed. Then, as shown in FIG. 2C, a part of the p-type cladding layer 7 protrudes, and a ridge part in which the contact layer 8 and the ohmic electrode 9 are sequentially formed on the protruding part of the p-type cladding layer 7. A structure with 10 is obtained.
次に、図2(c)に示した構造の上に厚さ200nmのSiO2層を形成し、フォトレジストをリッジ部10以外の部分に形成されたSiO2層の上に形成する。そして、CF4系のガスを用いたRIE法によるエッチングを行ない、リッジ部10上に形成されたSiO2層を除去することでSiO2層から成る電流ブロック層11を形成する。すると、図2(d)に示すような構造が得られ、この後、電流ブロック層11で囲まれたリッジ部10を覆うように、Auから成る厚さ3μmのパッド電極12を一続きとなるリッジ部10に複数形成する。
Next, a SiO 2 layer having a thickness of 200 nm is formed on the structure shown in FIG. 2C, and a photoresist is formed on the SiO 2 layer formed in a portion other than the
また、上述した積層構造が形成される基板2の面と反対側の面には、n側電極13を形成する。そして、n側電極13形成した後に、n側電極13の一部にレーザ光を照射して電極材料を飛散させる。なお、このn側電極13へのレーザ光の照射方法やそれによって得られる効果などについては、後述する実施例において詳述する。そして、以上説明した作製方法によって、図1(b)に示すようなウエハを得ることができる。
Further, an n-
なお、以上説明したウエハ作製方法において、各窒化物系半導体層の形成に、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いても構わないし、MBE(Molecular Beam Epitaxy)法や、HVPE(Hydride Vapor Phase Epitaxy)法や、その他の方法を用いても構わない。また、電極の形成に、スパッタ法や蒸着などの形成方法を用いることとしても構わなく、蒸着として、電子ビーム蒸着を用いても構わないし、抵抗加熱蒸着を用いても構わない。また、SiO2層の形成に、PECVD(Plasma Enhanced Chemical Vapor Deposition)法やスパッタ法などの方法を用いても構わない。 In the wafer manufacturing method described above, the MOCVD (Metal Organic Chemical Deposition) method may be used for forming each nitride-based semiconductor layer, or the MBE (Molecular Beam Epitaxy) method or the HVPE (Hydride Vapor Papor) method. (Epitaxial) method and other methods may be used. In addition, a formation method such as sputtering or vapor deposition may be used for forming the electrode, and as the vapor deposition, electron beam vapor deposition may be used, or resistance heating vapor deposition may be used. In addition, a method such as PECVD (Plasma Enhanced Chemical Vapor Deposition) or sputtering may be used for forming the SiO 2 layer.
なお、図1(a)では簡単のためにウエハ1を四角形のものとして表しているが、結晶方位を確認するためのオリエンテーションフラット面や切り欠き部を含む略円形の基板上に積層構造を形成し、ウエハを作製するものであっても構わない。
In FIG. 1A, the
また、このウエハの作製方法の例においては、基板の{0001}面に積層構造を形成することとしているが、基板の{11−20}面や{1−100}面に形成することとしても構わない。また、このように積層構造を形成する基板2の面を変更する場合は、リッジ部10を形成する方向や劈開方向を適宜変更することとする。また、上述したウエハ作製方法は一例であり、他のどのような作製方法を用いてウエハを作製しても構わない。例えば、パッド電極12や基板2上に形成する積層構造の形状が図1(a)、(b)に示す形状と異なることとしても構わない。
In this example of the wafer manufacturing method, a laminated structure is formed on the {0001} plane of the substrate. However, it may be formed on the {11-20} plane or the {1-100} plane of the substrate. I do not care. Further, when the surface of the
<ウエハの分断>
次に、得られたウエハ1を劈開及び分割してチップを得るとともに、このチップを用いた窒化物系半導体レーザ素子の作製方法の一例について図4及び図5を用いて説明する。図4は、バー及びチップを示した模式的な平面図であり、バー及びチップの図1(a)と同様の平面について示したものである。また、図5は、窒化物系半導体レーザ素子の模式的な斜視図である。なお、以下では上述したウエハ作製方法の一例によって得られたウエハを用いる場合について説明する。
<Wafer cutting>
Next, the obtained
まず、図4(a)に示すように、基板2の<11−20>方向に沿ってウエハ1を劈開してバー15を得る。このとき得られるバー15は、劈開することによって得られる2つの端面({1−100}面)が共振器端面となり、素子構造が<11−20>方向に一列に整列する構成となる。
First, as shown in FIG. 4A, the
そして、得られたバー15の共振器端面に、例えばSiO2やTiO2、Al2O3から成るコーティングを施しても構わない。また、いずれか一方の端面に形成するコーティングを10層程度の多数の層から成るものとして反射率を高くするとともに、いずれか一方の端面に形成するコーティングを1層程度の少数の層から成るものとして反射率を低くしても構わない。
Then, the resonator end faces of the obtained
また、図4(b)に示すように、得られたバー15を<1−100>方向に沿って分割することでチップ16得る。このとき、1つのチップ16には1つの素子構造が含まれることとなり、このチップ16を用いて、図5に示すような窒化物系半導体レーザ素子20が作製される。
Further, as shown in FIG. 4B, the
なお、上述したウエハ1からバー15への劈開及びバー15からチップ16への分割において、それぞれの劈開方向及び分割方向に沿った溝をウエハ1またはバー15に形成するとともに、この溝に沿って劈開及び分割を行なうこととしても構わない。また、この溝は実線状であっても破線状であっても構わない。また、ウエハ1やバー15においてパッド電極12や電流ブロック層11が形成される方の面に溝を形成することとしても構わないし、n側電極13が形成される方の面に溝を形成しても構わない。
In the above-described cleavage from the
<チップのマウント>
図5に示すように、窒化物系半導体レーザ素子20は、チップ16がはんだによって電気的に接続及び固定(マウント)されるサブマウント23と、サブマウント23と接続するヒートシンク22と、ヒートシンク22がある面に接続するステム21と、ヒートシンク22が接続するステム21のある面と当該ある面の反対側の面とを貫通するとともにステム21と絶縁されているピン24a、24bと、一方のピン24aとチップ16のパッド電極12とを電気的に接続するワイヤ25aと、他方のピン24bとサブマウント23とを電気的に接続するワイヤ26bと、を備えている。
<Mount chip>
As shown in FIG. 5, the nitride-based
また、窒化物系半導体レーザ素子20の構成をわかりやすく表示するため図示していないが、ヒートシンク22が接続するステム21のある面に接続するとともに、チップ16と、サブマウント23と、ヒートシンク22と、ピン24a、24bのステム21のある面から突出する部分と、ワイヤ25a、25bと、を封止するキャップを備える。
Further, although not shown for easy understanding of the configuration of the nitride-based
そして、この2本のピン24a、24bを介してチップ16に電流が供給されることで発振し、チップ16からレーザ光が出射される。このとき、キャップには出射されるレーザ光に対して透明な物質から成る窓が備えられており、この窓を透過してレーザ光が出射される。
Then, current is supplied to the
なお、図5に示す窒化物系半導体レーザ素子20の構成は一例であり、ヒートシンク22や、サブマウント23、ピン24a、24b、ワイヤ25a、25bやキャップなどの構成について、他の構成であっても構わない。
Note that the configuration of the nitride-based
<<実施例>>
以上、本発明における窒化物系半導体レーザ素子の一連の作製方法について説明したが、以下では上述したウエハの作製方法におけるn側電極へのレーザ光の照射方法について、図6〜図11を用いて詳述する。
<< Example >>
The series of methods for manufacturing the nitride-based semiconductor laser device according to the present invention has been described above. In the following, the method for irradiating the n-side electrode in the above-described wafer manufacturing method with reference to FIGS. Detailed description.
<第1実施例>
最初に、本発明におけるn側電極へのレーザ光の照射方法の第1実施例について図6を用いて説明する。図6(a)、(b)は、図1(a)の平面図に示したウエハの面と反対側の面を示した平面図である。また、図1(a)の平面図において表面に見えていたリッジ部10及びパッド電極12は図6ではウエハの裏面側になるため、この図においてはそれぞれ破線で示している。
<First embodiment>
First, a first embodiment of a method for irradiating an n-side electrode with laser light according to the present invention will be described with reference to FIG. 6A and 6B are plan views showing a surface opposite to the wafer surface shown in the plan view of FIG. Further, since the
本実施例におけるn側電極13の形成方法によってn側電極13を形成する場合、まず図6(a)に示すように、基板2の積層構造が形成される面の反対側の面の全体にn側電極13を形成する。
When the n-
次に、図6(b)に示すように、基板2上に形成されたn側電極13の一部にレーザ光を照射することで、照射した部分のn側電極13を飛散させる。このときのレーザ光の出力としては、基板の深部まで傷つけることなくn側電極13のみを飛散させる程度のものであることが望ましい。なお、本実施例では、隣接するリッジ部10の略中間の位置に、リッジ部10と略平行な方向である<1−100>方向にレーザ光を照射した場合について示している。また、レーザ光を照射した部分のn側電極13は飛散されて溝部が形成され、図6(b)ではその溝部から下地となる基板2が表出しているが、基板2自体にはレーザ光の照射による溝部が形成されていないものとする。
Next, as shown in FIG. 6B, a part of the n-
このように、レーザ光を照射することによって、n側電極13の表面にn側電極13の材料の一部を飛散させるとともに、n側電極13及び基板2に熱が加えられる。そのため、n側電極13の膜質が変化し、ウエハ1を劈開及び分割して得られるチップをマウントする際に用いるはんだが、n側電極13に浸透することを防ぐことができる。
Thus, by irradiating the laser beam, a part of the material of the n-
したがって、このようにn側電極13の一部にレーザ光を照射したウエハ1を劈開及び分割して得られるチップを用いて上述のように窒化物系半導体レーザ素子を作製し、連続発振させた場合、図7の通電時間と駆動電圧偏差との関係を示すグラフのように、通電時間に対して駆動電圧の上昇が抑制される。
Therefore, using the chip obtained by cleaving and dividing the
特に、従来例と比較するとその効果が顕著である。従来例について示した図12では20時間通電すると駆動電圧が0.1程度大きくなってしまうが、本実施例では図7に示すように、20時間通電しても駆動電圧は0.01〜0.02程度しか大きくならない。したがって、本実施例における作製方法を適用することによって、駆動電圧の上昇及び発熱量の上昇を抑制することが可能となり、窒化物系半導体レーザ素子の長寿命化を図ることができる。 In particular, the effect is remarkable as compared with the conventional example. In FIG. 12 showing the conventional example, the drive voltage increases by about 0.1 when energized for 20 hours, but in this embodiment, as shown in FIG. 7, the drive voltage is 0.01 to 0 even when energized for 20 hours. Only grows to about .02. Therefore, by applying the manufacturing method in this embodiment, it is possible to suppress an increase in driving voltage and an increase in the amount of heat generation, and it is possible to extend the life of the nitride-based semiconductor laser device.
また、このようにレーザ光を照射することによって、基板2の深部に到達するような深い溝が形成されてウエハ1が割れ易くなることを防ぐことが可能となり、ウエハ1を劈開及び分割する際にウエハ1が意図しない方向に割れることを防ぐことができる。
Further, by irradiating the laser beam in this way, it is possible to prevent the
また、基板2がレーザ光によって深くまで傷つけられることがないため、基板2の材料が大量に飛散することを防ぐことができる。そのため、基板2の材料が大量に飛散してn側電極13に付着することによってチップをマウントする際に生じる、はんだとn側電極13との界面不良を防ぐことが可能となり、連続発振する際の通電時間に対する駆動電圧の上昇が抑制され、作製される窒化物系半導体レーザ素子の素子寿命を長いものとすることができる。
Moreover, since the board |
なお、n側電極13の一部を飛散させるために使用するレーザ装置として、Nd−YAG(Neodymium doped Yttrium Aluminum Garnet)レーザなどの固体レーザや、炭酸ガスレーザやArFエキシマレーザなどの気体レーザなど、どのようなレーザ装置を用いても構わない。また、レーザ光の照射を、大気雰囲気中で行なうこととしても構わない。ただし、これらのレーザ装置によって出力されるレーザ光は、基板を深く傷つけない程度に抑制されていることが望ましい。
In addition, as a laser device used for scattering a part of the n-
また、本実施例では基板が表出する程度まで電極にレーザ光を照射することとしたが、電極の飛散量や与えられる熱が十分であれば、必ずしも基板を表出させる必要はない。そのため、電極を貫通しない程度の深さとなるようにレーザ光の出力を調整し、照射することとしても構わない。 In this embodiment, the electrode is irradiated with the laser beam to the extent that the substrate is exposed. However, if the amount of scattering of the electrode and the heat applied are sufficient, it is not always necessary to expose the substrate. Therefore, the laser light output may be adjusted and irradiated so that the depth does not penetrate the electrode.
また、ウエハ1にオリエンテーションフラット面などの目印となるものがあれば、その目印からの距離によってレーザ光を照射する位置を特定することとしても構わない。また、このような目印を予め基板に形成することとしても構わない。
Further, if the
<第2実施例>
次に、本発明におけるn側電極へのレーザ光の照射方法の第2実施例について図8を用いて説明する。図8は、第1実施例について示した図6(b)に相当するものであり、図6(b)について示した面と同じ側の面について示したウエハの平面図である。また、この図においても図6(b)と同様に、リッジ部10とパッド電極12とを破線で示している。
<Second embodiment>
Next, a second embodiment of the method of irradiating the n-side electrode with laser light according to the present invention will be described with reference to FIG. FIG. 8 corresponds to FIG. 6B shown for the first embodiment, and is a plan view of the wafer shown on the same side as the side shown for FIG. 6B. Also in this figure, as in FIG. 6B, the
本実施例におけるn側電極へのレーザ光の照射方法は第1実施例と同様のものであり、図6(a)に示すように、基板にn側電極13を形成した後に、レーザ光を照射することによってn側電極13の一部を飛散させるものである。そして、相違点はレーザ光の照射によって飛散させるn側電極13の位置だけであるため、第1実施例と同様のものに関しては説明を省略する。
The method of irradiating the n-side electrode with the laser beam in this example is the same as that of the first example. As shown in FIG. 6A, after forming the n-
本実施例におけるn側電極13へのレーザ光の照射方法では、基板にn側電極13を形成した後、図8に示すようにリッジ部10と略平行な方向にレーザ光を照射する。このとき、レーザ光を照射する方向やレーザ光の出力については第1実施例と同様の方向及び出力であるが、第2実施例では第1実施例よりもレーザ光を照射する位置同士の間隔が広くなっている。
In the method of irradiating the n-
具体的には、第1実施例では全てのリッジ部10の間にレーザ光を照射することとしたが、本実施例では1つおきにレーザ光を照射することとする。そのため、レーザ光の照射部分が第1実施例の半分程度となる。
Specifically, in the first embodiment, laser light is irradiated between all the
このようにレーザ光を照射することとしても、第1実施例と同様に、n側電極13の飛散及び照射による加熱を行なうことができ、図7のグラフに示したような特性を得ることができる。そのため、連続発振時の駆動電圧の上昇を抑制することが可能となり、窒化物系半導体レーザ素子の長寿命化を図ることができる。
Even when the laser beam is irradiated in this way, similarly to the first embodiment, the n-
また、基板2の深部に到達するような深い溝が形成されてウエハ1aが割れ易くなることを防ぐことが可能となり、ウエハ1aを劈開及び分割する際にウエハ1aが意図しない方向に割れることを防ぐことができる。
Further, it becomes possible to prevent the wafer 1a from being easily cracked by forming a deep groove reaching the deep part of the
また、基板2がレーザ光によって深くまで傷つけられることがないため、基板2の材料が大量に飛散することを防ぐことができる。そのため、基板2の材料が大量に飛散してn側電極13に付着することによってチップをマウントする際に生じる、はんだとn側電極13との界面不良を防ぐことが可能となる。
Moreover, since the board |
なお、第1実施例と同様に、レーザ光を照射するn側電極13の位置を、ウエハ1aの所定の目印からの距離によって特定することとしても構わなく、どのような種類のレーザ装置を使用することとしても構わない。また、レーザ光の照射を大気雰囲気中で行なうこととしても構わない。
As in the first embodiment, the position of the n-
<第3実施例>
次に、本発明におけるn側電極へのレーザ光の照射方法の第三実施例について図9(a)〜(d)を用いて説明する。図9(a)〜(d)は、第1実施例について示した図6(b)及び第2実施例について示した図8に相当するものであり、図6(b)及び図8で示した面と同じ側の面について示したウエハの平面図である。また、この図においても図6(b)及び図8と同様に、リッジ部10とパッド電極12とを破線で示している。
<Third embodiment>
Next, a third embodiment of the method of irradiating the n-side electrode with laser light according to the present invention will be described with reference to FIGS. 9 (a) to 9 (d) correspond to FIG. 6 (b) shown for the first embodiment and FIG. 8 shown for the second embodiment, and are shown in FIG. 6 (b) and FIG. It is the top view of the wafer shown about the surface on the same side as the surface which was covered. Also in this figure, the
本実施例におけるn側電極へのレーザ光の照射方法及び出力は、第1及び第2実施例と同様のものであり、図6(a)に示すように基板にn側電極13を形成した後に、レーザ光を照射することによってn側電極13の一部を飛散させたものである。そして、相違点はレーザ光の照射によって飛散させるn側電極13の位置だけであるため、第1実施例及び第2実施例と同様のものに関しては説明を省略する。
The irradiation method and output of the laser beam to the n-side electrode in this example are the same as those in the first and second examples, and the n-
また、第1実施例及び第2実施例では、リッジ部10と略平行な方向である<1−100>方向にレーザ光を照射することとしていたが、本実施例ではこの方向だけでなく、あわせてリッジ部10と略垂直な<11−20>方向にもレーザ光を照射することとする。
In the first embodiment and the second embodiment, the laser beam is irradiated in the <1-100> direction, which is a direction substantially parallel to the
例えば、図9(a)、(b)に示すように、<11−20>方向に沿ってレーザ光を照射する際に、全てのパッド電極12の間にレーザ光を照射することとしても構わない。また、このとき図9(a)に示すように、<1−100>方向に沿ってレーザ光を照射する際に、第1実施例と同様の間隔としても構わないし、図9(b)に示すように、第2実施例と同様の間隔としても構わない。
For example, as shown in FIGS. 9A and 9B, when the laser beam is irradiated along the <11-20> direction, the laser beam may be irradiated between all the
また、図9(c)、(d)に示すように、<11−20>方向に沿ってレーザ光を照射する際の間隔を、図9(a)、(b)に示すものより広くしても構わない。なお、図9(c)、(d)は、パッド電極12の1つおきに<11−20>方向に沿ってレーザ光を照射したものである。また、図9(c)は、<1−100>方向に沿ってレーザ光を照射する間隔が、第2実施例と同様の間隔としている。また、図9(d)は、<1−100>方向に沿ってレーザ光を照射する間隔が、第1実施例と同様の間隔としている。
Further, as shown in FIGS. 9C and 9D, the interval when irradiating the laser beam along the <11-20> direction is made wider than that shown in FIGS. 9A and 9B. It doesn't matter. FIGS. 9C and 9D show laser beams irradiated along the <11-20> direction every
このようにレーザ光を照射することとしても、第1及び第2実施例と同様に、n側電極13の飛散及び照射による加熱を行なうことができ、図7のグラフに示したような特性を得ることができる。そのため、連続発振時の駆動電圧の上昇を抑制することが可能となり、窒化物系半導体レーザ素子の長寿命化を図ることができる。
Even when the laser beam is irradiated in this way, similarly to the first and second embodiments, the n-
また、基板2の深部に到達するような深い溝が形成されてウエハ1b〜1eが割れ易くなることを防ぐことが可能となり、ウエハ1b〜1eを劈開及び分割する際にウエハ1b〜1eが意図しない方向に割れることを防ぐことができる。
Further, it is possible to prevent the wafers 1b to 1e from being easily cracked by forming a deep groove reaching the deep part of the
また、基板2がレーザ光によって深くまで傷つけられることがないため、基板2の材料が大量に飛散することを防ぐことができる。そのため、基板2の材料が大量に飛散してn側電極13に付着することによって、チップをマウントする際に生じるはんだとn側電極13との界面不良を防ぐことが可能となる。
Moreover, since the board |
また、多くのn側電極13の材料を飛散させ、熱を与えることが可能である。さらに、チップの周囲を囲むようにレーザ光が照射されるため、n側電極13の全面に渡って略均一にn側電極13の材料を飛散させ、熱を与えることができる。
Moreover, it is possible to disperse many materials of the n-
なお、第1及び第2実施例と同様に、レーザ光を照射するn側電極13の位置を、ウエハ1b〜1eの所定の目印からの距離によって特定することとしても構わなく、どのような種類のレーザ装置を使用することとしても構わない。また、レーザ光の照射を大気雰囲気中で行なうこととしても構わない。
As in the first and second embodiments, the position of the n-
また、第1〜第3実施例に示した全ての場合において、劈開及び分割するラインに沿った部分にレーザ光を照射することとしているため、n側電極13の飛散される部分はチップの端のわずかな部分となる。そのため、チップをマウントした際のn側電極が欠けることによる接触抵抗の増大はごく小さいものとなる。さらに、上述した例では基板2が表出する深さとなるまでレーザ光を照射することとしたが、n側電極13が一部残るような深さになるようにレーザ光を照射しても構わない。
Further, in all cases shown in the first to third embodiments, the laser light is irradiated to the portion along the line to be cleaved and divided, so that the portion where the n-
<その他の実施例>
また、本発明は、図10に示すように、転位が集中したストライプコア2bと、ストライプコア2bに転位を集中させることによって転位が低減された他の領域2cと、を備える窒化ガリウム基板2aを用いることとしても構わなく、この基板を用いた場合の実施例について、以下に説明する。なお、ストライプコア2bは、<1−100>方向に延びたストライプ状であり、<11−20>方向におよそ等間隔で整列している。
<Other examples>
In addition, as shown in FIG. 10, the present invention provides a
この基板2aに上述したような積層構造を形成したウエハの一例について、図11を用いて説明する。図11は、図1(b)に相当するものであり、ストライプコアを備えた基板を用いて作製されたウエハの断面図である。なお、積層構造やn側電極については図1(b)に示したものと同様のものであるため、同じ符号を付してその詳細な説明について省略する。
An example of a wafer in which the above-described laminated structure is formed on the
このウエハ1fは、ストライプコア2bの直上を避けてリッジ部10を形成しており、ストライプコア2bからリッジ部10に転位が伝播しないように構成している。また、このウエハ1fを劈開したバーを分割してチップを作製する場合は、このストライプコア2bに沿って分割を行なう。また、この例ではストライプコア2bの間に2つのリッジ部10を備える構成であるため、この2つのリッジ部10の間、即ちストライプコア2bの中間部分も、バーからチップを得る際に分割する。
The wafer 1f is formed so as to avoid the portion directly above the
また、この図11に示す例においては、ストライプコア2b上に形成されるn側電極13にレーザ光を照射してn側電極13を飛散させることとしている。なお、このとき照射されるレーザ光の出力は、第1〜第3実施例と同様に、基板2aを深く傷つけない程度の大きさであることが望ましく、図11に示すようにn側電極13のみを飛散することができる程度の大きさであればさらに望ましい。
In the example shown in FIG. 11, the n-
また、第3実施例に示したように、ストライプコア2bと略垂直な方向、即ち<11−20>方向に沿ってレーザ光を照射しても構わなく、この場合には、図9(b)や図9(c)に示すウエハ1b、1cのように、n側電極13が飛散される部分が形成される。
Further, as shown in the third embodiment, the laser beam may be irradiated along the direction substantially perpendicular to the
このようにレーザ光を照射することとしても、上述した第1〜第3実施例と同様に、n側電極13の飛散及び照射による加熱を行なうことができ、図7のグラフに示したような特性を得ることができる。そのため、連続発振時の駆動電圧の上昇を抑制することが可能となり、窒化物系半導体レーザ素子の長寿命化を図ることができる。
Even when the laser beam is irradiated in this manner, the n-
また、基板2aのストライプコア2b上の領域は、n側電極13との密着性が悪いため、ウエハ1fを劈開する際にストライプコア2b上の領域に設けられたn側電極13を起点として、電極が剥がれることがある。そのため、図11に示すように、ストライプコア2a上のn側電極13を予め飛散させておくことによって、電極剥がれの発生を抑制することができる。
Further, since the region on the
また、基板2aの深部に到達するような深い溝が形成されてウエハ1fが割れ易くなることを防ぐことが可能となり、ウエハ1fを劈開及び分割する際にウエハ1fが意図しない方向に割れることを防ぐことができる。
Further, it is possible to prevent the wafer 1f from being easily cracked by forming a deep groove reaching the deep part of the
また、基板2aがレーザ光によって深くまで傷つけられることがないため、基板2aの材料が大量に飛散することを防ぐことができる。そのため、基板2aの材料が大量に飛散してn側電極13に付着することによって、チップをマウントする際に生じるはんだとn側電極13との界面不良を防ぐことが可能となる。
Further, since the
なお、ストライプコア2bと他の領域2cとは、結晶性が異なっているため電子顕微鏡や光学顕微鏡によって視認することができる。また、n側電極13を形成した上からも視認することが可能であるため、レーザ光を照射する部分を、視認によって特定しても構わない。
Note that the
また、上述した第1〜第3実施例と同様に、レーザ光を照射するn側電極13の位置を、ウエハ1b〜1eの所定の目印からの距離によって特定することとしても構わなく、どのような種類のレーザ装置を使用することとしても構わない。また、レーザ光の照射を大気雰囲気中で行なうこととしても構わない。
Similarly to the first to third embodiments described above, the position of the n-
本発明は、窒化物系半導体レーザ素子の作製方法に関するものであり、特に、窒化物系半導体基板上に窒化物系半導体を積層することによって作製される半導体レーザ素子の作製方法に適用すると好適である。 The present invention relates to a method for manufacturing a nitride-based semiconductor laser device, and is particularly suitable when applied to a method for manufacturing a semiconductor laser device manufactured by stacking a nitride-based semiconductor on a nitride-based semiconductor substrate. is there.
1 ウエハ
2、2a 基板
2b ストライプコア
2c 他の領域
3 n型クラッド層
4 活性層
4a 井戸層
4b 障壁層
5 光ガイド層
6 キャップ層
7 p型クラッド層
8 コンタクト層
9 p側オーミック電極
10 リッジ部
11 電流ブロック層
12 パッド電極
13 n側電極
14 SiO2層
15 バー
16 チップ
DESCRIPTION OF
Claims (3)
前記第一工程の後に、前記第一工程で形成した電極の一部にレーザ光を照射して前記電極の一部を飛散させる第二工程と、
前記第二工程の後に、前記ウエハを分断する第三工程と、
備え、
前記第二工程が、
前記電極の前記素子構造が形成された部分の直下となる部分を避けて、レーザ光を照射するものであると共に、前記電極を飛散させることによって溝部を形成するものであり、当該溝部の深さが、前記電極の厚さと略等しいことを特徴とする窒化物系半導体レーザ素子の作製方法。 A first step of obtaining a wafer by forming a plurality of element structures on a first main surface of a substrate and forming an electrode covering a second main surface opposite to the first main surface of the substrate;
After the first step, a second step in which a part of the electrode is scattered by irradiating a part of the electrode formed in the first step with laser light;
A third step of dividing the wafer after the second step;
Bei example,
The second step is
The portion of the electrode that is directly below the portion where the element structure is formed is irradiated with laser light, and the groove is formed by scattering the electrode. The depth of the groove Is substantially equal to the thickness of the electrode .
前記第一工程が、前記素子構造を前記基板の前記第一領域を避けて形成するものであり、
前記第二工程が、前記電極の前記第一領域上に形成された部分にレーザ光を照射するものであることを特徴とする請求項1または請求項2に記載の窒化物系半導体レーザ素子の作製方法。
The substrate includes a first region in which dislocations are locally concentrated, and a second region having a lower dislocation density than the second region,
The first step is to form the element structure while avoiding the first region of the substrate,
3. The nitride semiconductor laser element according to claim 1, wherein the second step irradiates a portion of the electrode formed on the first region with a laser beam. 4. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007140292A JP4964027B2 (en) | 2007-05-28 | 2007-05-28 | Nitride semiconductor laser device fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007140292A JP4964027B2 (en) | 2007-05-28 | 2007-05-28 | Nitride semiconductor laser device fabrication method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008294344A JP2008294344A (en) | 2008-12-04 |
JP4964027B2 true JP4964027B2 (en) | 2012-06-27 |
Family
ID=40168734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007140292A Expired - Fee Related JP4964027B2 (en) | 2007-05-28 | 2007-05-28 | Nitride semiconductor laser device fabrication method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4964027B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5906445B2 (en) * | 2008-12-10 | 2016-04-20 | パナソニックIpマネジメント株式会社 | Semiconductor laser device and manufacturing method thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3502411B2 (en) * | 1993-04-30 | 2004-03-02 | 株式会社小松製作所 | Method of etching transparent electrode thin film |
JPH11274653A (en) * | 1998-03-25 | 1999-10-08 | Victor Co Of Japan Ltd | Method for cleaving semiconductor laser substrate |
JP4493127B2 (en) * | 1999-09-10 | 2010-06-30 | シャープ株式会社 | Manufacturing method of nitride semiconductor chip |
JP4145437B2 (en) * | 1999-09-28 | 2008-09-03 | 住友電気工業株式会社 | Single crystal GaN crystal growth method, single crystal GaN substrate manufacturing method, and single crystal GaN substrate |
JP4385504B2 (en) * | 2000-07-13 | 2009-12-16 | 日亜化学工業株式会社 | Nitride semiconductor substrate and manufacturing method thereof |
JP3926271B2 (en) * | 2002-01-10 | 2007-06-06 | シャープ株式会社 | Group III nitride semiconductor laser device and method of manufacturing the same |
JP2003229638A (en) * | 2002-02-05 | 2003-08-15 | Sumitomo Electric Ind Ltd | Nitride compound semiconductor light emitting element |
JP4282279B2 (en) * | 2002-07-11 | 2009-06-17 | シャープ株式会社 | Nitride semiconductor laser device, apparatus equipped with the same, and manufacturing method thereof |
JP4216011B2 (en) * | 2002-07-17 | 2009-01-28 | シャープ株式会社 | Nitride semiconductor laser device chip and laser device including the same |
JP4873116B2 (en) * | 2003-07-11 | 2012-02-08 | 日亜化学工業株式会社 | Nitride semiconductor laser device and manufacturing method thereof |
JP4103865B2 (en) * | 2004-07-27 | 2008-06-18 | セイコーエプソン株式会社 | Manufacturing method of organic EL display device |
JP4780376B2 (en) * | 2005-05-31 | 2011-09-28 | ソニー株式会社 | Semiconductor light emitting device |
JP2007109737A (en) * | 2005-10-11 | 2007-04-26 | Toshiba Corp | Nitride semiconductor laser equipment and its manufacturing method |
-
2007
- 2007-05-28 JP JP2007140292A patent/JP4964027B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008294344A (en) | 2008-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3557011B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP4909533B2 (en) | Semiconductor laser device and manufacturing method thereof | |
JP4169821B2 (en) | Light emitting diode | |
JP4617907B2 (en) | Optically integrated semiconductor light emitting device | |
JP2008252069A (en) | Method for fabricating semiconductor laser element, and the semiconductor laser element | |
JP2008141187A (en) | Nitride semiconductor laser device | |
JP2009164233A (en) | Nitride semiconductor laser device and method of manufacturing the same | |
WO2006041134A1 (en) | Nitride compound semiconductor element and production method therefor | |
KR101262226B1 (en) | Manufacturing method of semiconductor light emitting element | |
US8871612B2 (en) | Method for forming a cleaved facet of semiconductor device | |
JP2009123939A (en) | Nitride-based semiconductor element and manufacturing method therefor | |
JP2009004524A (en) | Nitride-based semiconductor laser element and manufacturing method of nitride-based semiconductor laser element | |
JP2002026443A (en) | Nitride-based semiconductor element and its manufacturing method | |
WO2009107621A1 (en) | Semiconductor laser element and method of manufacturing the same | |
US9287481B2 (en) | Vertical nitride semiconductor device and method for manufacturing same | |
JP4337520B2 (en) | Ridge waveguide semiconductor laser | |
JP4964027B2 (en) | Nitride semiconductor laser device fabrication method | |
JP2007184644A (en) | Semiconductor device and method of manufacturing same | |
JP4960777B2 (en) | Edge-emitting semiconductor laser chip | |
JP4890509B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP4964026B2 (en) | Nitride semiconductor laser device fabrication method | |
WO2018158934A1 (en) | Semiconductor laser and method for manufacturing same | |
US8912528B2 (en) | Method for forming a cleaved facet of semiconductor device | |
WO2023276624A1 (en) | Light-emitting body, method and apparatus for producing light-emitting body, light-emitting element and method for producing same, and electronic device | |
JP4799582B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110921 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120327 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |