JP2008292343A

JP2008292343A - Ｆｍ−ｃｗレーダー

Info

Publication number: JP2008292343A
Application number: JP2007138924A
Authority: JP
Inventors: Shinichiro Nagayama; 伸一郎長山
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2007-05-25
Filing date: 2007-05-25
Publication date: 2008-12-04

Abstract

【課題】増幅器における受信電力の利得制御を行わず、伝搬距離による電力減衰を補う。
【解決手段】送信系（５〜１０）は、目標物までの距離を求めるためのデジタル信号を発生し該デジタル信号をアナログ信号に変換して周波数変換し増幅した後にレーダー電波として目標物に向けて放射する。受信系（１〜４，９）は、目標物で反射されたレーダー電波を受信し、増幅した後に周波数逆変換し該アナログ信号をデジタル信号に変換する。演算系（１１〜１３）は、送信系と受信系における各デジタル信号の相関処理を行い、受信信号の電力の減衰量が一定の値となるレーダー電波の伝搬距離に達した時、データ出力時のビットシフト量を制御することによりデータ値の補正を制御する。
【選択図】図１

Description

本発明は、レーダー電波を目標物に向けて放射し、目標物からの反射波により目標物までの距離を求めるFM-CWレーダーに関する。

従来、この種のレーダーは、パルス波レーダーに関するものであるが、受信処理において広いダイナミックレンジを得るために、増幅回路の利得制御を行うが、近距離にある対象物を測定するときは、受信回路の増幅度が小さくなるように制御し、遠距離にある対象物を測定するときは増幅度が大きくなるように制御伝搬距離情報を利用することにより、増幅に関する帰還経路を不要化し、距離分解能を高くしている（例えば、特許文献１参照）。

特開2006-064644号公報（第３頁−第４頁、図１）

しかしながら、上述した従来のレーダーでは、受信信号の利得制御が可能な増幅回路を実現するには、利得固定の増幅回路に比べ、利得可変かつ制御を実現する回路が必要であるため、回路・装置構成が複雑である。

また、増幅回路の個体差や温度特性から利得のバラツキが生じ、信頼性上難点がある。

そこで、本発明の目的は、増幅器における受信電力の利得制御を行わず、伝搬距離による電力減衰を補うことで回路・装置構成を簡易化した高信頼性のFM-CWレーダーを提供することにある。

本発明のFM-CWレーダーは、目標物までの距離を求めるためのデジタル信号を発生し該デジタル信号をアナログ信号に変換して周波数変換し一定の利得で増幅した後にレーダー電波として目標物に向けて放射する送信系（図１の５〜１０）と、目標物で反射されたレーダー電波を受信し、一定の利得で増幅した後に周波数逆変換し該アナログ信号をデジタル信号に変換する受信系（図１の１〜４，９）と、送信系におけるデジタル信号と受信系におけるデジタル信号との相関処理を行い、受信信号の電力の減衰量が一定の値となるレーダー電波の伝搬距離に達した時、データ出力時のビットシフト量を制御することにより、データ値を補正の制御する演算系（図１の１１〜１３）とで構成されることを特徴とする。

好ましくは、演算系（図１の１１〜１３）は、送信系におけるデジタル信号と受信系におけるデジタル信号との相関処理を行い、演算結果を前記ビットシフト量だけ上位方向へビットシフトして所定のビット幅で出力する前段演算回路（図１の１１）と、前段演算回路における演算結果について後続処理を行い、演算結果をビットシフト量だけ下位方向へビットシフトすると共に該ビットシフト量だけ符号ビットを拡張して所定のビット幅で出力する後段演算回路（図１の１２）と、データ値の補正の制御を行うデータ補正回路（図１の１３）とで構成される。

更に、データ補正回路（図１の１３）は、送信系におけるデジタル信号のパルス繰返し周期情報によりパルス繰返し周期のタイミングでリセット信号を生成するPRI検出回路（図２の13a）と、リセット信号を契機として本FM-CWレーダー全体のCLK信号をカウントアップする距離カウンタ（図２の13b）と、受信信号の電力が半減する距離の区切りである区間毎に距離カウンタのカウント値に対するビットシフト量を予め保持している参照テーブル（図２の13d）と、参照テーブルからのカウント値を距離カウンタからのカウント値と比較し、現在の区間を判定し、この区間に対応したビットシフト量を参照テーブルから抽出する比較回路（図２の13c）とで構成される。

参照テーブル（図２の13d）におけるカウント値は、装置の初期設定時に、本FM-CWレーダーのCLK信号の周期で区間距離の伝播時間を除算することにより求めておく。

また、送信系（図１の５〜１０）においてデジタル信号を発生する回路は、送信信号の振幅情報を予め格納している時間領域信号ＲＯＭ（図６の１４）と、送信信号の振幅情報を周波数変換した周波数変換情報を予め格納している周波数領域信号ＲＯＭ（図６の１５）と、時間領域信号ＲＯＭへサンプリングクロック、またデータ補正回路へパルス繰返し周期情報を供給するタイミング信号発生回路（図６の１６）により構成される。

更に、前段演算回路（図１の１１）は、受信信号の複素フーリエ変換を行って受信FFTデータを生成するFFT処理回路（図７の１７）と、受信FFTデータと周波数領域信号ＲＯＭのデータを本FM-CWレーダーのCLK信号で順次に読み出すことにより得られる送信信号との相関処理を実施する相関処理回路（図７の１８）と、相関処理を実施したデータについて逆フーリエ変換を実施することにより時間領域に変換するIFFT処理回路（図７の１９）とで構成される。

本発明の第１の効果は、増幅器の利得制御が不要になるため、回路・装置構成を簡易化できるということである。

また、第２の効果は、演算器のビットシフト機能を使用するため、増幅器の利得制御により得られる信号に比べ、高速で信頼性の高い数値補正を実現できるということである。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明のFM−CWレーダーの一実施の形態を示すブロック図である。このFM−CWレーダーは、FM−CWのレーダー電波を目標物へ送信する送信系と、目標物で反射したレーダー電波を受信する受信系と、受信された信号について演算を行なう演算系とに大別される。

送信系は、目標物までの距離を求めるためのデジタル信号を発生する信号発生回路１０と、信号発生回路１０からの送信デジタル信号をアナログ信号に変換するＤ／Ａ変換器８と、周波数変換をするための基準波を発生する発振器９と、発振器９からの基準波とＤ／Ａ変換器８からの送信アナログ信号を混合することにより周波数変換を行って送信信号を生成する混合回路７と、混合回路７からの送信信号を一定の利得で増幅する増幅回路６と、増幅回路６からの送信信号によるレーダー電波を目標物に向けて送信するアンテナ５とで構成される。

受信系は、アンテナ５から送信され目標物で反射されたレーダー電波を受信するアンテナ１と、受信したレーダー電波の信号を一定の利得で増幅する増幅回路２と、発振器９と、発振器９からの基準波と増幅回路２からの受信信号を混合することにより周波数逆変換を行って受信アナログ信号を生成する混合回路３と、混合回路３からの受信アナログ信号を受信デジタル信号に変換するＡ／Ｄ変換器４とで構成される。

演算系は、本発明の特徴部分であって、信号発生回路１０からの送信デジタル信号とＡ／Ｄ変換器４からの受信デジタル信号との相関処理を行う前段演算回路１１と、前段演算回路１１における演算結果について後続処理を行う後段演算回路１２と、前段演算回路１１および後段演算回路１２におけるデータ値の補正の制御を行う補正回路１３とにより構成される。相関処理とは、レーダー電波の目標物までの往復時間を求める処理である。

本発明では、Ａ／Ｄ変換器４におけるサンプリングタイミング毎に、レーダー電波の伝播時間に光速を積算する。一般に、複雑な演算を高速に処理することが要求される場合には、演算回路を分割して並列処理を実現することがある。そこで、前段処理回路１１と後段処理回路１２とに２分割している。また、回路構成の簡略化と処理速度向上の一手段として、固定小数点演算が採用されるが、本発明でも固定小数点演算を前提としており、各回路の入力データと出力データは、同程度のビット数のデータとしている。

ところで、前段演算回路１１および後段演算回路１２では、FFT，IFFT等の積和演算処理を主に行うが、この演算では、データの繰返し加算が発生する。これにより、データの数値は加算回数に比例して増加する。そこで、前段演算回路１１および後段演算回路１２は、演算時のデータのオーバーフローを防止するためにビット数の拡張機能と、演算結果を出力する時にビット数を一定の数値に抑制する（ビットシフト）機能を具備している。

Ａ／Ｄ変換器４の出力データが例えば16ビットの場合、前段演算回路１１では、演算過程では、（16+Ｎ）ビット以上に拡張し、FFT，IFFT等の演算により各データに対し、２のＮ乗回の加算を実施する。このデータを出力する時に、各データをＮビットのビットシフト量でデータを切り出すことにより、前段演算回路１１への入力と同じ16ビットに数値を抑制する。後段演算回路１２においても同様のビット操作を行い、演算結果を出力する。

本発明では、データ補正回路１３により、レーダー電波の伝搬距離による受信電力の減衰量が一定の値となる距離に達した時、前段演算回路１１および後段演算回路１２のデータ出力時のビットシフト量を制御することより、従来のように受信電力を補正する増幅器による電力の利得制御を行うことなく、伝搬距離による電力減衰を補える制御が可能となる。そのために、データ補正回路１３は、信号発生回路１０からのPRI（パルス繰返し周期）情報を検出し、PRI情報から送信開始タイミングを検出して、このタイミングと本FM-CWレーダーのCLK信号から上記のビットシフト量を算出する。

データ補正回路１３は、その詳細を図２に示すように、PRI検出回路13a，距離カウンタ13b，比較回路13cおよび参照テーブル13dから構成されている。参照テーブル13dは、区間ID毎に、距離カウンタ13bのカウント値に対するビットシフト量を保持している。区間とは、受信信号の電力（受信電力）が半減する距離の区切りをいう。このカウント値は、装置の初期設定時に、本FM-CWレーダーのCLK信号の周期で区間距離の伝播時間を除算することにより求めておく。

PRI検出回路13aは、信号発生回路１０からのPRI情報によりPRIのタイミングでリセット信号を生成して距離カウンタ13bに出力する。このリセット信号のタイミングは伝搬距離基準となる送信開始タイミングを意味する。距離カウンタ13bは、リセット信号を契機として本FM-CWレーダー全体のCLK信号をカウントアップする。このカウント値は、伝搬距離基準からの伝搬遅延時間を示し、伝搬距離に比例する。

比較回路13cは、参照テーブル13dからのカウント値を距離カウンタ13bからのカウント値と比較し、現在の距離区間を判定し、この距離区間に対応したビットシフト量を参照テーブル13dから抽出する。この距離区間の区間IDとビットシフト量により、前段演算回路１１と後段演算回路１２を制御する。

前段処理回路１１におけるビットシフト処理について図３を用いて説明する。入力16ビット、演算32ビットとした場合、演算処理の最後（データの出力を行う直前）の処理において、16ビットにデータを絞る必要がある。このとき、データ補正回路１３からのビットシフト量を制御情報として、符号ビットを除く15ビットのデータ抽出を行う。図３において、出力データは、ビットシフト量が０の場合は内部演算データについて入力データと同じビット位置を保ち、ビットシフト量が１の場合は内部演算データについて入力データのビット位置から右に１ビットシフトし、ビットシフト量が２の場合は内部演算データについて入力データからのビット位置から右に２ビットシフトしたものとなっている。

後段処理回路１２におけるビットシフト処理について図４を用いて説明する。入力16ビット、演算32ビットとした場合、演算処理の最後（データの出力を行う直前）の処理において、16ビットにデータを絞る必要がある。このとき、データ補正回路１３からのビットシフト量を制御情報として、符号ビットを除く15ビットのデータ抽出を行う。

図４において、出力データは、ビットシフト量が０の場合は内部演算データについて入力データと同じビット位置を保ち、ビットシフト量が１の場合は内部演算データについて入力データのビット位置から左に１ビットシフトし、ビットシフト量が２の場合は内部演算データについて入力データからのビット位置から左に２ビットシフトしたものとなっている。左シフトによって空いた上位ビットは符号ビットに充当され、これによって桁上げされた演算結果のための符号拡張を行なうのである。

図５は受信電力と伝搬距離と補正量（シフト）の関係を示す。本図の受信電力は対数表示である。補正処理を実施しない場合、受信電力は伝搬距離の４乗に比例して減衰する。減衰量がゼロの時の受信電力をＰ０とした場合、ここから受信電力が半分になる距離（対数表記でＰ０−３ｄＢ）までの区間(a)はシフト量をＮとする。

次に受信電力がさらに半分、つまりＰ０の４分の１になる距離（対数表記でＰ０−６ｄＢ）までの区間(b)のシフト量を（Ｎ−１）とする。同様に区間(c)のシフト量は（Ｎ−２）、区間(d)のシフト量は（Ｎ−３）となる。この制御を実施することにより、各区間の減衰量が３ｄＢ以内に抑制できる。これにより、従来のような増幅器の利得制御方式に比べ、高速で信頼性の高い数値補正が可能となる。

図６は、信号発生回路１０の一具体例を示す。この信号発生回路１０は、送信信号の振幅情報を予め格納している時間領域信号ＲＯＭ１４と、その情報を周波数変換した周波数変換情報を格納している周波数領域信号ＲＯＭ１５と、時間領域信号ＲＯＭ１４へサンプリングクロック（Ａ／Ｄ変換器４およびＤ／Ａ変換器８のサンプリングクロックと同一）、そしてデータ補正回路１３へPRI情報を供給するタイミング信号発生回路１６により構成される。

送信信号の生成は以下の手順で実施する。信号発生回路１０内のタイミング信号発生回路１６が生成するサンプリングクロックにより時間領域信号ＲＯＭ１４のアドレスをゼロ番地から順次にデータを読み出し、Ｄ／Ａ変換器８へ出力する。また、PRIのタイミングで時間領域信号ＲＯＭ１４のアドレスをゼロ番地にリセットすることにより、時間領域信号ＲＯＭ１４かのデータの読出しを繰り返す。

図７は、前段演算回路１１の一具体例を示す。この受信電力対距離演算回路１１は、FFT処理回路１７，相関処理回路１８およびＩＦＦＴ処理回路１９により構成される。

受信電力対距離を演算する動作は以下の手順で実施する。FFT処理回路１７により、受信信号の複素フーリエ変換を行って受信FFTデータを生成する。相関処理回路１８では、受信FFTデータと送信信号の相関処理を実施する。送信信号は、あらかじめ複素フーリエ変換したデータを記録してある周波数領域信号ＲＯＭ１５のデータを本FM-CWレーダーのCLK信号で順次に読み出すことにより得る。

ここでの相関処理は、一般的な手法であるマッチドフィルタ、またはインバースフィルタを使用する。相関処理を実施したデータは、IFFT処理回路１９によって逆フーリエ変換を実施することにより時間領域に変換される。連続するデータは、信号発生回路１６が生成するサンプリングクロックの周期毎の時間差が存在する。このサンプリング周期と電波の伝搬速度から、伝搬距離毎のデータを得ることができる。これらの一連の演算過程でデータのビット数拡張を実施している。なお、受信電力対距離演算回路１１を複数実装し、並列処理を実施しすることにより、更なる高速演算処理を行うことも可能である。

以上のようにして得られたデータを受信電力対距離演算回路１１から後段演算回路１２に出力する際、データバスの制約から、演算結果を一定の数値に抑制するためのビットシフトを行う。このとき、伝搬距離の区間毎にビットシフト量をデータ補正回路１３からのPRI情報を基に調整する。データ補正回路１３は、伝搬距離の補正区間と補正のためのビットシフト量を予め演算し保持している。

図６の信号発生回路１０および図７の受信電力対距離演算回路１１との組合せが好適な後段演算回路１２の例はドップラ情報抽出回路１２である。これらの回路１０〜１２と、図１に示した回路１〜９およびデータ補正回路１３とにより、大気内の雨滴等のドップラ情報を抽出する気象レーダーを構成することができる。

ドップラ情報抽出回路１２でドップラ情報を演算し抽出する処理は、一般にペアパルス、またはFFTにより実施する。本実施例ではFFTによる一例を示す。送信信号の１パルスに対し、一連の受信電力対距離データが生成される。ドップラ情報抽出回路１２では、このデータをｎ個（ｎパルス分）の一次蓄積を行う。データの蓄積後、伝搬距離が等しいｎ個のデータを使用してフーリエ変換を実施する。

その結果得られたスペクトラムから、電力値の高いデータの電力値およびその周波数情報を抽出する。この周波数情報がドップラ周波数に相当し、電力値は伝搬距離の区間ごとに補正した値となる。この電力値をデータ補正回路１３からのPRI情報を基に補正する。このような処理を各伝搬距離毎に実施する。

本発明のFM−CWレーダーの一実施の形態を示すブロック図図１におけるデータ補正回路１３の詳細図図１における前段処理回路１１のビットシフト処理を説明するための図図１における後段処理回路１２のビットシフト処理を説明するための図受信電力と伝搬距離と補正量（シフト）の関係を示す図信号発生回路１０の一具体例を示すブロック図前段演算回路１１の一具体例を示すブロック図

符号の説明

１，５アンテナ
２，６増幅回路
３，７混合回路
４Ａ／Ｄ変換器
８Ｄ／Ａ変換器
９発振器
１０信号発生回路
１１前段演算回路
１２後段演算回路
１３データ補正回路
１４時間領域信号ＲＯＭ
１５周波数領域信号ＲＯＭ
１６タイミング信号発生回路
１７ FFT処理回路
１８相関処理回路
１９ IFFT処理回路
11a 受信電力距離演算回路
12a ドップラ情報抽出回路
13a PRI検出回路
13b 距離カウンタ
13c 比較回路
13d 参照テーブル

Claims

目標物までの距離を求めるためのデジタル信号を発生し該デジタル信号をアナログ信号に変換して周波数変換し一定の利得で増幅した後にレーダー電波として目標物に向けて放射する送信系と、
前記目標物で反射されたレーダー電波を受信し、一定の利得で増幅した後に周波数逆変換し該アナログ信号をデジタル信号に変換する受信系と、
前記送信系におけるデジタル信号と前記受信系におけるデジタル信号との相関処理を行い、受信信号の電力の減衰量が一定の値となる前記レーダー電波の伝搬距離に達した時、データ出力時のビットシフト量を制御することにより、データ値を補正の制御する演算系とで構成されることを特徴とするFM-CWレーダー。
前記演算系は、
前記送信系におけるデジタル信号と前記受信系におけるデジタル信号との相関処理を行い、演算結果を前記ビットシフト量だけ上位方向へビットシフトして所定のビット幅で出力する前段演算回路と、
前段演算回路における演算結果について後続処理を行い、演算結果を前記ビットシフト量だけ下位方向へビットシフトすると共に該ビットシフト量だけ符号ビットを拡張して所定のビット幅で出力する後段演算回路と、
前記データ値の補正の制御を行うデータ補正回路とで構成されることを特徴とする請求項１記載のFM-CWレーダー。
前記データ補正回路は、
前記送信系におけるデジタル信号のパルス繰返し周期情報によりパルス繰返し周期のタイミングでリセット信号を生成するPRI検出回路と、
前記リセット信号を契機として本FM-CWレーダー全体のCLK信号をカウントアップする距離カウンタと、
受信信号の電力が半減する距離の区切りである区間毎に前記距離カウンタのカウント値に対するビットシフト量を予め保持している参照テーブルと、
前記参照テーブルからのカウント値を前記距離カウンタからのカウント値と比較し、現在の区間を判定し、この区間に対応したビットシフト量を前記参照テーブルから抽出する比較回路とで構成されることを特徴とする請求項２記載のFM-CWレーダー。
前記参照テーブルにおけるカウント値は、装置の初期設定時に、本FM-CWレーダーのCLK信号の周期で区間距離の伝播時間を除算することにより求めておくことを特徴とする請求項３記載のFM-CWレーダー。
前記送信系においてデジタル信号を発生する回路は、
送信信号の振幅情報を予め格納している時間領域信号ＲＯＭと、
前記送信信号の振幅情報を周波数変換した周波数変換情報を予め格納している周波数領域信号ＲＯＭと、
前記時間領域信号ＲＯＭへサンプリングクロック、また前記データ補正回路へ前記パルス繰返し周期情報を供給するタイミング信号発生回路により構成されること特徴とする請求項１記載のFM-CWレーダー。
前記前段演算回路は、
受信信号の複素フーリエ変換を行って受信FFTデータを生成するFFT処理回路と、
前記受信FFTデータと前記周波数領域信号ＲＯＭのデータを本FM-CWレーダーのCLK信号で順次に読み出すことにより得られる送信信号との相関処理を実施する相関処理回路と、
該相関処理を実施したデータについて逆フーリエ変換を実施することにより時間領域に変換するIFFT処理回路とで構成されること特徴とする請求項５記載のFM-CWレーダー。