JP2008288827A

JP2008288827A - 通信装置

Info

Publication number: JP2008288827A
Application number: JP2007131235A
Authority: JP
Inventors: Toshio Muramatsu; 敏夫村松
Original assignee: Individual
Current assignee: Individual
Priority date: 2007-05-17
Filing date: 2007-05-17
Publication date: 2008-11-27
Anticipated expiration: 2027-05-17
Also published as: JP5147286B2

Abstract

【課題】処理のステップ数を削減し、消費電流を低下させ、通信エラーの発生を防止する。
【解決手段】本発明の通信装置は、該通信装置のコントロールをマイクロコントローラ４が行い、返信に際して該マイクロコントローラ４の処理速度を１パルス期間に必要な最低処理サイクル数を上回って実行し、かつ１サイクル以上上回ることがないように設定し、１パルス毎に処理の一定のタイミングで親機から受け取る同期信号の高低を調べて処理のタイミングを判定し、該同期信号に対してマイクロコントローラ４の処理が先行していると判定した場合は１サイクルの余分のサイクルを挿入し、先行していないと判定した場合は余分のサイクルを挿入しないことによって同期をとるように構成したことを特徴とする。
【選択図】図４

Description

本発明は、通信装置に関し、特に、マイクロコントローラのコントロールにより親機からのパルス信号を情報信号、かつ自身の駆動エネルギーとして受け取り、振幅変調によって返信を行う小型の通信装置に関するものである。

振幅変調を用いる通信装置においては振幅を正しいレベルに制御することが重要である。親機からの信号を受け取って、それを情報信号としてのみでなく、自身の駆動エネルギーとしても利用し、低い変調度（振幅大と振幅小の比率が１に近い）の振幅変調信号で返信する子機の場合にはとくに重要である。その消費電流が親機の信号出力回路の能力にくらべておおきいと、返信される信号の振幅が減少し、親機において、信号の判定を正しくおこなえないことになるからである。振幅大と振幅小の比率が１００：９０であるような振幅変調では、子機の消費電流によって振幅大としての振幅が１０％減少すれば親機での正確な受信が困難となる。したがってそのような条件下にある子機としては、消費電流を抑制することが重要な課題となる。

図１は親機１と、子機２としての通信デバイスの接続例を示す。親機１と子機２は２本の配線で結ばれており、１本は信号の同期をとるためのクロック信号の配線、もう１本は親機が送信、あるいは子機が返信するためのデータ信号の配線である。

図２は親機１が送信する信号を示しており、クロック信号とデータ信号は１８０°位相がずれたパルス信号となっている。この例ではディジタル値１、０をパルス幅で表わす方法を示してあるが、他の方法であっても構わない。

図３は、親機が発生する振幅が一定のデータ信号に対し、子機が１００：９０の振幅変調によって返信するディジタル信号を示す。この図の場合は子機はデータ信号がHighの状態で信号レベルを引き下げ、Lowの状態で信号レベルを引き上げることによって変調をおこなっている。親機のクロック発生回路と信号発生回路の出力インピーダンスと子機の消費電流との関係によってHighとLowのレベルは変化し、消費電流が大きいとHighのレベルは低下し、Lowのレベルは持ち上がる。親機は破線で示した上側のスレショルドあるいは下側のスレショルドで値を判定する。以下の説明では振幅が大きい場合を１、振幅が小さい場合を０としている。

図８は子機の構成を示す。２本の信号線の信号を整流して子機自身が動作するエネルギーを得る整流回路３、親機からのクロック信号に同期してデータ信号を受信し、データ信号線を通じてデータを返信するマイクロコントローラ４を含む受送信部５からなる。マイクロコントローラのポート１はクロック信号を受信して同期信号とするための入力ポートである。ポート２は親機からのデータ信号を受信してそのパルス幅によりディジタル値を判定するための入力ポートである。この信号を用いて同期信号とすることも可能である。親機からの信号の変調方法に応じて適切な回路を付加して受信することが必要な場合もあるが、ここでは単にポート３で受信してマイクロコントローラ４が判定するものとして表してある。ポート３は振幅変調によってデータを返信するための出力ポートである。ここではデータ信号がHighとなったときのレベルを下げることによる変調のみをおこなえばよい例を示しており、子機は値０の送信に際してPORT３にLowを出力することによって抵抗とダイオードを介してデータ信号のレベルを引き下げ、値１を送信するときはポート３にHighを出力してデータ信号のレベルをHighにたもつ。

一方親機から送られるクロック信号に同期して返信するためのクロック信号検出方法として、例えば、送られてくるクロック信号がHighになったかどうかを繰り返し調べるポーリングと呼ばれる方法がある。この方法では、クロック信号が所定の状態でないと判断した場合はもとに戻って判定をやり直す。１パルスで１ビットを送信する場合の処理の１例をMicrochip社のマイクロコントローラPIC12F683を用いるものとしてその専用アセンブラの記述で表現すればつぎのようになる。

なお、ここでは図９に示す回路を用い、マイクロコントローラはクロック信号がLowとなったことを入力ポートGPIO,3で検出した後、送信するべき１ビットのデータを判定し、０または１の値に応じてそれぞれのプロセスでクロック信号がHigh（すなわちデータ信号がLow）となるのを待ち、GPIO,5から信号を出力するようにしてある。値０を出力するためのデータ信号の引き下げはデータ信号がLow（振幅がほとんど０）の間はほとんど影響を与えないが、データ信号がHighとなった時点でレベルを有効に引き下げることになる。GPIO,2は親機からの信号を受け取る入力ポートであり、送信の際は用いられない。
１）BTFSC GPIO,3 ;クロック信号を調べ、すでにLowであれば次の処理をとばす。
２）GOTO 1) ;まだHighであれば1)に戻る
３）BTFSC Data,x ;送信するべき１バイトデータDataのビットxを調べ、０であれば次の処理をとばす。
４）GOTO 9) ;送信するビットが１であれば9)へジャンプ（２サイクル）
５）BTFSS GPIO,3 ;クロック信号を調べ、すでにHighであれば次の処理をとばす
６）GOTO 5) ;まだLowであれば5)に戻る
７）BCF GPIO,5 ;値０を出力する
８）GOTO 12) ;次のビットの処理プロセスへジャンプする（２サイクル）
９）BTFSS GPIO,3 ;クロック信号を調べ、すでにHighであれば次の処理をとばす
１０）GOTO 9) ;まだLowであれば9)に戻る
１１）BSF GPIO,5 ;１を出力する
１２）BTFSC GPIO,3 ;次のビットの処理
実際のプログラムにおいては、送信したビット数やバイト数の監視などのプロセスが加わることになるが、それらは方法によらず共通であるからここでは簡単化のために省略してある。また、このマイクロコントローラにおいて、GOTO命令でジャンプする場合は２サイクルを要し、BTFSSあるいはBTFSCの判定の結果で直後の命令を飛び越す場合もやはり２サイクルを要する。したがって、このプログラムにおいては、クロック信号の判定やり直しのたびに３サイクルを費やすことになる。判定のやり直しなしに処理が進むとすれば１ビットあたりの最短の処理回数は９サイクルとなるが、実際には同期信号の変化Low→HighおよびHigh→Lowのすくなくともどちらかでタイミングの調整による３サイクルが発生する。信号の周波数とマイクロコントローラの処理周波数の関係によっては、両方の段階でタイミングのずれを調整することが生ずるから合計６サイクルが必要となる。したがって１ビット期間に少なくとも１２〜１５サイクルの処理が可能なように処理周波数を設定する必要がある。パルスの周期を１０マイクロ秒（周波数として１００ｋＨｚ）とすれば、すくなくとも１．２ＭＨｚ〜１．５ＭＨｚが必要になる。

別の方法として、信号の変化をスリープモードで待ち、変化に伴う割り込み信号によって復帰して処理を行う方法がある。この方法によるプログラムの記述の一例を次に示す。
１）MOVF GPIO,f ;ポート情報の最新化
２）BCF INTCON,0 ;ポート変化によるスリープからの復帰を可能にする
３）SLEEP ;スリープモードに入る
４）BTFSC Data,x ;スリープモードから復帰し送信するビットを調べる
５）GOTO 8) ;送信ビットが１であるとき8)へジャンプ
６）BCF GPIO,0 ;０を出力
７）GOTO 9) ;次のビット処理プロセスへジャンプ
８）BSF GPIO,5 ;１を出力
９）MOVF GPIO,f ;次のビットの処理
この例では１ビットあたりの処理は８サイクルである。しかしながら、上記した従来の通信装置では、スリープモードからの復帰に一般的に５〜１０マイクロ秒の時間を要するので処理時間はプログラムの記述に比べて長くなり、パルス信号の周期が１０マイクロ秒以下のような場合には適用できない。（公知・公用の従来技術に基づき発明したため、出願人は本発明に関連する先行技術文献を知らない）。

本発明は、上記した課題を解決すべくなされたものであり、１ビット毎のタイミングの判定と調整を１度のみとし、また、送信するビット値の判定と設定を省略することによって、処理のステップ数を削減し、消費電流を低下させ、通信エラーの発生を防止可能な通信装置を提供することを目的とするものである。

上記した目的を達成するため、本発明は、親機からパルス信号を受け取り、該パルス信号を駆動電力として利用しながら該パルス信号を振幅変調して返信を行う通信装置において、該通信装置のコントロールをマイクロコントローラが行い、返信に際して該マイクロコントローラの処理速度を１パルス期間に必要な最低処理サイクル数を上回って実行し、かつ１サイクル以上上回ることがないように設定し、１パルス毎に処理の一定のタイミングで親機から受け取る同期信号の高低を調べて処理のタイミングを判定し、該同期信号に対して該マイクロコントローラの処理が先行していると判定した場合は１サイクルの余分のサイクルを挿入し、先行していないと判定した場合は余分のサイクルを挿入しないことによって同期をとるように構成したことを特徴とする。

そして、単位の情報をその数値に対応した処理パターンで送信するプロセスをあらかじめマイクロコントローラのプログラム中に設けておき、送信に先立って、送信する情報を該単位の情報に区切ってそれぞれの情報単位の数値に対応する処理パターンのプログラムの開始アドレスを順にメモリに格納しておき、送信時には該メモリから読み出したプログラムアドレスにジャンプして単位の情報の送信を実行したのち処理パターンの一部として設けられたプロセスによって次のメモリアドレスに格納されたプログラムアドレスを読み出してジャンプすることを繰り返して情報を送信するように構成してもよい。

本発明によれば、処理のステップ数を削減し、消費電流を低下させ、通信エラーの発生を防止することができる。

以下、図面を参照しつつ、本発明の実施の形態について説明する。

図４は本発明の実施の形態に係る通信装置の子機２の構成を示す回路図であり、基本的な構成は図８に示す従来のものと同じであり、２本の信号線の信号を整流して子機２自身が動作するエネルギーを得る整流回路３、クロック信号線のクロック信号に同期してデータ信号線の信号を受信し、データ信号線を通じてデータを返信するマイクロコントローラ４を含む受送信部５からなる。マイクロコントローラ４のGPIO,3はクロック信号を受信して同期信号とするための入力ポートである。GPIO,2は親機１からのデータ信号を受信してそのパルス幅によりディジタル値を判定するための入力ポートである。この信号を用いて同期信号とすることも可能である。親機１からの信号の変調方法に応じて適切な回路を付加して受信することが必要な場合もあるが、ここでは単にポートで受信してマイクロコントローラ４が判定するものとして表してある。GPIO,5は振幅変調によってデータを返信するための出力ポートである。ここでは上側の振幅を下げることによる変調のみをおこなえばよい例を示しており、子機２は値０の送信に際してGPIO,5にLowを出力することによって抵抗とダイオードを介してデータ信号のレベルを引き下げ、値１を送信するときはGPIO,5にHighを出力してデータ信号の振幅を大にたもつ。

図５は本発明の実施の形態に係る通信装置において上側振幅と下側振幅の両方を変調する場合の子機の構成を示す回路図である。この例においては、GPIO,５からの出力は２個のエッジトリガー型Ｄタイプフリップフロップ６および７にデータ信号Ｄとして入力し、それぞれ、その後に入力するデータ信号の立ち上がりおよびクロック信号の立ち上りを自身へのクロック信号Ｃとして、それぞれデータ信号Ｄに対応した信号Ｑおよびその反転信号−Ｑを出力し、それぞれデータ信号Highの状態で信号レベルを引き下げ、データ信号Lowの状態で信号レベルを引き上げて変調を行う。

ポーリングを用いる上記の従来技術においては各ビット値の送信プロセス内でクロック信号を調べて所定の状態になっていなければもとのプログラムアドレスにもどることになり、しかもそれを２回繰り返すため、処理のサイクル数が大きくなっていた。以下にビット毎の同期の判定を１度だけとし、しかもその判定結果でもとのプログラムアドレスに戻ることがないようにすることによって処理のサイクル数を減らすことのできるプログラムの例を示す。
１）BTFSC GPIO,3 ;クロック信号を調べ、すでにLow（データ信号がHigh）であれば次を飛び越す
２）GOTO $+1 ;２サイクルの遅れを挿入する
３）BTFSC Data,x ;送信するビットの値を調べ、０なら次をとびこす
４）GOTO 7) ;7)へジャンプ
５）BCF GPIO,5 ;値０を出力
６）GOTO 8) ;次のビットの処理プロセスにジャンプ
７）BSF GPIO,5 ;値１を出力
８）BTFSC GPIO,3 ;次のビットの処理
上記のプログラムにおいて1) BTFSC GPIO,3の判定によって次の2) GOTO $+1という命令を飛び越して3) BTFSC Data,xの実行に移る場合には２サイクルが費やされ、一方飛び越さない場合には次の2) GOTO $+1への移行することに伴う１サイクルと、この命令そのものが費やす２サイクルで合計３サイクルを必要とする。3) BTFSC Data,xの時点で、後者の場合は１サイクルを余分に費やしているから、これにより１サイクルの調節が可能となる。このプログラムにおいて１ビットを送信するための処理は最短７サイクル、長い場合でも８サイクルとなる。

このようなプログラムを用いて１ビットの情報の送信につき同期を１回のみで済ますためにはマイクロコントローラ４の処理周波数を以下のように適切な範囲に定める必要がある。

１ビットの処理を７サイクル〜８サイクルで行う上記の例を用いて説明する。１ビットの周期をＴとする。１ビットをちょうど７サイクルで処理するための処理周波数は７/Ｔ（Ｈｚ）、ちょうど８サイクルで処理するための処理周波数は８/Ｔ（Ｈｚ）であり（Microchip社のマイクロコントローラ４ではシステムクロック４周期で１サイクルの処理がおこなわれるが、ここでは１サイクルの処理時間の逆数、すなわちシステムクロックの４分の１を処理周波数と表現する）、これらをそれぞれ下側限界周波数、上側限界周波数と呼び、処理周波数をこれら下側限界周波数７/Ｔと上側限界周波数８/Ｔの中間に設定することにする。

図６に示すように、あるビットの送信に先立つタイミング判定時 1) BTFSC
GPIO,3でクロック信号がまだHigh（データ信号がLow）であれば、マイクロコントローラ４の処理のタイミングが先行していると判定され、上記プログラムの 2) GOTO $+1 が実行され、２サイクルの遅れが挿入されることになる。逆にクロック信号がすでにLowとなっているならば処理のタイミングが遅れていると判定され 2) GOTO $+1 を飛び越すことにより１サイクルのみが挿入される。このようにマイクロコントローラ４の処理が先行していれば余分の１サイクルが調整のために挿入され、１サイクル分の修正が可能となる。マイクロコントローラ４の処理周波数は１ビットの時間内で７サイクルを上回るように設定されているから１ビットの処理を行うたびに親機からの同期信号に対して位相の進みが蓄積されるが、その結果処理が先行していると判定されればただちに１サイクルが挿入されるが、それにより１サイクル以上の遅れが生ずることはない。一方で８サイクルを処理する周波数よりは低い設定でもあるから１ビットの処理で位相の進みがマイクロコントローラ４の処理の１サイクル分を超えることはない。したがって、上記のようなプログラムとこのような処理周波数の設定を組み合わせれば１ビット毎にタイミングの調整を行う同期送信が可能となる。

処理の周波数を下側限界周波数に近く設定すれば余分の１サイクルが挿入される頻度が減少し、逆に上側限界周波数の近くに設定すれば頻繁に挿入されることになる。

このような同期プロセスは必ずしもすべてのビットで行う必要はなく、僅かなタイミングのエラーが許されるような場合は判定をある程度省略してその分のサイクルを別の目的にあてることも可能である。ただしその場合にはクロック周波数を下側限界周波数（上記例では７/Ｔ）に近づけて設定し、短時間に大きなずれが生じないようにする必要がある。

実際のプログラムにおいては送信済みビット数のチェック、送信した情報単位の数のチェック、次のデータの読み込みなどのプロセスを含める必要があり、すべてのビットで処理サイクル数が同じとはならない。そのため、できるだけ処理を全体に平均化した上で最大の処理数を要するビットにあわせて他のビットではなにもしない空のサイクルを挿入することになる。

次に、処理サイクル数をさらに減らす方法を述べる。

これまでに示した例では送信処理のプロセスの中に送信ビットが０であるか１であるかの判定を含んでいたが、つぎのような方法で判定を省略することが可能になる。

ビット数としてさだめる単位の情報の出力パターンをあらかじめ要素のプログラムとして設けておき、送信時にデータに対応する出力パターンを指定することによって個々のビットの判定を省くようにする。各送信パターンの中には単位のビット数の出力と次の送信パターンのプログラムアドレスをメモリから読み出してジャンプするプロセスを含めておく。送信の手順としては、送信に先立って、データを単位の情報に区切り、各単位に対応する出力パターンのプログラムアドレスをデータの代わりにメモリに順に保持する。送信時にはメモリに保持されたプログラムアドレスを読み出してそこにジャンプすれば、ジャンプ先の送信パターンのプログラムによってビット値の判定なしで自動的にデータの出力がなされ、さらに次の単位情報の送信パターンのプログラムアドレスをメモリから読み取ってジャンプし、つぎつぎにデータを送信することが可能になる。

情報の単位を４ビットとし、数値６（２値データとして “０１１０”）を送信する場合のプログラムの例を次ぎに示す。なお、この例では各ビットの処理を４サイクル〜５サイクルとしてある。実際のプログラムではこのような単位の処理パターンを１６通り設けておくことになる。
１）NOP ;なにもしない空のサイクル
２）BCF GPIO,0 ;１ビット目としてビット値0を出力
３）NOP ;
なにもしない空のサイクル
４）BTFSC GPIO,5 ;タイミングを判定
５）GOTO $+1 ;タイミング調整サイクル
６）BSF GPIO,0 ;２ビット目としてビット値１を出力
７）INCF FSR,f ;次のジャンプ先アドレスを読むため次のＲＡＭアドレスを指定
８）BTFSC GPIO,5 ;タイミングを判定
９）GOTO $+1 ;タイミング調整サイクル
１０）BSF ;３ビット目として値１を出力
１１）MOVF INDF,w ;次のＲＡＭアドレスの値（次のジャンプ先アドレス）を読み込む
１２）BTFSC GPIO,5 ;タイミングを判定
１３）GOTO $+1 ;タイミング調整サイクル
１４）BCF GPIO,0 ;４ビット目として値0を出力
１５）MOVWF PCL ;次の送信パターンのプログラムアドレスへジャンプ（２サイクル）
上記プログラムにおいて、最初の１ビットの処理はタイミング判定なしの３サイクルでおこなわれている。これは単位情報の最後のビットを送信後、次の単位情報の送信に移行するための
15) MOVWF PCL という命令では２サイクルが必要であり、各単位情報の処理の先頭ビットは１サイクルだけ処理が遅れるのでその補償のためタイミング判定を省略し、それによる２サイクルの減少の代わりに空の１サイクルが挿入してあることによる。この例では４ビットに１回タイミング調整が省略されるが、先に述べたように、マイクロコントローラ４の処理周波数を下側限界周波数近くに設定しておけば発生しうる同期ずれの程度は僅かであり実用的には問題とならない。

上記の例において、パルスの周期を１０マイクロ秒（周波数として１００ｋHz）とすると、
下側限界周波数＝１００ｋHz ＊４＝０．４ＭＨｚ
上側限界周波数＝１００ｋHz ＊５＝０．５ＭＨｚ
となり、マイクロコントローラ４の処理周波数を０．４ＭＨｚと０．５ＭＨｚの中間に設定することになる。

図７は上記プログラムの例において、送信するべき元データと、単位の情報量を４ビットに区切ったデータ、およびそれをプログラムアドレスに変換した数値をいずれも１６進表示で示す。単位の情報の処理が１５行であらわされており、１６通りの送信パターン全部を２５６行以下に収容できるから、プログラムアドレスとして下位バイトのみの指定ですませることが可能となっている。

なお、情報の単位として上記の例では４ビットを用いたので、送信パターンとして１６通りを設けることになる。これを、たとえば８ビットとすると、２５６通りのパターンを設けることになり、プログラムメモリの容量の小さいマイクロコントローラ４では実施しにくい。一方２ビットを単位とすると、２サイクルを要するジャンプが頻繁に発生し効率が低下する。したがって実用的には４ビットを単位とすることが適当である。

タイミングの判定を１回のみとし、かつビット値の判定を省略した上記の方法においては１ビットの処理サイクル数が４〜５となって、ビット値の判定を含む実施例１の７〜８サイクルに比べてさらなる改善が実現されている。

従来用いられていた方法においてビット値の判定のみを省略した場合、１２〜１５サイクルが１０〜１３サイクルに減少する程度で、その改善の効果は限定的であるが、上記のようにタイミング判定を１回で済ます方法と併用した場合、従来技術にくらべて処理周波数を約３分の１に、したがって消費電流も約３分の１に下げることができ、その効果は非常に大きい。

本発明の実施の形態に係る通信装置の構成を示すブロック図である。本発明の実施の形態に係る通信装置の親機が送信する信号を示す図である。本発明の実施の形態に係る通信装置の子機が返信する信号を示す図である。本発明の実施の形態に係る通信装置の子機の構成を示す回路図である。本発明の実施の形態に係る通信装置において上側振幅と下側振幅の両方を変調する場合の子機の構成を示す回路図である。本発明の実施の形態に係る通信装置においてタイミング判定を１度だけとした場合の送信方法を示す説明図である。本発明の実施の形態に係る通信装置において８ビットを単位とする送信データを４ビット単位に区切ってプログラムアドレスへ変換する例を示す図である。従来の通信装置の子機の構成を示す回路図である。従来の通信装置においてマイクロコントローラとしてMicrochip社のPIC12F683を用いた場合の構成を示す回路図である。従来の通信装置におけるタイミングチャートである。

符号の説明

１親機
２子機
３整流回路
４マイクロコントローラ
５受送信部

Claims

親機からパルス信号を受け取り、該パルス信号を駆動電力として利用しながら該パルス信号を振幅変調して返信を行う通信装置において、
該通信装置のコントロールをマイクロコントローラが行い、返信のための送信に際して該マイクロコントローラの処理速度を１パルス期間に必要な最低処理サイクル数を僅かに上回って実行し、かつ１サイクル以上上回ることがないように設定し、１パルス毎に処理の一定のタイミングで親機から受け取る同期信号の高低を調べて処理のタイミングを判定し、該同期信号に対して該マイクロコントローラの処理が先行していると判定した場合は１サイクルの余分のサイクルを挿入し、先行していないと判定した場合は余分のサイクルを挿入しないことによって同期をとるように構成したことを特徴とする通信装置。
単位量の情報をその数値に対応した処理パターンで送信するプロセスをあらかじめマイクロコントローラのプログラム中に設けておき、送信に先立って、送信する情報を該単位量の情報に区切ってそれぞれの情報単位の数値に対応する処理パターンのプログラムの開始アドレスを順にメモリに格納しておき、送信時には該メモリから読み出したプログラムアドレスにジャンプして単位の情報の送信を実行したのち処理パターンの一部として設けられたプロセスによって次のメモリアドレスに格納されたプログラムアドレスを読み出してジャンプすることを繰り返して情報を送信するように構成した請求項１に記載の通信装置。