JP2008283134A - 半導体記憶装置及びその製造方法 - Google Patents

半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2008283134A
JP2008283134A JP2007128321A JP2007128321A JP2008283134A JP 2008283134 A JP2008283134 A JP 2008283134A JP 2007128321 A JP2007128321 A JP 2007128321A JP 2007128321 A JP2007128321 A JP 2007128321A JP 2008283134 A JP2008283134 A JP 2008283134A
Authority
JP
Japan
Prior art keywords
electrode layer
insulating film
capacitor
lower electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007128321A
Other languages
English (en)
Inventor
Mutsuo Morikado
六月生 森門
Yasushi Kumagai
靖 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007128321A priority Critical patent/JP2008283134A/ja
Publication of JP2008283134A publication Critical patent/JP2008283134A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】
キャパシタ素子の容量を低下させることなくキャパシタ素子の面積を縮小させると共に、2層ゲート構造と1層ゲート構造を有する半導体記憶装置における1層ゲート構造を有する回路素子のゲート電極と基板間の電気的短絡を防止する。
【解決手段】半導体記憶装置において、キャパシタ素子CPの第3下層電極層33cの上面を凹凸構造してキャパシタ絶縁膜34cを立体的構造にする。同時に、選択ゲートトランジスタSTの第2下層電極層33bの膜厚をメモリセルトランジスタMTの第1下層電極層31aの膜厚より厚くする。その結果、キャパシタ素子CPの素子面積小さくすると共に、選択ゲートトランジスタSTの第2電極間絶縁膜34bの開口部38bから露出される第2素子分離絶縁膜13bの上面は半導体基板21の上面よりも高くなり第2上層電極層37bと半導体基板21との電気的ショートを防止することができる。
【選択図】 図2

Description

本発明は、半導体記憶装置及びその製造方法に係わり、特に2層ゲート構造を有する第1回路素子と、1層ゲート構造を有する第2回路素子、周辺回路用キャパシタ素子を同一半導体基板上に搭載した半導体記憶装置に関する。
NAND型不揮発性メモリは、半導体基板のメモリセル領域おいて複数個直列に形成されたメモリセルトランジスタと、その両側に選択ゲートトランジスタが配置され、周辺回路領域おいてメモリセルトランジスタ及び選択ゲートトランジスタを駆動するために必要な制御回路等を構成する周辺回路素子が配置されている。この周辺回路素子は、MOSトランジスタ及び電極間絶縁膜を電荷蓄積層としたキャパシタ素子等が挙げられる。(例えば、特許文献1参照。)
ここで、近年高集積化の観点から周辺回路領域に配置されたキャパシタ素子面積の縮小化を図ることが望まれている。しかし、キャパシタ素子面積を縮小化すると電極間絶縁膜とキャパシタ電極の接触面積が小さくなりキャパシタ素子の容量が下がってしまう問題がある。
一方、このNAND型不揮発性メモリの製造においては、製造工程を簡素化するために、メモリセルトランジスタ、選択ゲートトランジスタ及び周辺回路素子の加工を同時に行っている。(例えば、特許文献2参照。)しかし、この製造方法には以下の問題点がある。
まず、半導体基板のメモリセル領域及び選択ゲート領域に下層電極層を形成する。この下層電極層の上に電極間絶縁膜を形成した後に、選択ゲート領域の電極間絶縁膜を一部除去して下層電極層が露出する開口を形成する。次に、電極間絶縁膜上に上層電極層を形成し、下層及び上層電極層ならびに電極間絶縁膜を電気的に絶縁することで、メモリセル領域においては浮遊ゲート電極層と制御ゲート電極層からなる2層ゲート構造のメモリセルのゲート電極を、また選択ゲート領域においては開口を介して下層電極層と上層電極層が導通した1層ゲート構造の選択ゲート電極を形成する。ここで、選択ゲート領域において下層電極層が露出する開口を形成した際に、下層電極層の露出部に自然酸化膜が形成され、上層電極層と下層電極層との間で導通不良が生じる恐れがある。この自然酸化膜の除去のため、下層ゲート電極層の露出部にフッ酸洗浄を行っている。一方、セル間干渉低減のために下層電極層の膜厚を薄する傾向にあり、この素子分離絶縁膜の半導体基板表面からの高さも同時に低くなる傾向にある。そのため、この自然酸化膜の除去工程において、開口内に露出された素子分離絶縁膜の上部が削れ、その上面が半導体基板の表面より低くなる可能性がある。その結果、選択ゲートトランジスタの上層電極層と半導体基板との電気的ショートが発生する恐れがある。
特開2002−141469号公報 特開2002−176114号公報
本発明は上記点に鑑み、キャパシタ素子の容量を低下させることなくキャパシタ素子の面積を縮小させると共に、選択ゲートトランジスタの下層電極層の露出表面の自然酸化膜を除去する際に、素子分離絶縁膜が半導体基板の表面より低くなることを防ぎ、上層電極層と半導体基板との電気的ショートを防止することが可能な半導体記憶装置及びその製造方法を提供する。
本発明の一態様の半導体装置は、第1領域、第2領域及び第3領域を有する半導体基板と、前記第1乃至第3領域をそれぞれ複数の素子形成領域に分離する第1乃至第3素子分離絶縁膜と、前記第1及び第2領域の前記素子形成領域上に形成されたゲート絶縁膜と、前記第1領域の前記ゲート絶縁膜上に形成された第1下層電極層と、前記第1下層電極層上に形成された第1電極間絶縁膜と、前記第1電極間絶縁膜上に形成された第1上層電極層とを有する第1回路素子と、前記第2領域上に前記ゲート絶縁膜を介して形成され、且つ前記第1下層電極層の膜厚よりも厚い膜厚を有する積層構造の第2下層電極層と、前記第2ゲート電極層及び前記第2素子分離絶縁膜上に共通して形成され、前記第2下層電極層の表面及び前記第2素子分離絶縁膜を露出する開口部を有する第2電極間絶縁膜と、前記第2電極間絶縁膜及び前記第2素子分離絶縁膜上に形成されると共に前記第2下層電極層の露出表面上に形成され、前記第2下層電極層と電気的に接続される第2上層電極層とを有する第2回路素子と、前記第3領域の素子形成領域上に形成され、凹凸構造の上面を有する積層構造の第3下層電極層と、前記第3下層電極層の凹凸表面及び前記第3素子分離絶縁膜上に形成され、前記第3下層電極層の一部表面を露出する開口部を有するキャパシタ絶縁膜と、前記第3下層電極層の露出表面上に形成され、前記第3下層電極層と電気的に接続される第1キャパシタ電極と、前記第1キャパシタ電極と離間して前記キャパシタ絶縁膜上に形成された第2キャパシタ電極を有するキャパシタ素子とを具備し、前記キャパシタ素子における前記第3下層電極層の前記凸部分の膜厚が前記第2回路素子における前記第2下層電極層の膜厚と同じで、且つ前記第3下層電極の前記凹部分の膜厚が前記第1回路素子の第1下層電極層の膜厚と同じで、前記第2回路素子における前記第2電極間絶縁膜が成されている前記第2素子分離絶縁膜部分の上面が前記第2下層電極層の上面と同じで、且つ前記開口部により露出された前記第2素子分離絶縁膜部分の上面が前記半導体基板の上面より高いことを特徴としている。
本発明によれば、キャパシタ素子の容量を低下させることなくキャパシタ素子の面積を小さくすると共に、選択ゲートトランジスタの下層電極層の露出表面の自然酸化膜を除去する際、素子分離絶縁膜が半導体基板より低くなることを防ぎ、ゲート電極層と半導体基板との電気的ショートを防止することができる。
以下に図面を参照して、本発明の実施の形態を説明する。以下の図面において、同一又は類似の部分には同一又は類似の符号をしている。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
[第1の実施形態]
第1の実施形態は、NAND型不揮発性メモリにおいて、キャパシタ素子の下層電極層上面を凹凸構造に形成し、この下層電極層の凹凸表面にキャパシタ絶縁膜を形成することにより、キャパシタ素子の容量を低下させることなく素子面積を小さくすると共に、選択ゲートトランジスタの積層構造の下層電極層の下側の下層電極層の膜厚をメモリセルトランジスタの下層電極層の膜厚と同じ膜厚にすることにより、選択ゲートトランジスタの上層電極層と半導体基板との電気的ショートを防止するものである。
図1は本発明の第1の実施形態に係るNAND型不揮発性メモリを模式的に示す平面図であり、図2は図1のA−A矢視断面図、図3は選択ゲートラインの斜視図、図4(a)は図1のB−B矢視断面図、図4(b)は図1のC−C矢視断面図、図4(c)は図1のD−D矢視断面図である。
図1に示すように、NAND型不揮発性メモリでは、図中Y方向に素子分離絶縁膜13で分離された素子形成領域14が帯状に複数本並列して形成されている。この素子形成領域14上には、ビットライン(図示略)が図中Y方向に形成され、また図中Y方向に直交する図中X方向にワードラインWL1、WL2、WL3、WL4が帯状に複数本並列して形成されている。
この素子形成領域14とワードラインWL1乃至4の交差部分にはそれぞれ第1回路素子であるメモリセルトランジスタMTが形成されている。
ワードラインWL1の外側及びワードラインWL4の外側には選択ゲートラインSGLがワードラインWL1及びWL4に沿って形成され、素子形成領域14と選択ゲートラインSGLの交差部分にはアクセスするメモリセルブロックを指定するための第2回路素子である選択ゲートトランジスタSTがそれぞれ配置されている。
また、選択ゲートラインSGLの外側の素子形成領域14上にはメモリセルトランジスタMTのデータをビットライン(図示せず)に接続するためのビットコンタクト電極17が配置されている。
ここで、図1中においてメモリセルトランジスタMTと選択ゲートトランジスタSTとが形成される領域をメモリセル領域11と称する。さらに、メモリセルトランジスタMTが配置されている領域をメモリセルトランジスタ領域11aと称し、またこれを第1領域とも言い、選択ゲートトランジスタSTが配置されている領域を選択ゲートトランジスタ領域11bと称し、またこれを第2領域とも言う。
なお、本実施形態ではメモリブロック毎のワードライン数が4本の構成であるが、8本、16本、32本等更に多い構成であってもよい。同様にアクティブエリア13の本数も6本であるが更に多い構成であってもよい。
さらに、メモリセル領域11の外側には、キャパシタ素子CPが配置されている。このキャパシタ素子CPは素子分離絶縁膜13で囲まれた1つの素子形成領域14に形成されている。キャパシタ素子CPは第1キャパシタ電極DGと、この第1キャパシタ電極DGと離間して配置された第2キャパシタ電極UGを有している。
この第1キャパシタ電極DGと第2キャパシタ電極UG上には上層メタル配線(図示せず)に電気的に接続する第1及び第2キャパシタコンタクト電極18a、18bが配置されている。このキャパシタ素子CPが形成される領域を周辺回路領域12と称し、またこれを第3領域とも言う。また、キャパシタ素子の「素子面積」とは図1の第2キャパシタ電極UGと素子形成領域14の重なった部分の平面積をいう。
上記メモリセルトランジスタMTは、ビット線に沿った図2の断面図に示されるように、半導体基板21の素子形成領域14の内のメモリセルトランジスタ領域11aに所定間隔をもって複数形成され、直列接続されている。
メモリセルトランジスタMTにおけるゲート電極MGは、次に述べるような構成になっている。まず、ゲート絶縁膜22上に形成された第1下層電極層31aを有する。この第1下層電極層31a上には第1電極間絶縁膜34aを介して第1上層電極層37aが形成されている。この第1上層電極層37aは、第1電極間絶縁膜34a上に形成された第1上層電極層下部35aとこの第1上層電極層下部35a上に形成された第1上層電極層上部36aとで構成されている。この第1上層電極層37a上にはメタル層41aが形成されている。この構成により、メモリセルトランジスタMTのゲート電極MGは、第1下層電極層31aと第1上層電極層37aとが第1電極間絶縁膜34aで電気的に絶縁された2層ゲート構造を有し、第1下層電極層31aが浮遊ゲート電極として機能し、第1上層電極層37aが制御ゲート電極として機能し、X方向におけるセルトランジスタ同士の制御ゲート電極が共通接続されてワードラインWLを構成する。
また、メモリセルトランジスタMTは、ワードラインWLに沿った断面においては、図4(c)に示されるように、上端部が半導体基板21の上面から突出し、下端部が半導体基板21中に埋め込まれた第1素子分離絶縁膜13aを有する。この第1素子分離絶縁膜13aの上面は、第1下層電極層31aの上面のよりも低く、半導体基板21の上面より高くなっている。
また、上記選択ゲートトランジスタSTは、図2に示すように、半導体基板21の素子形成領域14の内の選択ゲートトランジスタ領域11bに形成されている。
選択ゲートトランジスタSTにおけるゲート電極SGは、次に述べるような構成になっている。まず、ゲート絶縁膜22上に形成された第2下層電極層33bを有する。この第2下層電極層33bは、ゲート絶縁膜22上に形成された第1下層電極層31aと同じ膜厚を有する第2下層電極層下部31bと、第2下層電極層下部31b上に形成された第2下層電極層上部32bとの積層構造に構成されている。この第2下層電極層33b上には、第1電極間絶縁膜34aと同じ膜厚を有する第2電極間絶縁膜34bを介して第2上層電極層37bが形成されている。第2上層電極層37bは、第2電極間絶縁膜34b上に形成され、第1上層電極層下部35aと同じ膜厚を有する第2上層電極層下部35bと、第2上層電極層下部35b上に形成され、第1上層電極層上部36aと同じ膜厚を有する第2上層電極層上部36bとの積層構造に構成されている。この第2上層電極層37b上にはメタル層41bが形成されている。また、第2電極間絶縁膜34bは第2下層電極層33bの表面を露出する開口部38bを有している。この開口部38bを介して第2下層電極層33bの露出表面上に第2上層電極層37bが形成されている。この構成により、選択ゲートトランジスタSTのゲート電極SGは、第2下層電極層33bと第2上層電極層37bとが電気的に接続された1層ゲート構造を有し、制御ゲート電極として機能し、ワードラインWL方向に沿う選択ゲートトランジスタST同士で共通接続されて選択ゲートラインSGLを構成する。
また、選択ゲートトランジスタSTは、図3及び図4(a)に示されるように、選択ゲートラインSGLにおける第2電極間絶縁膜34bの開口部38b内、すなわち第2下層電極層33bの上面の一部及び第2素子分離絶縁膜13bの上面の一部が露出されている部分においては、この露出された第2下層電極層33b及び第2素子分離絶縁膜13bの上面に第2上層電極層37bが直接形成されている。また、開口部38bにより露出された第2素子分離絶縁膜13bの上面は、第2下層電極層33bの上面より低いが、選択ゲートトランジスタ領域11bの半導体基板21の上面よりは高くなっている。
一方、図3及び図4(b)に示されるように、選択ゲートラインSGLにおける第2電極間絶縁膜34bの開口部38b以外の断面、すなわち第2電極間絶縁膜34bで第2下層電極層33b及び第2素子分離絶縁膜13bの上面が覆われている部分においては、第2素子分離絶縁膜13bの上面は第2下層電極層33bの上面と同じ高さになっている。
また、上記メモリセルトランジスタMTのゲート電極MG、及び選択ゲートトランジスタSTのゲート電極SGを挟む半導体基板21の表面付近には、ソース/ドレイン領域としての不純物拡散層42がそれぞれ形成され、同一の素子形成領域14におけるメモリセルトランジスタMT及び選択ゲートトランジスタSTは直列接続されている。このゲート電極MG、SG上及びゲート電極MG、SG間にはゲート電極間絶縁膜44が形成され、ゲート電極MG、SGを電気的に分離している。なお、ゲート絶縁膜22はゲート電極MG、SGの下面のみに形成されていても構わない。また、ゲート電極間絶縁膜44は複数の絶縁膜から構成されていても良い。また、第2電極間絶縁膜34bの開口部38bは第2下層電極層33bの上面の片側を露出する形状であっても構わない。 また、上記キャパシタ素子CPは、周辺回路領域12に形成されている。このキャパシタ素子CPは、キャパシタ絶縁膜34cの下面を第1キャパシタ電極DGで、上面を第2キャパシタ電極UGで挟み込むような構造となっている。例えば、このキャパシタ素子CPは第1キャパシタ電極DGに高電位を与え、第2キャパシタ電極UGをグランド電位に接続することにより、キャパシタ絶縁膜34cに電荷を蓄えることができる。
このキャパシタ素子CPにおける第1キャパシタ電極DGは次に述べるような構成になっている。まず、メモリセル領域11のゲート絶縁膜22と同じ膜厚のゲート絶縁膜22c上に凹凸構造の上面を有する第3下層電極層33cが形成されている。第3下層電極層33cは、第2下層電極層下部31bと同じ膜厚を有する第3下層電極層下部31cと、第3下層電極層下部31c上の一部に形成され、第2下層電極層上部32bと同じ膜厚を有する複数の第3下層電極層上部32cとで構成されている。ここでは、第3下層電極層上部32cは、幅狭い短冊状の幅狭部分32c−1とこの幅狭部分32c-1よりも幅広の短冊状の幅広部分32c−2とを有し、ワードラインWLに沿って、且つ互いに離間して配置されている。これにより、第3下層電極層33cの上面は凹凸構造に形成されている。この第3下層電極層33c上には第1電極間絶縁膜34aと同じ膜厚を有する第3電極間絶縁膜からなるキャパシタ絶縁膜34cが第3下層電極層33cの凹凸表面及び第3素子分離絶縁膜13c上に形成されている。更に具体的には、キャパシタ絶縁膜34cは、第3下層電極層下部31c、第3下層電極層上部32cの凹凸表面及び第3素子分離絶縁膜13c上面に形成され、凹凸形状となっている。
また、このキャパシタ絶縁膜34cは、第3下層電極層上部32cのうち、幅広部分32c−2の上面において、第3下層電極層33cの一部表面を露出する開口部38cを有する。第3下層電極層33c上にはこのキャパシタ絶縁膜34cを介して第3上層電極層37cが形成されている。第3上層電極層37cは、第1上層電極層下部35aと同じ膜厚でキャパシタ絶縁膜34c上に形成された第3上層電極層下部35cと、第1上層電極層上部36aと同じ膜厚で第3上層電極層下部35c上に形成された第3上層電極層上部36cとで構成されている。この第3上層電極層37c上にはメタル層41cが形成されている。この構成により、第3下層電極層33cと第3上層電極層37cとがキャパシタ絶縁膜34cの開口部38cを介して電気的に接続されて第1キャパシタ電極DGを構成している。
第2キャパシタ電極UGは次に述べるような構成になっている。まず、第1キャパシタ電極DGと離間し、第3下層電極層33cの幅広部分32−2上及び第3素子分離絶縁膜13c上に跨ってキャパシタ絶縁膜34cを介して第4上層電極層37dが形成されている。この第4上層電極層37dは、第1上層電極層下部35aと同じ膜厚を有する第4上層電極層下部35dと、第1上層電極層上部36aと同じ膜厚で第4上層電極層下部35d上に形成された第4上層電極層上部36dとで構成されている。この第4上層電極層37d上にはメタル層41dが形成されている。この第4上層電極層37dとメタル層41dにより第2キャパシタ電極UGが構成されている。
第1及び第2キャパシタ電極DG、UG上及びその間には、ゲート電極間絶縁膜44が形成され、第1及び第2キャパシタ電極DG、UG及び他の回路素子が電気的に分離している。
第3素子分離絶縁膜13c上のゲート電極間絶縁膜44中には第1キャパシタコンタクト電極18aと第1キャパシタコンタクト電極18aと電気的に分離された第2キャパシタコンタクト電極18bとが形成され、第1キャパシタコンタクト電極18aはメタル層41cを介して第3上層電極層37cと、第2キャパシタコンタクト電極18bはメタル層41dを介して第4上層電極層37dに電気的に接続されている。
ここで、上記キャパシタ素子CPにおいては、第1キャパシタ電極DGの第3下層電極層33cの凸部分(第3下層電極層下部及び上部の積層部分)の膜厚は、選択ゲートMGの第2下層電極層33bの膜厚と同じで、第3下層電極層33cの凹部分(第3下層電極層下部)の膜厚は、ゲート電極MGの第1下層電極層31a及びゲート電極SGの第2下層電極層下部31bの膜厚と同じである。
次に、このNAND型不揮発性メモリの製造方法を図5乃至図44を参照して説明する。図5乃至図44は、NAND型不揮発性メモリの製造工程の模式的な断面図である。
図5、図7、図9、図11、図13、図15、図17、図19、図21、図23、図25、図27、図29、図31、図33、図35、図37、図39、図41、図43の各図は図1(a)のA−A線に沿った断面図、図6、図8、図10、図12、図14、図16、図18、図20、図22、図24、図26、図28、図30、図32、図34、図36、図38、図40、図42、図44の各図(a)は図1のB−B線に沿った断面図、各図(b)は図1のC−C線に沿った断面図、各図(c)は図1のD−D線に沿った断面図である。
図5及び図6に示すように、まず、半導体基板(例えばシリコン基板)21上に、例えばシリコン酸化膜(以下、SiOと称する)からなるゲート絶縁膜22を膜厚50Åから100Å程度に形成する。このゲート絶縁膜22上に、例えば多結晶シリコンからなる第1電極層51を膜厚30nmから50nm程度に形成する。この第1電極層51は、後に、メモリセルトランジスタ領域11aにおいては第1下層電極層31a、選択ゲートトランジスタ領域11bにおいては第2下層電極層下部31b、周辺回路領域12においては第3下層電極層下部31cを構成する。この第1電極層51上に、例えばシリコン窒化膜(SiN)からなる第1マスク材61を膜厚20nm以上に形成する。なお、多結晶シリコンに、例えばリンまたはヒ素またはボロンなどの不純物をドープすることも可能である。
次に、図7及び図8に示すように、第1マスク材61上にフォトレジスト(図示せず)を塗布し、フォトレジストをリソグラフィによりパターンニングし、選択ゲートトランジスタ領域11b及びキャパシタ素子CPの第3下層電極層33cにおける第3下層電極層上部(凸部分)32c−1、32c−2の形成領域を露出させたフォトレジストパターンを形成した後、フォトレジストパターンをマスクにしてエッチングにより選択ゲートトランジスタ領域11b及びキャパシタ素子CPの第3下層電極層上部32c−1、32c−2の形成領域の第1マスク材61を除去する。その後、フォトレジストパターンを除去する。
次に、図9及び図10に示すように、第1電極層51上及び第1マスク材61上に、例えば多結晶シリコンからなる第2電極層52を、第1電極層51上において第1マスク材61の上面よりも20nm以上高く形成する。この第2電極層52は、後に、選択ゲートトランジスタ領域11bにおいては第2下層電極層上部32b、周辺回路領域12においては第3下層電極層上部32cとなる。なお、第1電極層51と第2電極層52とを異なる材料、例えば第1電極層51を多結晶シリコン、第2電極層52をシリサイド化合物又はタングステン等のメタルで構成することも可能である。
次に、図11及び図12に示すように、CMP(Chemical Mechanical Polishing)により第1マスク材61の上面が露出するまで第2電極層52を研磨する。この時、オーバーエッチングのために第1マスク材61内の第2電極層52も5nmから10nm程度削られる。
次に、図13及び図14に示すように、さらに第1マスク材61及び第2電極層52上に第1マスク材61と同じ材質の第2マスク材62を膜厚40nm程度に形成する。次に、図15及び図16に示すように、第1及び第2マスク材61、62をリソグラフィによりパターンニングし、このパターニングされた第1及び第2マスク材61、62をマスクとして第1電極層51、第2電極層52及び半導体基板21をエッチングして半導体基板21内に達する素子分離溝53をそれぞれ形成する。
次に、図17及び図18に示すように、この素子分離溝53に、例えばシリコン酸化膜(SiO2)からなる素子分離絶縁膜13を埋め込んだ後、第2マスク材62をストッパとしてCMPにより素子分離絶縁膜13を平坦化する。この素子分離絶縁膜13により複数の素子形成領域14が自己整合的に形成され、素子分離絶縁膜13はメモリセルトランジスタ領域11aにおいては第1素子分離絶縁膜13a、選択ゲートトランジスタ領域11bにおいては第2素子分離絶縁膜13b、周辺回路領域12においては第3素子分離絶縁膜13cになる。また、第1乃至第3素子分離絶縁膜13a、13b、13cを形成してからゲート絶縁膜22を形成する、いわゆるゲート後作りプロセスにすることも可能である。
次に、図19及び図20に示すように、第1乃至第3素子分離絶縁膜13a、13b、13cの上部をウエットエッチング又はRIEを用いて除去し、第1乃至第3素子分離絶縁膜13a、13b、13cの上面を第2電極層52の上面の高さと同じにする。ここで、第2素子分離絶縁膜13b上面の半導体基板21上面からの高さは40nm以上となっている。
次に、図21及び図22に示すように、メモリセルトランジスタ領域11a以外をフォトレジスト(図示せず)でマスクし、第1素子分離絶縁膜13aの上部をウエットエッチング又はRIEを用いて除去し、第1素子分離絶縁膜13aの上面の高さを半導体基板21の上面よりは高く、第1電極層51の上面よりも低くする。なお、第2及び第3素子分離絶縁膜13b、13cの上面はエッチングされないので、半導体基板21の上面から第2及び第3素子分離絶縁膜13b、13cの上面までの高さは変わらない。
次に、図23及び図24に示すように、フォトレジスト(図示せず)と第1及び第2マスク材61、62を除去した後、第1乃至第3素子分離絶縁膜13a、13b、13c上、第1電極層51、第2電極層52上に、例えばONO(Oxide−Nitride−Oxide)膜からなる電極間絶縁膜34を膜厚12nmから17nm程度に形成する。この電極間絶縁膜34は、後にメモリセルトランジスタ領域11aにおいては第1電極間絶縁膜34aに、選択ゲートトランジスタ領域11bにおいては第2電極間絶縁膜34bに、周辺回路領域12においてはキャパシタ絶縁膜34cとなる。さらにこの電極間絶縁膜34上に、例えば多結晶シリコンからなる第3電極層56を膜厚30nmから60nm程度に形成する。この第3電極層56は、後にメモリセルトランジスタ領域11aにおいては第1上層電極層下部35aに、選択ゲートトランジスタ領域11bにおいては第2上層電極層下部35bに、周辺回路領域12においては第3上層電極層下部35c及び第4上層電極層下部35dとなる。なお、第3電極層56は電極間絶縁膜34の電気的な特性変動を防止する保護膜として用いられるものであり、動作上この電気的な特性変動を許容することができれば第3電極層56は形成しなくても構わない。
次に、図25及び図26に示すように、第3電極層56にフォトレジストを塗布し、リソグラフィにより選択ゲートトランジスタ領域11bの第2電極間絶縁膜34b及び周辺回路領域12のキャパシタ絶縁膜34cの開口部38b、38cを形成するためのレジストパターン(図示せず)を形成する。その後、このレジストマスクをマスクとしてエッチングにより第3電極層56、電極間絶縁膜34を取り除く。その後、第2電極層52の表面を確実に露出するため、オーバーエッチングをおこなう。そのため第2電極層52の上部の一部が取り除かれる。その後、レジストマスクを除去する。この工程により、選択ゲートトランジスタ領域11bにおいてはゲート電極SGの第2電極間絶縁膜34bに第2下層電極層33b及び第2素子分離絶縁膜13bの表面を露出する開口部38bが、周辺回路領域12においては第1キャパシタ電極DGのキャパシタ絶縁膜34cに第3下層電極層33cの表面を露出する開口部38cが形成される。なお、レジストマスクに代えて、例えばシリコンチッ化膜やBSG(Boron Silicate Glass)やTEOS(TetraEthyl OrthoSilicate)からなるハードマスクとすることも可能である。また、第2電極層52の表面を確実に露出するためのオーバーエッチングはメインエッチング中に取り込むことも可能で、メインエッチングにおいて第2電極層52の表面が確実に露出できれば省略することも可能である。
次に、図27及び図28に示すように、開口部38b、38cにより露出された第2電極層52の表面に形成されたSiO2からなる自然酸化膜(図示せず)を除去するため、例えばフッ化水素または希釈フッ酸などのフッ酸系の薬液を用いて洗浄を行なう。ここで、図28(a)に示されるように、第2素子分離絶縁膜13bの材質はSiO2であるため、開口部38bにより露出された第2素子分離絶縁膜13bの上部もフッ酸系の薬液を用いた洗浄により、30nm程度削られる。しかし、第2素子分離絶縁膜13bの上面の半導体基板21の上面からの高さは、少なくとも10nm以上確保されており、半導体基板21の上面よりも高くなる。なお、第2素子分離絶縁膜13bの上面は半導体基板21の上面よりも高ければ、第1電極層51の上面より高くなっても、低くなっても構わない。また、第2電極層52の表面に形成された自然酸化膜と第2素子分離絶縁膜13bが削られる薬液であればフッ酸系の薬液以外でも可能である。
次に、図29及び図30に示すように、第3電極層56上、電極間絶縁膜34に形成された開口部38b、38cにより露出された第2電極層52及び第2素子分離絶縁膜13bの表面に第4電極層57を膜厚60nmから100nm程度に形成する。この第4電極層57は、後にメモリセルトランジスタ領域11aにおいては第1上層電極層上部36aに、選択ゲートトランジスタ領域11bにおいては第2上層電極層上部36bに、周辺回路領域12においては第3上層電極層上部36c及び第4上層電極層上部36dになる。
次に、図31及び図32に示すように、第4電極層57上に例えばタングステンからなるメタル層41を膜厚が20nmから60nm程度に形成する。また、メタル層41を例えばタングステン、チタン、コバルトやニッケルを第4電極層57上に堆積させ高温で反応させるサリサイドプロセスによりシリサイド層を形成するとも可能である。
次に、図33及び図34に示すように、メタル層41上に、例えばシリコン酸化膜(SiO)からなる第3マスク材63を形成し、この第3マスク材63をリソグラフィによりゲート電極MG、SG及びキャパシタ電極CG上が残るようにパターンニングする。なお、第3マスク材63にはシリコンチッ化膜やBSGやTEOSを用いることも可能であるし、ジストマスクを用いることも可能である。
次に、図35及び図36に示すように、第3マスク材63をマスクに用いて異方性エッチングにてメタル層41、第4電極層57、第3電極層56、電極間絶縁膜34、第2電極層52、及び第1電極層51を除去して、メモリセルトランジスタMT、選択ゲートトランジスタSTのゲート電極MG、SG及びキャパシタ電極CGを形成する。すなわち、第1下層電極層31a、第1電極間絶縁膜34a、第1上層電極層37a、メタル層41aからなるゲート電極MG、第2下層電極層33b、第2電極間絶縁膜34b、第2上層電極層37b、メタル層41aからなるゲート電極SGを形成する。ここで、第3マスク材63でマスクされていない第3素子分離絶縁膜13cの一部上面が削られる。なお、第1電極層51の除去後、引き続き異方性エッチングすることによりゲート絶縁膜22を除去することも可能である。
その後、第3マスク材63を取り除く。なお、第3マスク材63はゲート電極MG、SG及びキャパシタ電極CGの異方性エッチング時において全て除去される場合もある。
次に、図37及び図38に示すように、半導体基板21の全面に例えばフォトレジストからなる第4マスク材64を形成し、この第4マスク材64をリソグラフィによりキャパシタ電極CPを第1及び第2キャパシタ電極DG、UGに分離するためのマスクパターンを形成する。
次に、図39及び図40に示すように、この第4マスク材64をマスクに用いて異方性エッチングにてメタル層41、第4電極層57、第3電極層56を除去する。この工程により、第3下層電極層33cに開口部38cを介して電気的に接続される第1キャパシタ電極DGと、この第1キャパシタ電極DGと離間して電気的に分離された第2キャパシタ電極UGが形成される。その後、第4マスク材64を取り除く。
次に、図41及び図42に示すように、イオンインプランテーション法によりゲート電極MG、SGをマスクとして半導体基板21にソース/ドレインとしての不純物拡散層42を形成する。その後、ゲート電極MG、SGと第1及び第2キャパシタ電極DG、UGとを覆うように、半導体基板21の全面にゲート電極間絶縁膜44が形成される。なお、不純物拡散層42は第1キャパシタ電極DGと第2キャパシタ電極UGを電気的に分離する工程の前に形成することも可能であり、ゲート電極MG、SG間に形成されたゲート絶縁膜22を除去してからイオンインプランテーション法により形成することも可能である。
次に、図43及び図44に示すように、ゲート電極間絶縁膜44にメタル層41に達するコンタクトホールを形成し、このコンタクトホールに、例えばタングステンを埋め込むことにより、第1キャパシタ電極DG及び第2キャパシタ電極UGにそれぞれ電気的に接続する第1及び第2キャパシタコンタクト電極18a、18bが形成される。次に、ゲート電極間絶縁膜44上に1第1及び第2キャパシタコンタクト電極18a、18bと電気的に接続される上層メタル配線(図示せず)が形成される。なお、コンタクトホールはゲート電極間絶縁膜44及びメタル層41を貫通し、第3及び第4上層電極層37c、37dに達しても良い。
本実施形態によれば、キャパシタ素子CPの第3下層電極層33cの、上面は第3下層電極層下部31c上に第3下層電極層上部32c−1、32c−2を部分的に形成することにより凹凸構造に形成されている。また、この第3下層電極層33cの凹凸表面にキャパシタ絶縁膜34cを形成することにより、キャパシタ絶縁膜34cの形状を立体的にすることができる。従って、キャパシタ絶縁膜34cと第1キャパシタ電極DGの第3下層電極層33c及び第2キャパシタ電極UGの第4上層電極層37dとの接触面積を大きくすることができ、キャパシタ素子CPの容量を低下させることなく、キャパシタ素子CPの素子面積小さくすることが可能となる。
例えば、本実施形態に係るキャパシタ素子を、従来のキャパシタ素子のキャパシタ絶縁膜の面積と等しくなるように形成した場合の例を示す。従来のキャパシタ素子の面積が10um四方であった場合を想定する。この従来型のキャパシタ素子に図1に示すように第2キャパシタ電極UGの下に図中X方向に伸びるライン形状の第3下層電極層上部32cをライン幅が250nm、図中Y方向のピッチ間隔が500nmで複数配置し、第3下層電極層上部32cの膜厚を40nmに形成すると、キャパシタ容量をそのままにキャパシタ素子の図中X方向の長さが8.6umに縮小できる。つまり、キャパシタの素子面積が86%に縮小できる。
また、メモリセルトランジスタMTのゲート電極MGの下層ゲート電極は、第1下層電極層31aの単層構造に形成され、選択ゲートトランジスタSTのゲート電極SGの下層ゲート電極は、第1下層電極層31aの膜厚と同じ膜厚を有する第2下層電極層下部31bと第2下層電極層上部32bとの積層構造に形成されている。その結果、選択ゲートトランジスタSTの第2下層電極層33bは、メモリセルトランジスタMTの下層電極層の第1下層電極層31aの膜厚より厚くなっている。
また、選択ゲートトランジスタSTの周囲の第2素子分離絶縁膜13bの上面は第2下層電極層33bの上面の高さと同じに形成されている。
よって、第2電極間絶縁膜34bの開口部38b内に露出された第2下層電極層33bの自然酸化膜を除去する際、この開口部38b内に露出されている第2素子分離絶縁膜13bの上部も除去されるが、第2素子分離絶縁膜13bの上面が半導体基板21の表面以下になることはなく、半導体基板21の表面より上方に位置するので、選択ゲートトランジスタSTの第2上層電極層37bと半導体基板21との電気的ショートを防止することができる。
また、開口部38b内に露出された第2下層電極層33bの自然酸化膜を除去による選択ゲートトランジスタSTの第2上層電極層37bと半導体基板21との電気的ショートは、第2下層電極層上部32bの膜厚を厚くすることによって防止することができる。つまり、メモリセルトランジスタMTの第1下層電極層31aを薄膜化しても第2下層電極層上部32bの膜厚を厚くすれば、第2素子分離絶縁膜13bの上面の半導体基板21の上面からの高さを維持することができる。従って、第2下層電極層上部32bの膜厚を厚くすることにより、メモリセルトランジスタMTの第1下層電極層31aを薄膜化してセル間干渉を低減するこができる。
すなわち、キャパシタ素子の容量を低下させることなくキャパシタ素子の面積を小さくすると共に、製造工程を増やすことなく選択ゲートトランジスタの上層電極層と半導体基板21との電気的ショートの防止、メモリセルトランジスタのセル間干渉の低減をすることができる。
また、第2下層電極層33bの膜厚を厚くすることにより、ゲート絶縁膜22の表面から第2電極間絶縁膜34bの下面までの距離を長くすることができる。その結果、開口部38bを形成する際のオーバーエッチングによるゲート絶縁膜22へのダメージが少なくなる。よって、高信頼性な選択ゲートトランジスタを得ることができる。
なお、上記実施形態において、ゲート電極SGの第2下層電極層33b及び第1キャパシタ電極DGの第3下層電極層33cの形成は、第1電極層51を形成し、この第1電極層51上に第2電極層52形成した後、レジストマスクでメモリセルトランジスタ領域11a以外と第3下層ゲート電極上部の形成領域をマスクし、RIEエッチング又はWETエッチングにてメモリセルトランジスタ領域11aと第3下層ート電極上部の形成領域以外の第2電極層52を除去して形成しても良い。
また、キャパシタ素子CPは複数個配置してもよく、第1及び第2キャパシタコンタクト電極18a、18bも第1及び第2キャパシタ電極DG、UGに複数個配置しても良い。また、電極間絶縁膜34bの開口部38b及びキャパシタ絶縁膜34cの開口部38cは選択ゲートラインSGL及び第1キャパシタ電極DG中に複数形成されていても良く、その形状は長方形及びライン形状に限らず、例えば楕円形であっても構わない。また、第3下層電極層上部32cは第2キャパシタ電極UGに覆われた素子形成領域14中に少なくとも1つ配置されていれば良く、その形状は長方形に限らず、例えば楕円形であっても構わない。また、第3下層電極層上部32cは第1キャパシタ電極DGの一部及び第1キャパシタ電極DGと第2キャパシタ電極UGとの離間領域の一部に配置してもよく、第1キャパシタ電極DGのみに配置してもよく、また配置されていなくても構わない。また、第1及び第2キャパシタ電極DG、UGが素子形成領域14に包含されるように配置されていても構わない。
また、キャパシタ素子CPにおけるゲート絶縁膜22cはメモリセル領域11のゲート絶縁膜22と膜厚が異なっていてもよく、取り除かれていても構わない。また、第1及び第2キャパシタコンタクト電極18a、18bは素子形成領域14上に形成されていても良く、メタル層41c、41dを貫通して底部が第3上層電極層37c及び第4上層電極層37d内に形成されても良い。また、第3素子分離絶縁膜13c上にキャパシタ絶縁膜34cが形成されていなくても良い。
また、第1及び第2マスク61、62をフォトレジストによるソフトマスクを使用して形成することも可能である。
また、図45及び図46に示すように、予めCMPによって第4電極層57を平坦化した後、第4電極層57上にメタル層41を形成することにより、第3マスク材63のパターンニングにおけるリソマージン向上と、ゲート電極MG、SG及び2キャパシタ電極CGの加工時の加工マージンを向上することができる。
なお、本願明細書においては、「同じ膜厚」、「同じ高さ」とは、完全に同じ膜厚、高さであることに限定されるものではなく、製造ばらつきの範囲内において、膜厚、高さが異なるものは、同じ膜厚、同じ高さであるものと見做す。
[第1の実施形態の変形例1]
図47、図48は本発明の第1の実施形態に係るNAND型不揮発性メモリの変形例の模式的な面図であり、図47は第1の実施形態に係るNAND型不揮発性メモリの変形例の平面図であり、図48は図47のA−A矢視断面図である。この変形例が第1の実施形態と異なる点は、さらに第3下層電極層上部32cの幅狭部分32c−1を第3下層電極層下部31cの端部上に設けると共に、キャパシタ素子CPの第4上層電極層37dの下にある第3素子分離絶縁膜13cの上面を第3下層電極層下部31cの上面よりも低い位置まで下げ、キャパシタ絶縁膜34c及び第4上層電極層37dを延伸させたことにある。以下、第1の実施形態のNAND型不揮発性メモリと同じ、または類似の機能を有する部分については同じ符号を付記し、変形例の特徴部分のみ説明する。
図47に示すように、周辺回路領域12において第2キャパシタ電極UGの下に第3下層電極層上部32cの幅狭部分32c−1が2個配置されている。
また、図48に示すように、第4上層電極層37dの下に位置する第3素子分離絶縁膜13cの上面が第3下層電極層下部31cの上面よりも低い位置に設けられ、キャパシタ絶縁膜34c及び第4上層電極層37dが第3下層電極層下部31cの側面まで延伸している。上述以外の構造は第1の実施形態と同じである。
図49、図50は、第1の実施形態に係るNAND型不揮発性メモリの変形例1の製造工程を模式的に示した図面である。図49に示した図面は図47中におけるA−A線の矢視断面図、図50(a)は図47のB−B線に沿った断面図、図50(b)は図47のC−C線に沿った断面図、図50(c)は図47のD−D線に沿った断面図である。
まず、第1乃至第3素子分離絶縁膜13a、13b、13cの上面を第2電極層52の上面の高さと一致させる工程までは第1の実施形態と同様であるため説明を省略する。
次に、図49及び図50に示すように、メモリセルトランジスタ領域11a及び第4上層電極層37d下に位置する素子分離絶縁膜13e以外をフォトレジスト(図示せず)で覆い、このフォトレジストをマスクとして第1素子分離絶縁膜13a及び第3素子分離絶縁膜13eの上部をウエットエッチング又はRIEを用いて除去し、第1素子分離絶縁膜13a及び第3素子分離絶縁膜13eの上面の高さを、半導体基板21の上面よりは高く、第1電極層51の上面よりも低くする。ここで、第3素子分離絶縁膜13eの上部の削られ量(図49中のH1)と第1素子分離絶縁膜13aの上部の削られ量(図50中のH2)はほぼ同じ量となる。なお、第1素子分離絶縁膜13a及び第3素子分離絶縁膜13eの上面の高さは、半導体基板21の上面より低くなっても構わない。
また、第2素子分離絶縁膜13b及びフォトレジストでマスクされた第3素子分離絶縁膜13cの上面はエッチングされないので、半導体基板21の上面から第2素子分離絶縁膜13b及び第3素子分離絶縁膜13e以外に形成された第3素子分離絶縁膜13cの上面までの高さは変わらない。以降の工程からは第1の実施形態と同様であるため説明を省略する。
本実施形態によれば、第1の実施形態と同様に、キャパシタ素子の容量を低下させることなくキャパシタ素子の面積を小さくすることができる。
例えば、本実施形態に係るキャパシタ素子を従来のキャパシタ素子のキャパシタ絶縁膜の面積が等しくなるように形成した場合の例を示す。従来のキャパシタ素子の面積が10um四方であった場合を想定する。この従来型のキャパシタ素子に図47に示すように第2キャパシタ電極UGの下に図中X方向にライン形状の第3下層電極層上部32c−1をライン幅が250nm、図中Y方向のピッチ間隔が500nmで複数配置し、第3下層電極層上部32cの膜厚を40nm、第3下層電極層上部32cの上面と第3素子分離絶縁膜13cの上面の差を70nmになるよう形成すると、キャパシタ容量をそのままにキャパシタ素子の図中X方向の長さが8.5umに縮小できる。つまり、キャパシタの素子面積が85%に縮小できる。
また、選択ゲートトランジスタの上層電極層と半導体基板21との電気的ショートの防止、メモリセルトランジスタのセル間干渉の低減をすることができる。
また、第1素子分離絶縁膜13aと第3素子分離絶縁膜13cの上面は同じ工程で低くするため第1の実施形態から工程数を増やすことなく製造できる。
[第1の実施形態の変形例2]
図51は本発明の第1の実施形態に係るNAND型不揮発性メモリの変形例の模式的な平面図であり、第1の実施形態に係るNAND型不揮発性メモリの変形例の平面図である。この変形例が第1の実施形態及び第1の実施形態の変形例1と異なる点は、第2キャパシタ電極UGの下に形成される第3下層電極層上部の幅狭部分の配置に関するもので、具体的には複数個の第3下層電極層上部を互いに交差するように配置したことにある。以下、第1の実施形態のNAND型不揮発性メモリと同じ、または類似の機能を有する部分については同じ符号を付記し、変形例の特徴部分のみ説明する。
図51に示すように、第2キャパシタ電極UGを構成する第4上層電極層37dの下には、第3下層電極層上部32cの第1の幅狭部分73c−1aが1個、図中X方向に配置されている。この幅狭部分73c−1aは素子形成領域14を横断して第3素子分離絶縁膜13c上まで延伸している。また、第2の幅狭部分73c−1bが2個、図中Y方向に第1の幅狭部分73c−1aと直交して配置されている。この第2の幅狭部分73c−1bは第3下層電極層上部32cの幅広部分32c−2のY方向上側面から第3素子分離絶縁膜13c上まで延伸している。
なお、第1の幅狭部分73c−1aは複数配置することも可能であり、また、第2の幅狭部分73c−1bは第1の幅狭部分73c−1aと直交して交わる場合に限定されない。また、第2の幅狭部分73c−1bは第1の幅狭部分73c−1aと交わっていれば、第3素子分離絶縁膜13cまで延伸する必要はなく、素子形成領域14内に包含される長さでもよい。また、第2の幅狭部分73c−1bの端部は幅広部分73c−2の側面と接している場合に限定されない。
本実施形態においても、第1の実施形態と同様にキャパシタ素子の容量を低下させることなくキャパシタ素子の面積を小さくすることができる。
例えば、本実施形態に係るキャパシタ素子を、従来のキャパシタ素子のキャパシタ絶縁膜の面積が等しくなるように形成した場合の例を示す。従来のキャパシタ素子の面積が10um四方であった場合を想定する。この従来型のキャパシタ素子に図51に示すように第2キャパシタ電極UGの下にライン形状の第1の幅狭部分73c−1aをライン幅が250nm、図中Y方向のピッチ間隔が500nmで配置し、ライン形状の第2の幅狭部分73c−1bをライン幅が250nm、図中X方向のピッチ間隔が500nmで配置し、第3下層電極層33cの凸部分(第3下層電極層下部31c及び上部32cの積層部分)と凹部分(第3下層電極層下部31c)の膜厚の差を40nm、第3下層電極層上部32cの上面と第3素子分離絶縁膜13cの上面の差を70nmになるよう形成すると、キャパシタ容量をそのままにキャパシタ素子の図中X方向の長さが7.9umに縮小できる。つまり、キャパシタの素子面積が79%に縮小できる。
また、製造工程を増やすことなく選択ゲートトランジスタの上層電極層と半導体基板21との電気的ショートの防止、メモリセルトランジスタのセル間干渉の低減をすることができる。
[第2の実施形態]
第2の実施形態は第1の実施形態に加えて、キャパシタ素子CPのゲート絶縁膜22も電荷蓄積用の絶縁膜として利用したものである。
図52、図53は本発明の第2の実施形態に係るNAND型不揮発性メモリにおける構造を模式的に示した図であり、図52は第2の実施形態に係るNAND型不揮発性メモリを模式的に示す平面図であり、図53は、図52のA−A線に沿った矢視断面図である。なお、第1の実施形態と同一または類似の部分には同一符号を付し、以下、本実施形態の特徴部分のみ説明する。
図52に示されるように、周辺回路領域12のキャパシタ素子CPには第3素子分離絶縁膜13cで囲まれた素子形成領域14の他に、この素子形成領域14と素子分離絶縁膜13cで分離された別の素子形成領域(第3領域)AEが形成されている。この別の素子形成領域AE上には、上層メタル配線(図示せず)に接続するための第3キャパシタコンタクト電極18cが配置されている。なお、別の素子形成領域AEは複数配置されていても良く、その形状は長方形に限られずキャパシタ電極CGの周囲を囲む形状でも良い。また、第3キャパシタコンタクト電極18cも別の素子形成領域AE中に複数配置されていても良い。
次に、図53に示されるように、周辺回路領域12にはキャパシタ素子CPの外側に第3素子分離絶縁膜13cで分離された別の素子形成領域AEが形成されている。この別の素子形成領域AEの半導体基板21の表面付近には半導体基板21と同導電型の不純物を有し、半導体基板21の不純物より不純物濃度が高い不純物拡散層82が形成されている。この別の素子形成領域AEの半導体基板21上にはゲート絶縁膜22が形成され、このゲート絶縁膜22上にゲート電極間絶縁膜44が形成されている。この別の素子形成領域AE上のゲート電極間絶縁膜44中に、底部がゲート絶縁膜22を貫通して不純物拡散層82に電気的に接続され、上面が上層メタル配線(図示せず)と電気的に接続された第3キャパシタコンタクト電極18cが形成されている。すなわち、半導体基板21は不純物拡散層82通じて第3キャパシタコンタクト電極18cから上層メタル配線へと電気的に接続された電極として機能する。なお、別の素子形成領域AEの半導体基板21上に形成されたゲート絶縁膜22は無くても構わない。
上述した構成により、第1キャパシタ電極DG、キャパシタ絶縁膜34c及び第2キャパシタ電極UGとで構成される第1キャパシタ素子CP1の他に、第1キャパタ電極DG、ゲート絶縁膜22c及び半導体基板21とで構成される第2キャパシタ素子CP2が形成される。例えば、このキャパシタ素子CPは第1キャパシタコンタクト電極18aに高電位を与え、第2キャパシタコンタクト電極18b及び第3キャパシタコンタクト電極18cをグランド電位に接続することにより、キャパシタ絶縁膜34c及びゲート絶縁膜22に電荷を蓄えることができる。上述以外の構造は第1の実施形態と同じであるため説明を省略する。
図54は、第2の実施形態に係るNAND型不揮発性メモリの製造工程を模式的に示した図面である。図54に示した図面は図52中におけるA−A線の矢視断面図である。
まず、ゲート電極間絶縁膜44が形成する工程までは第1の実施形態と同様であるため説明を省略する。次に、ゲート電極間絶縁膜44上にフォトレジスト(図示せず)を塗布し、フォトレジストをリソグラフィによりパターンニングし、このフォトレジストをマスクとしてゲート電極間絶縁膜44に第1キャパシタ電極DGのメタル層41c、第2キャパシタ電極UGのメタル層41d、不純物拡散層82に達するコンタクトホール86をそれぞれ形成する。なお、フォトレジストの下にSOG(Sipn On Glass)を形成すること、フォトレジストに代えてシリコンチッ化膜を用いることも可能である。また、第1及び第2キャパシタコンタクト電極18a、18bのコンタクトホールと第3キャパシタコンタクト電極18cのコンタクトホールを別々のフォトレジストのマスクを用いて形成することも可能である。
次に、コンタクトホール86に、例えばタングステンを埋め込むことにより、第1乃至第3キャパシタコンタクト電極18a、18b、18cが同時に形成される。
本実施形態おいても第1の実施形態と同様に、キャパシタ素子の容量を低下させることなくキャパシタ素子の面積を小さくすると共に、製造工程を増やすことなく選択ゲートトランジスタの上層電極層と半導体基板21との電気的ショートの防止、メモリセルトランジスタのセル間干渉の低減をすることができる。
また、キャパシタ絶縁膜34cに加えてゲート絶縁膜22も電荷蓄積層として用いているため、キャパシタ素子の面積を増やすことなくキャパシタ容量を大きくすることができる。
また、第1キャパシタ電極DGのキャパシタ絶縁膜34cの開口部38bを第3下層電極層33cの凸部分上に形成することにより、ゲート絶縁膜22の表面から開口部38bが形成されるキャパシタ絶縁膜34cの下面までの距離を長くすることができる。よって、高信頼性なキャパシタ素子を得ることができる。
また、第3キャパシタコンタクト電極18cは第1及び第2キャパシタコンタクト電極18a、18bと同時に形成できるため第1の実施形態から工程数を増やすことなく製造できる。
[第3の実施形態]
第3の実施形態は本発明をNOR型不揮発性メモリに適用した場合の1例である。
図55、図56は本発明の第3の実施形態に係るNOR型不揮発性メモリにおける構造を模式的に示した図であり、図55は第3の実施形態に係るNOR型不揮発性メモリを模式的に示す平面図であり、図56は、図55のA−A線に沿った矢視断面図である。なお、第1の実施形態と同一、または類似の部分には同一符号を付し、以下、本実施形態の特徴部分のみを説明する。
図55に示されるように、メモリセル領域11には、図中Y方向に素子分離絶縁膜13で分離された素子形成領域14が帯状に複数本並列して形成されている。この素子形成領域14上には、ビットライン(図示略)が図中Y方向に形成され、また図中Y方向に直交する図中X方向にワードラインWL1、WL2、・・・、WL4が帯状に複数本並列して形成されている。さらにこの複数の素子形成領域14はワード線WL2とWL3の間で図中X方向に伸びる素子形成領域が結合されており、この素子形成領域が結合している領域をソース領域SEと称する。この素子形成領域14とワードラインWL1、WL2、・・・、WL4の交差部分にはそれぞれメモリセルトランジスタMTが形成されている。なお、このソース領域SEはWL2、WL3と素子形成領域14の交差部分に形成されたメモリセルトランジスタMTの共通ソースとしての機能を有する。ワード線WL1とWL2の間及びWL3とWL4の間にはメモリセルトランジスタMTのデータをビットラインに接続するためのビットコンタクト電極17が配置されている。ここで、第1の実施形態と異なり、メモリセル領域11には選択ゲートトランジスタSTが配置されていない。なお、本実施形態ではメモリブロック毎のワードライン数が4本の構成であるが、16本、32本等更に多い構成であってもよい。同様に素子形成領域14の本数も2本であるが更に多い構成であってもよい。上述以外の構造は第1の実施形態と同じであるため説明を省略する。
また、周辺回路領域12には、キャパシタ素子CP以外に素子分離絶縁膜13で囲まれた1つの別の素子形成領域93と、この別の素子形成領域93上に設けられ、図中X方向に別の素子形成領域93を横断するように伸び素子分離絶縁膜13上にまで至る1つのゲート電極TGが形成されている。このゲート電極TG中には電極間絶縁膜34eが設けられており、この電極間絶縁膜34eには素子形成領域93から素子分離絶縁膜13に至る開口部38eが設けられている。ゲート電極TGを挟むように図中Y方向で上下に区分された素子形成領域93の領域上に上層メタル配線(図示せず)と電気的に接続され、ゲート電極TGが伸びる向きと平行に配置された複数のコンタクト電極19が形成されている。ゲート電極TGには素子分離絶縁膜13上に上層配線(図示せず)に接続されたゲートコンタクト電極20が形成されている。この素子形成領域93とゲート電極TGの交差部分にメモリセルトランジスタMTや選択ゲートトランジスタSTを駆動する第2回路素子であるMOSトランジスタTRが形成されている。なお、ゲート電極TGは1つしか配置されていないが複数であってもよく、コンタクト電極19の数やゲートコンタクト電極20の数も本実施形態の数と異なっていてもよい。また、開口部38eはゲート電極TG中に複数形成されていても構わない。
図56に示されるように、MOSトランジスタTRのゲート電極TGは第1の実施形態における選択ゲートトランジスタSTと同様に第5下層電極層33eと第5上層電極層37eとが電気的に接続された1層ゲート構造となっている。また、開口部38eより露出された第3素子分離絶縁膜13cの上面は第5下層電極層33eの上面より低いが、周辺回路領域12の半導体基板21の上面より高くなっている。一方、開口部38e以外においては、第3素子分離絶縁膜13cの上面は第5下層電極層33eの上面と工程ばらつきは±15nm程度の範囲内で同じ高さにある。また、ゲートコンタクト電極20はメタル層41eを介して第5上層電極層37eと電気的に接続されている。上述以外の構造は第1の実施形態と同じであるため説明を省略する。
本実施形態においても、第1の実施形態と同様にキャパシタ素子の容量を低下させることなくキャパシタ素子の面積を小さくすると共に、製造工程を増やすことなく選択ゲートトランジスタの上層電極層と半導体基板21との電気的ショートの防止、メモリセルトランジスタのセル間干渉の低減をすることができる。
また、本実施形態を第1の実施形態の変形例1、2及び第2の実施形態のように変形することも可能である。また、第1及び第2の実施形態で示したNAND型フラッシュメモリの周辺回路領域12にキャパシタ素子CPに加えMOSトランジスタや抵抗素子を形成することも可能である。
また、メモリセル領域11に形成されるゲート絶縁膜22と周辺回路領域12に形成されるゲート絶縁膜22の膜厚は異なっていても良く、周辺回路領域12に複数の回路素子が形成された場合において、これらの回路素子におけるゲート絶縁膜22の膜厚は異なっていても構わない。
また、ゲート電極MG、SG、TGと第1及び第2キャパシタ電極DG、UGにおいてメタル層41a、41b、41c、41d、41eは形成されている必要はない。また、本発明はNAND型及びNOR型不揮発性メモリに限られずAND型やDiNOR型などの不揮発性メモリにも適用できる。
また、本発明において「回路素子」とは、メモリセルトランジスタ、選択ゲートトランジスタ、MOSトランジスタ、抵抗素子、キャパシタ素子及びダミーパターンを示す。例えダミーパターンであってもパーティクル等により動作上用いられる回路素子と上層メタル配線で接続された場合においては本発明の効果が得られる。
図1は本発明の第1の実施形態におけるNAND型不揮発性メモリのメモリセル領域と周辺回路領域の構造を模式的に示した平面図である。 図2は図1のA-A線に沿った断面図である。 図3は選択ゲートラインの斜視図である。 図4(a)は図1のB−B矢視断面図であり、図4(b)は図1のC−C矢視断面図であり、図4(c)は図1のD−D矢視断面図である。 図5は本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図6は本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図7は図5に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図8は図6に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図9は図7に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図10は図8に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図11は図9に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図12は図10に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図13は図11に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図14は図12に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図15は図13に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図16は図14に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図17は図15に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図18は図16に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図19は図17に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図20は図18に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図21は図19に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図22は図20に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図23は図21に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図24は図22に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図25は図23に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図26は図24に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図27は図25に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図28は図26に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図29は図27に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図30は図28に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図31は図29に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図32は図30に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図33は図31に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図34は図32に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図35は図33に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図36は図34に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図37は図35に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図38は図36に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図39は図37に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図40は図38に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図41は図39に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図42は図40に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図43は図41に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図44は図42に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図45は図43に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図46は図44に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図47は本発明の第1の実施形態におけるNAND型不揮発性メモリの変形例1のメモリセル領域と周辺回路領域の構造を模式的に示した平面図である。 図48は図47のA-A線に沿った断面図である。 図49は本発明の第1の実施形態に係わるNAND型不揮発性メモリの変形例1の製造工程を示す模式的な断面図である。 図50は図49に続く、本発明の第1の実施形態に係わるNAND型不揮発性メモリの変形例1の製造工程を示す模式的な断面図である。 図51は本発明の第1の実施形態におけるNAND型フラッシュメモリの変形例2のメモリセル領域と周辺回路領域の構造を模式的に示した平面図である。 図52は本発明の第2の実施形態におけるNAND型フラッシュメモリのメモリセル領域と周辺回路領域の構造を模式的に示した平面図である。 図53は図52のA-A線に沿った断面図である。 図54は本発明の第2の実施形態に係わるNAND型不揮発性メモリの製造工程を示す模式的な断面図である。 図55は本発明の第3の実施形態におけるNOR型フラッシュメモリのメモリセル領域と周辺回路領域の構造を模式的に示した平面図である。 図56は図55のA-A線に沿った断面図である。
符号の説明
MT…メモリセルトランジスタ、ST…選択ゲートトランジスタ、CP…キャパシタ素子、TR…MOSトランジスタ、MG、SG、TG…ゲート電極、SGL…選択ゲートライン、DG…第1キャパシタ電極、UG…第2キャパシタ電極、11…メモリセル領域、11a…メモリセルトランジスタ領域、11b…選択ゲートトランジスタ領域、12…周辺回路領域、13…素子分離絶縁膜、13a…第1素子分離絶縁膜、13b…第2素子分離絶縁膜、13c…第3素子分離絶縁膜、13e…第3素子分離絶縁膜、14…素子形成領域、17…ビットコンタクト電極、18a…第1キャパシタコンタクト電極、18b…第2キャパシタコンタクト電極、18c…第3キャパシタコンタクト電極、19…コンタクト電極、20…ゲートコンタクト電極、21…半導体基板、22…ゲート絶縁膜、31a…第1下層電極層、31b…第2下層電極層下部、31c…第3下層電極層下部、31e…第2下層電極層下部、32b…第2下層電極層上部、32c…第3下層電極層上部、32e…第2下層電極層上部、33b…第2下層電極層、33c…第3下層電極層、33e…第5下層電極層、34…電極間絶縁膜、34a…第1電極間絶縁膜、34b…第2電極間絶縁膜、34c…キャパシタ絶縁膜、34e…電極間絶縁膜、35a…第1上層電極層下部、35b…第2上層電極層下部、35c…第3上層電極層下部、35d…第4上層電極層下部、35e…第2上層電極層下部、36a…第1上層電極層上部、36b…第2上層電極層上部、36c…第3上層電極層上部、36d…第4上層電極層上部、36e…第2上層電極層上部、37a…第1上層電極層、37b…第2上層電極層、37c…第3上層電極層、37d…第4上層電極層、37e…第5上層電極層、38b、38c、38e…開口部、41、41a、41b、41c、41d、41e…メタル層、42…不純物拡散層、44…ゲート電極間絶縁膜、51…第1電極層、52…第2電極層、53…素子分離溝、56…第3電極層、57…第4電極層、61…第1マスク材、62…第2マスク材、63…第3マスク材、64…第4マスク材、82…不純物拡散層、86…コンタクトホール、93…素子形成領域

Claims (5)

  1. 第1領域、第2領域及び第3領域を有する半導体基板と、
    前記第1乃至第3領域をそれぞれ複数の素子形成領域に分離する第1乃至第3素子分離絶縁膜と、
    前記第1及び第2領域の前記素子形成領域上に形成されたゲート絶縁膜と、
    前記第1領域の前記ゲート絶縁膜上に形成された第1下層電極層と、前記第1下層電極層上に形成された第1電極間絶縁膜と、前記第1電極間絶縁膜上に形成された第1上層電極層とを有する第1回路素子と、
    前記第2領域上に前記ゲート絶縁膜を介して形成され、且つ前記第1下層電極層の膜厚よりも厚い膜厚を有する積層構造の第2下層電極層と、前記第2ゲート電極層及び前記第2素子分離絶縁膜上に共通して形成され、前記第2下層電極層の表面及び前記第2素子分離絶縁膜を露出する開口部を有する第2電極間絶縁膜と、前記第2電極間絶縁膜及び前記第2素子分離絶縁膜上に形成されると共に前記第2下層電極層の露出表面上に形成され、前記第2下層電極層と電気的に接続される第2上層電極層とを有する第2回路素子と、
    前記第3領域の素子形成領域上に形成され、凹凸構造の上面を有する積層構造の第3下層電極層と、前記第3下層電極層の凹凸表面及び前記第3素子分離絶縁膜上に形成され、前記第3下層電極層の一部表面を露出する開口部を有するキャパシタ絶縁膜と、前記第3下層電極層の露出表面上に形成され、前記第3下層電極層と電気的に接続される第1キャパシタ電極と、前記第1キャパシタ電極と離間して前記キャパシタ絶縁膜上に形成された第2キャパシタ電極を有するキャパシタ素子とを具備し、
    前記キャパシタ素子における前記第3下層電極層の前記凸部分の膜厚が前記第2回路素子における前記第2下層電極層の膜厚と同じで、且つ前記第3下層電極の前記凹部分の膜厚が前記第1回路素子の第1下層電極層の膜厚と同じで、
    前記第2回路素子における前記第2電極間絶縁膜が成されている前記第2素子分離絶縁膜部分の上面が前記第2下層電極層の上面と同じで、且つ前記開口部により露出された前記第2素子分離絶縁膜部分の上面が前記半導体基板の上面より高いことを特徴とする半導体記憶装置。
  2. 第1領域、第2領域及び第3領域を有する半導体基板と、
    前記第1乃至第3領域をそれぞれ複数の素子形成領域に分離する第1乃至第3素子分離絶縁膜と、
    前記第1及び第2領域の素子形成領域上に形成されたゲート絶縁膜と、
    前記第1領域の前記ゲート絶縁膜上に形成された第1下層電極層と、前記第下層電極層上に形成された第1電極間絶縁膜と、前記第1電極間絶縁膜上に形成された第1上層電極層とを有する第1回路素子と、
    前記第2領域上に前記ゲート絶縁膜を介して形成され、且つ前記第1下層電極層の膜厚よりも厚い膜厚を有する積層構造の第2下層電極層と、前記第2下層電極層及び前記第2素子分離絶縁膜上に共通して形成され、前記第2下層電極層の表面及び前記第2素子分離絶縁膜を露出する開口部を有する第2電極間絶縁膜と、前記第2電極間絶縁膜及び前記第2素子分離絶縁膜上に形成されると共に前記第2下層電極層の露出表面上に形成され前記第2下層電極層と電気的に接続される第2上層電極層とを有する第2回路素子と、
    前記第3領域の素子形成領域上に形成され、凹凸構造の上面を有する積層構造の第3下層電極層と、前記第3下層電極層の凹凸表面に形成され、前記第3下層電極層の一部表面を露出する開口部を有するキャパシタ絶縁膜と、前記第3下層電極層の露出表面及び前記第3素子分離絶縁膜部分上に共通に形成され、前記第3下層電極層と電気的に接続される第1キャパシタ電極層と、前記第1キャパシタ電極と離間して前記キャパシタ絶縁膜及び前記第3素子分離絶縁膜部分上に形成された第2キャパシタ電極層とを有するキャパシタ素子とを具備し、
    前記キャパシタ素子における前記第3下層電極層の前記凸部分の膜厚が前記第2回路素子における前記第2下層電極層の膜厚と同じで、且つ前記下層電極層の前記凹部分の膜厚が前記第2回路素子における前記第2下層電極層の膜厚と同じで、
    前記第2回路素子における前記第2電極間絶縁膜が形成されている前記第2素子分離絶縁膜部分の上面が前記第2下層電極層の上面と等しい高さで、且つ前記開口部より露出された前記第2素子分離絶縁膜部分の上面が前記半導体基板の上面より高く、
    前記上層キャパシタ電極層の下にある前記第3素子分離絶縁膜部分の上面が前記第3下層電極層の前記凹部分の上面よりも低い位置にあることを特徴とする半導体記憶装置。
  3. 前記第2キャパシタ電極の下に前記第3下層電極層の前記凸部分が複数個、互いに交差して形成されていることを特徴とする請求項1または請求項2に記載の半導体記憶装置。
  4. 前記第3領域の素子形成領域と前記第3下層電極層との間に設けられたゲート絶縁膜と、
    前記第1及び2キャパシタ電極上に形成された層間絶縁層と、
    前記層間絶縁層に形成され、前記第1及び第2キャパシタ電極層とそれぞれ電気的に接続された第1及び第2キャパシタコンタクト電極と、
    前記層間絶縁層を貫通して前記第3領域の素子形成領域に達する第3キャパシタコンタクト電極と、
    を更に有することを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体記憶装置。
  5. 半導体基板の第1領域に2層ゲート構造の第1回路素子を備え、第2領域に1層ゲート構造の第2回路素子を備え、第3領域にキャパシタ素子を備える半導体記憶装置の製造方法であって、
    前記第1、第2及び第3領域上にゲート絶縁膜を形成する工程と、
    前記第1乃至第3領域のゲート絶縁膜上に第1電極層を形成する工程と、
    前記第2領域及び前記第3領域の一部の前記第1電極層上に第2電極層を形成する工程と、
    前記第1乃至第3領域における前記第2電極層、前記第1電極層及び前記ゲート絶縁膜を貫通して前記半導体基板内に達する素子分離溝をそれぞれ形成する工程と、
    前記第1乃至第3領域の前記素子分離溝にそれぞれ絶縁物を埋め込み、前記第1乃至3素子分離絶縁膜をそれぞれ形成する工程と、
    前記第1乃至第3素子分離絶縁膜の上部を除去し、前記第1素子分離絶縁膜の上面の高さを前記第1電極層の上面の高さよりも低く、且つ前記第2及び第3素子分離絶縁膜の上面の高さを前記第2電極層の上面の高さと同じにする工程と、
    前記第1乃至第3素子分離絶縁膜上、前記第1電極層上、前記第2電極層上に電極間絶縁膜を形成する工程と、
    前記第2及び第3領域の前記電極間絶縁膜の少なくとも一部を除去し、前記第2電極層の一部表面及び前記第2素子分離絶縁膜の一部表面を露出させる開口部を形成する工程と、
    前記第2電極層の露出表面に形成された自然酸化膜を除去する工程と、
    前記第1乃至第3領域の前記電極間絶縁膜上、前記第2及び第3領域の前記第2電極層の露出表面上、前記第2領域の前記第2素子分離絶縁膜の露出表面上に第3電極層を形成する工程と、
    前記第3電極層、前記電極間絶縁膜、前記第2電極層、前記第1電極層、前記ゲート絶縁膜を選択的に除去し、前記第1及び第2回路素子のゲート電極をそれぞれ形成する工程と、
    前記第3領域の前記第3電極層をパターンニングし、前記第2電極層に前記開口部を介して電気的に接続される第1キャパシタ電極と、前記第1キャパシタ電極と電気的に分離された第2キャパシタ電極層とを形成する工程と、
    を具備することを特徴とする半導体記憶装置の製造方法。
JP2007128321A 2007-05-14 2007-05-14 半導体記憶装置及びその製造方法 Pending JP2008283134A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007128321A JP2008283134A (ja) 2007-05-14 2007-05-14 半導体記憶装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007128321A JP2008283134A (ja) 2007-05-14 2007-05-14 半導体記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008283134A true JP2008283134A (ja) 2008-11-20

Family

ID=40143671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007128321A Pending JP2008283134A (ja) 2007-05-14 2007-05-14 半導体記憶装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008283134A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049455A (ja) * 2010-08-30 2012-03-08 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
KR101161090B1 (ko) * 2010-02-25 2012-06-29 가부시끼가이샤 도시바 반도체 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161090B1 (ko) * 2010-02-25 2012-06-29 가부시끼가이샤 도시바 반도체 장치
US8350312B2 (en) 2010-02-25 2013-01-08 Kabushiki Kaisha Toshiba Semiconductor device
JP2012049455A (ja) * 2010-08-30 2012-03-08 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
US8471326B2 (en) 2010-08-30 2013-06-25 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method of semiconductor memory device

Similar Documents

Publication Publication Date Title
US10553609B2 (en) Semiconductor device
US10716755B2 (en) Method of fabricating semiconductor device
US9515023B2 (en) Multilevel contact to a 3D memory array and method of making thereof
US7595262B2 (en) Manufacturing method for an integrated semiconductor structure
US11678488B2 (en) Three-dimensional semiconductor memory device
US20210202458A1 (en) Semiconductor device
US8592978B2 (en) Method of fabricating semiconductor device and the semiconductor device
US20120205805A1 (en) Semiconductor device and method of manufacturing the same
US20200185402A1 (en) Semiconductor devices including channel structures
JP2010080853A (ja) 不揮発性半導体記憶装置およびその製造方法
JPH11163304A (ja) 不揮発性半導体記憶装置及びその製造方法
TWI654747B (zh) Semiconductor memory device
CN112310112A (zh) 非易失性存储器装置
JP4271111B2 (ja) 不揮発性半導体記憶装置
US20090035907A1 (en) Method of forming stacked gate structure for semiconductor memory
JP2003289114A (ja) 半導体記憶装置及びその製造方法
JP4864756B2 (ja) Nand型不揮発性半導体記憶装置
US20190326169A1 (en) Method of manufacturing semiconductor device having a structure pattern having a plurality of trenches
JP2010087159A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2008109042A (ja) 半導体記憶装置及びその製造方法
JP2011211111A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2008283134A (ja) 半導体記憶装置及びその製造方法
US11672119B2 (en) Vertical memory devices
KR100655285B1 (ko) 적층 게이트를 가지는 반도체 소자 및 그 제조방법
US20080017916A1 (en) Semiconductor device and method of manufacturing the same