JP2008282937A - 波長可変光源 - Google Patents

Abstract

【課題】波長可変幅を広げても長期信頼性の維持及び光出力パワーの低下防止を図ることができる歩留まりの高い波長可変光源を提供する。
【解決手段】異なる波長で発振する複数のＤＦＢレーザ１１１〜１１８を備えたＤＦＢレーザアレイ１１０と、各ＤＦＢレーザアレイ１１１〜１１８を各入力導波路１２１ａ〜１２１ｈにそれぞれ接続されて複数のアレイ導波路１２３を有する半導体アレイ導波路格子１２０と、複数のアレイ導波路１２３の間を連絡するようにアレイ導波路１２３の間にわたってそれぞれ配設されて、アレイ導波路１２３の軸方向の長さをアレイ導波路１２３の配列方向一方側よりも他方側ほど短くなるように形成された第一の補正用電極１０６ａ及びアレイ導波路１２３の軸方向の長さをアレイ導波路１２３の配列方向一方側よりも他方側ほど長くなるように形成された第二の補正用電極１０６ｂとを備えた。
【選択図】図１

Description

本発明は、波長可変光源に関し、特に、光波長多重方式を利用する光通信や光交換や光情報処理等のような光伝送システムに適用すると有効なものである。

現在、大容量の通信を実現するため、異なる光波長（周波数）を有する複数の光信号を一本の光ファイバに多重化して伝送する光波長多重通信（ＷＤＭ）ネットワーク技術の研究開発が盛んに行われている。このＷＤＭシステムにおいては、チャンネル波長（周波数）グリッドに合致した発振波長を有する光源を多数用意する必要がある。このため、故障を生じたときのバックアップ用にすべての光源を二重化して信頼性の高い通信システムを構築しようとすると、膨大なコストがかかってしまう。そこで、一つの半導体レーザチップで任意の波長の光を出力できるいわゆる波長可変光源を上述したようなＷＤＭシステムのバックアップ用の光源に適用すると、複数の光源に対して共通して利用することができ、システムの運用にかかるコストを低減することができるので、波長可変光源は、現在、研究開発が盛んに進められている。

このような波長可変光源としては、例えば、分布ブラッグ反射器（ＤＢＲ）に改良を施したＳＳＧ(Super Structure Grating）−ＤＢＲレーザ（例えば、下記非特許文献１等参照）や、ＳＧ(Sampled Grating)−ＤＢＲレーザ（例えば、下記非特許文献２等参照）等が挙げられる。このような改良型のＤＢＲレーザは、大きな波長可変幅を有すると共に、波長を高速に切り換えられるという特長があるものの、波長安定性を含めた長期信頼性が現在のところ十分ではない。

また、波長可変光源の他の例として、異なる波長で発振する分布帰還（ＤＦＢ）型レーザをアレイ状に並べた光源群と光合波器とを集積した波長可変ＤＦＢレーザアレイ（例えば、下記非特許文献３等参照）を挙げることができる。この波長可変ＤＦＢレーザアレイは、ＤＦＢレーザアレイの中から使用するレーザを一つ選択して、発振波長を温度でチューニングすることにより、目的とする波長の光を出力することができるものである。このような波長可変ＤＦＢレーザアレイは、上記ＤＢＲレーザに比べて、波長を高速で切り換えることができないものの、実用実績のあるＤＦＢレーザを用いているので、通信システムに必要な長期信頼性が優れているという特長を有している。

このような波長可変ＤＦＢレーザアレイにおいて、波長可変幅を広げる場合には、ＤＦＢレーザ一つ一つがカバーする波長範囲を広げる、すなわち、温度変化量を増やすことや、アレイを構成するレーザ数を増やすことや、これらを組み合わせることが考えられている。しかしながら、温度変化量を増やすようにすると、レーザの特性劣化を高温側で特に招いてしまうことから、対応幅に限界がある。

他方、レーザ数を増やすようにすると、光合波器の入力ポート数が必然的に増えてしまい、合波損が上昇してしまい、結果的に光出力パワーを低下させるという問題が生じてしまう。すなわち、波長可変ＤＦＢレーザアレイの光合波器として従来から使用されている多モード干渉型（ＭＭＩ）カプラは、光スターカプラの一種であることから、入力ポート数が増えると、原理的に合波損が上昇（例えば、８ポートで９ｄＢ、１６ポートで１２ｄＢ）してしまうのである。

そこで、入力ポート数が増えても原理損が増えることのない波長合分波器であるアレイ導波路格子を上記ＭＭＩカプラに替えて用いることにより、光合波損を低減することが考えられている。このアレイ導波路格子は、入力導波路やスラブ導波路やアレイ導波路や出力導波路等により構成されている（詳細には、例えば、下記非特許文献４等参照）。

このようなアレイ導波路格子においては、半導体系であると、過剰損が約３ｄＢ程度であることから（例えば、下記非特許文献５等参照）、伝搬損失を含めた全体の光ロスを６〜８ｄＢ程度にすることができるので、８つ程度以上のレーザ数を用いる場合に適用すると、光ロスを大幅に抑えることができ、非常にメリットがある。

また、ＤＦＢレーザの発振波長の温度変化に対する変化率が約１Å／℃である（例えば、下記非特許文献３等参照）と共に、半導体アレイ導波路格子の透過帯域の中心波長の温度変化に対する変化率も約１Å／℃である（例えば、下記非特許文献６等参照）ことから、ＤＦＢレーザアレイと同一の基板に半導体アレイ導波路格子を光合波器として設けると、温度を変化させて波長可変ＤＦＢレーザアレイの発振波長のチューニングを行っても、当該温度変化に追従して、半導体アレイ導波路格子の透過帯域の中心波長もシフトするようになるので、当該温度変化に伴って、ＤＦＢレーザの発振波長と半導体アレイ導波路格子の透過帯域の中心波長とが相対的にずれてしまうことはなく、光出力パワーの低下（最悪の場合には光を出力できない）を防止することができ、波長可変ＤＦＢレーザアレイを何ら問題なく動作させることができる。

なお、石英系のアレイ導波路格子は、半導体系のアレイ導波路格子に比べて、透過帯域の中心波長の温度変化に対する変化率が非常に小さいため（約１／１０）、このような利用に適用することが難しい。

Y.Tohmori et al.,"Broad-range Wavelength Tuning in DBR Lasers with Super Structure Grating(SSG)",IEEE Photonics Technology Letters,Vol.5,No.2,pp.126-129,1993 V.Jayaraman et al.,"Extended Tuning Range in Sampled Grating DBR Lasers",IEEE Photonics Technology Letters,Vol.5,No.5,pp.489-491,1993 H.Oohashi et al.,"46.9-nm Wavelength-Selectable Arrayed DFB Lasers with Integrated MMI Coupler and SOA",2001 International Conference on Indium Phosphide and Related Materials(13th IPRM),FBI1-2,pp.575-578,2001 小林 功郎 著，「先端光エレクトロニクスシリーズ８ 光集積デバイス」，共立出版株式会社，１９９９年 M.Kohtoku et al.,"Polarization-independent InP arrayed waveguide grating filter using deep ridge waveguide structure",CLEO/Pacific Rim'97,pp.284-285,1997 M.Kohtoku et al.,"Packaged Polarization-Insensitive WDM Monitor with Low Loss(7.3dB) and Wide Tuning Range(4.5nm)",IEEE Photonics Technology Letters,Vol.10,No.11,pp.1614-1616,1998 J.G.Mendoza-Alvarez,"Analysis of depletion edge translation lightwave modulators",J.of Lightwave Technology,vol.6,No.6,pp.793-808,1988

しかしながら、前述したような波長可変ＤＦＢレーザアレイにおいては、デバイス作製の際に、ある温度（基準温度）におけるＤＦＢレーザの発振波長と半導体アレイ導波路格子の透過帯域の中心波長とを完全に一致させることが難しいため、歩留まりが悪くなってしまうという問題があった。

このようなことから、本発明は、波長可変幅を広げても長期信頼性の維持及び光出力パワーの低下防止を図ることができる歩留まりの高い波長可変光源を提供することを目的とする。

前述した課題を解決するための、本発明に係る波長可変光源は、異なる波長で発振する複数の半導体レーザ素子と、各前記半導体レーザ素子を各入力導波路にそれぞれ接続されて複数のアレイ導波路を有する半導体アレイ導波路格子とを備え、前記半導体アレイ導波路格子の前記アレイ導波路が、半導体基板上に設けられるｎ型の第一の半導体クラッド層と、前記第一の半導体クラッド層上に設けられる半導体コア層と、前記半導体コア層上に設けられるｎ型の第二の半導体クラッド層と、前記第一の半導体クラッド層と前記半導体コア層との間及び前記第二の半導体クラッド層と前記半導体コア層との間の少なくとも一方の間又は当該第一の半導体クラッド層及び当該第二の半導体クラッド層の少なくとも一方の一部に設けられる半絶縁性の半絶縁層とを有する層構造をなすと共に、前記半絶縁層を介して前記半導体コア層へ電界を印加する複数の補正用電極を備え、前記補正用電極が、前記半導体アレイ導波路格子の複数の前記アレイ導波路の間を連絡するように当該アレイ導波路の間にわたって配設されると共に当該アレイ導波路の軸方向の長さを当該アレイ導波路の配列方向一方側よりも配列方向他方側ほど短くなるように形成された第一の補正用電極と、前記半導体アレイ導波路格子の複数の前記アレイ導波路の間を連絡するように当該アレイ導波路の間にわたって配設されると共に当該アレイ導波路の軸方向の長さを当該アレイ導波路の配列方向一方側よりも配列方向他方側ほど長くなるように形成された第二の補正用電極とを備えていることを特徴とする。

また、本発明に係る波長可変光源は、上述した波長可変光源において、前記半導体アレイ導波路格子の前記アレイ導波路が、軸方向に直線状をなす直線部を有し、前記補正用電極が、前記アレイ導波路の前記直線部に配設されていることを特徴とする。

また、本発明に係る波長可変光源は、上述した波長可変光源において、前記半導体基板が、（１００）面方位を有すると共に、前記アレイ導波路の前記直線部が、下記の方位（Ａ）又は方位（Ｂ）に対して平行となっていることを特徴とする。

また、本発明に係る波長可変光源は、上述した波長可変光源において、前記半絶縁層が、ドーパントとしてＦｅ又はＲｕをドーピングされていることを特徴とする。

また、本発明に係る波長可変光源は、上述した波長可変光源において、前記半導体アレイ導波路格子の少なくとも前記アレイ導波路が、ハイメサ構造をなしていることを特徴とする。

また、本発明に係る波長可変光源は、上述した波長可変光源において、前記半導体レーザ素子と前記半導体アレイ導波路格子とが、同一の半導体基板上に形成されていることを特徴とする。

また、本発明に係る波長可変光源は、上述した波長可変光源において、前記半導体レーザ素子が、前記半絶縁層と同一の半絶縁性の材料で埋め込まれた埋め込み構造をなしていることを特徴とする。

また、本発明に係る波長可変光源は、上述した波長可変光源において、前記半導体レーザ素子が、分布帰還型レーザ又は分布ブラッグ反射型レーザであることを特徴とする。

また、本発明に係る光半導体素子の製造方法は、活性層を有するメサ構造の導波路の両脇に半絶縁層を設けた第一の光半導体素子とハイメサ構造の導波路を有する第二の光半導体素子とが同一の半導体基板上に隣接して形成された光半導体素子の製造方法であって、前記半導体基板上の第一の半導体クラッド層上の一部に積層された前記第一の光半導体素子の活性層及び第二の半導体クラッド層と、前記第一の光半導体素子の領域に隣接して積層された前記第二の光半導体素子の半導体コア層とを有する積層構造に対して当該第一の半導体素子の領域のみにメサ構造の前記導波路を形成する工程と、前記第一の半導体素子の領域のメサ構造の前記導波路の両脇と前記第二の半導体素子の領域の前記半導体コア層上に前記半絶縁層を同時に積層する工程と、前記第二の光半導体素子の領域にハイメサ構造の前記導波路を形成する工程とを有することを特徴とする。

本発明に係る波長可変光源においては、光合波器として半導体アレイ導波路格子を用いることにより、ポート数が増えた場合でも原理損の上昇がなく、デバイス内部の光ロスの低減を図ることができる。また、半導体アレイ導波路格子が透過帯域の中心波長のトリミング機能を有することから、デバイス作製後でも、半導体レーザ素子の発振波長と、その素子が接続する半導体アレイ導波路格子の入力導波路からの透過帯域の中心波長とを完全に合致させることができる。このため、本発明に係る波長可変光源によれば、波長可変幅を広げつつ長期信頼性の維持及び光出力パワーの低下防止を図りながらも作製の際の歩留まりを高くすることができる。

本発明に係る波長可変光源の実施形態を図１〜６に基づいて以下に説明する。図１は、波長可変光源の概略構成を表わす平面図、図２は、図１の波長可変光源の概略構成を表わす断面図、図３は、図１の波長可変光源の作製方法の手順説明図、図４は、図３に続く手順説明図、図５は、図１の波長可変光源に電界を印加したときのバンドダイヤグラム、図６は、図１の波長可変光源の半導体アレイ導波路格子の隣り合うアレイ導波路の相関関係説明図である。なお、電子出願システムにおける書類記載方式の制約上、以下、各方位を下記の表２に示すように表記することとする。

図１に示すように、ＩｎＰからなると共に（１００）面方位を有する半導体基板１０１上には、異なる波長で発振する分布帰還（ＤＦＢ）型レーザ（半導体レーザ素子）１１１〜１１８をアレイ状に複数（本実施形態では８つ）並べたＤＦＢレーザアレイ１１０が設けられている。これらのＤＦＢレーザ１１１〜１１８の光出射側は、当該基板１０１上に集積された半導体アレイ導波路格子１２０の入力導波路１２１ａ〜１２１ｈの一端側にそれぞれ接続している。これら入力導波路１２１ａ〜１２１ｈの他端側は、当該基板１０１上に形成されたスラブ導波路１２２の一端側にそれぞれ接続している。

前記スラブ導波路１２２の他端側には、前記基板１０１上に形成された複数のアレイ導波路１２３の一端側がそれぞれ接続しており、当該アレイ導波路１２３は、［０ＡＡ］方向又は［０１Ａ］方向へ平行となる直線部１２３ａを曲線部１２３ｂの間に有するように、すなわち、直線部１２３ａの一端側及び他端側に曲線部１２３ｂを有するように当該基板１０１上にそれぞれ形成されている。これらアレイ導波路１２３の他端側は、当該基板１０１上に形成されたスラブ導波路１２４の一端側にそれぞれ接続している。

前記スラブ導波路１２４の他端側には、前記基板１０１上に形成された複数（本実施形態では８本）の出力導波路１２５ａ〜１２５ｈの一端側がそれぞれ接続している。これら出力導波路１２５ａ〜１２５ｈの他端側は、当該基板１０１の周縁端に位置している。

また、図２Ａに示すように、前記ＤＦＢレーザアレイ１１０は、前記基板１０１上に、ｎ型のＩｎＰからなる第一の半導体クラッド層１０２が設けられ、当該クラッド層１０２上に、回折格子を形成された活性層１０８ａが設けられ、当該活性層１０８ａ上に、ｐ型のＩｎＰからなる半導体レーザ素子用のクラッド層１０８ｂが設けられ、当該クラッド層１０８ｂ上に、コンタクト層１０８ｃが設けられ、これら層１０２，１０８ａ〜１０８ｃがメサ構造をなして、ＦｅやＲｕ等のドーパントをＩｎＰにドーピングした半絶縁（ＳＩ）型の半絶縁層１０４により埋め込まれて、埋め込み構造となっている。

他方、図２Ｂに示すように、前記半導体アレイ導波路格子１２０は、前記基板１０１上に、ｎ型のＩｎＰからなる第一の半導体クラッド層１０２が設けられ、当該クラッド層１０２上に、ノンドープのバルクのＩｎＧａＡｓＰからなるｉ型の半導体コア層１０３（バンドギャップ波長１．０５μｍ、厚さ０．５μｍ）が設けられ、当該半導体コア層１０３上に、ＦｅやＲｕ等のドーパントをＩｎＰにドーピングした半絶縁（ＳＩ）型の半絶縁層１０４が設けられ、当該半絶縁層１０４上に、ｎ型のＩｎＰからなる第二の半導体クラッド層１０５が設けられ、ハイメサ構造をなしている。

そして、図１，２Ｂに示すように、前記半導体アレイ導波路格子１２０の前記アレイ導波路１２３の前記直線部１２３ａの前記入力導波路１２１ａ〜１２１ｈ側には、当該アレイ導波路１２３の当該直線部１２３ａの軸方向の長さを当該アレイ導波路１２３の配列方向一方側（図１中、下方側）よりも配列方向他方側（図１中、上方側）ほど一定の割合で短くするように前記出力導波路１２５ａ〜１２５ｈ側の辺を当該直線部１２３ａに対して傾斜させた台形状をなす第一の補正用電極１０６ａが各当該直線部１２３ａの間を連絡（短絡）させるように当該アレイ導波路１２３の間にわたって配設されている。

他方、前記半導体アレイ導波路格子１２０の前記アレイ導波路１２３の前記直線部１２３ａの前記出力導波路１２５側には、当該アレイ導波路１２３の当該直線部１２３ａの軸方向の長さを当該アレイ導波路１２３の配列方向一方側（図１中、下方側）よりも配列方向他方側（図１中、上方側）ほど一定の割合で長くするように前記入力導波路１２１ａ〜１２１ｈ側の辺を当該直線部１２３ａに対して傾斜させた台形状をなす第二の補正用電極１０６ｂが各当該直線部１２３ａの間を連絡（短絡）させるように当該アレイ導波路１２３の間にわたって配設されている。

また、前記半導体アレイ導波路格子１２０の前記アレイ導波路１２３の前記直線部１２３ａの前記補正用電極１０６ａ，１０６ｂの配設箇所と未配設箇所との間及び当該補正用電極１０６ａ，１０６ｂの間には、当該間を電気的に絶縁するように前記クラッド層１０５の一部をエッチング除去した分離溝１２６ａ，１２６ｂがそれぞれ形成されている。なお、図１，２中、１０７は、前記クラッド層１０２上に配設されて当該クラッド層１０２とコンタクトが取られた接地電極である。

つまり、前記補正用電極１０６ａ，１０６ｂと前記接地電極１０７との間にバイアスを印加することにより、バイアスを印加した前記補正用電極１０６ａ，１０６ｂの配設箇所の全ての前記直線部１２３ａ部分の前記半導体コア層１０３のみに前記半絶縁層１０４を介して同じ電界を効率よく印加することができるようになっているのである。

このような構造をなす本実施形態に係る波長可変光源１００（波長可変ＤＦＢレーザアレイ）の作製方法を次に説明する。

まず、前記基板１０１（ｎ−ＩｎＰ）上に前記第一の半導体クラッド層１０２（ｎ−ＩｎＰ）及び前記活性層１０８ａを成長させた後、グレーティング（回折格子）を形成したら、半導体レーザ素子用の前記クラッド層１０８ｂ（ｐ−ＩｎＰ）及び前記コンタクト層１０８ｃを成長させる（図３Ａ参照）。

次に、前記半導体アレイ導波路格子１２０部分となる箇所の前記活性層１０８ａ、前記クラッド層１０８ｂ（ｐ−ＩｎＰ）、前記コンタクト層１０８ｃをエッチング除去した後、当該部分の前記第一の半導体クラッド層１０２（ｎ−ＩｎＰ）上に前記半導体コア層１０３（ｉ−ＩｎＧａＡｓＰ）を成長させる（図３Ｂ参照）。

そして、ＤＦＢレーザアレイ１１０の前記ＤＦＢレーザ１１１〜１１８部分となる箇所にマスキング層１０９を設けた後、ＤＦＢレーザアレイ１１０部分をメサ加工するように当該部分の前記第一の半導体クラッド層１０２（ｎ−ＩｎＰ）の一部及び前記層１０８ａ〜１０８ｃをエッチング除去する（図４Ｃ参照）。

続いて、ＤＦＢレーザアレイ１１０部分及び半導体アレイ導波路格子１２０部分に前記半絶縁層１０４（ＳＩ型ＩｎＰ）及び前記第二の半導体クラッド層１０５（ｎ−ＩｎＰ）を成長させる（図４Ｄ参照）。これにより、ＤＦＢレーザアレイ１１０部分の半絶縁性材料でのメサ部分の埋め込み成長と、半導体アレイ導波路格子１２０部分の前記半絶縁層１０４の形成成長とが同時に行われる。

そして、ＤＦＢレーザアレイ１１０部分に設けられている前記第二の半導体クラッド層１０５（ｎ−ＩｎＰ）及び前記マスキング層１０９の除去を行った後、半導体アレイ導波路格子１２０部分となる箇所にハイメサ構造の導波路を形成するように当該部分の前記第一の半導体クラッド層１０２（ｎ−ＩｎＰ）の一部及び前記層１０３〜１０５をエッチング除去する（図４Ｅ参照）。

最後に、半導体アレイ導波路格子１２０部分のハイメサ構造をなす導波路の隣り合う間のエッチング除去部分をポリイミドやＢＣＢ等の有機材料で埋めて平坦化した後、前記電極１０６ａ，１０６ｂ，１０７を設けることにより、波長可変光源１００（波長可変ＤＦＢレーザアレイ）を得ることができる。

このようにして作製される本実施形態に係る波長可変光源１００（波長可変ＤＦＢレーザアレイ）の作用を次に説明する。なお、便宜上、前記ＤＦＢレーザアレイ１１０の各ＤＦＢレーザ１１１〜１１８をそれぞれch.1〜ch.8と表し、前記半導体アレイ導波路格子１２０の前記入力導波路１２１ａ〜１２１ｈの各入力ポートをそれぞれInput1〜Input8と表し、前記出力導波路１２５ａ〜１２５ｈの各出力ポートをそれぞれOutput1〜Output8と表すこととする。

例えば、ＤＦＢレーザアレイ１１０の２５℃における各ch.1〜ch.8の発振波長をそれぞれ１５５０ｎｍ、１５５３ｎｍ、１５５６ｎｍ、１５５９ｎｍ、１５６２ｎｍ、１５６５ｎｍ、１５６８ｎｍ、１５７１ｎｍとし、半導体アレイ導波路格子１２０についても、上記発振波長に合わせて、下記の表３に示すように、チャンネル間隔を３ｎｍとし、自由スペクトルレンジ（ＦＳＲ）を８チャンネル分（２４ｎｍ）以上とする（中心側のポートと外側のポートとの光ロスの差を減らすにはＦＳＲをある程度大きくした方がよいことから、本実施形態では１６チャンネル分とする）と、表３からわかるように、２５℃においてch.1〜ch.8のいずれを発振させても、前記Output4より出力することができる。

また、上記波長以外の出力波長を得る場合には、ch.1〜ch.8から適切なものを選択して、作動温度を調整する。ＤＦＢレーザ１１１〜１１８の発振波長の温度依存性は、約１Å／℃であるので、例えば、１５５１ｎｍの出力波長を得る場合には、温度を３５℃に設定してch.1を駆動させる、すなわち、２５℃から１０℃上昇させることにより、１５５０ｎｍの発振波長を長波長側に１ｎｍシフトさせて１５５１ｎｍに設定する。ここで、半導体アレイ導波路格子１２０の透過帯域の中心波長の温度依存性も約１Å／℃であるので、３５℃でのInput1（ch.1が接続）からOutput4の透過帯域の中心波長も１５５１ｎｍとなる。

つまり、所望の発振波長を得るために温度変化させると、半導体アレイ導波路格子１２０の透過帯域の中心波長も当該温度変化に追従して変化するのである。このため、設定波長によっては、発振波長と半導体アレイ導波路格子１２０の透過帯域の中心波長とがずれることにより、透過率が低下して光出力パワーが低下してしまうことや、チャンネル間隔以上にまでずれることにより、光が透過できずに出力されないことをなくすことができる。

また、使用温度範囲を２０〜５０℃とすると、ch.1が波長１５４９．５〜１５５２．５ｎｍ、ch.2が波長１５５２．５〜１５５５．５ｎｍ、ch.3が波長１５５５．５〜１５５８．５ｎｍ、ch.4が波長１５５８．５〜１５６１．５ｎｍ、ch.5が波長１５６１．５〜１５６４．５ｎｍ、ch.6が波長１５６４．５〜１５６７．５ｎｍ、ch.7が波長１５６７．５〜１５７０．５ｎｍ、ch.8が波長１５７０．５〜１５７３．５ｎｍをそれぞれカバーすることができることから、ＤＦＢレーザアレイ１１０は、１５４９．５〜１５７３．５ｎｍの範囲のすべての波長をカバーすることができる。

よって、ＤＦＢレーザアレイ１１０と半導体アレイ導波路格子１２０とを同一の基板上に集積した本実施形態に係る波長可変光源１００（波長可変ＤＦＢレーザアレイ）においては、ＤＦＢレーザアレイ１１０と半導体アレイ導波路格子１２０とが同じ環境温度に曝されても光出力パワーの低下防止を図ることができると共に、広い波長可変幅を有しながら長期信頼性の維持を図ることができる。

ところで、上述したような波長可変光源１００（波長可変ＤＦＢレーザアレイ）においては、作製時の誤差等により、ＤＦＢレーザ１１１〜１１８（ch.1〜ch.8）の発振波長と半導体アレイ導波路格子１２０の透過帯域の中心波長とを完全に一致できない場合がある。

そこで、本実施形態では、作製後の波長可変光源１００において、前記補正用電極１０６ａ，１０６ｂと前記接地電極１０７との間にバイアスを印加すると、ＤＦＢレーザ１１１〜１１８（ch.1〜ch.8）の発振波長と半導体アレイ導波路格子１２０の透過帯域の中心波長との相対的なずれを補正できるようにしたのである。これを以下に具体的に説明する。

半導体アレイ導波路格子１２０における中心入力ポートから中心出力ポートの透過帯域の中心波長λは、下記の式（１）で表される。

λ＝（ΔＬ・ｎ_eq）／ｍ ・・・（１）
ただし、ΔＬは、隣り合うアレイ導波路１２３の長さの差、ｎ_eqは、アレイ導波路１２３の透過屈折率、ｍは、回折次数である。

つまり、半導体アレイ導波路格子１２０は、アレイ導波路格子１２３の等価屈折率ｎ_eqを変化させることにより、前記中心波長λを変化させることができる特性を有しているのである。例えば、前記透過屈折率ｎ_eqを０．０００１変化させると、前記中心波長λを０．０８ｎｍ（１０ＧＨｚ）程度変化させることができる。

そこで、前記補正用電極１０６ａ又は前記補正用電極１０６ｂに負のバイアスＶ_bを印加すると、図５に示すように、前記半絶縁層１０４（ＳＩ型ＩｎＰ）が電子ｅのブロック層として作用するため、電流が流れず、前記半導体コア層１０３（ｉ−ＩｎＧａＡｓＰ）に効率よく電界が掛かるようになる。

このとき、前記半導体コア層１０３（ｉ−ＩｎＧａＡｓＰ）には、ポッケルス効果により、前記基板１０１と垂直な方向（［１００］方向）の電界Ｅ_b（＝Ｖ_b／コア厚）に対して、下記の式（２）で表される屈折率変化Δｎ₀が誘起される（前記非特許文献７等参照）。

Δｎ₀＝±（ｎ³／２）γ₄₁Ｅ_b ・・・（２）
ただし、ｎ₀は、材料の屈折率、γ₄₁は、ポッケルス定数（負の値）である。
また、＋符号は、［０ＡＡ］方向と平行に光が伝搬する場合であり、−符号は、［０１Ａ］方向と平行に光が伝搬する場合である。

よって、前記アレイ導波路１２３の前記直線部１２３ａが、［０ＡＡ］方向と平行な場合には、電界印加により、屈折率変化が負となり、［０１Ａ］方向と平行な場合には、電界印加により、屈折率変化が正となる。この効果は、ＴＥモードに対してのみ作用するが、ＤＦＢレーザ１１１〜１１８（ch.1〜ch.8）もＴＥモードで発振するため問題ない。

ここで、図６に示すように、前記半導体アレイ導波路格子１２０のｉ番目に位置する前記アレイ導波路１２３において、上部に前記補正用電極１０６ａ，１０６ｂが位置する前記直線部１２３ａの長さをＬ_e,iとし、上部に前記補正用電極１０６ａ，１０６ｂが位置しない前記直線部１２３ａ及び前記曲線部１２３ｂの長さをＬ_0,iとし、前記半導体アレイ導波路格子１２０のｉ＋１番目に位置する前記アレイ導波路１２３において、上部に前記補正用電極１０６ａ，１０６ｂが位置する前記直線部１２３ａの長さをＬ_e,i+1とし、上部に前記補正用電極１０６ａ，１０６ｂが位置しない前記直線部１２３ａ及び前記曲線部１２３ｂの長さをＬ_0,i+1とし、さらに、上部に前記補正用電極１０６ａ，１０６ｂが位置する前記直線部１２３ａにおける電界印加時の等価屈折率をｎ₁とし、上部に前記補正用電極１０６ａ，１０６ｂが位置しない前記直線部１２３ａ及び前記曲線部１２３ｂにおける等価屈折率をｎ₀とすると、当該半導体アレイ導波路格子１２０の位相整合条件は、下記の一般式（３）で表わすことができる。

ΔＬ_e・ｎ₁＋ΔＬ₀・ｎ₀＝ｍλ ・・・（３）

このとき、
ΔＬ_e＝Ｌ_e,i+1−Ｌ_e,i、
ΔＬ₀＝Ｌ_0,i+1−Ｌ_0,i、
ΔＬ_e＋ΔＬ₀＝ΔＬ（ただし、ΔＬ＞０）
である。

さらに、上記式（３）は、下記の式（４）に変形することができる。

λ＝｛（ΔＬ・ｎ₀）／ｍ｝＋［｛ΔＬ_e・（ｎ₁−ｎ₀）｝／ｍ］ ・・・（４）

この式（４）の右辺は、第一項が、無電界時の透過帯域の中心波長を表し、第二項が、電界印加による透過帯域の中心波長の変化量を表している。

ここで、例えば、前記アレイ導波路格子１２０の前記アレイ導波路１２３の前記直線部１２３ａが［０ＡＡ］方向と平行な場合について説明する。

この場合、負のバイアスＶ_bに対して、前記半導体コア層１０３（ｉ−ＩｎＧａＡｓＰ）の屈折率変化は、上記式（２）より、負となることから、（ｎ₁−ｎ₀）は、電界印加時に負となる。

そこで、アレイ導波路１２３がΔＬずつ長くなるにしたがって前記ΔＬ_eが負となる前記第一の補正用電極１０６ａにバイアスを印加すると、半導体アレイ導波路格子１２０の透過帯域の中心波長が、無電界のときよりも長波長側へシフトするようになるので、ＤＦＢレーザ１１１〜１１８（ch.1〜ch.8）の発振波長に対して、半導体アレイ導波路格子１２０の透過帯域の中心波長が短波長側へずれているときに、補正を行うことができる。

他方、アレイ導波路１２３がΔＬずつ長くなるにしたがって前記ΔＬ_eが正となる前記第二の補正用電極１０６ｂにバイアスを印加すると、半導体アレイ導波路格子１２０の透過帯域の中心波長が、無電界のときよりも短波長側へシフトするようになるので、ＤＦＢレーザ１１１〜１１８（ch.1〜ch.8）の発振波長に対して、半導体アレイ導波路格子１２０の透過帯域の中心波長が長波長側へずれているときに、補正を行うことができる。

つまり、ＤＦＢレーザ１１１〜１１８（ch.1〜ch.8）の発振波長と半導体アレイ導波路格子１２０の透過帯域の中心波長との相対的なずれの方向（短波長側又は長波長側）に応じて、前記第一の補正用電極１０６ａ及び前記第二の補正用電極１０６ｂのいずれか一方を選択してバイアスを印加し、光出力が最大となるように電界印加量を調整すればよいのである。

ここで、前記式（４）からわかるように、前記ΔＬ_eを大きくすると、前記（ｎ₁−ｎ₀）を小さくすることができる、すなわち、印加電界を小さく済ますことができるので、消費電力量を抑制することができるようになる。

また、前記アレイ導波路格子１２０の前記アレイ導波路１２３の前記直線部１２３ａが［０１Ａ］方向と平行な場合でも、上述した場合と同様な関係が成り立つ。

ただし、前記アレイ導波路格子１２０の前記アレイ導波路１２３の前記直線部１２３ａが［０１Ａ］方向と平行な場合には、負のバイアスＶ_bに対して、前記半導体コア層１０３（ｉ−ＩｎＧａＡｓＰ）の屈折率変化は、前記式（２）より、正となることから、負のバイアスＶ_bに対する半導体アレイ導波路格子１２０の透過帯域の中心波長のシフト方向が、上述した［０ＡＡ］方向と平行な場合と逆となる。

よって、本実施形態に係る波長可変光源１００（波長可変ＤＦＢレーザアレイ）においては、作製後であっても、電界印加によって半導体アレイ導波路格子１２０の透過帯域の中心波長を調整することができるので、ＤＦＢレーザ１１１〜１１８（ch.1〜ch.8）の発振波長と半導体アレイ導波路格子１２０の透過帯域の中心波長とが相対的にずれていても補正することができる。

したがって、本実施形態に係る波長可変光源１００によれば、波長可変幅を広げつつ長期信頼性の維持及び光出力パワーの低下防止を図りながらも作製の際の歩留まりを高くすることができる。

また、本実施形態に係る波長可変光源１００においては、半導体アレイ導波路格子１２０の層構造の中にｐ型層を有していないことから、光合波器として半導体アレイ導波路格子を適用したことによる光合波損の低減効果を最大限に生かすことができるので、光ロスの増化を招くことがなく、さらなる高出力化を図ることができる。なぜなら、ｐ型層は、価電子帯バンド間遷移に起因する光吸収が大きく、半導体アレイ導波路格子のように比較的大きなデバイスであると、大きな伝搬損失を伴って光出力パワーを弱めてしまうからである。

また、本実施形態に係る波長可変光源１００においては、半導体アレイ導波路格子１２０が複数（８本）の出力導波路１２５ａ〜１２５ｈ（Output1〜Output8）を有していることから、デバイス作製後におけるＤＦＢレーザ１１１〜１１８（ch.1〜ch.8）の発振波長と半導体アレイ導波路格子１２０の透過波長帯域の中心波長との相対的なずれが、当該半導体アレイ導波路格子１２０の１チャンネル間隔（３ｎｍ）よりも大きい場合であっても、当該半導体アレイ導波路格子１２０の上記出力導波路１２５ａ〜１２５ｈ（Output1〜Output8）の中から上記ずれ量を最も小さくできる出力ポート（本実施形態の場合にはOutput4）を選択することができるので、印加電圧の大きさを最小限に抑えることができる。

また、本実施形態に係る波長可変光源１００においては、図４に示したように、ＤＦＢレーザアレイ１１０部分のメサ加工の埋め込みにＳＩ型ＩｎＰ（半絶縁層１０４）を用いた埋め込み構造をなしているので、高速変調動作に優れた特性を示すことができ、特に、ドーパントにＲｕを適用していると、Ｆｅを適用した場合に生じるＺｎとＦｅとの相互拡散を抑制することができるので、レーザ特性を劣化させることなく良好に発現させることができる。

また、本実施形態においては、ＤＦＢレーザアレイ１１０部分を前記半絶縁層１０４（ＳＩ型ＩｎＰ）で埋め込み成長させるようにしたことから、ＤＦＢレーザアレイ１１０部分の埋め込み成長と半導体アレイ導波路格子１２０部分の半絶縁層１０４の形成成長とを同時に行うことができ、デバイスの作製工程数を削減して、作製工程の効率化を図ることができ、作製コストを低減することができる。

なお、前記半導体コア層１０３のバンドギャップ波長としては、１．０５μｍに限らず、電界印加により大きな光吸収が発生しない程度に動作波長から離れている大きさであればよい（約１００ｎｍ程度以上）。

また、前記半導体コア層１０３は、光閉じ込め係数の観点からすると、厚さが厚いほど好ましく、変調効率の観点からすると、厚さが薄いほど（電界強度が高くなるほど）好ましいことから、これらを勘案すると、厚さが０．２〜１．５μｍの範囲であると好ましく、さらに、縦方向のシングルモード条件を勘案すると、厚さが０．１〜１．０μｍの範囲であると特に好ましい。

また、前記半絶縁層１０４は、厚さが０．５〜２．０μｍであると、十分な耐圧特性を得ることができるので好ましい。具体的には、前記半絶縁層１０４の厚さが０．５μｍであると、±２．５Ｖ程度の耐圧特性を得ることができ、前記半絶縁層１０４の厚さが１．０μｍであると、±７．０Ｖ程度の耐圧特性を得ることができ、前記半絶縁層１０４の厚さが２．０μｍであると、±２５Ｖ程度の耐圧特性を得ることができる。

また、光導波路の幅方向の長さは、横方向のシングルモード条件を勘案すると、１．０〜３．０μｍの範囲であると好ましい。

なお、本実施形態においては、（１００）面方位を有する半導体基板１０１を適用した場合について説明したが、他の実施形態として、例えば、（００１）面方位を有する半導体基板を適用する場合には、先に説明した［１００］方向を［００１］方向に置き換え、［０ＡＡ］方向を［１１０］方向に置き換え、［０１Ａ］方向を［Ａ１０］方向に置き換えることにより、本実施形態の場合と同様な作用効果を得ることができる。

また、本実施形態では、半導体アレイ導波路格子１２０のアレイ導波路１２３の直線部１２３ａに前記補正用電極１０６ａ，１０６ｂを設けるようにしたが、他の実施形態として、例えば、半導体アレイ導波路格子１２０のアレイ導波路１２３の曲線部１２３ｂに補正用電極を設けることも可能である。

しかしながら、本実施形態のように、半導体アレイ導波路格子１２０のアレイ導波路１２３の直線部１２３ａに前記補正用電極１０６ａ，１０６ｂを設けるようにすれば、ポッケルス効果による屈折率変化量の相殺に伴う減少を抑制することができるだけでなく、製造の際の蒸着工程の容易化を図ることができると共に、損傷（断線）を抑制することができるので、非常に好ましい。

また、本実施形態では、前記半導体アレイ導波路格子１２０の前記アレイ導波路１２３の前記直線部１２３ａの軸方向の長さを当該アレイ導波路１２３の配列方向一方側よりも配列方向他方側ほど一定の割合で短くなるように前記出力導波路１２５ａ〜１２５ｈ側の辺を当該直線部１２３ａに対して傾斜させた台形状をなす単一部から形成される第一の補正用電極１０６ａと、前記半導体アレイ導波路格子１２０の前記アレイ導波路１２３の前記直線部１２３ａの軸方向の長さを当該アレイ導波路１２３の配列方向一方側よりも配列方向他方側ほど一定の割合で長くなるように前記入力導波路１２１ａ〜１２１ｈ側の辺を当該直線部１２３ａに対して傾斜させた台形状をなす単一部から形成される第二の補正用電極１０６ｂとで補正用電極を構成するようにしたが、他の実施形態として、例えば、前記半導体アレイ導波路格子１２０の前記アレイ導波路１２３の前記直線部１２３ａの軸方向の長さを当該アレイ導波路１２３の配列方向一方側よりも配列方向他方側ほど短くなるように複数部を組み合わせて形成される第一の補正用電極と、前記半導体アレイ導波路格子１２０の前記アレイ導波路１２３の前記直線部１２３ａの軸方向の長さを当該アレイ導波路１２３の配列方向一方側よりも配列方向他方側ほど長くなるように複数部を組み合わせて形成される第二の補正用電極とを備えて補正用電極を構成することも可能である。

また、本実施形態では、複数（８本）の出力導波路１２５ａ〜１２５ｈ（Output1〜Output8）を有する半導体アレイ導波路格子１２０を適用するようにしたが、本発明はこれに限らず、少なくとも１本の出力導波路を有する半導体アレイ導波路格子であれば適用可能である。

しかしながら、本実施形態のように、複数（８本）の出力導波路１２５ａ〜１２５ｈ（Output1〜Output8）を有している半導体アレイ導波路格子１２０を適用すれば、先に説明したように、デバイス作製後におけるＤＦＢレーザ１１１〜１１８（ch.1〜ch.8）の発振波長と半導体アレイ導波路格子１２０の透過波長帯域の中心波長との相対的なずれが、当該半導体アレイ導波路格子１２０の１チャンネル間隔（３ｎｍ）よりも大きい場合であっても、当該半導体アレイ導波路格子１２０の上記出力導波路１２５ａ〜１２５ｈ（Output1〜Output8）の中から上記ずれ量を最も小さくできる出力ポート（本実施形態の場合にはOutput4）を選択して、印加電圧の大きさを最小限に抑えることができるので、非常に好ましい。

また、本実施形態では、半導体コア層１０３と第二の半導体クラッド層１０５との間に半絶縁層１０４を設けるようにしたが、他の実施形態として、例えば、半導体コア層と第一の半導体クラッド層との間に半絶縁層を設けることも可能である。ただし、この場合には、本実施形態の場合と印加電界の向きを逆にする必要がある。また、例えば、半導体コア層と第一の半導体クラッド層との間及び半導体コア層と第二の半導体クラッド層との間の両方に半絶縁層をそれぞれ設けることも可能である。さらに、例えば、第一の半導体クラッド層及び第二の半導体クラッド層の少なくとも一方の一部に半絶縁層を設ける、すなわち、第一の半導体クラッド層及び第二の半導体クラッド層の少なくとも一方の一部を半絶縁層に置き換えることも可能である。

また、本実施形態では、半導体コア層１０３をバルクとした場合について説明したが、他の実施形態として、例えば、半導体コア層を量子井戸構造とすることも可能である。

また、本実施形態では、前記補正用電極１０６ａ，１０６ｂを第二の半導体クラッド層１０５上に設けるオーミック電極としたが、他の実施形態として、例えば、半絶縁層にショットキー電極を形成してこれを利用することも可能である。

また、本実施形態では、前記電極１０６ａ，１０６ｂ，１０７と前記層１０２，１０５とを直接コンタクトさせるようにしたが、他の実施形態として、例えば、前記電極１０６ａ，１０６ｂ，１０７と前記層１０２，１０５との間にＩｎＧａＡｓやＩｎＧａＡｓＰ等からなるコンタクト層を設けて、コンタクト抵抗を下げるようにすることも可能である。

また、本実施形態では、前記接地電極１０７を前記第一の半導体クラッド層１０２上に設けるようにしたが、他の実施形態として、例えば、半導体基板にｎ型を使用している場合には、接地電極を当該半導体基板の裏面に設けることも可能である。

また、本実施形態では、ＤＦＢレーザアレイ１１０部分をＳＩ埋め込み構造としたが、他の実施形態として、例えば、ＤＦＢレーザアレイ部分をｐｎ埋め込み構造とすることも可能である。ただし、この場合には、デバイスの作製にあたって、ＤＦＢレーザアレイ部分のｐｎ埋め込みに際して、半導体アレイ導波路格子１２０の半導体コア層１０３上にｐ型ＩｎＰ層及びｎ型ＩｎＰ層も積層されることから、半導体アレイ導波路格子１２０の前記半絶縁層１０４を当該半導体コア層１０３上に積層するに先立って、当該半導体コア層１０３上に積層したｐ型ＩｎＰ層及びｎ型ＩｎＰ層をエッチング除去する必要が生じてしまう。

また、本実施形態では、ＤＦＢレーザアレイ１１０部分を埋め込み構造としたが、他の実施形態として、例えば、ＤＦＢレーザアレイ１１０部分をリッジ構造とすることも可能である。

また、本実施形態では、半導体レーザ素子としてＤＦＢレーザ１１１〜１１８を適用した波長可変光源１００（波長可変ＤＦＢレーザアレイ）の場合について説明したが、他の実施形態として、例えば、分布ブラッグ反射型（ＤＢＲ型）を半導体レーザ素子として適用することも可能である。

また、本実施形態では、ＩｎＧａＡｓＰ／ＩｎＰ系の半導体材料を使用した場合について説明したが、本発明は、このような材料に限定されるものではなく、その他の半導体材料であっても、本実施形態の場合と同様に適用することができる。

本発明に係る可変波長光源は、波長可変幅を広げつつ長期信頼性の維持及び光出力パワーの低下防止を図りながらも作製の際の歩留まりを高くすることができるので、産業上、極めて有益に利用することができる。

本発明に係る波長可変光源の実施形態の概略構成を表わす平面図である。 図１の波長可変光源の概略構成を表わす断面図である。 図１の波長可変光源の作製方法の手順説明図である。 図３に続く手順説明図である。 図１の波長可変光源に電界を印加したときのバンドダイヤグラムである。 図１の波長可変光源の半導体アレイ導波路格子の隣り合うアレイ導波路の相関関係説明図である。

符号の説明

１００ 波長可変光源
１０１ 半導体基板
１０２ 第一の半導体クラッド層
１０３ 半導体コア層
１０４ 半絶縁層
１０５ 第二の半導体クラッド層
１０６ａ 第一の補正用電極
１０６ｂ 第二の補正用電極
１０７ 接地電極
１０８ａ ＤＦＢレーザ活性層
１０８ｂ ＤＦＢレーザ用クラッド層
１０８ｃ コンタクト層
１０９ マスキング層
１１０ ＤＦＢレーザアレイ
１１１〜１１８ ＤＦＢレーザ
１２０ 半導体アレイ導波路格子
１２１ａ〜１２１ｈ 入力導波路
１２２ スラブ導波路
１２３ アレイ導波路
１２３ａ 直線部
１２３ｂ 曲線部
１２４ スラブ導波路
１２５ａ〜１２５ｈ 出力導波路
１２６ａ，１２６ｂ 分離溝

Claims (9)

1. 異なる波長で発振する複数の半導体レーザ素子と、
   各前記半導体レーザ素子を各入力導波路にそれぞれ接続されて複数のアレイ導波路を有する半導体アレイ導波路格子と
   を備え、
   前記半導体アレイ導波路格子の前記アレイ導波路が、
   半導体基板上に設けられるｎ型の第一の半導体クラッド層と、
   前記第一の半導体クラッド層上に設けられる半導体コア層と、
   前記半導体コア層上に設けられるｎ型の第二の半導体クラッド層と、
   前記第一の半導体クラッド層と前記半導体コア層との間及び前記第二の半導体クラッド層と前記半導体コア層との間の少なくとも一方の間又は当該第一の半導体クラッド層及び当該第二の半導体クラッド層の少なくとも一方の一部に設けられる半絶縁性の半絶縁層と
   を有する層構造をなすと共に、
   前記半絶縁層を介して前記半導体コア層へ電界を印加する複数の補正用電極を備え、
   前記補正用電極が、
   前記半導体アレイ導波路格子の複数の前記アレイ導波路の間を連絡するように当該アレイ導波路の間にわたって配設されると共に当該アレイ導波路の軸方向の長さを当該アレイ導波路の配列方向一方側よりも配列方向他方側ほど短くなるように形成された第一の補正用電極と、
   前記半導体アレイ導波路格子の複数の前記アレイ導波路の間を連絡するように当該アレイ導波路の間にわたって配設されると共に当該アレイ導波路の軸方向の長さを当該アレイ導波路の配列方向一方側よりも配列方向他方側ほど長くなるように形成された第二の補正用電極と
   を備えている
   ことを特徴とする波長可変光源。
2. 請求項１に記載の波長可変光源において、
   前記半導体アレイ導波路格子の前記アレイ導波路が、軸方向に直線状をなす直線部を有し、
   前記補正用電極が、前記アレイ導波路の前記直線部に配設されている
   ことを特徴とする波長可変光源。
3. 請求項２に記載の波長可変光源において、
   前記半導体基板が、（１００）面方位を有すると共に、
   前記アレイ導波路の前記直線部が、下記の方位（Ａ）又は方位（Ｂ）に対して平行となっている
   ことを特徴とする波長可変光源。
   

   
4. 請求項１から請求項３のいずれか一つの請求項に記載の波長可変光源において、
   前記半絶縁層が、ドーパントとしてＦｅ又はＲｕをドーピングされている
   ことを特徴とする波長可変光源。
5. 請求項１から請求項４のいずれか一つの請求項に記載の波長可変光源において、
   前記半導体アレイ導波路格子の少なくとも前記アレイ導波路が、ハイメサ構造をなしている
   ことを特徴とする波長可変光源。
6. 請求項１から請求項５のいずれか一つの請求項に記載の波長可変光源において、
   前記半導体レーザ素子と前記半導体アレイ導波路格子とが、同一の半導体基板上に形成されている
   ことを特徴とする波長可変光源。
7. 請求項６に記載の波長可変光源において、
   前記半導体レーザ素子が、前記半絶縁層と同一の半絶縁性の材料で埋め込まれた埋め込み構造をなしている
   ことを特徴とする波長可変光源。
8. 請求項１から請求項７のいずれか一つの請求項に記載の波長可変光源において、
   前記半導体レーザ素子が、分布帰還型レーザ又は分布ブラッグ反射型レーザである
   ことを特徴とする波長可変光源。
9. 活性層を有するメサ構造の導波路の両脇に半絶縁層を設けた第一の光半導体素子とハイメサ構造の導波路を有する第二の光半導体素子とが同一の半導体基板上に隣接して形成された光半導体素子の製造方法であって、
   前記半導体基板上の第一の半導体クラッド層上の一部に積層された前記第一の光半導体素子の活性層及び第二の半導体クラッド層と、前記第一の光半導体素子の領域に隣接して積層された前記第二の光半導体素子の半導体コア層とを有する積層構造に対して当該第一の半導体素子の領域のみにメサ構造の前記導波路を形成する工程と、
   前記第一の半導体素子の領域のメサ構造の前記導波路の両脇と前記第二の半導体素子の領域の前記半導体コア層上に前記半絶縁層を同時に積層する工程と、
   前記第二の光半導体素子の領域にハイメサ構造の前記導波路を形成する工程と
   を有することを特徴とする光半導体素子の製造方法。

Images