JP2008277560A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2008277560A JP2008277560A JP2007119533A JP2007119533A JP2008277560A JP 2008277560 A JP2008277560 A JP 2008277560A JP 2007119533 A JP2007119533 A JP 2007119533A JP 2007119533 A JP2007119533 A JP 2007119533A JP 2008277560 A JP2008277560 A JP 2008277560A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- terminals
- package
- terminal
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、パッケージより複数の端子が突設されている半導体装置に関するものである。 The present invention relates to a semiconductor device having a plurality of terminals protruding from a package.
半導体装置は、内部に半導体が集積されたパッケージと、前記パッケージの側面より突出した金属製の端子とを備えているものがある。前記半導体装置は、表面に金属薄膜の配線パターンが形成されたプリント配線基板の前記配線パターンに前記端子を当接させ、前記端子を前記配線パターンにはんだ付けされることで、前記プリント配線基板に実装される。 Some semiconductor devices include a package in which a semiconductor is integrated, and metal terminals protruding from the side surface of the package. In the semiconductor device, the terminal is brought into contact with the wiring pattern of a printed wiring board having a metal thin film wiring pattern formed on a surface thereof, and the terminal is soldered to the wiring pattern. Implemented.
また、前記プリント配線基板にスルーホールが形成されているものの場合、前記端子をスルーホールに挿入し、前記端子のスルーホールより突出した部分をはんだ付けすることで、前記プリント配線基板に実装される(特開平7−106510号公報等参照)。
前記パッケージより前記端子が突出している半導体装置の場合、側面より突出した全ての端子は前記パッケージに対して同じ方向に折り曲げられている。前記各端子は前記内部に集積された半導体と接続しており、前記半導体装置のパッケージが決定されると、前記半導体が実装されるプリント配線基板の前記各端子と接続される配線の配置は1つに限られる。 In the case of a semiconductor device in which the terminals protrude from the package, all the terminals protruding from the side surfaces are bent in the same direction with respect to the package. The terminals are connected to the semiconductor integrated therein, and when the package of the semiconductor device is determined, the arrangement of wirings connected to the terminals of the printed wiring board on which the semiconductor is mounted is 1. Limited to one.
前記プリント配線基板には前記半導体装置以外にも半導体装置や電子部品等が多数実装されており、それぞれの半導体装置、電子部品等の端子も配線と接続されている。多数の半導体装置や電子部品等が接続されていることで、配線自体が交差しなくてはならなくなったり、配線の上部にジャンパ線を配置しなくてはならなくなったりする場合が多い。 In addition to the semiconductor device, a large number of semiconductor devices, electronic components, and the like are mounted on the printed wiring board, and terminals of the respective semiconductor devices and electronic components are also connected to the wiring. Since many semiconductor devices, electronic parts, and the like are connected, the wirings themselves often have to cross each other, or jumper wires must be arranged above the wirings in many cases.
前記配線自体の交差やジャンパ線を用いての交差によって、クロストーク等のノイズが発生し、プリント配線基板の配線を流れる信号の質が低下し、前記プリント配線基板の性能が低下したり、信頼性が低下したりする不具合につながる。 Crossing of the wiring itself or crossing using jumper wires generates noise such as crosstalk, and the quality of the signal flowing through the wiring of the printed wiring board is lowered, the performance of the printed wiring board is lowered, and the reliability This leads to malfunctions that may decrease.
そこで本発明は、複数の端子を備えた半導体装置であって、プリント配線基板に実装するときに、前記複数の端子の配列パターンを容易に変更することができる半導体装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a semiconductor device having a plurality of terminals, which can easily change the arrangement pattern of the plurality of terminals when mounted on a printed wiring board. To do.
上記目的を達成するため本発明は、絶縁性を有し、内部に半導体及び回路が封入された直方体形状のパッケージと、前記パッケージの側部に突設され、少なくとも一対の平行に並んだ配列を形成する複数個の端子とを有しており、前記端子は先端部が2股に分岐された形状を有しており、2股に分岐した先端のいずれもが、前記パッケージの上面或いは下面よりも突出していることを特徴とする。 In order to achieve the above object, the present invention provides a rectangular parallelepiped package having insulating properties and enclosing a semiconductor and a circuit, and at least a pair of parallel arrangements protruding from the side of the package. A plurality of terminals to be formed, and the terminal has a shape with a bifurcated tip portion, and any of the bifurcated tips has an upper surface or a lower surface of the package. Is also protruding.
この構成によると、前記パッケージを反転させてもプリント配線基板に実装することができるので、プリント配線基板の設計自由度を高めることができる。これにより、基板を小さくしたり、配線が交差して発生するクロストーク等のノイズが発生するのを抑制することができる。 According to this configuration, since the package can be mounted on the printed wiring board even when the package is inverted, the degree of freedom in designing the printed wiring board can be increased. As a result, it is possible to suppress the generation of noise such as crosstalk that occurs when the substrate is made smaller or wirings intersect.
上記構成において、前記配列はそれぞれ同数の端子を有するとともに、同一配列の隣り合う端子間の距離が前記配列に関係なく等しくなるように形成されているものであってもよい。 In the above configuration, each of the arrays may have the same number of terminals, and the distance between adjacent terminals in the same array may be equal regardless of the array.
この構成によると、配列ごと入れ替える方向にも反転させて実装することが可能であるので、より多彩な端子配置パターンとすることができる。 According to this configuration, it is possible to invert and mount in the direction in which the entire array is replaced, so that a wider variety of terminal arrangement patterns can be obtained.
上記構成において、前記パッケージの4つの側面すべてより端子が突設されているものとしてもよい。 The said structure WHEREIN: It is good also as a terminal protruding from all four side surfaces of the said package.
上記構成において、前記パッケージの上面及び下面は同じ大きさの正方形で形成されるものとしてもよい。 The said structure WHEREIN: The upper surface and lower surface of the said package are good also as what is formed in the square of the same magnitude | size.
上記構成において、前記分岐された端子の先端の両方が外方に屈曲されているものとしてもよく、前記分岐された端子の先端が前記上方或いは下方に延びるように形成されているものとしてもよい。 In the above configuration, both ends of the branched terminals may be bent outward, or the ends of the branched terminals may be formed to extend upward or downward. .
本発明によると、複数の端子を備えた半導体装置であって、プリント配線基板に実装するときに、前記複数の端子の配列パターンを容易に変更することができる半導体装置を提供することができる。 According to the present invention, it is possible to provide a semiconductor device including a plurality of terminals, which can easily change the arrangement pattern of the plurality of terminals when mounted on a printed wiring board.
以下に本発明の実施形態を図面を参照して説明する。図1は本発明にかかる半導体装置の斜視図であり、図2は図1に示す半導体装置の平面図であり、図3は図1に示す半導体装置の正面図であり、図4は図1に示す半導体装置の側面図である。半導体装置Sはそれには限定されないがここでは表面実装型の半導体装置であり、SOPパッケージを採用している。図1、図2に示すように、半導体装置Sは絶縁性を有し内部に図示を省略した半導体素子を備えた内部回路が備えられている直方体形状のパッケージ1と、パッケージ1の相対する側面1a、1bよりそれぞれ、相対する向きに突設された導電性を有する端子2とを有している。なお、図示している半導体装置Sは12本の端子をそなえた半導体装置であるがそれには限定されるものではない。
Embodiments of the present invention will be described below with reference to the drawings. 1 is a perspective view of a semiconductor device according to the present invention, FIG. 2 is a plan view of the semiconductor device shown in FIG. 1, FIG. 3 is a front view of the semiconductor device shown in FIG. 1, and FIG. 2 is a side view of the semiconductor device shown in FIG. The semiconductor device S is not limited to this, but here is a surface-mount type semiconductor device and adopts an SOP package. As shown in FIG. 1 and FIG. 2, the semiconductor device S has a rectangular
図1、図3、図4に示すように各端子2はパッケージ1の側面1a又は1bより突出し、内部に配置された半導体素子と接続される接続部21と、端子2の先端側に形成され、プリント配線基板に実装するときにプリント配線と当接して実装される第1実装部221、第2実装部222を備えた実装部22と、接続部21と第1実装部221及び第2実装部222とをそれぞれ連結する2股部23とを有している。
As shown in FIGS. 1, 3, and 4, each
図3、図4に示すように、第1実装部221はパッケージ1の上面1cよりも上方に位置するように配置されており、第2実装部222はパッケージ1の下面1dよりも下方に位置するように配置されている。たとえば、図3、図4に示すように、プリント配線基板Pbの上面に下面1dが下向きになるように配置することで、プリント配線基板Pbが第2実装部222と当接し、半導体装置Sを支持する。
As shown in FIGS. 3 and 4, the
この状態で、第2実装部222をプリント配線基板Pbに形成された配線パターン(図示省略)にはんだ付けにて固定することで、半導体装置Sはプリント配線基板Pbに実装される。なお、半導体装置Sをプリント配線基板Pbに実装した後は、配線パターンと接触していない側の実装部(ここでは、第1実装部221)を切断してもよい。
In this state, the semiconductor device S is mounted on the printed wiring board Pb by fixing the
半導体装置Sは上面1cが下側になるようにプリント配線基板Pbに実装することができる。図5は半導体装置の4個の実装状態を示す平面図であり、図6は図5に示すそれぞれの接続状態を示す一覧表である。図5の第1の実装状態に示すように、半導体装置Sは図3、図4に示すのと同じ状態、すなわち、上面1aが上方になるようにプリント配線基板Pbに実装されている。端子2はそれぞれ独立して、プリント配線基板Pbの表面に形成された配線パターンPb1にはんだ付けにて固定されている。
The semiconductor device S can be mounted on the printed wiring board Pb so that the
このとき、端子2に左上から右上にA1〜F1、右下から左下にG1〜L1と符号をつける。また、プリント配線基板Pbの配線パタンPbにも同様に、左上から右上にA2〜F2、右下から左下にG2〜L2と符号をつける。図5に示す第1の実装状態では、図6に示すように、半導体装置SのA1番からL1番の端子2はプリント配線基板Pbの配線パターンのA2番からL2番とそれぞれ接続されている。
At this time, the
図5に示す第2の実装状態は第1の実装状態に対して、左右方向に回転させ、上面1aが下方に向くとともに、第1実装部221が配線パターンPb1にはんだ付けにて固定されている。第2の実装状態では、図6に示すように、半導体装置SのA1番の端子2が配線パタンPb1のL2番に、B1番の端子2が配線パターンPb1のK2番にという具合に、第1実装状態に対して端子2が左右反転した状態で実装されている。
The second mounting state shown in FIG. 5 is rotated in the left-right direction with respect to the first mounting state, the upper surface 1a faces downward, and the
また、図5に示す第3の実装状態は第1の実装状態に対して、上下方向に回転させ、上面1aが下方に向くとともに、第1実装部221が配線パターンPb1にはんだ付けにて固定されているものである。図6に示すように、半導体装置SのA1番の端子2が配線パターンPb1のL2番に、端子L1番の端子2が配線パターンPb1のA2番にという具合に、第1実装状態に対して端子2が上下反転した状態で実装されている。
Further, the third mounting state shown in FIG. 5 is rotated in the vertical direction with respect to the first mounting state, the upper surface 1a faces downward, and the
さらに、図5に示す第4の実装状態は第2の実装状態に対して、上下方向に回転させ、下面1bが下方に向くとともに、第2実装部222が配線パターンPb1にはんだ付けにて固定されているものである。図6に示すように、半導体装置SのA1番の端子2が配線パターンPb1のG2番に、F1番の端子2が配線パターンPb1のL2番にという具合に、それぞれ、第1実装状態に対して端子2がパッケージ1の平面視したときの中心をはさんで、反対側に判定した状態で実装されている。
Furthermore, the fourth mounting state shown in FIG. 5 is rotated up and down with respect to the second mounting state, the lower surface 1b faces downward, and the
このように、1個の半導体装置Sで、端子2の接続パターンを4通りの中から選ぶことが可能であるので、それだけ、プリント配線基板Pbの配線パターンPb1の設計自由度が高くなり、プリント配線基板Pbを小型化することが可能である。また、設計の自由度があがることで、配線同士が交差する部分を減少或いは削除することができるので、クロストーク等のノイズが発生するのを抑制することができる。
As described above, since one semiconductor device S can select the connection pattern of the
以下に本発明にかかる半導体装置の他の例を説明する。図7は本発明にかかる半導体装置の他の例の側面図である。半導体装置Tは端子の形状が異なる以外は半導体装置Sと同じ構成を有するものであり、便宜上、同一の部分には同じ符号が付してある。図7に示すように半導体装置Tは挿入型の半導体装置であり、直方体形状のパッケージ1と、パッケージ1の相対する側面1a、1bよりそれぞれ、相対する向きに突設された端子3とを有している。
Another example of the semiconductor device according to the present invention will be described below. FIG. 7 is a side view of another example of the semiconductor device according to the present invention. The semiconductor device T has the same configuration as that of the semiconductor device S except that the shape of the terminals is different, and the same reference numerals are given to the same parts for convenience. As shown in FIG. 7, the semiconductor device T is an insertion-type semiconductor device having a rectangular
端子3は、側面1a又は1bより突出し、内部に配置された半導体素子と接続される接続部31と、端子3の先端側に形成され、プリント配線基板Pbに実装するときにプリント配線基板PbのスルーホールPb2を貫通する第1実装部321、第2実装部322を備えた実装部32と、接続部31と第1実装部321及び第2実装部322とをそれぞれ連結する二股部33とを有している。
The
図7に示すように半導体装置Tは、端子3の第2実装部322をプリント配線基板PbのスルーホールPb2に挿入し、第2実装部322のスルーホールPb2より突出した部分と配線パターンとをはんだ付けすることで、実装されるものである。なお、半導体装置Tを反転させて、第1実装部321がスルーホールPb2を貫通させるとともに、第1実装部321の突出した部分をはんだ付けして配線パターンに固定してもよい。半導体装置Sと同様に、4個の端子配列パターンのいずれかを任意に選択して実装することが可能である。
As shown in FIG. 7, in the semiconductor device T, the second mounting
以下に本発明にかかる半導体装置のさらに他の例を説明する。図8は本発明にかかる半導体装置のさらに他の例の平面図である。半導体装置Uは絶縁性を有し、正方形の上面及び下面を有する直方体形状のパッケージ5と、パッケージ5の4つの側面5a、5b、5c、5dに突設された端子6とを有している。端子6は側面5a、5b、5c、5dの各面に4個ずつ突設されているものである。
Another example of the semiconductor device according to the present invention will be described below. FIG. 8 is a plan view of still another example of the semiconductor device according to the present invention. The semiconductor device U is insulative and includes a
端子6は、端子2と同じ形状を有するものであるが、それに限定されるものではなく、端子3と同じ形状を有するものであってもよい。端子6のそれぞれの形状に関する詳細は省略する。端子6は同一面より突設された隣り合う端子6と同じ間隔をあけて配置されている。たとえば、側面5aより突設されている端子6は、それぞれ隣り合う端子6同士同じ間隔をあけて配置されているとともに、側面5b、5c、5dのそれぞれより突設されている隣り合う端子6同士の間隔も、5aの端子6と同じ間隔をあけて形成されている。
The
半導体装置Uの場合、上面及び下面が正方形状を有しており、図5に示す半導体装置Sと同様に、上下及び左右に回転させてもよく、或いは、対角線周りに回転させてもよい。それだけ、多くの端子配置パターンをとることができるので、プリント配線基板の設計の自由度が高くなる。 In the case of the semiconductor device U, the upper surface and the lower surface have a square shape, and may be rotated up and down, left and right, or may be rotated around a diagonal line, similarly to the semiconductor device S shown in FIG. Therefore, since many terminal arrangement patterns can be taken, the degree of freedom in designing the printed wiring board is increased.
以上、発明の実施形態を具体的に説明したが、本発明は上記実施形態に限定するものではなく、その要旨を逸脱しない範囲で種々変更可能である。 As mentioned above, although embodiment of invention was described concretely, this invention is not limited to the said embodiment, A various change is possible in the range which does not deviate from the summary.
本発明は、配線基板に実装される半導体装置に適用することが可能である。 The present invention can be applied to a semiconductor device mounted on a wiring board.
1 パッケージ
2 端子
3 端子
1
Claims (6)
前記パッケージの側部に突設され、少なくとも一対の平行に並んだ配列を形成する複数個の端子とを有しており、
前記端子は先端部が2股に分岐された形状を有しており、2股に分岐した先端のいずれもが、前記パッケージの上面或いは下面よりも突出していることを特徴とする半導体装置。 A rectangular parallelepiped package having insulating properties and enclosing a semiconductor and a circuit inside;
A plurality of terminals projecting from the side of the package and forming at least a pair of parallel arrays;
2. The semiconductor device according to claim 1, wherein the terminal has a shape with a bifurcated tip, and any of the bifurcated tips protrudes from an upper surface or a lower surface of the package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119533A JP2008277560A (en) | 2007-04-27 | 2007-04-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119533A JP2008277560A (en) | 2007-04-27 | 2007-04-27 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008277560A true JP2008277560A (en) | 2008-11-13 |
Family
ID=40055165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007119533A Pending JP2008277560A (en) | 2007-04-27 | 2007-04-27 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008277560A (en) |
-
2007
- 2007-04-27 JP JP2007119533A patent/JP2008277560A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8431830B2 (en) | Interposer and electronic device | |
JP2015065395A (en) | Jumper module mounting circuit board and circuit board assembly | |
JP2006237320A (en) | Flexible mounting substrate | |
WO2016129278A1 (en) | Flexible substrate, component with flexible substrate, and method for producing component with flexible substrate | |
US20110149530A1 (en) | Printed circuit board assembly | |
JP2008004368A (en) | Connector | |
JP2008277560A (en) | Semiconductor device | |
JP2007053135A (en) | Network resistor | |
JP2017033698A (en) | connector | |
JP6681300B2 (en) | Substrate set and method for manufacturing substrate set | |
JP2006303252A (en) | Circuit board | |
US20080113544A1 (en) | Electrical connector | |
JP2018129464A (en) | Printed circuit board and printed circuit device | |
JP7301699B2 (en) | socket | |
JP2011044519A (en) | Electronic component mounting structure | |
JP3008887U (en) | IC pitch conversion board | |
JP6738688B2 (en) | Substrate for setting and fixing | |
JP2007116040A (en) | Circuit board | |
JP2007116039A (en) | Circuit board | |
JP2008244035A (en) | Board joining components and structure | |
JP4548177B2 (en) | Wiring board for mounting chip components | |
JP5656462B2 (en) | Surface mount semiconductor package | |
WO2009090717A1 (en) | Circuit board and method for mounting electronic component on printed board | |
JP2021009902A (en) | Circuit board device | |
JP4176217B2 (en) | Circuit board of multi-optical axis photoelectric switch |