JP2008270593A - Multilayer substrate and method of manufacturing the same - Google Patents

Multilayer substrate and method of manufacturing the same Download PDF

Info

Publication number
JP2008270593A
JP2008270593A JP2007112755A JP2007112755A JP2008270593A JP 2008270593 A JP2008270593 A JP 2008270593A JP 2007112755 A JP2007112755 A JP 2007112755A JP 2007112755 A JP2007112755 A JP 2007112755A JP 2008270593 A JP2008270593 A JP 2008270593A
Authority
JP
Japan
Prior art keywords
electric circuit
wiring layers
resin
wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007112755A
Other languages
Japanese (ja)
Inventor
Kaoru Nomoto
薫 野本
Koji Kondo
宏司 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007112755A priority Critical patent/JP2008270593A/en
Publication of JP2008270593A publication Critical patent/JP2008270593A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve adhesion of an electric circuit pattern and the resin film of an upper layer in a multilayer substrate constituted by laminating a plurality of resin films on one surface of which an electric circuit pattern is formed. <P>SOLUTION: A plurality of wiring layers 1-4 for which electric circuit patterns 1b-4b whose surface is turned to a shiny surface are formed on one surface of the resin films 1a-4a are prepared, and an organic rust-proof coating 10 is formed only on the surfaces of the respective electric circuit patterns 1b-4b of the plurality of wiring layers 1-4. Then, the plurality of wiring layers 1-4 are stacked, the respective wiring layers 1-4 are heated and thermally pressed, the rust-proof coating 10 formed on the electric circuit patterns 1b-4b is made to disappear by thermal decomposition, and the shiny surfaces of the electric circuit patterns 1b-4b and the other surfaces of the resin films 1a-4a are thermally fused. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、多層基板およびその製造方法に関する。   The present invention relates to a multilayer substrate and a manufacturing method thereof.

従来より、樹脂フィルムの片面にのみ電気回路パターンが設けられたものを多数積層させた多層基板が、例えば特許文献1で提案されている。具体的に、特許文献1では、樹脂フィルムの片面にのみ電気回路パターンが形成されたものを用意し、樹脂フィルムのうち電気回路パターンが形成されていない面側から電気回路パターンに達するビアホールを設けた後、ビアホール内に導電ペーストを充填する。そして、このような樹脂フィルムを複数用意して、各々を重ね合わせ、上下両面から真空加熱プレス機により加熱しながら加圧することで製造することができる多層基板が提案されている。   Conventionally, for example, Patent Document 1 proposes a multilayer substrate in which a large number of substrates each provided with an electric circuit pattern are laminated only on one side of a resin film. Specifically, in Patent Document 1, a resin film having an electric circuit pattern formed only on one side is prepared, and a via hole reaching the electric circuit pattern is provided from the side of the resin film on which the electric circuit pattern is not formed. After that, a conductive paste is filled in the via hole. A multilayer substrate that can be manufactured by preparing a plurality of such resin films, stacking each of them, and applying pressure while heating with a vacuum heating press from both the upper and lower surfaces has been proposed.

このような多層基板において、一層に用いられる金属箔として例えば銅箔が採用される。当該銅箔の表面は鏡面仕上げのシャイニー面になっている。これにより、銅箔をエッチングしやすくして電気回路パターンを形成しやすくすることができる。また、樹脂フィルムとして熱可塑性樹脂が採用される。熱可塑性樹脂は、加熱によって軟化する樹脂である。このため、各樹脂フィルムを積層したものを加圧することで、層と層とを確実に一体化することができるようになっている。
特許第3407737号公報
In such a multilayer substrate, for example, a copper foil is employed as the metal foil used in one layer. The surface of the copper foil is a mirror-finished shiny surface. As a result, the copper foil can be easily etched and an electric circuit pattern can be easily formed. Moreover, a thermoplastic resin is employ | adopted as a resin film. The thermoplastic resin is a resin that is softened by heating. For this reason, a layer can be reliably integrated by pressurizing what laminated each resin film.
Japanese Patent No. 3407737

しかしながら、上記従来の技術では、各樹脂フィルムを積層し、加圧することで一体化させるに際し、電気回路パターンの表面がシャイニー面になっているため、電気回路パターンと上層の樹脂フィルムとが密着しない可能性がある。これにより、電気回路パターンと上層の樹脂フィルムとが剥離してしまう可能性がある。   However, in the above conventional technique, when the resin films are laminated and integrated by pressing, the surface of the electric circuit pattern is a shiny surface, so the electric circuit pattern and the upper resin film do not adhere to each other. there is a possibility. Thereby, an electric circuit pattern and the upper resin film may peel.

一般的に、このような電気回路パターンと樹脂基材(エポキシ、ポリイミドなどの熱硬化性樹脂基材)との密着確保に際しては、電気回路パターン表面を粗化し、アンカー効果を付与することで解決する手法が採用されている。   Generally, when securing adhesion between such an electric circuit pattern and a resin base material (thermosetting resin base material such as epoxy or polyimide), the surface of the electric circuit pattern is roughened to provide an anchor effect. This technique is adopted.

そこで、上記技術においても電気回路パターンの表面を粗化し、樹脂フィルムとの間でアンカー効果が得られるようにすることが考えられる。具体的には、各樹脂フィルムを積層する前段階で、電気回路パターンの表面にめっき処理(黒化処理)、もしくはエッチング処理を施すことで、電気回路パターンの表面に微細な凹凸を形成し粗化する方式である。   Therefore, it is conceivable to roughen the surface of the electric circuit pattern also in the above technique so as to obtain an anchor effect with the resin film. Specifically, before the resin films are laminated, the surface of the electric circuit pattern is plated (blackening) or etched to form fine irregularities on the surface of the electric circuit pattern. It is a method to convert.

しかし、樹脂フィルムである熱可塑性樹脂は加熱によって軟化はするが液化しないため、熱可塑性樹脂が電気回路パターン上の微少な凹部分に回り込まず、アンカー効果を得られずに密着力を確保できないことが発明者らの検討により明らかになった。このことについて、図6を参照して説明する。   However, since the thermoplastic resin, which is a resin film, is softened but not liquefied by heating, the thermoplastic resin does not wrap around the minute recesses on the electric circuit pattern, and the anchor effect cannot be obtained and the adhesion cannot be secured. However, it became clear by examination of inventors. This will be described with reference to FIG.

図6は、熱可塑性樹脂フィルム及び熱硬化性樹脂基材の場合においてアンカー効果が得られる場合と得られない場合とを模式的に示した断面図である。図6(a)は樹脂J1として熱硬化性樹脂を採用した場合、図6(b)は樹脂フィルムJ2として熱可塑性樹脂を採用した場合における電気回路パターンJ3と上層の樹脂フィルムJ1、J2との界面の断面図である。図6では、電気回路パターンJ3として表面に微少な凹凸J4が形成されたものが用いられている。   FIG. 6 is a cross-sectional view schematically showing the case where the anchor effect is obtained and the case where the anchor effect is not obtained in the case of the thermoplastic resin film and the thermosetting resin substrate. 6A shows a case where a thermosetting resin is used as the resin J1, and FIG. 6B shows a case where the electric circuit pattern J3 and the upper resin films J1 and J2 are obtained when a thermoplastic resin is used as the resin film J2. It is sectional drawing of an interface. In FIG. 6, an electric circuit pattern J3 having a surface with minute irregularities J4 is used.

まず、図6(a)に示される場合では、樹脂基材J1として熱硬化性樹脂が用いられている。この熱硬化性樹脂は非常に粘度が低い低分子ポリマーで構成されているものである。したがって、硬化工程等の熱処理を経ることで3次元架橋し、樹脂そのものが硬くなる。このような樹脂を用いて多層基板を形成する場合、あらかじめ樹脂基材J1を少しだけ架橋させた半硬化状態にしておき、構造材料として取り扱いし易い状態にしておいて複数の樹脂基材J1を積層し、改めて熱プレスによって高温高圧環境下で完全に硬化する。   First, in the case shown in FIG. 6A, a thermosetting resin is used as the resin base material J1. This thermosetting resin is composed of a low-molecular polymer having a very low viscosity. Therefore, the resin itself is hardened by three-dimensional crosslinking through a heat treatment such as a curing step. When forming a multilayer substrate using such a resin, the resin base material J1 is preliminarily crosslinked in a semi-cured state, and a plurality of resin base materials J1 are formed in a state of being easily handled as a structural material. Laminate and then completely cure under high temperature and high pressure by hot press.

このような熱処理の段階で、熱硬化性樹脂は、再度、水のような非常に低粘度の状態になる。したがって、熱硬化性樹脂である樹脂基材J1は、電気回路パターンJ3の表面に形成された微細な凹凸J4、特に凹部分に確実に回り込む。これにより、樹脂フィルムJ1と電気回路パターンJ3とは、アンカー効果によって密着力が向上する。   In such a heat treatment stage, the thermosetting resin is again in a very low viscosity state such as water. Therefore, the resin base material J1 which is a thermosetting resin surely wraps around the fine unevenness J4 formed on the surface of the electric circuit pattern J3, particularly the concave portion. Thereby, the adhesive force of the resin film J1 and the electric circuit pattern J3 is improved by the anchor effect.

他方、図6(b)に示される場合では、樹脂フィルムJ2として熱可塑性樹脂が用いられている。この熱可塑性樹脂は、硬化反応(架橋)によって剛性を保つものではなく、分子同士の絡み合いによる結合力によって剛性を保つものである。したがって、熱可塑性樹脂を高温にすることで分子同士の絡み合いが熱運動でほぐれてやわらかくなるので、種々の成型が可能となる。   On the other hand, in the case shown in FIG. 6B, a thermoplastic resin is used as the resin film J2. This thermoplastic resin does not maintain rigidity by a curing reaction (crosslinking), but maintains rigidity by a binding force due to entanglement between molecules. Therefore, by raising the temperature of the thermoplastic resin, the entanglement between the molecules is loosened and softened by the thermal motion, so that various moldings are possible.

このような性質を有する熱可塑性樹脂で樹脂フィルムJ2を構成し、多層基板を形成する場合、高温高圧下で熱プレスを行っても、樹脂フィルムJ2に熱硬化性樹脂のようなやわらかさはないため、図6(b)に示されるように、樹脂フィルムJ2が電気回路パターンJ3の凹凸J4、特に凹部分に回り込まない。したがって、樹脂フィルムJ2と電気回路パターンJ3とは凹凸J4の凸部分のみで接触しているため、点接触となって十分な密着力を確保することができない。   When the resin film J2 is formed of a thermoplastic resin having such properties to form a multilayer substrate, the resin film J2 is not as soft as a thermosetting resin even when hot pressing is performed under high temperature and pressure. Therefore, as shown in FIG. 6B, the resin film J2 does not wrap around the unevenness J4 of the electric circuit pattern J3, particularly the concave portion. Accordingly, since the resin film J2 and the electric circuit pattern J3 are in contact with each other only at the convex portions of the concavo-convex J4, it becomes point contact and a sufficient adhesion force cannot be ensured.

本発明は、上記点に鑑み、樹脂フィルムの片面に電気回路パターンが形成されたものを複数積層して構成される多層基板において、電気回路パターンと上層の樹脂フィルムとの密着力を向上することができる多層基板およびその製造方法を提供することを目的とする。   In view of the above points, the present invention improves the adhesion between an electric circuit pattern and an upper resin film in a multi-layer substrate configured by laminating a plurality of resin films having an electric circuit pattern formed on one side of the resin film. It is an object of the present invention to provide a multilayer substrate that can be manufactured and a method for manufacturing the same.

上記目的を達成するため、本発明の第1の特徴では、複数の配線層(1〜4)が積層されることで一体化されることで構成される多層基板であって、複数の配線層(1〜4)それぞれは、熱可塑性樹脂で形成された樹脂フィルム(1a〜4a)と、少なくとも一方の面がシャイニー面になっている金属箔が配線パターン状にパターニングされたものであり、当該シャイニー面とは反対側の面が樹脂フィルム(1a〜4a)の一方の面に張り付けられた電気回路パターン(1b〜4b)とを備えており、複数の配線層(1〜4)のうち一つの配線層(1〜3)と当該配線層(1〜3)の上層の配線層(2〜4)とにおいては、一つの配線層(1〜3)における電気回路パターン(1b〜3b)のシャイニー面と上層の配線層(2〜4)における樹脂フィルム(2a〜4a)の他方の面とが熱融着している。   In order to achieve the above object, according to a first feature of the present invention, there is provided a multilayer substrate configured by integrating a plurality of wiring layers (1 to 4), and the plurality of wiring layers. Each of (1-4) is obtained by patterning a resin film (1a-4a) formed of a thermoplastic resin and a metal foil in which at least one surface is a shiny surface into a wiring pattern, An electric circuit pattern (1b-4b) pasted on one surface of the resin film (1a-4a) is provided on the opposite side of the shiny surface, and one of the plurality of wiring layers (1-4) In one wiring layer (1-3) and the upper wiring layer (2-4) of the wiring layer (1-3), the electric circuit pattern (1b-3b) in one wiring layer (1-3) Shiny surface and upper wiring layer (2-4) And the other surface of the lipid film (2a~4a) is heat-sealed.

これにより、一つの配線層(1〜3)における電気回路パターン(1b〜3b)と上層の配線層(2〜4)における樹脂フィルム(2a〜4a)の他方の面との密着力を向上させることができる(図5参照)。   This improves the adhesion between the electric circuit patterns (1b to 3b) in one wiring layer (1 to 3) and the other surface of the resin film (2a to 4a) in the upper wiring layer (2 to 4). (See FIG. 5).

このような場合、電気回路パターン(1b〜3b)は、両面がシャイニー面になっている金属箔が配線パターン状にパターニングされたものとすることもできる。これにより、電気回路パターン(1b〜3b)の両面と当該電気回路パターン(1b〜3b)の両面に熱融着される樹脂フィルム(1a〜4a)との密着力を向上させることができる。   In such a case, the electric circuit patterns (1b to 3b) can be obtained by patterning a metal foil having a shiny surface on both sides into a wiring pattern. Thereby, the adhesive force of the resin film (1a-4a) heat-sealed on both surfaces of the electric circuit pattern (1b-3b) and both surfaces of the said electric circuit pattern (1b-3b) can be improved.

本発明の第2の特徴では、上記多層基板の製造方法であって、少なくとも一方の面がシャイニー面になっている金属箔のうちシャイニー面とは反対側の面が樹脂フィルム(1a〜4a)の一方の面に張り付けられ、金属箔が配線パターン状にパターニングされて電気回路パターン(1b〜4b)が形成された前記複数の配線層(1〜4)を用意する。次に、複数の配線層(1〜4)の各電気回路パターン(1b〜4b)の表面にのみ防錆皮膜(10)を形成し、複数の配線層(1〜4)において、電気回路パターン(1b〜3b)が設けられた樹脂フィルム(1a〜3a)の一方の面が、電気回路パターン(1b〜4b)が設けられていない樹脂フィルム(2a〜4a)の他方の面に対向するように各配線層(1〜4)を順に重ね合わせる。続いて、重ね合わせた各配線層(1〜4)を加熱すると共に最上層の配線層(4)と最下層の配線層(1)とが近づくように相対的に移動させて圧力を加え、電気回路パターン(1b〜4b)上に形成された防錆皮膜(10)を熱分解させて消失させると共に、当該電気回路パターン(1b〜3b)のシャイニー面と樹脂フィルム(2a〜4a)の他方の面とを熱融着させる。   According to a second aspect of the present invention, in the method for manufacturing a multilayer substrate, a surface opposite to the shiny surface is a resin film (1a to 4a) among metal foils having at least one surface as a shiny surface. A plurality of wiring layers (1 to 4) are prepared in which electric circuit patterns (1b to 4b) are formed by attaching metal foil to a wiring pattern. Next, an anticorrosion film (10) is formed only on the surface of each electric circuit pattern (1b-4b) of the plurality of wiring layers (1-4), and the electric circuit pattern is formed on the plurality of wiring layers (1-4). One surface of the resin film (1a to 3a) provided with (1b to 3b) is opposed to the other surface of the resin film (2a to 4a) not provided with the electric circuit pattern (1b to 4b). Each wiring layer (1 to 4) is overlaid in turn. Subsequently, while heating each of the superimposed wiring layers (1 to 4), the uppermost wiring layer (4) and the lowermost wiring layer (1) are relatively moved so as to approach each other, and pressure is applied. The anticorrosion film (10) formed on the electric circuit patterns (1b to 4b) is thermally decomposed to disappear, and the shiny surface of the electric circuit patterns (1b to 3b) and the other of the resin films (2a to 4a) The surface is heat-sealed.

これにより、電気回路パターン(1b〜3b)の表面を酸化させることなく、一つの配線層(1〜3)における電気回路パターン(1b〜3b)と上層の配線層(2〜4)における樹脂フィルム(2a〜4a)の他方の面とを張り合わせることができ、一つの配線層(1〜3)における電気回路パターン(1b〜3b)と上層の配線層(2〜4)における樹脂フィルム(2a〜4a)の他方の面との密着力を向上させることができる(図5参照)。   Thereby, without oxidizing the surface of the electric circuit pattern (1b to 3b), the electric circuit pattern (1b to 3b) in one wiring layer (1 to 3) and the resin film in the upper wiring layer (2 to 4) The other surface of (2a-4a) can be bonded together, and the electric circuit patterns (1b-3b) in one wiring layer (1-3) and the resin film (2a in the upper wiring layer (2-4)) -4a) can be improved in adhesion with the other surface (see FIG. 5).

また、上記金属箔として、両面がシャイニー面になっているものを用いることができる。これにより、電気回路パターン(1b〜3b)の両面と当該電気回路パターン(1b〜3b)の両面に熱融着される樹脂フィルム(1a〜4a)との密着力を向上させることができる。   Further, as the metal foil, one having both surfaces that are shiny surfaces can be used. Thereby, the adhesive force of the resin film (1a-4a) heat-sealed on both surfaces of the electric circuit pattern (1b-3b) and both surfaces of the said electric circuit pattern (1b-3b) can be improved.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される多層基板は、例えばPALAP(登録商標)に適用される。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. The multilayer substrate shown in the present embodiment is applied to, for example, PALAP (registered trademark).

図1は、本発明の一実施形態に係る多層基板の概略断面図である。この図に示されるように、多層基板100は、当該多層基板100を構成する各配線層1〜4が複数重ね合わされて構成されている。本実施形態では、例えば4層の配線層1〜4によって構成された多層基板100が示されている。各配線層1〜4は、樹脂フィルム1a〜4aと、当該樹脂フィルム1a〜4aのうち一方の面に形成された電気回路パターン1b〜4bとをそれぞれ備えて構成されている。   FIG. 1 is a schematic cross-sectional view of a multilayer substrate according to an embodiment of the present invention. As shown in this figure, the multilayer substrate 100 is configured by overlapping a plurality of wiring layers 1 to 4 constituting the multilayer substrate 100. In the present embodiment, for example, a multilayer substrate 100 including four wiring layers 1 to 4 is shown. Each of the wiring layers 1 to 4 includes resin films 1a to 4a and electric circuit patterns 1b to 4b formed on one surface of the resin films 1a to 4a.

樹脂フィルム1a〜4aは、絶縁基材であって配線層1〜4の母体をなすものである。この樹脂フィルム1a〜4aは熱可塑性樹脂で構成されており、当該熱可塑性樹脂として、液晶ポリマー(LCP)や、ポリエーテルエーテルケトン(PEEK)とポリエーテルイミド(PEI)との混合樹脂等が採用される。また、樹脂フィルム1a〜4aとしてポリエーテルエーテルケトン樹脂65重量%〜35重量%とポリエーテルイミド樹脂35重量%〜65重量%とからなる熱可塑性樹脂を採用することもできる。このような樹脂フィルム1a〜4aの厚さは例えば50μm〜100μmである。   The resin films 1a to 4a are insulating base materials and form the base of the wiring layers 1 to 4. These resin films 1a to 4a are made of a thermoplastic resin. As the thermoplastic resin, a liquid crystal polymer (LCP), a mixed resin of polyetheretherketone (PEEK) and polyetherimide (PEI), or the like is adopted. Is done. Further, as the resin films 1a to 4a, thermoplastic resins composed of 65% to 35% by weight of polyetheretherketone resin and 35% to 65% by weight of polyetherimide resin can be employed. The thickness of such resin films 1a to 4a is, for example, 50 μm to 100 μm.

電気回路パターン1b〜4bは、樹脂フィルム1a〜4aのうち一方の面に設けられ、金属箔がエッチング等によって配線パターン状にパターニングされて形成されたものである。また、電気回路パターン1b〜4bのうち樹脂フィルム1a〜4aに接合された面とは反対側の面は滑らかな平滑面、すなわちシャイニー面(光沢面)になっている。つまり、電気回路パターンの表面には粗化処理が施されていない。このような電気回路パターン1b〜4bの形成に用いられる金属箔として、例えば銅箔、アルミニウム箔、ニッケル箔、黄銅箔等が採用される。また、金属箔の厚さは例えば9μm〜35μmである。   The electric circuit patterns 1b to 4b are provided on one surface of the resin films 1a to 4a, and are formed by patterning a metal foil into a wiring pattern by etching or the like. Moreover, the surface on the opposite side to the surface joined to resin film 1a-4a among the electric circuit patterns 1b-4b is a smooth smooth surface, ie, a shiny surface (glossy surface). That is, the surface of the electric circuit pattern is not roughened. As a metal foil used for forming such electric circuit patterns 1b to 4b, for example, a copper foil, an aluminum foil, a nickel foil, a brass foil or the like is employed. Moreover, the thickness of metal foil is 9 micrometers-35 micrometers, for example.

各配線層1〜4には、各配線層1〜4に必要な配線パターンの電気回路パターン1b〜4bが形成され、図1に示されるように複数の配線層1〜4が積層されることで多層基板100が構成されている。各配線層1〜4においては、樹脂フィルム1a〜4aに図示しないビアホールが設けられており、各配線層1〜4の電気回路パターン1b〜4bが電気的に接続された状態になっている。   In each of the wiring layers 1 to 4, electrical circuit patterns 1b to 4b of wiring patterns necessary for the wiring layers 1 to 4 are formed, and a plurality of wiring layers 1 to 4 are laminated as shown in FIG. Thus, the multilayer substrate 100 is configured. In each of the wiring layers 1 to 4, via holes (not shown) are provided in the resin films 1a to 4a, and the electric circuit patterns 1b to 4b of the wiring layers 1 to 4 are in an electrically connected state.

多層基板100のうち、例えば、最下層の配線層1と当該配線層1の上層の配線層2とにおいては、最下層の配線層1と当該配線層1の上層の配線層2とは高温状態で相対的に押し付けられることで密着し、一体化されている。これにより、電気回路パターン1bが樹脂フィルム1aの一方の面と、樹脂フィルム2aの他方の面とによって挟まれた状態となっている。   In the multilayer substrate 100, for example, in the lowermost wiring layer 1 and the upper wiring layer 2 of the wiring layer 1, the lowermost wiring layer 1 and the upper wiring layer 2 of the wiring layer 1 are in a high temperature state. It is in close contact with each other and is integrated. Thus, the electric circuit pattern 1b is sandwiched between one surface of the resin film 1a and the other surface of the resin film 2a.

具体的には、最下層の配線層1の電気回路パターン1bのシャイニー面と配線層2の樹脂フィルム2aの他方の面とは熱融着によって電気回路パターン1bの最表面の分子と樹脂フィルム2aの分子とが結合した状態になっている。また、最下層の配線層1の樹脂フィルム1aの一方の面と配線層2の樹脂フィルム2aの他方の面とは熱可塑性樹脂が互いに軟化して結合した状態になっている。   Specifically, the shiny surface of the electric circuit pattern 1b of the lowermost wiring layer 1 and the other surface of the resin film 2a of the wiring layer 2 are bonded to the outermost molecule of the electric circuit pattern 1b and the resin film 2a by heat fusion. It is in a state of binding to the molecule. Further, one surface of the resin film 1a of the lowermost wiring layer 1 and the other surface of the resin film 2a of the wiring layer 2 are in a state where the thermoplastic resins are softened and bonded to each other.

そして、配線層2および配線層3、配線層3および配線層4も、上記と同様に一体化されることで、図1に示される多層基板100が構成されている。以上が、本実施形態に係る多層基板100の全体構成である。   The wiring layer 2 and the wiring layer 3, and the wiring layer 3 and the wiring layer 4 are also integrated in the same manner as described above, so that the multilayer substrate 100 shown in FIG. 1 is configured. The above is the overall configuration of the multilayer substrate 100 according to the present embodiment.

次に、図1に示される多層基板100の製造方法について説明する。図2は、多層基板100の製造工程を示した概略図である。また、図3は、各配線層1〜4を積層する際の電気回路パターン1b〜4bのシャイニー面と樹脂フィルム1a〜4aの他方の面との界面を拡大した断面図である。   Next, a method for manufacturing the multilayer substrate 100 shown in FIG. 1 will be described. FIG. 2 is a schematic view showing a manufacturing process of the multilayer substrate 100. FIG. 3 is an enlarged cross-sectional view of the interface between the shiny surfaces of the electric circuit patterns 1b to 4b and the other surfaces of the resin films 1a to 4a when the wiring layers 1 to 4 are stacked.

まず、各配線層1〜4を用意する。具体的には、熱可塑性樹脂で構成される樹脂フィルム1a〜4aと、少なくとも一方の面がシャイニー面になっている金属箔としての銅箔とを用意し、銅箔のうち当該シャイニー面とは反対側の面を樹脂フィルム1a〜4aの一方の面に対向させ、銅箔と樹脂フィルム1a〜4aとを熱圧着する。そして、樹脂フィルム1a〜4aに銅箔が張り合わされたものを一定のサイズに複数に切断し、エッチング工程により銅箔を所望の配線パターンにパターニングする。このようにして、樹脂フィルム1a〜4aの一方の面にシャイニー面が露出した電気回路パターン1b〜4bが設けられた複数の配線層1〜4を用意する。   First, each wiring layer 1-4 is prepared. Specifically, resin films 1a to 4a made of a thermoplastic resin and a copper foil as a metal foil having at least one surface as a shiny surface are prepared. The opposite surface is opposed to one surface of the resin films 1a to 4a, and the copper foil and the resin films 1a to 4a are thermocompression bonded. And what laminated | stacked copper foil on resin film 1a-4a is cut | disconnected in multiple to a fixed size, and a copper foil is patterned to a desired wiring pattern by an etching process. In this way, a plurality of wiring layers 1 to 4 provided with the electric circuit patterns 1b to 4b with the shiny surfaces exposed on one surface of the resin films 1a to 4a are prepared.

なお、各配線層1〜4において、樹脂フィルム1a〜4aの一方の面と他方の面とを貫通する図示しないビアホールを設けて当該ビアホールに配線を形成しておく。   In each of the wiring layers 1 to 4, a via hole (not shown) that penetrates one surface and the other surface of the resin films 1 a to 4 a is provided, and wiring is formed in the via hole.

次に、電気回路パターン1b〜4bのシャイニー面において密着阻害となる酸化を防ぐため、樹脂フィルム1a〜4aの一方の面から露出した電気回路パターン1b〜4bの表面に防錆処理を施す。防錆処理とは、いわゆる酸化防止処理である。この酸化防止処理を行うことによって、電気回路パターン1b〜4bのシャイニー面が酸化して凹凸が形成されてしまうことを防止する。本実施形態では、電気回路パターン1b〜4bに防錆処理を施すに際し、当該電気回路パターン1b〜4bの表面にのみ有機系の防錆皮膜10を形成する。   Next, in order to prevent oxidation that inhibits adhesion on the shiny surfaces of the electric circuit patterns 1b to 4b, the surface of the electric circuit patterns 1b to 4b exposed from one surface of the resin films 1a to 4a is subjected to rust prevention treatment. The antirust treatment is a so-called antioxidation treatment. By performing this anti-oxidation treatment, the shiny surfaces of the electric circuit patterns 1b to 4b are prevented from being oxidized to form irregularities. In the present embodiment, when the rust preventive treatment is performed on the electric circuit patterns 1b to 4b, the organic rust preventive film 10 is formed only on the surfaces of the electric circuit patterns 1b to 4b.

このような防錆皮膜10としては、本来求めている樹脂フィルム1a〜4aと電気回路パターン1b〜4bとの密着を阻害することのないよう、以下の工程にて熱分解する程度の耐熱性の皮膜であることが好ましい。当該防錆皮膜10として、例えばベンゾトリアゾール系のものが採用される。   Such a rust preventive film 10 has a heat resistance enough to thermally decompose in the following steps so as not to hinder the adhesion between the originally required resin films 1a to 4a and the electric circuit patterns 1b to 4b. A film is preferred. As the rust preventive coating 10, for example, a benzotriazole type is employed.

具体的には、例えば電気回路パターン1b〜4bを銅箔で形成する場合、銅のみと反応するベンゾトリアゾール系の薬品を水に溶かし、当該水を各配線層1〜4上にシャワー状にかけることで、銅で形成された電気回路パターン1b〜4b上にのみ防錆皮膜10を形成する。   Specifically, for example, when the electric circuit patterns 1b to 4b are formed of copper foil, a benzotriazole-based chemical that reacts only with copper is dissolved in water, and the water is put on the wiring layers 1 to 4 in a shower shape. Thus, the rust preventive film 10 is formed only on the electric circuit patterns 1b to 4b formed of copper.

この後、各配線層1〜4を積層して一体化する。具体的には、図2に示されるように、複数の配線層1〜4において、電気回路パターン1b〜4bが設けられた樹脂フィルム1a〜4aの一方の面が、電気回路パターン1b〜4bが設けられていない樹脂フィルム1a〜4aの他方の面に対向するように各配線層1〜4を順に重ね合わせる。   Thereafter, the wiring layers 1 to 4 are laminated and integrated. Specifically, as shown in FIG. 2, in the plurality of wiring layers 1 to 4, one surface of the resin films 1 a to 4 a provided with the electric circuit patterns 1 b to 4 b is the electric circuit patterns 1 b to 4 b. The wiring layers 1 to 4 are sequentially overlapped so as to face the other surfaces of the resin films 1a to 4a that are not provided.

続いて、重ね合わせた各配線層1〜4の最上層の配線層4と最下層の配線層1とが近づくように相対的に移動させる。すなわち、重ね合わせた配線層1〜4を熱板20で挟み込んで熱プレスする。この場合、各配線層1〜4を例えば320℃の高温の状態に加熱すると共に、熱板20の一方を他方側に相対的に移動させ、例えば5MPaの高圧力を例えば1時間加える。   Subsequently, the uppermost wiring layer 4 and the lowermost wiring layer 1 of the stacked wiring layers 1 to 4 are relatively moved so as to approach each other. That is, the stacked wiring layers 1 to 4 are sandwiched between the hot plates 20 and hot pressed. In this case, the wiring layers 1 to 4 are heated to a high temperature of 320 ° C., for example, and one of the hot plates 20 is relatively moved to the other side, and a high pressure of 5 MPa, for example, is applied for 1 hour, for example.

このとき、例えば配線層1の樹脂フィルム1aのうち電気回路パターン1bが設けられた一方の面および電気回路パターン1bに、配線層1の上層の配線層2の樹脂フィルム2aのうち電気回路パターン2bが設けられた一方の面とは反対側の他方の面が対向するように配置され、それぞれが相対的に移動して互いに押し付けられることとなる。配線層2および配線層3、配線層3および配線層4も同様である。   At this time, for example, one surface of the resin film 1a of the wiring layer 1 provided with the electric circuit pattern 1b and the electric circuit pattern 1b are connected to the electric circuit pattern 2b of the resin film 2a of the upper wiring layer 2 of the wiring layer 1. Are arranged so that the other surface opposite to the one surface on which the is provided is opposed to each other, and they are moved relative to each other and pressed against each other. The same applies to the wiring layer 2 and the wiring layer 3, and the wiring layer 3 and the wiring layer 4.

そして、電気回路パターン1b〜4bの表面に形成された防錆皮膜10は、高温となった樹脂フィルム1a〜4aの他方の面が押し付けられることで熱分解し、電気回路パターン1b〜4bの酸化防止の役目を終えて電気回路パターン1b〜4bの表面から消失する。   And the anticorrosion film | membrane 10 formed in the surface of the electric circuit patterns 1b-4b is thermally decomposed by pressing the other surface of the resin films 1a-4a which became high temperature, and oxidation of the electric circuit patterns 1b-4b The role of prevention ends and disappears from the surface of the electric circuit patterns 1b to 4b.

また、図3に示されるように、電気回路パターン1b〜3bの表面に樹脂フィルム2a〜4aの他方の面が押し付けられると、電気回路パターン1b〜3bと樹脂フィルム2a〜4aの他方の面との接触界面で熱融着反応が発現する。当該熱融着反応は、高温および高圧によって引き起こされる密着原理である。これによると、電気回路パターン1b〜3bの表面の分子と樹脂フィルム2a〜4aの他方の面の分子とが結合することで、電気回路パターン1b〜3bと樹脂フィルム2a〜4aの他方の面との密着力が得られる。この場合、電気回路パターン1b〜3bの表面がシャイニー面になっているので、当該シャイニー面に接触する樹脂フィルム2a〜4aの接触面積を確保することができ、ひいては密着力を向上することができる。こうして、図1に示される多層基板100が完成する。   Moreover, as FIG. 3 shows, when the other surface of resin film 2a-4a is pressed on the surface of electric circuit pattern 1b-3b, the other surface of electric circuit pattern 1b-3b and resin film 2a-4a The heat fusion reaction occurs at the contact interface. The thermal fusion reaction is an adhesion principle caused by high temperature and high pressure. According to this, the molecule | numerator of the surface of the electric circuit patterns 1b-3b and the molecule | numerator of the other surface of resin film 2a-4a couple | bond together, and the other surface of the electric circuit patterns 1b-3b and resin film 2a-4a Can be obtained. In this case, since the surfaces of the electric circuit patterns 1b to 3b are shiny surfaces, the contact areas of the resin films 2a to 4a that are in contact with the shiny surfaces can be ensured, and as a result, the adhesion can be improved. . In this way, the multilayer substrate 100 shown in FIG. 1 is completed.

発明者らは、上記のようにして製造した多層基板100について引き剥がし強度の評価を行った。図4は、引き剥がし評価の試験方法を示した図である。電気回路パターン1b〜4bを構成する金属箔として銅箔を採用した。   The inventors evaluated the peeling strength of the multilayer substrate 100 manufactured as described above. FIG. 4 is a diagram showing a test method for peeling evaluation. Copper foil was adopted as the metal foil constituting the electric circuit patterns 1b to 4b.

そして、図4に示されるように、例えば2層の配線層で構成される多層基板において、上層の配線層5のうち電気回路パターンが形成された面を固定し、下層の配線層6を上層の配線層5の下面の法線方向に引っ張り、下層の配線層6が上層の配線層5から剥がれるときの銅箔引き剥がし強度を測定した。また、比較のため、電気回路パターンを構成する銅箔の両面に粗化処理を施したものについても同様に引き剥がし強度を測定した。その結果を図5に示す。なお、図5に示される横軸はサンプルを識別する番号を示している。   Then, as shown in FIG. 4, for example, in a multilayer substrate composed of two wiring layers, the surface of the upper wiring layer 5 on which the electric circuit pattern is formed is fixed, and the lower wiring layer 6 is connected to the upper layer. The copper foil peel strength was measured when the lower wiring layer 6 was pulled from the upper wiring layer 5 by pulling in the normal direction of the lower surface of the wiring layer 5. For comparison, the peel strength was also measured in the same manner for the copper foil constituting the electric circuit pattern subjected to the roughening treatment on both sides. The result is shown in FIG. The horizontal axis shown in FIG. 5 indicates the number for identifying the sample.

図5に示されるように、樹脂フィルム1a〜4aに張り付けられた電気回路パターン1b〜4bを構成する金属箔の表面がシャイニー面になっている場合(シャイニー面粗化処理無しの場合)は、樹脂フィルム1a〜4aに張り付けられた電気回路パターン1b〜4bを構成する金属箔の表面に粗化処理が施された場合(シャイニー面粗化処理ありの場合)よりも引き剥がし強度が大きいことがわかる。すなわち、電気回路パターン1b〜4bの表面がシャイニー面であれば、上層の樹脂フィルム1a〜4aとの密着力を向上させることができると言える。   As shown in FIG. 5, when the surface of the metal foil constituting the electric circuit patterns 1 b to 4 b attached to the resin films 1 a to 4 a is a shiny surface (in the case of no shiny surface roughening treatment), The peel strength may be larger than when the surface of the metal foil constituting the electric circuit patterns 1b to 4b attached to the resin films 1a to 4a is subjected to a roughening treatment (with a shiny surface roughening treatment). Recognize. That is, if the surface of the electric circuit patterns 1b to 4b is a shiny surface, it can be said that the adhesion with the upper resin films 1a to 4a can be improved.

以上説明したように、本実施形態では、多層基板100を構成する各配線層1〜4において、樹脂フィルム1a〜4aの一方の面に設けられる電気回路パターン1b〜4bの表面がシャイニー面になっていることが特徴となっている。これにより、下層の電気回路パターン1b〜3bと、上層の樹脂フィルム2a〜4aとの密着力を向上させることができる。   As described above, in the present embodiment, in each of the wiring layers 1 to 4 constituting the multilayer substrate 100, the surfaces of the electric circuit patterns 1b to 4b provided on one surface of the resin films 1a to 4a are shiny surfaces. It is a feature. Thereby, the adhesive force of the lower-layer electric circuit patterns 1b to 3b and the upper-layer resin films 2a to 4a can be improved.

この場合、電気回路パターン1b〜4bの両面がシャイニー面になっていることが好ましい。これにより、電気回路パターン1b〜4bの両面と下層および上層の樹脂フィルム1a〜4aとの密着力を向上させることができる。   In this case, it is preferable that both surfaces of the electric circuit patterns 1b to 4b are shiny surfaces. Thereby, the adhesive force of both surfaces of the electric circuit patterns 1b to 4b and the lower and upper resin films 1a to 4a can be improved.

(他の実施形態)
上記実施形態では、例えば4層の配線層1〜4によって多層基板100を構成していたが、10層や20層の配線層によって多層基板を構成することができる。
(Other embodiments)
In the above embodiment, for example, the multilayer substrate 100 is composed of four wiring layers 1 to 4, but the multilayer substrate can be composed of ten or twenty wiring layers.

配線層1〜4を用意するに際し、少なくとも一方の面がシャイニー面になっている金属箔を樹脂フィルム1a〜4aの一方の面に圧着しているが、両方の面がシャイニー面になっている金属箔を用意し、当該金属箔を樹脂フィルム1a〜4aに熱圧着することもできる。   When preparing the wiring layers 1 to 4, a metal foil having at least one surface as a shiny surface is pressure-bonded to one surface of the resin films 1a to 4a, but both surfaces are as shiny surfaces. A metal foil can be prepared and the metal foil can be thermocompression bonded to the resin films 1a to 4a.

上記実施形態に示された各配線層1〜4を一体化させる条件(320℃、5MPa、1時間)は一例であって、他の条件によって各配線層1〜4をプレスすることもできる。   The conditions (320 ° C., 5 MPa, 1 hour) for integrating the wiring layers 1 to 4 shown in the above embodiment are examples, and the wiring layers 1 to 4 can be pressed according to other conditions.

本発明の一実施形態に係る多層基板の概略断面図である。1 is a schematic cross-sectional view of a multilayer substrate according to an embodiment of the present invention. 図1に示される多層基板の製造工程を示した概略図である。It is the schematic which showed the manufacturing process of the multilayer substrate shown by FIG. 各配線層を積層する際の電気回路パターンのシャイニー面と樹脂フィルムの他方の面との界面を拡大した断面図である。It is sectional drawing to which the interface of the shiny surface of an electric circuit pattern at the time of laminating | stacking each wiring layer and the other surface of a resin film was expanded. 引き剥がし評価の試験方法を示した図である。It is the figure which showed the test method of peeling evaluation. 引き剥がし強度の評価結果を示した図である。It is the figure which showed the evaluation result of peeling strength. 課題を説明するための図であり、(a)は樹脂フィルムとして熱硬化性樹脂を採用した場合、(b)は樹脂フィルムとして熱可塑性樹脂を採用した場合における電気回路パターンと上層の樹脂フィルムとの界面の断面図である。It is a figure for demonstrating a subject, (a) when a thermosetting resin is employ | adopted as a resin film, (b) is an electric circuit pattern in the case where a thermoplastic resin is employ | adopted as a resin film, and the upper layer resin film FIG.

符号の説明Explanation of symbols

1〜4…配線層、1a〜4a…樹脂フィルム、1b〜4b…電気回路パターン、10…防錆皮膜。   DESCRIPTION OF SYMBOLS 1-4 ... Wiring layer, 1a-4a ... Resin film, 1b-4b ... Electric circuit pattern, 10 ... Rust prevention film.

Claims (4)

複数の配線層(1〜4)が積層されて一体化されることで構成される多層基板であって、
前記複数の配線層(1〜4)それぞれは、
熱可塑性樹脂で形成された樹脂フィルム(1a〜4a)と、
少なくとも一方の面がシャイニー面になっている金属箔が配線パターン状にパターニングされたものであり、当該シャイニー面とは反対側の面が前記樹脂フィルム(1a〜4a)の一方の面に張り付けられた電気回路パターン(1b〜4b)とを備えており、
前記複数の配線層(1〜4)のうち一つの配線層(1〜3)と当該配線層(1〜3)の上層の配線層(2〜4)とにおいては、前記一つの配線層(1〜3)における電気回路パターン(1b〜3b)のシャイニー面と前記上層の配線層(2〜4)における樹脂フィルム(2a〜4a)の他方の面とが熱融着していることを特徴とする多層基板。
A multilayer substrate configured by laminating and integrating a plurality of wiring layers (1 to 4),
Each of the plurality of wiring layers (1 to 4)
A resin film (1a-4a) formed of a thermoplastic resin;
A metal foil having at least one surface as a shiny surface is patterned into a wiring pattern, and the surface opposite to the shiny surface is attached to one surface of the resin films (1a to 4a). Electric circuit patterns (1b to 4b)
Among the plurality of wiring layers (1 to 4), one wiring layer (1 to 3) and the upper wiring layer (2 to 4) of the wiring layer (1 to 3) include the one wiring layer ( 1-3), the shiny surface of the electric circuit pattern (1b-3b) and the other surface of the resin film (2a-4a) in the upper wiring layer (2-4) are heat-sealed. Multi-layer board.
前記電気回路パターン(1b〜3b)は、両面がシャイニー面になっている金属箔が配線パターン状にパターニングされたものであることを特徴とする請求項1に記載の多層基板。 2. The multilayer board according to claim 1, wherein the electric circuit patterns (1 b to 3 b) are obtained by patterning a metal foil having a shiny surface on both sides into a wiring pattern. 複数の配線層(1〜4)が積層されて一体化されることで構成される多層基板の製造方法であって、
少なくとも一方の面がシャイニー面になっている金属箔のうち前記シャイニー面とは反対側の面が前記樹脂フィルム(1a〜4a)の一方の面に張り付けられ、前記金属箔が配線パターン状にパターニングされて電気回路パターン(1b〜4b)が形成された前記複数の配線層(1〜4)を用意する工程と、
前記複数の配線層(1〜4)の前記各電気回路パターン(1b〜4b)の表面にのみ防錆皮膜(10)を形成する工程と、
前記複数の配線層(1〜4)において、前記電気回路パターン(1b〜3b)が設けられた前記樹脂フィルム(1a〜3a)の一方の面が、前記電気回路パターン(1b〜4b)が設けられていない前記樹脂フィルム(2a〜4a)の他方の面に対向するように前記各配線層(1〜4)を順に重ね合わせる工程と、
前記重ね合わせた各配線層(1〜4)を加熱すると共に最上層の配線層(4)と最下層の配線層(1)とが近づくように相対的に移動させて圧力を加え、前記電気回路パターン(1b〜4b)上に形成された前記防錆皮膜(10)を熱分解させて消失させると共に、当該電気回路パターン(1b〜3b)のシャイニー面と前記樹脂フィルム(2a〜4a)の他方の面とを熱融着させる工程とを含んでいることを特徴とする多層基板の製造方法。
A method for manufacturing a multilayer substrate comprising a plurality of wiring layers (1 to 4) laminated and integrated,
Of the metal foil whose at least one surface is a shiny surface, the surface opposite to the shiny surface is attached to one surface of the resin film (1a to 4a), and the metal foil is patterned into a wiring pattern. A step of preparing the plurality of wiring layers (1 to 4) on which the electric circuit patterns (1b to 4b) are formed;
Forming a rust preventive film (10) only on the surface of each electric circuit pattern (1b-4b) of the plurality of wiring layers (1-4);
In the plurality of wiring layers (1 to 4), one surface of the resin films (1a to 3a) provided with the electric circuit patterns (1b to 3b) is provided with the electric circuit patterns (1b to 4b). A step of sequentially superimposing the respective wiring layers (1 to 4) so as to face the other surface of the resin films (2a to 4a) that are not formed;
Each of the superimposed wiring layers (1 to 4) is heated and relatively moved so that the uppermost wiring layer (4) and the lowermost wiring layer (1) come closer to each other, and pressure is applied. The rust preventive film (10) formed on the circuit pattern (1b to 4b) is thermally decomposed to disappear, and the shiny surface of the electric circuit pattern (1b to 3b) and the resin film (2a to 4a) And a step of heat-sealing the other surface.
前記複数の配線層(1〜4)を用意する工程では、前記金属箔として、両面がシャイニー面になっているものを用いることを特徴とする請求項3に記載の多層基板の製造方法。 4. The method for manufacturing a multilayer substrate according to claim 3, wherein in the step of preparing the plurality of wiring layers (1 to 4), a metal foil having a shiny surface on both sides is used.
JP2007112755A 2007-04-23 2007-04-23 Multilayer substrate and method of manufacturing the same Pending JP2008270593A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007112755A JP2008270593A (en) 2007-04-23 2007-04-23 Multilayer substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007112755A JP2008270593A (en) 2007-04-23 2007-04-23 Multilayer substrate and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2008270593A true JP2008270593A (en) 2008-11-06

Family

ID=40049684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007112755A Pending JP2008270593A (en) 2007-04-23 2007-04-23 Multilayer substrate and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2008270593A (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196193A (en) * 1990-11-26 1992-07-15 Toshiba Chem Corp Manufacture of multilayer printed wiring board
JPH0955568A (en) * 1995-08-11 1997-02-25 Hitachi Ltd Thin film wiring sheet, multilayer wiring board and their production
JP2001335754A (en) * 2000-05-26 2001-12-04 Macdermid Inc Method for improving adhesion of polymeric material to metallic surface
JP2002124762A (en) * 2000-10-16 2002-04-26 Toshiba Chem Corp Production method for multilayered printed wiring board
JP2002217549A (en) * 2001-01-17 2002-08-02 Nippon Paint Co Ltd Printer composition for multilayer printed wiring board
JP2002290034A (en) * 2001-03-26 2002-10-04 Denso Corp Laminated board and its manufacturing method
JP2003017834A (en) * 2001-06-29 2003-01-17 Toshiba Corp Method of manufacturing wiring board and wiring board forming member
JP2003309370A (en) * 2002-02-18 2003-10-31 North:Kk Component for connection between wiring films, its manufacture method, and manufacture method of multilayer wiring substrate
JP2006319071A (en) * 2005-05-11 2006-11-24 Denso Corp Method for manufacturing multi-layer circuit board

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196193A (en) * 1990-11-26 1992-07-15 Toshiba Chem Corp Manufacture of multilayer printed wiring board
JPH0955568A (en) * 1995-08-11 1997-02-25 Hitachi Ltd Thin film wiring sheet, multilayer wiring board and their production
JP2001335754A (en) * 2000-05-26 2001-12-04 Macdermid Inc Method for improving adhesion of polymeric material to metallic surface
JP2002124762A (en) * 2000-10-16 2002-04-26 Toshiba Chem Corp Production method for multilayered printed wiring board
JP2002217549A (en) * 2001-01-17 2002-08-02 Nippon Paint Co Ltd Printer composition for multilayer printed wiring board
JP2002290034A (en) * 2001-03-26 2002-10-04 Denso Corp Laminated board and its manufacturing method
JP2003017834A (en) * 2001-06-29 2003-01-17 Toshiba Corp Method of manufacturing wiring board and wiring board forming member
JP2003309370A (en) * 2002-02-18 2003-10-31 North:Kk Component for connection between wiring films, its manufacture method, and manufacture method of multilayer wiring substrate
JP2006319071A (en) * 2005-05-11 2006-11-24 Denso Corp Method for manufacturing multi-layer circuit board

Similar Documents

Publication Publication Date Title
US9756735B2 (en) Method for manufacturing printed wiring board
JP2005045150A (en) Wiring base material for intermediate connection, multilayer wiring board, and manufacturing methods thereof
JP2008311426A (en) Multilayer wiring board, and manufacturing method of multilayer wiring board
WO2007052584A1 (en) Method for fabricating multilayer circuit board, circuit plate, and method for fabricating the circuit plate
JP2008124398A (en) Semiconductor package and its manufacturing method
JP6439636B2 (en) Method for manufacturing printed circuit board
JP4691763B2 (en) Method for manufacturing printed wiring board
JP2010050351A (en) Method of manufacturing wiring substrate
JP3944921B2 (en) Manufacturing method of multilayer wiring board
JP2006210766A (en) Multilayer printed-wiring board and manufacturing method thereof
TWI412313B (en) Multilayer printing wire board and method for producting the same
JP2001326458A (en) Printed wiring board and its manufacturing method
JP2008270593A (en) Multilayer substrate and method of manufacturing the same
JP2006049536A (en) Multilayer circuit board
JP5483921B2 (en) Method for manufacturing printed circuit board
JPH07115268A (en) Printed wiring board and its manufacture
JP4200664B2 (en) Multilayer substrate and manufacturing method thereof
JP2001308521A (en) Method for manufacturing multilayered circuit board
JP4803918B2 (en) Manufacturing method of multilayer wiring board
JP5359939B2 (en) Resin film, multilayer circuit board using the same, and manufacturing method thereof
WO2003032701A1 (en) Method for manufacturing multilayer wiring board, and multilayer wiring board manufactured by the same
JP5483920B2 (en) Method for manufacturing printed circuit board
JP4803919B2 (en) Manufacturing method of multilayer wiring board
JP3101047U (en) Multilayer flexible printed wiring board
JP2010232596A (en) Method of manufacturing multilayer wiring board, and multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206