JP2008269424A - ストレージシステム、ストレージシステム管理方法、及び計算機システム - Google Patents

Abstract

【課題】論理記憶装置を担当するプロセッサを容易に変更することのできる技術を提供する。
【解決手段】ホストＩ／Ｆ部１００は、ＬＤＥＶの記憶領域に対する入出力処理の制御を担当するＭＰＰＫ１２０を管理する管理テーブル１０２を有し、ホスト計算機からＬＤＥＶに対する入出力要求があった場合に、管理テーブル１０２に基づいて、ＬＤＥＶの入出力処理を担当するＭＰＰＫ１２０に入出力要求を受け渡し、ＭＰＰＫ１２０のＭＰ１２１は、入出力要求に基づいて入出力処理を行い、また、ＭＰＰＫ１２０のＭＰ１２１は、ＬＤＥＶに対する入出力処理を担当するＭＰＰＫ１２０を変更するか否かを判定し、担当するＭＰＰＫ１２０を変更すると判定した場合に、担当しているＭＰＰＫ１２０と異なるＭＰＰＫ１２０がＬＤＥＶに対する入出力処理を担当するように管理テーブル１０２を設定する。
【選択図】図１

Description

本発明は、複数の記憶装置の少なくとも一部の記憶領域が割り当てられる複数の論理記憶装置に対する入出力処理を行うストレージシステム、ストレージシステム管理方法及び計算機システムに関する。

ストレージシステムにおいては、複数の記憶装置の一部の記憶領域をその記憶領域とする論理記憶装置を複数管理できるようになっている。そして、ストレージシステムでは、論理記憶装置をホスト計算機に対して認識可能に提供し、ホスト計算機による当該論理記憶装置へのデータの入出力処理を実行できるようになっている。

ストレージシステムでは、ホスト計算機から入出力要求を受け取った場合には、ストレージシステム内に備えられたマイクロプロセッサが入出力要求に従って、記憶装置へのデータ書込み処理や、記憶装置からのデータの読み出し処理等の入出力処理を制御するようになっている。

ストレージシステムには、記憶装置との入出力処理を実行するために複数のマイクロプロセッサが設けられているものが存在する。このようなストレージシステムにおいては、各論理記憶装置に対する入出力処理を行う担当のマイクロプロセッサが予め設定されており、ホスト計算機から入出力要求を受け取った場合には、当該入出力要求が示す論理記憶装置に対する入出力処理を担当するマイクロプロセッサが、当該入出力要求に基づいて入出力処理を行うようになっている（例えば、特許文献１参照。）。

特開２００５−３０１８０２号公報

特許文献１に記載された技術によると、入出力要求が示す論理記憶装置に応じて、入出力処理を行うマイクロプロセッサを設定しておくことができるために、マイクロプロセッサに対する負荷を分散することができる。

しかしながら、論理記憶装置を担当するマイクロプロセッサを設定するためには、ストレージシステムの管理者自身が、論理記憶装置の作成時において、当該論理記憶装置と、当該論理記憶装置を担当するマイクロプロセッサとを定義しておく必要があり、定義が困難であるとともに、手間がかかるという問題がある。

また、論理記憶装置の作成時において、マイクロプロセッサの負荷を考慮して論理記憶装置の担当となるマイクロプロセッサを決定していたとしても、論理記憶装置を実際に使用すると、当初考慮したとおりにマイクロプロセッサの負荷を適切に分散できない事態も生じる虞がある。しかしながら、従来のストレージシステムにおいては、使用後に論理記憶装置の担当を変更することは何ら考慮されていない。

そこで、本発明は、上記課題に鑑みなされたものであり、その目的は、論理記憶装置を担当するプロセッサを容易に変更することのできる技術を提供することにある。また、その目的は、管理者が意識せずとも、論理記憶装置の担当するプロセッサを容易に設定することのできる技術を提供することにある。

上記課題を解決するため、本発明の一観点に従うストレージシステムは、複数の記憶装置の少なくとも一部の記憶領域が割り当てられる複数の論理記憶装置に対する入出力処理を行うストレージシステムであって、ホスト計算機に接続される第１インタフェース部と、前記記憶装置と接続され、前記記憶装置との間でデータの入出力処理を行う第２インタフェース部と、前記第２インタフェース部を介して前記論理記憶装置の前記記憶領域に対する入出力処理を制御する少なくとも１以上のプロセッサを有する複数の制御部と、それらを通信可能に接続する通信網とを備え、前記第１インタフェース部は、前記論理記憶装置の記憶領域に対する入出力処理の制御を担当する前記制御部を管理する管理テーブルと、前記ホスト計算機から前記論理記憶装置に対する入出力要求があった場合に、前記管理テーブルに基づいて、前記論理記憶装置の入出力処理を担当する前記制御部に前記入出力要求を受け渡す要求受渡部とを備え、前記制御部は、前記論理記憶装置に対する入出力処理を担当する前記制御部を変更するか否かを判定する変更判定部と、前記変更判定部が担当する前記制御部を変更すると判定した場合に、前記担当する前記制御部とは異なる前記制御部が前記論理記憶装置に対する入出力処理を担当するように前記管理テーブルを設定する設定部とを有する。

本発明の実施形態について、図面を参照して説明する。なお、以下に説明する実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の一実施形態に係る計算機システムの構成図である。

計算機システムは、図示しないホスト計算機と、ストレージシステム１０と、管理コンソール２０とを有する。ストレージシステム１０は、データのリード（読み出し）やライト（書込み）を行う１以上のホスト計算機とケーブルやネットワークを介して接続される。ホスト計算機と接続するためのネットワークとしては、ＳＡＮ（Storage Area
Network）、ＬＡＮ(Local
Area Network)、インターネット、専用回線、公衆回線等であってもよく、データ通信を行うことのできるネットワークであればよい。また、ネットワークやケーブルにおけるプロトコルとしては、ファイバチャネルプロトコルや、ＴＣＰ／ＩＰプロトコルであってもよく、ホスト計算機とストレージシステム１０との間でデータのやりとりが可能なプロトコルであれば、任意のプロトコルであってよい。ホスト計算機から送信されるリード要求には、例えば、リード対象のデータが管理されているＬＵＮ（Logical Unit Number）及びＬＢＡ（Logical Block Address）が含まれる。また、ホスト計算機から送信されるライト要求には、例えば、ライト対象のデータを書き込むＬＵＮ及びＬＢＡと、ライト対象のデータとが含まれる。

ストレージシステム１０は、複数のホストＩ／Ｆ部（Ｉ／ＦＰＫ：Ｉ／Ｆpackage）１００と、複数の制御部（ＭＰＰＫ：Micro processor package）１２０と、複数の共有メモリ部（メモリＰＫ）１３０と、複数のディスクＩ／Ｆ部１４０と、複数の記憶装置の一例としてのＨＤＤ（ハードディスクドライブ）１７０と、内部ネットワーク１５０とを有する。内部ネットワーク１５０は、Ｉ／ＦＰＫ１００と、ＭＰＰＫ１２０と、共有メモリ部１３０と、ディスクＩ／Ｆ部１４０とのそれぞれを接続する。内部ネットワーク１５０によると、ＭＰＰＫ１２０の各ＭＰ１２１は、Ｉ／ＦＰＫ１００、共有メモリ部１３０、ディスクＩ／Ｆ部１４０のいずれに対しても通信可能となっている。

Ｉ／ＦＰＫ１００は、複数のホストＩ／Ｆ１０１を有する。ホストＩ／Ｆ１０１は、ホスト計算機との間での入出力処理に関する情報のやりとりを仲介する。ホストＩ／Ｆ１０１は、図示しない内部のローカルメモリに、管理テーブル１０２（図２Ａ）を格納する。

図２Ａは、本発明の一実施形態に係る管理テーブルの構成の一例を示す図である。

管理テーブル１０２は、パス名フィールド１０２ａと、ＭＰＰＫ番号（ＭＰＰＫ＃）フィールド１０２ｂとを含むエントリを有する。本実施形態では、ホストＩ／Ｆ１０１に対して指定可能なパス名の数分のエントリを有する。

パス名フィールド１０２ａには、ＬＤＥＶ（論理記憶装置）をホスト計算機から参照するためのパス名（識別情報）が格納される。ここで。ＬＤＥＶとは、ホスト計算機から参照できる論理的な記憶装置であり、当該ＬＤＥＶの記憶領域は、例えば、複数のＨＤＤ１７０の記憶領域の少なくとも一部が割り当てられる。パス名フィールド１０２ａには、例えば、ホスト計算機との間の通信でＳＣＳＩ規格を用いている場合には、ＬＵＮ（Logical Unit Number）が格納される。ここで、同じＬＤＥＶに対して複数のパス名を定義することもできる。なお、ホスト計算機は、例えば、ＬＤＥＶを参照するためのポートの指定と、ＬＤＥＶのパス名とを指定して入出力要求を送信するが、ホストＩ／Ｆ１０１は、入出力要求に含まれるＷＷＮやポート番号によって自己のポート宛であるか否かを識別することができる。

ＭＰＰＫ＃フィールド１０２ｂには、同じエントリのパス名フィールド１０２ａにおけるパス名が示すＬＤＥＶの入出力処理を担当するＭＰＰＫ１２０を識別情報（例えば、ＭＰＰＫ番号）を格納する。なお、ＭＰＰＫ＃フィールド１０２ｂが空の状態（例えば、−１が格納されている）の場合には、同じエントリのパス名が示すＬＤＥＶに対する入出力処理が不可能であることを意味している。同じＬＤＥＶに対して複数のパス名を定義している場合には、各エントリのＭＰＰＫ＃は、同じ数となる。ここで、ＬＤＥＶの入出力処理を担当することのできるＭＰＰＫの権利をＬＤＥＶのオーナ権と呼ぶこととする。

図１に戻り、ホストＩ／Ｆ部１０１は、管理テーブル１０２によって、或るＬＤＥＶに対する入出力処理を、オーナ権を持つ１つのＭＰＰＫ１２０にのみ引き渡すことができる。すなわち、ホストＩ／Ｆ部１０１は、ホスト計算機から自分のポート宛の入出力要求を受信し、管理テーブル１０２から入出力要求に含まれているパス名に対応するＭＰＰＫ＃を取得し、当該ＭＰＰＫ＃のＭＰＰＫ１２０に入出力要求を渡すことができる。本実施形態では、ホストＩ／Ｆ１０１からＭＰＰＫ１２０に渡される入出力要求には、ホストＩ／Ｆ１０１の番号が付加される。また、本実施形態では、ホストＩ／Ｆ１０１は、入出力要求を、ＭＰＰＫ１２０のＬＭ１２２に格納されているキューに追加する。

ストレージシステム１０においては、複数のＨＤＤ１７０の記憶領域を利用して、１又は複数のＬＤＥＶを提供することができる。また、ストレージシステム１０においては、複数のＨＤＤ１７０の内の２以上のＨＤＤ１７０でＲＡＩＤ（Redundant Array of Independent Disks）グループを構成して、ＲＡＩＤグループの記憶領域をＬＤＥＶの記憶領域として提供することもできる。

ディスクＩ／Ｆ部１４０は、複数のディスクＩ／Ｆ１４１を有する。ディスクＩ／Ｆ１４１は、例えば、ケーブルを介してＨＤＤ１７０と接続されるとともに、内部ネットワーク１５０と接続されており、内部ネットワーク１５０側とＨＤＤ１７０との間におけるリード又はライト対象のデータの受け渡し処理を仲介する。

共有メモリ部１３０は、共有メモリ１３１を有する。共有メモリ１３１は、揮発メモリ、例えば、ＤＲＡＭ（Dynamic Random Access Memory）であってもよい。共有メモリ１３１は、ＨＤＤ１７０にライトするデータを一時的に格納（キャッシュ）し、或いはＨＤＤ１７０からリードしたデータを一時的に格納（キャッシュ）する。また、共有メモリ１３１は、処理に必要な情報、例えば、ＬＤＥＶの制御情報、ＬＤＥＶ番号対応テーブル、ＨＤＤ構成情報等を格納する。なお、これら各情報については後述する。例えば、複数のＬＤＥＶの中の或るＬＤＥＶ１６０は、当該ＬＤＥＶの記憶領域に格納されるデータが共有メモリ１３１又は複数のＨＤＤ１７０の少なくとも一方に格納され、ＬＤＥＶ１６０にキャッシュされているデータの共有メモリ１３１におけるアドレスや、ＨＤＤ１７０における格納位置については、共有メモリ１３１のＬＤＥＶの制御情報により特定することができる。本実施形態では、後述するように、ＬＤＥＶの制御情報は、オーナ権を有するＭＰＰＫ１２０のＬＭ１２２にも格納される。

ＭＰＰＫ１２０は、複数のＭＰ（Micro processor）１２１と、ローカルメモリ（ＬＭ）１２２と、これらを接続するバス１２３とを有する。

ＬＭ１２２は、ホストＩ／Ｆ１２１から送信される入出力要求のキュー（待ち行列）を格納する領域として利用される。

図３は、一実施形態に係るＭＰＰＫのＬＭにおけるキューを説明する図である。

ＭＰＰＫ１２０のＬＭ１２２には、各ホストＩ／Ｆ１０１から受信した入出力要求がキュー１２５として格納される。本実施形態では、ＬＭ１２２には、パスが定義されているホストＩ／Ｆ１０１のそれぞれに対応するキュー１２５が格納される。

図１に戻り、ＬＭ１２２は、ＭＰ１２１により実行される処理のプログラムやデータを記憶する領域として、或いは、ＭＰ１２１による処理に使用されているデータを格納する作業領域として利用される。本実施形態では、ＬＭ１２２は、自己がオーナ権を有するＬＤＥＶの制御情報、ＬＤＥＶ番号対応テーブルの一部、ＨＤＤ構成情報等を格納する。これら各情報については後述する。なお、ＬＭ１２２は共有メモリ１３１と比較して、ＭＰ１２１から高速にアクセスすることができる。これは、ＭＰ１２１から共有メモリ１３１へのアクセスでは、読み書きするデータの転送、及び共有メモリ１３１を共有する複数のＭＰ１２１間での排他制御に、内部ネットワーク１５１を経由するための通信オーバヘッドがかかるためである。

各ＭＰ１２１は、ＬＭ１２２に格納されたプログラムを実行することにより、ＬＤＥＶに対する入出力処理を実行する。例えば、各ＭＰ１２１は、入出力処理の実行が可能になった場合に、ＬＭ１２２に格納されたいずれかのキュー１２５から１つの入出力要求を取得（デキュー）し、当該入出力要求に従ってＬＤＥＶへの入出力処理を実行する。なお、他の処理については後述する。ここで、本実施形態では、変更判定部、設定部、変更受信部、負荷検出部、制御情報取得部、終了要求部、担当終了部、終了通知送信部、識別情報取得部、識別情報削除部、削除通知部、識別情報格納部、増設受付部、担当決定部、担当登録部、減設受付部、担当検出部、担当終了部、制御情報削除部、減設要求送信部等は、主にＭＰ１２１がＬＭ１２２に格納されたプログラムを実行することにより構成される。なお、ＭＰ１２１がプログラムを実行することにより各部を構成するようにしていたが、例えば、少なくとも一部の機能部をハードウエアにより実現してもよい。

図２Ｂは、ＬＤＥＶ番号対応テーブルの構造の一例を示す図である。

ＬＤＥＶ番号対応テーブル１３２には、Ｉ／Ｆ番号（Ｉ／Ｆ＃）フィールド１３２ａと、パス名フィールド１３２ｂと、ＬＤＥＶ番号（ＬＤＥＶ＃）フィールド１３２ｃとを含むエントリが格納される。Ｉ／Ｆ＃フィールド１３２ａには、ホストＩ／Ｆ１０１の番号が格納される。パス名フィールド１３２ｂには、ＬＤＥＶをホスト計算機から参照するためのパス名が格納される。ＬＤＥＶ＃フィールド１３２ｃには、同じエントリのＩ／Ｆ番号のホストＩ／Ｆ１０１が受信した、同じエントリのパス名のＬＤＥＶに対応するＬＤＥＶの識別情報（ＬＤＥＶ番号）が格納される。

このＬＤＥＶ番号対応テーブル１３２によると、ＭＰ１２１は、ホストＩ／Ｆ１０１から受け取った入出力要求中のパス名と、入出力要求とともに受け取ったホストＩ／Ｆ１０１の番号とに基づいて、ＬＤＥＶ番号を特定することができる。

本実施形態では、ＬＤＥＶ番号対応テーブル１３２は、共有メモリ１３１と、ＬＭ１２２に格納される。共有メモリ１３１に格納されるＬＤＥＶ番号対応テーブル１３２は、ストレージシステム１０の全てのＬＤＥＶに対応するエントリを有している。一方、ＬＭ１２２に格納されるＬＤＥＶ番号対応テーブル１３２は、ＬＭ１２２の属するＭＰＰＫ１２０がオーナ権を有しているＬＤＥＶに対応するエントリのみを有している。

本実施形態では、ＭＰ１２１は、自己の属するＭＰＰＫ１２０のＬＭ１２２のＬＤＥＶ番号対応テーブル１３２を参照することにより、オーナ権を有しているＬＤＥＶ番号を特定することができるので、共有メモリ１３１を参照する場合に比して迅速に入出力要求の対象となるＬＤＥＶ番号を特定することができる。

図４は、本発明の一実施形態に係るＬＭ及び共有メモリで管理される情報の構成の一例を示す図である。

共有メモリ１３１は、全てのＬＤＥＶに関する制御情報（全体制御情報）１３３を格納している。全体制御情報１３３は、それぞれのＬＤＥＶに関する情報（個別情報）１３４を複数有している。個別情報１３４は、１つのＬＤＥＶに関する制御情報（個別制御情報）１３４ｂと、当該ＬＤＥＶのオーナ権を有しているＭＰＰＫ１２０を特定するロックワード１３４ａとを有する。ロックワード１３４ａには、例えば、いずれか１つのＭＰＰＫ１２０の識別子（例えば、ＭＰＰＫ番号）が格納される。本実施形態では、基本的には、ロックワード１３４ａに自己の属するＭＰＰＫ番号が格納されていないＭＰＰＫ１２０のＭＰ１２１は、対応するＬＤＥＶの個別制御情報１３４ｂのコピー、編集、削除等の処理や、ホストＩ／Ｆ１０１の管理テーブルにおける対応するＬＤＥＶのエントリに対する更新等の処理を行うことができないように管理されている。

ＬＭ１２２には、各ＬＤＥＶに対するロック有無１２４ａと、ポインタ１２４ｂとが格納されている。各ＬＤＥＶのロック有無１２４ａは、ＬＤＥＶ番号に基づいて、対応するＬＤＥＶについてのロック有無１２４ａにＭＰ１２１がアクセスできるように管理されている。ロック有無１２４ａには、対応するＬＤＥＶに対するオーナ権の有無が格納される。ここで、オーナ権を有していることをロック有ともいう。ポインタ１２４ｂには、対応するＬＤＥＶのオーナ権を有している場合には、ＬＭ１２２に格納されている対応するＬＤＥＶの個別制御情報１２４ｃへのポインタが格納される。個別制御情報１２４ｃには、共有メモリ１３１に格納されている対応するＬＤＥＶの個別制御情報１３４ｂと同じ内容の情報が格納される。また、個別制御情報１２４ｃには、ＬＤＥＶ負荷情報１２４ｄが対応付けられている。ＬＤＥＶ負荷情報１２４ｄには、当該ＬＤＥＶに対する単位時間当たりの入出力処理回数、単位時間当たりのデータ転送量等の負荷情報が格納される。また、ＬＭ１２２には、ＭＰＰＫ負荷情報１２４ｅが格納される。ＭＰＰＫ負荷情報１２４ｅには、ＬＭ１２２が属するＭＰＰＫ１２０におけるＭＰ１２１の稼働率等の負荷情報が格納される。

次に、ＬＤＥＶの個別制御情報１３４ｂについて詳細に説明する。なお、個別制御情報１２４ｃも、個別制御情報１３４ｂと同様な構成となっている。

個別制御情報１３４ｂは、アドレス対応情報１３５と、ＲＡＩＤ構成情報１３６とを含む。

図５Ａは、本発明の一実施形態に係るアドレス対応情報の構成の一例を示す図である。

アドレス対応情報１３５は、ＬＤＥＶアドレスフィールド１３５ａと、キャッシュアドレスフィールド１３５ｂとを含むエントリを有する。ＬＤＥＶアドレスフィールド１３５ａには、ＬＤＥＶの記憶領域における各位置（アドレス）が格納される。キャッシュアドレスフィールド１３５ｂには、同じエントリのＬＤＥＶのアドレスに対応するデータが共有メモリ１３１に格納されている場合、すなわち、キャッシュされている場合に、当該共有メモリ１３１における位置（アドレス）が格納される。

アドレス対応情報１３５によると、ＭＰ１２１は、入出力要求に含まれているＬＤＥＶのアドレスに対応するデータが共有メモリ１３１に格納されていれば、当該データが格納されている共有メモリ１３１のアドレスを取得することができる。

図５Ｂは、本発明の一実施形態に係るＲＡＩＤ構成情報の構成の一例を示す図である。

ＲＡＩＤ構成情報１３６は、ＲＡＩＤ番号（ＲＡＩＤ＃）１３６ａと、サイズ１３６ｂと、オフセット１３６ｃとを有する。ＲＡＩＤ番号１３６ａは、対応するＬＤＥＶが格納されるＲＡＩＤグループをストレージシステム１０内で識別するための識別子（例えば、番号）である。サイズ１３６ｂは、対応するＬＤＥＶの記憶領域のサイズ、すなわち記憶容量である。オフセット１３６ｃは、ＲＡＩＤグループの先頭位置と、対応するＬＤＥＶが格納されているＲＡＩＤグループの位置とのオフセット値である。

ＲＡＩＤ構成情報１３６によると、ＭＰ１２１は、ＬＤＥＶの所定のアドレスが格納されているＲＡＩＤグループ及びＲＡＩＤグループにおける格納位置（アドレス）を特定することができる。すなわち、ＲＡＩＤ番号により、ＲＡＩＤグループを特定でき、オフセットにより、ＲＡＩＤグループにおけるＬＤＥＶの先頭の位置を特定できる。このため、入出力要求に含まれているＬＤＥＶのアドレスに基づいて、ＲＡＩＤグループにおける対応するアドレスを特定することができる。

共有メモリ１３１には、更に、ＨＤＤ構成情報１３７が格納される。なお、ＨＤＤ構成情報１３７をＭＰＰＫ１２０のＬＭ１２２にも格納するようにしてもよい。

図５Ｃは、本発明の１実施形態に係るＨＤＤ構成情報の構成の一例を示す図である。

ＨＤＤ構成情報１３７は、ＲＡＩＤレベルフィールド１３７ａと、複数のＨＤＤ番号（ＨＤＤ＃）フィールド１３７ｂとを含むエントリを複数有する。ＨＤＤ構成情報１３７は、ＭＰ１２１がＲＡＩＤ番号に基づいて対応するＲＡＩＤグループについてのエントリにアクセスできるようになっている。

ＲＡＩＤレベルフィールド１３７ａには、対応するＲＡＩＤグループにおけるＲＡＩＤレベルが格納される。例えば、ＲＡＩＤレベルフィールド１３７ａには、ＲＡＩＤ１又はＲＡＩＤ５が格納されている。ＨＤＤ番号フィールド１３７ｂには、対応するＲＡＩＤグループを構成するＨＤＤ１７０の識別子（例えば、ＨＤＤ番号）が格納される。

このＨＤＤ構成情報１３７によると、ＭＰＰＫ１２０のＭＰ１２１は、ＲＡＩＤグループ及びＲＡＩＤグループにおけるアドレスから、実際に入出力を行うＨＤＤ１７０及びＨＤＤ１７０内の位置（アドレス）を把握できる。すなわち、入出力処理の対象のＬＤＥＶが管理されているＲＡＩＤグループの番号から、ＲＡＩＤグループのＲＡＩＤレベルが把握できる。そして、入出力対象となるＬＤＥＶの位置に対応するＲＡＩＤグループにおける位置と、把握したＲＡＩＤレベル及びＲＡＩＤグループを構成するＨＤＤ１７０の番号から、実際に入出力を行うＨＤＤ１７０及びＨＤＤ１７０内のアドレスが把握できる。

次に、管理コンソール２０について説明する。

図６は、本発明の一実施形態に係る管理コンソールの構成図である。

管理コンソール２０においては、通信Ｉ／Ｆ２１と、入力Ｉ／Ｆ２２と、表示Ｉ／Ｆ２３と、メモリ２４と、ＨＤＤ２５と、ＣＰＵ２６（Central Processing Unit）とがバス２７を介して接続されている。

メモリ２４は、例えば、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）を有し、ブートプログラムや、各種処理を実行するプログラムを記憶する。また、メモリ２４は、プログラムやデータを記憶する領域として、或いは、ＣＰＵ２６による処理に使用されるデータを格納する作業領域として利用される。ＨＤＤ２５は、電源が入っていない場合でも記憶しておく必要があるプログラムや、各種情報を記憶する。

入力Ｉ／Ｆ２２には、例えば、マウスやキーボード等の管理コンソール２０のユーザ（管理者）による操作を受け付ける入力部２８が接続されている。入力Ｉ／Ｆ２２は、入力部２８からの信号をデータとして、ＣＰＵ２６に出力する。表示Ｉ／Ｆ２３は、例えば、液晶ディスプレイ、ＣＲＴ等の表示部２９が接続されている。表示Ｉ／Ｆ２３は、例えば、ＶＲＡＭ（Video Random Access Memory）を有し、ＣＰＵ２６の制御により、表示させる画像に応じた画像データを生成し、表示部２９に各種画面を表示出力させる。通信Ｉ／Ｆ２１は、ストレージシステム１０の内部ネットワーク１５０に接続されており、ＣＰＵ２６と、内部ネットワーク１５０に接続されたストレージシステム１０の各部（例えば、ＭＰＰＫ１２０のＭＰ１２１）とのデータ交換の仲介を行う。

ＣＰＵ２６は、各部２１〜２５の動作を制御する。また、ＣＰＵ２６は、メモリ２４又は／及びＨＤＤ２５に格納されているプログラムをメモリ２４のＲＡＭに読み出して実行する。ここで、本実施形態では、増設指示受付部、制御部決定部、増設指示送信部、収集部、変更指定受付部、変更指示送信部等は、主にＣＰＵ２６がメモリ２４又は／及びＨＤＤ２５に格納されたプログラムを実行することにより構成される。

ＣＰＵ２６は、各種画像を表示Ｉ／Ｆ２３を介して表示部２９に表示させる。例えば、ＣＰＵ２６は、共有メモリ１３１に格納されたＬＤＥＶの識別情報とＬＤＥＶの属するＲＡＩＤグループ番号との情報を取得し、当該情報に基づいて、表示Ｉ／Ｆ２３を介して表示部２９の表示画面２９ａにＬＤＥＶ管理画面を表示させる。

図７は、本発明の一実施形態に係るＬＤＥＶ管理画面を示す図である。

ＬＤＥＶ管理画面５１には、ＲＡＩＤグループ表示領域５２と、ＬＤＥＶ表示領域５３とが表示される。また、ＬＤＥＶ管理画面５１には、ユーザによる入力部２８に対する操作により画面内を移動可能なカーソル５４が表示される。

ＲＡＩＤグループ表示領域５２には、ストレージシステム１０が有する各ＲＡＩＤグループを示す画像（ＲＡＩＤグループ画像）５２ａが表示される。ＬＤＥＶ表示領域５３には、指定されたＲＡＩＤグループに割り当てられているＬＤＥＶを示す画像（ＬＤＥＶ画像）５３ａが表示される。

ＲＡＩＤグループ表示領域５２において、ユーザが入力部２８によりカーソル５４をＲＡＩＤグループ画像５２ａ上に移動させて、入力部２８のマウスの左ボタンを連続して２度押下（ダブルクリック）すると、ＣＰＵ２６によって、当該カーソル５４が位置するＲＡＩＤグループ画像５２ａに対応するＲＡＩＤグループに割り当てられているＬＤＥＶのＬＤＥＶ画像５３ａがＬＤＥＶ表示領域５３に表示される。

ＬＤＥＶ表示領域５３内に、カーソル５４を位置させた状態で、ユーザが入力部２８のマウスの右ボタンをクリック（右クリック）すると、ＣＰＵ２６により、ＬＤＥＶ処理ウインドウ５５が表示させる。ＬＤＥＶ処理ウインドウ５５には、例えば、当該ＲＡＩＤグループに新たなＬＤＥＶを増設する処理を開始するためのＬＤＥＶ増設ボタン５５ａ、ＬＤＥＶ表示領域５３において選択されているＬＤＥＶ画像５３ａに対応するＬＤＥＶを削除する処理を開始するためのＬＤＥＶ減設ボタン５５ｂ、ＬＤＥＶ表示領域５３において選択されているＬＤＥＶ画像５３ａに対応するＬＤＥＶのパスを設定する処理を開始するためのパス設定ボタン５５ｃ等が表示される。ＬＤＥＶ増設ボタン５５ａに対してカーソル５４による指示があった場合には、ＬＤＥＶ増設に必要な情報を入力する画面が表示され、ＬＤＥＶ増設処理を行うことができる。なお、ＬＤＥＶ増設処理においては、ユーザは、例えば、増設するＬＤＥＶの番号、サイズを入力すればよい。このため、管理者は、ＬＤＥＶの入出力処理を担当させるＭＰＰＫ１２０を意識して、設定を行う必要がない。また、ＬＤＥＶ減設ボタン５５ｂに対してカーソル５４による指示があった場合には、ＣＰＵ２６により選択されているＬＤＥＶを減設する処理が開始される。また、パス設定ボタン５５ｃに対してカーソル５４による指示があった場合には、パス設定に必要な情報を入力する画面が表示され、パス設定処理を行うことができる。なお、パス設定処理においては、ユーザは、例えば、パスを設定するホストＩ／Ｆ１０１の番号と、パス名とを入力すればよい。このため、管理者がＬＤＥＶの入出力処理を担当しているＭＰＰＫ１２０を意識して、指定する必要はない。

また、ＣＰＵ２６は、各ＭＰＰＫ１２０からＭＰ１２１の負荷情報と、各ＭＰＰＫ１２０がオーナ権を持つＬＤＥＶの負荷情報を取得し、表示Ｉ／Ｆ２３を介して表示部２９の表示画面２９ａにチューニング画面を表示させる。

図８は、本発明の一実施形態に係るチューニング画面を示す図である。

チューニング画面６０には、各ＭＰＰＫ１２０についての状態を示す個別状態表示領域６１が複数表示される。また、チューニング画面６０には、ユーザによる入力部２８に対する操作により画面内を移動可能なカーソル６５が表示される。なお、ストレージシステム１０の全てのＭＰＰＫ１２０に対応する個別状態表示領域６１を一画面として用意して表示させるようにしてもよく、複数の画面として用意し、表示させる画面を切り替えるようにしてもよい。

各個別状態表示領域６１には、対応するＭＰＰＫ１２０におけるＭＰ１２１の負荷情報を表示するＭＰ負荷表示領域６２と、対応するＭＰＰＫ１２０がオーナ権を有するＬＤＥＶの負荷情報を表示するＬＤＥＶ負荷表示領域６３とが表示される。

本実施形態では、ＭＰ負荷表示領域６２には、縦軸がＭＰ１２１の稼働率を示すグラフが表示される。また、本実施形態では、ＬＤＥＶ負荷表示領域６３には、横軸がＬＤＥＶの負荷を示すグラフ６３ａが、負荷の高いＬＤＥＶから順に上から配置されて表示される。

チューニング画面６０によると、管理コンソール２０のユーザ（管理者）が、各ＭＰＰＫ１２０のＭＰ１２１の負荷について視覚的に容易に把握することができるとともに、各ＭＰＰＫ１２０がオーナ権を有しているＬＤＥＶの負荷についても視覚的に容易に把握することができる。

チューニング画面６０では、入出力処理を担当するＭＰＰＫ１２０を変更したいＬＤＥＶがあれば容易に変更させる指示を行うことができる。すなわち、チューニング画面６０において、ユーザがカーソル６５を担当変更させたいＬＤＥＶを示すグラフ６３ａに位置させて、入力部２８のマウスの右ボタンの押下を維持しつつ、入力部２８のマウスを移動操作させてグラフ６３ａを新たに担当させるＭＰＰＫ１２０の個別状態表示領域６１に移動させた後に、マウスの右ボタンの押下を終了させる、すなわち、ＬＤＥＶのグラフ６３ａをドラッグアンドドロップすると、ＣＰＵ２６は、当該グラフ６３ａに対応するＬＤＥＶを、当該個別状態表示領域６１のＭＰＰＫ１２０を新たな担当とする指示として受け付ける。例えば、第１ＭＰＰＫが担当していたＬＤＥＶを、第２ＭＰＰＫに担当させる場合には、図８の破線に示すように、第１ＭＰＰＫに対応する個別状態表示領域６１（図中左上）のＬＤＥＶを示すグラフ６３ａを第２ＭＰＰＫに対応する個別状態表示領域６１（図中右上）にドラッグアンドドロップすることにより指示を行えばよい。

次に、一実施形態に係るストレージシステムにおける各処理について説明する。まず、ストレージシステム１０において、新たなＬＤＥＶを増設する際のＬＤＥＶ増設処理について説明する。このＬＤＥＶ増設処理は、例えば、ストレージシステム１０に全くＬＤＥＶを設定していない初期状態の場合や、既にＬＤＥＶを設定している際に、更にＬＤＥＶを追加する場合に実行される。また、複数台のストレージシステムを、ストレージシステム１０に統合するコンソリ（consolidation）時においても、同様な処理が実行される。

図９は、本発明の一実施形態に係るＬＤＥＶ増設処理のフローチャートである。

ＬＤＥＶ増設処理において、管理コンソール２０のＣＰＵ２６は、ユーザによる入力部２８に対する操作により、ＬＤＥＶの増設要求を受け付ける。本実施形態では、ＣＰＵ２６は、ユーザによる入力部２８に対する操作により、増設するＬＤＥＶの番号、ＬＤＥＶのサイズ、ＲＡＩＤグループ番号を受け付ける。なお、コンソリ時においては、ユーザは、統合前のストレージシステムにおける各ＬＤＥＶの設定情報に従ってこれらを指定する必要がある。

次いで、ＣＰＵ２６は、複数のＭＰＰＫ１２０の中から当該ＬＤＥＶの入出力処理の担当とするＭＰＰＫ１２０を選択する（ステップＳ１１）。ここで、ＣＰＵ２６は、例えば、ラウンドロビンによってＭＰＰＫ１２０を選択してもよく、ランダムに選択するようにしてもよい。このように、ＬＤＥＶの増設時においては、ＣＰＵ２６がＬＤＥＶの担当のＭＰＰＫ１２０を選択するので、ユーザが設定する必要がない。

次いで、ＣＰＵ２６は、受け付けたＬＤＥＶ番号、ＬＤＥＶのサイズ、及びＲＡＩＤグループ番号を含むＬＤＥＶ増設指示を、通信Ｉ／Ｆ２１、内部ネットワーク１５０を介して、選択したＭＰＰＫ１２０に送信する（ステップＳ１２）。なお、以下の説明においては、情報の仲介を行う通信Ｉ／Ｆ２１や内部ネットワーク１５０については、省略する場合もある。

送信先のＭＰＰＫ１２０のＭＰ１２１は、内部ネットワーク１５０を介して、ＬＤＥＶ増設指示を受信する。次いで、ＭＰ１２１は、ＬＭ１２２及び共有メモリ１３１における、ＬＤＥＶ増設指示中のＬＤＥＶ番号に対応するＬＤＥＶのＲＡＩＤ構成情報１３６に、受信したＲＡＩＤグループ番号及びサイズを格納する。また、該当するＲＡＩＤグループにおいて割り当て可能な位置を特定し、当該位置のオフセットをＲＡＩＤ構成情報１３６に格納する。更に、ＭＰ１２１は、当該ＬＤＥＶの個別制御情報にロックをかける。すなわち、ＭＰ１２１は、共有メモリ１３１において、対応するＬＤＥＶのロックワード１３４ａに自身の属するＭＰＰＫ１２０の識別子を格納する。また、ＭＰ１２１は、ＬＭ１２２における対応するＬＤＥＶのロック有無フィールド１２４ａにロック有を設定し、ポインタ１２４ｂに個別制御情報１２４ｃへのポインタを設定する（ステップＳ１３）。

その後、ＭＰ１２１は、管理コンソール１２０に、ＬＤＥＶ増設が完了したことを示すＬＤＥＶ増設完了通知を送信する（ステップＳ１４）。

管理コンソール２０において、ＣＰＵ２６がＬＤＥＶ増設完了通知を受信すると、ＣＰＵ２６は、ＬＤＥＶの増設が完了したことを示す結果を表示部２９により表示させる（ステップＳ１５）。

なお、複数のＬＤＥＶを増設する場合には、上記同様な処理を繰り返して実行すればよい。また、コンソリ時には、ストレージシステム１０に、統合前のストレージシステムのＬＤＥＶと同様なＬＤＥＶを上記処理により増設した後に、統合前のストレージシステムのＬＤＥＶに格納されていたデータをストレージシステム１０に増設したＬＤＥＶに格納する処理を行うこととなる。

次に、増設したＬＤＥＶに対してホスト計算機からアクセスできるようにするためのパス設定処理について説明する。

図１０は、本発明の一実施形態に係るパス設定処理のフローチャートである。

パス設定処理において、管理コンソール２０のＣＰＵ２６は、ユーザによる入力部２８に対する操作により、パス設定要求を受け付ける。本実施形態では、ＣＰＵ２６は、ユーザによる入力部２８に対する操作により、ホスト計算機からの入力を受け付けるホストＩ／Ｆ１０１の番号（Ｉ／Ｆ番号）と、ＬＤＥＶを示すパス名と、パスを設定するＬＤＥＶの番号（ＬＤＥＶ番号）とを受け付ける。

次いで、ＣＰＵ２６は、複数のＭＰＰＫ１２０の中からパス設定指示の送信先とするＭＰＰＫ１２０を選択する（ステップＳ２１）。ここで、ＣＰＵ２６は、例えば、ラウンドロビンによってＭＰＰＫ１２０を選択してもよく、ランダムに選択するようにしてもよい。このように、パス設定時においては、ＣＰＵ２６が指示送信先のＭＰＰＫ１２０を選択するので、ユーザが選択する必要がない。このため、表示部２８により送信先のＭＰＰＫ番号を表示させる必要がなく、また、表示させたとしても送信先のＭＰＰＫ１２０をユーザに選択させる必要がない。

次いで、ＣＰＵ２６は、受け付けたＩ／Ｆ番号、パス名、及びＬＤＥＶ番号を含むパス設定指示を、通信Ｉ／Ｆ２１、内部ネットワーク１５０を介して、選択したＭＰＰＫ１２０に送信する（ステップＳ２２）。

送信先のＭＰＰＫ１２０のＭＰ１２１は、内部ネットワーク１５０を介して、パス設定指示を受信する。次いで、ＭＰ１２１は、パス設定指示に含まれているＬＤＥＶ番号のＬＤＥＶのオーナ権を有するＭＰＰＫ１２０のＭＰＰＫ番号を共有メモリ１３１から取得する（ステップＳ２３）。オーナ権を有するＭＰＰＫ１２０のＭＰＰＫ番号は、共有メモリ１３１中の対応するＬＤＥＶのロックワード１３４ａから取得することができる。

次いで、ＭＰ１２１は、自己の属するＭＰＰＫ１２０がパス設定の対象のＬＤＥＶのオーナ権を有しているか否かを、取得したＭＰＰＫ番号が自己の属するＭＰＰＫ１２０のＭＰＰＫ番号であるか否かによって判定する（ステップＳ２４）。

この結果、取得したＭＰＰＫ番号が自己の属するＭＰＰＫ１２０のＭＰＰＫ番号と一致し、パス設定対象のＬＤＥＶのオーナ権を有している場合（ステップＳ２４のＹｅｓ）には、ＭＰ１２１は、ＬＭ１２２及び共有メモリ１３１におけるＬＤＥＶ番号対応テーブル１３２に、パス設定指示中のＩ／Ｆ番号、パス名、及びＬＤＥＶ番号を含むエントリを登録する。また、ＭＰ１２１は、ＲＡＩＤ構成情報１３６に、受信したＲＡＩＤグループ番号及びサイズを格納する。更に、ＭＰ１２１は、パス設定指示中のＩ／Ｆ番号が示すホストＩ／Ｆ１０１の管理テーブル１０２に、パス設定指示中のパス名と、自身が属するＭＰＰＫ１２０ＭＰＰＫ番号とを含むエントリを設定し（ステップＳ２５）、その後、ＭＰ１２１は、パス設定完了通知を管理コンソール２０に通知する（ステップＳ２６）。

一方、取得したＭＰＰＫ番号が自己の属するＭＰＰＫ１２０のＭＰＰＫ番号と一致せず、パス設定対象のＬＤＥＶのオーナ権を有していない場合（ステップＳ２４のＮｏ）には、当該ＬＤＥＶに関する情報の更新等をすることはできない。このため、ＭＰ１２１は、取得したオーナ権を有するＭＰＰＫ１２０のＭＰＰＫ番号をパス設定失敗通知に含めて管理コンソール２０に送信する（ステップＳ２７）。

管理コンソール２０のＣＰＵ２６は、パス設定が完了したか否か、すなわち、パス設定完了通知を受信したか否かを判定し（ステップＳ２８）、パス設定完了通知を受け取っている場合には、パス設定が完了したことを示す結果を表示部２９に表示させる（ステップＳ３３）。

一方、パス設定が終了していない場合、すなわち、パス設定失敗通知を受け取った場合には、ＣＰＵ２６は、パス設定失敗通知に含まれているＭＰＰＫ番号のＭＰＰＫ１２０を送信先として選択し（ステップＳ２９）、当該ＭＰＰＫ１２０に対して、Ｉ／Ｆ番号、パス名、及びＬＤＥＶ番号を含むパス設定指示を送信する（ステップＳ３０）。

パス設定指示を受け取ったＭＰＰＫ１２０のＭＰ１２１では、ステップＳ２３〜ステップＳ２５の処理を実行する（ステップＳ３１）。ここで、当該ＭＰＰＫ１２０はオーナ権を有するので、ステップＳ３１中において、ステップＳ２５に対応する処理が実行される。

次いで、ＭＰ１２１は、パス設定完了通知を管理コンソール２０に通知する（ステップＳ３２）。その後、パス設定完了通知を受け取った管理コンソール２０のＣＰＵ２６は、パス設定が完了したことを示す結果を表示部２９に表示させる（ステップＳ３３）。

上記したパス設定処理によると、最初にパス設定指示を送信する先として選択したＭＰＰＫ１２０が対応するＬＤＥＶのオーナ権をもっていない場合であっても、その後に、対応するＬＤＥＶのオーナ権を有するＭＰＰＫ１２０にパス設定指示を送信して、パス設定を行わせることができる。このため、管理コンソール２０では、ＬＤＥＶのオーナ権を有しているＭＰＰＫを逐次把握しておく必要がない。このため、ストレージシステム１０が管理コンソール２０の関与なしで、独自にＬＤＥＶのオーナ権を移している場合であっても、支障なくパス設定を行うことができる。

次に、増設したＬＤＥＶを減設するためのＬＤＥＶ減設処理について説明する。

図１１は、本発明の一実施形態に係るＬＤＥＶ減設処理のフローチャートである。

ＬＤＥＶ減設処理において、管理コンソール２０のＣＰＵ２６は、ユーザによる入力部２８に対する操作により、ＬＤＥＶの減設要求を受け付ける。本実施形態では、ＣＰＵ２６は、例えば、ＬＤＥＶ管理画面５１を表示させている際におけるユーザによる入力部２８に対する操作により、減設するＬＤＥＶの指定を受け付ける。次いで、ＣＰＵ２６は、複数のＭＰＰＫ１２０の中から当該ＬＤＥＶの減設を実行させるＭＰＰＫ１２０を選択する（ステップＳ４１）。ここで、ＣＰＵ２６は、例えば、ラウンドロビンによってＭＰＰＫ１２０を選択してもよく、ランダムに選択するようにしてもよい。このように、ＬＤＥＶの減設時においては、ＣＰＵ２６が減設させるＭＰＰＫ１２０を選択するので、ユーザが指定する必要がない。

次いで、ＣＰＵ２６は、受け付けたＬＤＥＶに対応するＬＤＥＶ番号を含むＬＤＥＶ減設指示を、通信Ｉ／Ｆ２１、内部ネットワーク１５０を介して、選択したＭＰＰＫ１２０に送信する（ステップＳ４２）。

送信先のＭＰＰＫ１２０のＭＰ１２１は、内部ネットワーク１５０を介して、ＬＤＥＶ減設指示を受信する。次いで、ＭＰ１２１は、後述するオーナ権確保処理（ステップＳ４３）を実行することにより、減設対象のＬＤＥＶのオーナ権を確保する。

次いで、ＭＰ１２１は、ＬＭ１２２に格納されたＬＤＥＶ番号対応テーブル１３２から減設対象のＬＤＥＶのＬＤＥＶ番号に対応するＩ／Ｆ番号とパス名とを取得し、当該Ｉ／Ｆ番号に対応するホストＩ／Ｆ１０１の管理テーブル１０２から、当該パス名を含むエントリを削除する。更に、ＭＰ１２１は、ＬＭ１２２から減設対象のＬＤＥＶについての個別制御情報１２４ｃ及びＬＤＥＶ負荷情報１２４ｄを削除するとともに、当該ＬＤＥＶに対応するロック有無１２４ａをロック無しに設定し、ポインタ１２４ｂを空にする。また、ＭＰ１２１は、共有メモリ１３１から対応するＬＤＥＶの個別制御情報１３４ｂを削除し、共有メモリ１３１におけるＬＤＥＶの制御情報へのロックを外す、すなわち、対応するＬＤＥＶのロックワード１３４ａに空の値（例えば、−１）を格納する（ステップＳ４４）。

その後、ＭＰ１２１は、ＬＤＥＶ減設完了通知を管理コンソール２０に通知する（ステップＳ４５）。ＬＤＥＶ減設完了通知を受け取った管理コンソール２０のＣＰＵ２６は、ＬＤＥＶの減設が完了したことを示す結果を表示部２９に表示させる（ステップＳ４６）。

上記したＬＤＥＶ減設処理によると、最初にＬＤＥＶ減設指示を送信する先として選択したＭＰＰＫ１２０が対応するＬＤＥＶのオーナ権をもっていない場合であっても、ＬＤＥＶの減設を行わせることができる。このため、管理コンソール２０では、ＬＤＥＶのオーナ権を有しているＭＰＰＫを逐次把握しておく必要がない。

次に、オーナ権確保処理を説明する。

図１２は、本発明の一実施形態に係るオーナ権確保処理のフローチャートである。

このオーナ権確保処理を行うにあたっては、ＭＰ１２１は、オーナ権を確保する対象のＬＤＥＶのＬＤＥＶ番号を既に取得している。オーナ権確保処理において、オーナ権を確保する側のＭＰＰＫ１２０のＭＰ１２１は、共有メモリ１３１のオーナ権を確保する対象のＬＤＥＶのロックを参照する。すなわち、ＭＰ１２１は、オーナ権を確保する対象のＬＤＥＶのオーナ権を有するＭＰＰＫ１２０のＭＰＰＫ番号を共有メモリ１３１から取得する（ステップＳ５１）。

次いで、ＭＰ１２１は、自己の属するＭＰＰＫ１２０がオーナ権確保対象のＬＤＥＶのオーナ権を有しているか否かを、取得したＭＰＰＫ番号が自己の属するＭＰＰＫ１２０のＭＰＰＫ番号であるか否かによって判定する（ステップＳ５２）。

この結果、取得したＭＰＰＫ番号が自己の属するＭＰＰＫ１２０のＭＰＰＫ番号と一致する場合（ステップＳ５２のＹｅｓ）には、当該ＬＤＥＶのオーナ権を有していることを意味するので、オーナ権確保処理を終了する。

一方、取得したＭＰＰＫ番号が自己の属するＭＰＰＫ１２０のＭＰＰＫ番号と一致しない場合（ステップＳ５２のＮｏ）には、当該ＬＤＥＶのオーナ権を有していないことを意味するので、ＭＰ１２１は、オーナ権確保対象のＬＤＥＶのＬＤＥＶ番号を含むオーナ権解放要求を、通信Ｉ／Ｆ２１、内部ネットワーク１５０を介して、取得したＭＰＰＫ番号が示すＭＰＰＫ１２０、すなわち、対象のＬＤＥＶのオーナ権を有するＭＰＰＫ１２０に送信する（ステップＳ５３）。

送信先のＭＰＰＫ１２０のＭＰ１２１は、内部ネットワーク１５０を介して、オーナ権解放要求を受信する。オーナ権解放要求を受信すると、ＭＰ１２１は、ＬＭ１２２に格納されたＬＤＥＶ番号対応テーブル１３２からオーナ権解放要求に含まれるＬＤＥＶ番号に対応するＩ／Ｆ番号とパス名とを取得する。次いで、ＭＰ１２１は、当該Ｉ／Ｆ番号に対応するホストＩ／Ｆ１０１の管理テーブル１０２から、当該パス名を含むエントリにおけるＭＰＰＫ番号を空（例えば、−１）にする。これによって、ホストＩ／Ｆ１０１から対象のＬＤＥＶに対する新たな入出力要求が、当該ＭＰＰＫ１２０に渡されることを防止することができる。

更に、ＭＰ１２１は、当該ＬＤＥＶに対する入出力処理が完了するまで待つ。ここで、ＬＤＥＶに対する入出力処理が完了したことは、例えば、当該ＭＰＰＫ１２０のＬＭ１２２に格納されたキューに、対象のＬＤＥＶの入出力要求がないことにより把握することができる。これによって、既に受け付けたＬＤＥＶへの入出力処理が実行されないといった事態を適切に防止できる。

その後、ＭＰ１２１は、共有メモリ１３１から対応するＬＤＥＶの個別制御情報１３４ｂを削除し、共有メモリ１３１におけるＬＤＥＶの制御情報へのロックを外す、すなわち、対応するＬＤＥＶのロックワード１３４ａに空の値（例えば、−１）を格納する。また、ＭＰ１２１は、ＬＭ１２２から対象のＬＤＥＶについての個別制御情報１２４ｃ及びＬＤＥＶ負荷情報１２４ｄを削除するとともに、当該ＬＤＥＶに対応するロック有無１２４ａをロック無しに設定し、ポインタ１２４ｂを空にする（ステップＳ５４）。

次いで、ＭＰ１２１は、オーナ権解放を行ったことを示す、オーナ権解放応答を要求元のＭＰＰＫ１２１に送信する（ステップＳ５５）。

オーナ権を確保する側のＭＰＰＫ１２０のＭＰ１２１は、所定時間内にオーナ権解放応答を受信したか否かを判定する（ステップＳ５６）。この結果、所定時間内にオーナ権解放応答を受信していない場合（ステップＳ５６のＮｏ）には、オーナ権解放要求を送信したＭＰＰＫ１２０に障害が発生していると考えられるので、当該ＭＰＰＫ１２０を閉塞する処理を実行する。ここで、ＭＰＰＫ１２０を閉塞する処理としては、例えば、ＭＰＰＫ１２０をリセットする処理や、ＭＰＰＫ１２０への電力の供給を停止する処理等がある。次いで、ＭＰ１２１は、共有メモリ１３１に格納されたＬＤＥＶ番号対応テーブル１３２から対象のＬＤＥＶ番号に対応するＩ／Ｆ番号とパス名とを取得する。次いで、ＭＰ１２１は、当該Ｉ／Ｆ番号に対応するホストＩ／Ｆ１０１の管理テーブル１０２において、当該パス名を含むエントリのＭＰＰＫ番号を空の値（例えば、−１）にする。また、ＭＰ１２１は、共有メモリ１３１におけるＬＤＥＶの制御情報へのロックを外す、すなわち、対応するＬＤＥＶのロックワード１３４ａに空の値（例えば、−１）を格納する（ステップＳ５７）。

そして、ステップＳ５７を行った場合、又は、所定時間内にオーナ権解放応答を受信した場合（ステップＳ５６のＹｅｓ）には、ＭＰ１２１は、共有メモリ１３１における対象のＬＤＥＶの制御情報へロックをかける、すなわち、対応するＬＤＥＶのロックワード１３４ａに自身のＭＰＰＫ番号を格納する。次いで、ＭＰ１２１は、共有メモリ１３１から対象のＬＤＥＶの個別制御情報１３４を取得し、ＬＭ１２２にコピーする。これにより、ＬＭ１２２には、対応するＬＤＥＶの個別制御情報１２４ｃが存在することとなる。また、ＭＰ１２１は、共有メモリ１３１のＬＤＥＶ番号対応テーブル１３２から、対象のＬＤＥＶのＬＤＥＶ番号を有するエントリを取得して、ＬＭ１２２に格納する。また、ＭＰ１２１は、ＬＭ１２２の対象のＬＤＥＶに対応するロック有無１２４ａをロック有に設定し、ポインタ１２４ｂにＬＭ１２２の個別制御情報１２４ｃの先頭へのポインタを設定する。更に、ＭＰ１２１は、ＬＭ１２２のＬＤＥＶ番号管理テーブル１３２から対象のＬＤＥＶのＬＤＥＶ番号に対応するＩ／Ｆ番号とパス名とを取得する。次いで、ＭＰ１２１は、当該Ｉ／Ｆ番号に対応するホストＩ／Ｆ１０１の管理テーブル１０２において、当該パス名を含むエントリのＭＰＰＫ番号に自身のＭＰＰＫ番号を格納する（ステップＳ５８）。これによって、ＭＰＰＫ１２０は、対象のＬＤＥＶのオーナ権を確保することができ、対象のＬＤＥＶに対する入出力処理を実行できることとなる。

次に、チューニング画面を表示させるチューニング画面表示処理を説明する。

図１３は、本発明の一実施形態に係るチューニング画面表示処理のフローチャートである。

チューニング画面表示処理において、管理コンソール２０のＣＰＵ２６は、ユーザによる入力部２８に対する操作により、負荷状況表示指示を受け付ける（ステップＳ６１）。負荷状況表示指示を受け付けると、ストレージシステム１０のすべてのＭＰＰＫ１２０に対して以下の処理ステップ（ステップＳ６２〜Ｓ６５）を実行する。

まず、ＣＰＵ２６は、ストレージシステム１０の複数のＭＰＰＫ１２０の中からラウンドロビンに従って１つのＭＰＰＫ１２０を選択する（ステップＳ６２）。

次いで、ＣＰＵ２６は、選択したＭＰＰＫ１２０に対して負荷情報要求を送信する（ステップＳ６３）。

負荷情報要求を受信したＭＰＰＫ１２０のＭＰ１２１は、ＬＭ１２２のＭＰＰＫ負荷情報１２４ｅからＭＰＰＫの負荷情報を取り出して、管理コンソール２０に送信し（ステップＳ６４）、ＬＭ１２２の各ＬＤＥＶのＬＤＥＶ負荷情報１２４ｄから各ＬＤＥＶの負荷情報を取り出して、当該各負荷情報を各ＬＤＥＶ番号とともに、管理コンソール２０に送信する（ステップＳ６５）。一方、管理コンソール２０では、ＭＰＰＫ１２０から送信されるＭＰＰＫの負荷情報と、ＬＤＥＶの負荷情報及びＬＤＥＶ番号とを受信する。

そして、管理コンソール２０のＣＰＵ２６は、全てのＭＰＰＫ１２０からＭＰＰＫの負荷情報と、ＬＤＥＶの負荷情報を受信した場合には、受信した各情報に基づいて、図８に示すようなチューニング画面６０を表示部２９に表示させる（ステップＳ６６）。

次に、ＬＤＥＶを担当するＭＰＰＫ１２０を他のＭＰＰＫ１２０に移行させるチューニング処理について説明する。

図１４は、本発明の一実施形態に係るチューニング処理のフローチャートである。

チューニング処理において、管理コンソール２０のＣＰＵ２６は、ユーザによる入力部２８に対する操作により、担当を変更するＬＤＥＶの指定と、新たな担当となるＭＰＰＫの指定とを受け付ける（ステップＳ７１）。本実施形態では、ＣＰＵ２６は、例えば、チューニング画面６０を表示させている際におけるユーザによる入力部２８に対する操作により、担当を変更するＬＤＥＶの指定と、新たな担当となるＭＰＰＫ１２０の指定とを受け付ける。

次いで、ＣＰＵ２６は、ユーザによって指定されたＭＰＰＫ１２０を送信先のＭＰＰＫ１２０として選択する（ステップＳ７２）。次いで、ＣＰＵ２６は、指定されたＬＤＥＶに対応するＬＤＥＶ番号を含むオーナ権移行指示を、通信Ｉ／Ｆ２１、内部ネットワーク１５０を介して、選択したＭＰＰＫ１２０に送信する（ステップＳ７３）。

送信先のＭＰＰＫ１２０のＭＰ１２１は、内部ネットワーク１５０を介して、オーナ権移行指示を受信する。次いで、ＭＰ１２１は、オーナ権確保処理（ステップＳ４３）を実行することにより、移行対象のＬＤＥＶのオーナ権を確保する。これによって、当該ＭＰＰＫ１２０のＭＰ１２１が当該ＬＤＥＶに対する入出力処理を実行することができるようになる。

その後、ＭＰ１２１は、オーナ権移行完了通知を管理コンソール２０に通知する（ステップＳ７４）。オーナ権移行完了通知を受け取った管理コンソール２０のＣＰＵ２６は、該当するＬＤＥＶのオーナ権の移行が完了したことを示す結果を表示部２９に表示させる（ステップＳ７５）。

以上のチューニング処理によると、既に使用されているＬＤＥＶのオーナ権を他のＭＰＰＫ１２０に容易に移行させることができる。このため、ストレージシステム１０におけるＭＰＰＫ１２０の負荷を容易且つ適切に分散することができる。

ストレージシステム１０においては、ホストＩ／Ｆ部１００、ＭＰＰＫ１２０、共有メモリ部１３０、ディスクＩ／Ｆ部１４０、ＨＤＤ１７０のいずれかによって障害等が発生した場合には、障害が発生した部位を取り外し、新しい部位又は修理した部位を取り付けるというリプレース（交換）が行われる。このようなリプレースが発生する場合におけるストレージシステム１０の処理について以下説明する。

まず、ＭＰＰＫ１２０をリプレースする際におけるＭＰＰＫリプレース処理について説明する。

図１５は、本発明の一実施形態に係るＭＰＰＫリプレース処理のフローチャートである。

ＭＰＰＫリプレース処理において、管理コンソール２０のＣＰＵ２６は、ユーザによる入力部２８に対する操作により、リプレースするＭＰＰＫ番号の入力を受け付ける。次いで、ＣＰＵ２６は、ＭＰＰＫ番号に対応するＭＰＰＫ１２０を送信先のＭＰＰＫ１２０として選択する（ステップＳ８１）。

次いで、ＣＰＵ２６は、ＭＰＰＫ閉塞指示を、通信Ｉ／Ｆ２１、内部ネットワーク１５０を介して、選択したＭＰＰＫ１２０に送信する（ステップＳ８２）。

送信先のＭＰＰＫ１２０のＭＰ１２１は、内部ネットワーク１５０を介して、ＭＰＰＫ閉塞指示を受信する。次いで、ＭＰ１２１は、ＬＭ１２２に格納されたロック有無１２４ａを参照することにより、自身の属するＭＰＰＫ１２０がオーナ権を有するＬＤＥＶのＬＤＥＶ番号を特定する。ＭＰ１２１は、各ＬＤＥＶ番号のＬＤＥＶのそれぞれを処理対象として以下の処理ステップ（ステップＳ８３）を実行する。

ＭＰ１２１は、ＬＭ１２２から処理対象のＬＤＥＶ番号に対応するＩ／Ｆ番号とパス名とを取得する。次いで、ＭＰ１２１は、当該Ｉ／Ｆ番号に対応するホストＩ／Ｆ１０１の管理テーブル１０２から、当該パス名を含むエントリにおけるＭＰＰＫ番号を空（例えば、−１）にする。これによって、ホストＩ／Ｆ１０１から対象のＬＤＥＶに対する新たな入出力要求が、当該ＭＰＰＫ１２０に渡されることを防止することができる。

更に、ＭＰ１２１は、当該ＬＤＥＶに対する入出力処理が完了するまで待つ。ここで、ＬＤＥＶに対する入出力処理が完了したことは、例えば、当該ＭＰＰＫ１２０のＬＭ１２２に格納されたキューに、対象のＬＤＥＶの入出力要求がないことにより把握することができる。これによって、既に受け付けられたＬＤＥＶへの入出力処理が実行されない事態を適切に防止できる。

その後、ＭＰ１２１は、共有メモリ１３１における当該ＬＤＥＶの制御情報へのロックを外す、すなわち、対応するＬＤＥＶのロックワード１３４ａに空の値（例えば、−１）を格納する（ステップＳ８３）。

そして、オーナ権を有する全てのＬＤＥＶに対する処理を終了した場合には、ＭＰ１２１は、ＭＰＰＫの閉塞が完了し、入れ替えが可能であることを示すＭＰＰＫ閉塞完了通知に、ロックを外したＬＤＥＶ（オーナ権を有していたＬＤＥＶ）のＬＤＥＶ番号のリスト（アンロックＬＤＥＶリスト）を含めて管理コンソール２０に送信する（ステップＳ８４）。

ＭＰＰＫ閉塞完了通知を受け取った管理コンソール２０のＣＰＵ２６は、ＭＰＰＫ１２０の入れ替えを要求する内容を表示部２９に表示させ、ＭＰＰＫ１２０の入れ替えが完了したか否かを確認する処理を行う（ステップＳ８５）。ＭＰＰＫ１２０が入れ替えられたか否かは、ＣＰＵ２６がＭＰＰＫ１２０に対する通信を行うことにより把握することができる。

管理コンソール２０のＣＰＵ２６が、ＭＰＰＫ１２０の入れ替えを確認できた場合には、ＣＰＵ２６は、入れ替えられたＭＰＰＫ１２０に対して、アンロックＬＤＥＶリストに含まれたＬＤＥＶ番号を含むＭＰＰＫ再開指示を送信する（ステップＳ８６）。

ＭＰＰＫ再開指示を受け取ったＭＰＰＫ１２０のＭＰ１２１は、ＭＰＰＫ再開指示に含まれるＬＤＥＶ番号のＬＤＥＶのすべてを処理対象として以下の処理ステップ（ステップＳ８７）を実行する。すなわち、ＭＰ１２１は共有メモリ１３１における、処理対象のＬＤＥＶに対する制御情報へロックをかける、すなわち、対象のＬＤＥＶのロックワード１３４ａに自身のＭＰＰＫ番号を格納する。次いで、ＭＰ１２１は、共有メモリ１３１から対象のＬＤＥＶの個別制御情報１３４を取得し、ＬＭ１２２にコピーする。また、ＭＰ１２１は、共有メモリ１３１のＬＤＥＶ番号対応テーブル１３２から、対象のＬＤＥＶのＬＤＥＶ番号を有するエントリを取得して、ＬＭ１２２に格納する。また、ＭＰ１２１は、ＬＭ１２２の対象のＬＤＥＶに対応するロック有無１２４ａをロック有に設定し、ポインタ１２４ｂにＬＭ１２２の個別制御情報１２４ｃの先頭へのポインタを設定する。更に、ＭＰ１２１は、ＬＭ１２２のＬＤＥＶ番号管理テーブル１３２から対象のＬＤＥＶのＬＤＥＶ番号に対応するＩ／Ｆ番号とパス名とを取得する。次いで、ＭＰ１２１は、当該Ｉ／Ｆ番号に対応するホストＩ／Ｆ１０１の管理テーブル１０２において、当該パス名を含むエントリのＭＰＰＫ番号に自身のＭＰＰＫ番号を格納する（ステップＳ８７）。

そして、処理対象の全てのＬＤＥＶに対する処理を終了した場合には、ＭＰ１２１は、ＭＰＰＫが再開したことを示すＭＰＰＫ再開完了通知を管理コンソール２０に送信する（ステップＳ８８）。

ＭＰＰＫ再開完了通知を受け取った管理コンソール２０のＣＰＵ２６は、ＭＰＰＫの再開が完了したことを示す結果を表示部２９に表示させる（ステップＳ８９）
このＭＰＰＫリプレース処理によると、入れ替え後のＭＰＰＫ１２０に対して、入れ替え前のＭＰＰＫ１２０の有していたＬＤＥＶのオーナ権を所有させることができ、入れ替え前のＭＰＰＫ１２０と同様に、オーナ権を有するＬＤＥＶに対する入出力処理を実行させることができる。

次に、ホストＩ／Ｆ部をリプレースする際におけるＩ／ＦＰＫリプレース処理について説明する。

図１６は、本発明の一実施形態に係るＩ／ＦＰＫリプレース処理のフローチャートである。

Ｉ／ＦＰＫリプレース処理において、管理コンソール２０のＣＰＵ２６は、ユーザによる入力部２８に対する操作により、リプレースするホストＩ／Ｆ部１００のＩ／ＦＰＫ番号の入力を受け付ける。次いで、ＣＰＵ２６は、複数のＭＰＰＫ１２０の中から任意のＭＰＰＫ１２０を選択する（ステップＳ９１）。

次いで、ＣＰＵ２６は、受け付けたＩ／ＦＰＫ番号を含むＬＤＥＶリスト送付指示を、通信Ｉ／Ｆ２１、内部ネットワーク１５０を介して、選択したＭＰＰＫ１２０に送信する（ステップＳ９２）。

送信先のＭＰＰＫ１２０のＭＰ１２１は、内部ネットワーク１５０を介して、ＬＤＥＶリスト送付指示を受信する。次いで、ＭＰ１２１は、共有メモリ１３１に格納されたＬＤＥＶ番号対応テーブル１３２から、ＬＤＥＶリスト送付指示に含まれているＩ／ＦＰＫ番号に対応するホストＩ／Ｆ部１００に属するホストＩ／Ｆ１０１のＩ／Ｆ番号が格納されているエントリを抽出し、抽出したエントリを含むＬＤＥＶリストを作成する（ステップＳ９３）。ここで、Ｉ／ＦＰＫ番号に対応するホストＩ／Ｆ部１００に属するホストＩ／Ｆ１０１のＩ／Ｆ番号は、例えば、Ｉ／Ｆ番号中にＩ／ＦＰＫ番号を含めておくように管理している場合には、Ｉ／ＦＰＫ番号が含まれていることにより特定することができる。また、Ｉ／ＦＰＫ番号と、所属するホストＩ／ＦのＩ／Ｆ番号とを対応付けたテーブルを共有メモリ１３０に予め用意しておき、当該テーブルを使ってＩ／ＦＰＫ番号からＩ／Ｆ番号を特定するようにしてもよい。

次いで、ＭＰ１２１は、作成したＬＤＥＶリストを管理コンソール２０に送信する（ステップＳ９４）。

ＬＤＥＶリストを受け取った管理コンソール２０のＣＰＵ２６は、ＬＤＥＶリストの全てのＬＤＥＶを対象として、後述するパス定義削除処理（ステップＳ９５）の実行を開始する。これにより、リプレース対象のホストＩ／Ｆ部１００のホストＩ／Ｆ１０１を介した全てのＬＤＥＶへのパスが削除される。

パスの削除が終了した後、管理コンソール２０のＣＰＵ２６は、ホストＩ／Ｆ部１００の入れ替えを要求する内容を表示部２９に表示させ、ホストＩ／Ｆ部１００の入れ替えが完了したか否かを確認する処理を行う（ステップＳ９６）。ホストＩ／Ｆ部１００が入れ替えられたか否かは、ＣＰＵ２６がホストＩ／Ｆ部１００に対する通信を行うことにより把握することができる。

管理コンソール２０のＣＰＵ２６が、ホストＩ／Ｆ部１００の入れ替えを確認できた場合には、ＣＰＵ２６は、ＬＤＥＶリストの全てのＬＤＥＶを対象として、図１０に示すパス設定処理（ステップＳ９７）の実行を開始する。これにより、交換前のホストＩ／Ｆ部１００と同様なパスが設定され、入れ替えられたホストＩ／Ｆ部１００を利用して交換前と同様な状態が再現できる。パスの設定が終了した後、管理コンソール２０のＣＰＵ２６は、ホストＩ／Ｆ部１００の再開が完了したことを示す結果を表示部２９に表示させる（ステップＳ９８）。

次に、パス定義削除処理（ステップＳ９５）について説明する。

図１７は、本発明の一実施形態に係るパス定義削除処理のフローチャートである。

パス定義削除処理において、管理コンソール２０のＣＰＵ２６は、パス定義削除要求を受け付ける。本実施形態では、ＣＰＵ２６は、ＭＰＰＫ１２０から送信されるＬＤＥＶリストのエントリ（Ｉ／Ｆ番号、パス名、及びＬＤＥＶ番号）をパス定義削除要求として受け付けている。次いで、ＣＰＵ２６は、複数のＭＰＰＫ１２０の中からパス定義削除指示の送信先とするＭＰＰＫ１２０を選択する（ステップＳ１０１）。ここで、ＣＰＵ２６は、例えば、ラウンドロビンによってＭＰＰＫ１２０を選択してもよく、ランダムに選択するようにしてもよい。

次いで、ＣＰＵ２６は、Ｉ／Ｆ番号、パス名、及びＬＤＥＶ番号を含むパス定義削除指示を、通信Ｉ／Ｆ２１、内部ネットワーク１５０を介して、選択したＭＰＰＫ１２０に送信する（ステップＳ１０２）。

送信先のＭＰＰＫ１２０のＭＰ１２１は、内部ネットワーク１５０を介して、パス定義削除指示を受信する。次いで、ＭＰ１２１は、パス定義削除指示に含まれているＬＤＥＶ番号のＬＤＥＶのオーナ権を有するＭＰＰＫ１２０のＭＰＰＫ番号を共有メモリ１３１から取得する（ステップＳ１０３）。オーナ権を有するＭＰＰＫ１２０のＭＰＰＫ番号は、共有メモリ１３１中の対応するＬＤＥＶのロックワード１３４ａから取得することができる。

次いで、ＭＰ１２１は、自己の属するＭＰＰＫ１２０がパス定義削除の対象のＬＤＥＶのオーナ権を有しているか否かを、取得したＭＰＰＫ番号が自己の属するＭＰＰＫ１２０のＭＰＰＫ番号であるか否かによって判定する（ステップＳ１０４）。

この結果、取得したＭＰＰＫ番号が自己の属するＭＰＰＫ１２０のＭＰＰＫ番号と一致し、パス定義削除対象のＬＤＥＶのオーナ権を有している場合（ステップＳ１０４のＹｅｓ）には、ＭＰ１２１は、ＬＭ１２２に格納されたＬＤＥＶ番号対応テーブル１３２からパス定義削除指示に含まれるＬＤＥＶ番号に対応するＩ／Ｆ番号とパス名とを取得する。次いで、ＭＰ１２１は、当該Ｉ／Ｆ番号に対応するホストＩ／Ｆ１０１の管理テーブル１０２から、当該パス名を含むエントリを削除する。更に、ＭＰ１２１は、当該ＬＤＥＶに対する入出力処理が完了するまで待つ。ここで、ＬＤＥＶに対する入出力処理が完了したことは、例えば、当該ＭＰＰＫ１２０のＬＭ１２２に格納されたキューに、対象のＬＤＥＶの入出力要求がないことにより把握することができる。これによって、既に受け付けられたＬＤＥＶへの入出力処理が実行されない事態を適切に防止できる。その後、ＭＰ１２１は、ＬＭ１２２及び共有メモリ１３１のＬＤＥＶ番号対応テーブル１３２から当該ＬＤＥＶ番号に対応するエントリを削除する（ステップＳ１０５）。次いで、ＭＰ１２１は、パス定義削除完了通知を管理コンソール２０に通知する（ステップＳ１０６）。

一方、取得したＭＰＰＫ番号が自己の属するＭＰＰＫ１２０のＭＰＰＫ番号と一致せず、パス定義削除対象のＬＤＥＶのオーナ権を有していない場合（ステップＳ１０４のＮｏ）には、当該ＬＤＥＶに関する情報の更新等をすることはできないので、パス定義削除失敗通知に、取得したオーナ権を有するＭＰＰＫ１２０のＭＰＰＫ番号を含めて管理コンソール２０に送信する（ステップＳ１０７）。

管理コンソール２０のＣＰＵ２６は、パス定義削除が完了したか否か、すなわち、パス定義削除完了通知を受信したか否かを判定し（ステップＳ１０８）、パス定義削除完了通知を受け取っている場合には、パス定義削除が完了したことを示す結果を表示部２９に表示させる（ステップＳ１１３）。

一方、パス定義削除が終了していない場合、すなわち、パス定義削除失敗通知を受け取った場合（ステップＳ１０８のＮｏ）には、ＣＰＵ２６は、パス定義削除失敗通知に含まれているＭＰＰＫ番号のＭＰＰＫ１２０を送信先として選択し（ステップＳ１０９）、当該ＭＰＰＫ１２０に対して、Ｉ／Ｆ番号、パス名、及びＬＤＥＶ番号を含むパス定義削除指示を送信する（ステップＳ１１０）。

パス定義削除指示を受け取ったＭＰＰＫ１２０のＭＰ１２１では、ステップＳ１０３〜ステップＳ１０５の処理を実行する（ステップＳ１１１）。ここで、当該ＭＰＰＫ１２０はオーナ権を有するので、ステップＳ１１１中において、ステップＳ１０５に対応する処理が実行される。次いで、ＭＰ１２１は、パス定義削除完了通知を管理コンソール２０に通知する（ステップＳ１１２）。その後、パス定義削除完了通知を受け取った管理コンソール２０のＣＰＵ２６は、パス定義削除が完了したことを示す結果を表示部２９に表示させる（ステップＳ１１３）。

上記したパス定義削除処理によると、最初にパス定義削除指示を送信する先として選択したＭＰＰＫ１２０が対応するＬＤＥＶのオーナ権をもっていない場合であっても、その後に、対応するＬＤＥＶのオーナ権を有するＭＰＰＫ１２０にパス定義削除指示を送信して、パス定義削除を行わせることができる。このため、管理コンソール２０では、ＬＤＥＶのオーナ権を有しているＭＰＰＫを逐次把握しておく必要がない。このため、ストレージシステム１０が管理コンソール２０の関与なしで、独自にＬＤＥＶのオーナ権を移している場合であっても、支障なくパス定義削除を行うことができる。

次に、いずれかのＭＰＰＫ１２０がリプレース中である、或いは、いずれかのＭＰＰＫ１２０に障害が発生した場合に、当該ＭＰＰＫ１２０がオーナ権を持っているＬＤＥＶに対する入出力処理を可能にするためのアクセス確保処理を説明する。

図１８は、本発明の一実施形態に係るアクセス確保処理のフローチャートである。

本実施形態では、複数のＭＰＰＫ１２０において、対となるＭＰＰＫ１２０が予め決められており、一方のＭＰＰＫ１２０が対となる他方のＭＰＰＫ１２０の担当しているＬＤＥＶに対する入出力処理をリプレース中等において実行するようにしている。

アクセス確保処理において、一のＭＰＰＫ１２０（交替ＭＰＰＫという）が対となる他のＭＰＰＫ１２０（対象ＭＰＰＫという）に対して、動作しているか否かを確認するための生死確認を行う（ステップＳ１１２）。これに対して、対象ＭＰＰＫ１２０は、動作している場合には、生存応答を送信する（ステップＳ１１３ａ）一方、対象ＭＰＰＫ１２０がリプレース中や、障害が発生している場合には、生存応答を送信することができない（ステップＳ１１３ｂ）。

交替ＭＰＰＫ１２０では、ＭＰ１２１が生死確認に対する対象ＭＰＰＫ１２０からの生存応答があったか否かを判定し（ステップＳ１１４）、生存応答があった場合（ステップＳ１１４のＹｅｓ）には、対象ＭＰＰＫ１２０による処理を交替して行う必要がないので、所定時間経過後に、上記ステップＳ１１２からの処理を実行する。

一方、生存応答がない場合（ステップＳ１１４のＮｏ）には、対象ＭＰＰＫ１２０が担当していたＬＤＥＶへの入出力処理ができないことを意味しているので、交替ＭＰＰＫ１２０のＭＰ１２１は、共有メモリ１３１の対象ＭＰＰＫ１２０がロックしているＬＤＥＶを参照する。すなわち、ＭＰ１２１は、対象ＭＰＰＫ１２０がオーナ権を有するすべてのＬＤＥＶを特定する（ステップＳ１１５）。

次いで、ＭＰ１２１は、特定した全てのＬＤＥＶを対象にして以下の処理を実行する。まず、ＭＰ１２１は、共有メモリ１３１における対象のＬＤＥＶの制御情報へロックをかける、すなわち、対応するＬＤＥＶのロックワード１３４ａに自身のＭＰＰＫ番号を格納する。次いで、ＭＰ１２１は、共有メモリ１３１から対象のＬＤＥＶの個別制御情報１３４を取得し、ＬＭ１２２にコピーする。これにより、ＬＭ１２２には、対応するＬＤＥＶの個別制御情報１２４ｃが存在することとなる。また、ＭＰ１２１は、共有メモリ１３１のＬＤＥＶ番号対応テーブル１３２から、対象のＬＤＥＶのＬＤＥＶ番号を有するエントリを取得して、ＬＭ１２２に格納する。また、ＭＰ１２１は、ＬＭ１２２の対象のＬＤＥＶに対応するロック有無１２４ａをロック有に設定し、ポインタ１２４ｂにＬＭ１２２の個別制御情報１２４ｃの先頭へのポインタを設定する。更に、ＭＰ１２１は、ＬＭ１２２のＬＤＥＶ番号管理テーブル１３２から対象のＬＤＥＶのＬＤＥＶ番号に対応するＩ／Ｆ番号とパス名とを取得する。次いで、ＭＰ１２１は、当該Ｉ／Ｆ番号に対応するホストＩ／Ｆ１０１の管理テーブル１０２において、当該パス名を含むエントリのＭＰＰＫ番号に自身のＭＰＰＫ番号を格納する（ステップＳ１１６）。これによって、交替ＭＰＰＫ１２０が対象のＬＤＥＶのオーナ権を確保することができ、対象のＬＤＥＶに対する入出力処理を対象ＭＰＰＫ１２０に代わって実行できることとなる。

次に、本発明の一実施形態における第１の変形例を説明する。

上記実施形態において、図１１に示したＬＤＥＶ減設処理に変えて、次に示すＬＤＥＶ減設処理を実行するようにしてもよい。

図１９は、本発明の一実施形態における第１の変形例に係るＬＤＥＶ減設処理のフローチャートである。

変形例に係るＬＤＥＶ減設処理において、管理コンソール２０のＣＰＵ２６は、ユーザによる入力部２８に対する操作により、ＬＤＥＶ減設要求を受け付ける。本実施形態では、ＣＰＵ２６は、例えば、ＬＤＥＶ管理画面５１を表示させている際におけるユーザによる入力部２８に対する操作により、減設するＬＤＥＶの指定を受け付け、対応するＬＤＥＶのＬＤＥＶ番号を把握する。次いで、ＣＰＵ２６は、複数のＭＰＰＫ１２０の中からＬＤＥＶ減設指示の送信先とするＭＰＰＫ１２０を選択する（ステップＳ１２１）。ここで、ＣＰＵ２６は、例えば、ラウンドロビンによってＭＰＰＫ１２０を選択してもよく、ランダムに選択するようにしてもよい。

次いで、ＣＰＵ２６は、受け付けたＬＤＥＶ番号を含むＬＤＥＶ減設指示を、通信Ｉ／Ｆ２１、内部ネットワーク１５０を介して、選択したＭＰＰＫ１２０に送信する（ステップＳ１２２）。

送信先のＭＰＰＫ１２０のＭＰ１２１は、内部ネットワーク１５０を介して、ＬＤＥＶ減設指示を受信する。次いで、ＭＰ１２１は、ＬＤＥＶ減設指示に含まれているＬＤＥＶ番号のＬＤＥＶのオーナ権を有するＭＰＰＫ１２０のＭＰＰＫ番号を共有メモリ１３１から取得する（ステップＳ１２３）。オーナ権を有するＭＰＰＫ１２０のＭＰＰＫ番号は、共有メモリ１３１中の対応するＬＤＥＶのロックワード１３４ａから取得することができる。

次いで、ＭＰ１２１は、自己の属するＭＰＰＫ１２０が減設対象のＬＤＥＶのオーナ権を有しているか否かを、取得したＭＰＰＫ番号が自己の属するＭＰＰＫ１２０のＭＰＰＫ番号であるか否かによって判定する（ステップＳ１２４）。

この結果、取得したＭＰＰＫ番号が自己の属するＭＰＰＫ１２０のＭＰＰＫ番号と一致し、減設対象のＬＤＥＶのオーナ権を有している場合（ステップＳ１２４のＹｅｓ）には、ＭＰ１２１は、ＬＭ１２２に格納されたＬＤＥＶ番号対応テーブル１３２から減設対象のＬＤＥＶのＬＤＥＶ番号に対応するＩ／Ｆ番号とパス名とを取得し、当該Ｉ／Ｆ番号に対応するホストＩ／Ｆ１０１の管理テーブル１０２から、当該パス名を含むエントリを削除する。更に、ＭＰ１２１は、ＬＭ１２２から減設対象のＬＤＥＶについての個別制御情報１２４ｃ及びＬＤＥＶ負荷情報１２４ｄを削除するとともに、当該ＬＤＥＶに対応するロック有無１２４ａをロック無に設定し、ポインタ１２４ｂを空にする。また、ＭＰ１２１は、共有メモリ１３１から対応するＬＤＥＶの個別制御情報１３４ｂを削除し、共有メモリ１３１におけるＬＤＥＶの制御情報へのロックを外す、すなわち、対応するＬＤＥＶのロックワード１３４ａに空の値（例えば、−１）を格納し（ステップＳ１２５）、その後、ＭＰ１２１は、ＬＤＥＶ減設完了通知を管理コンソール２０に通知する（ステップＳ１２６）。

一方、取得したＭＰＰＫ番号が自己の属するＭＰＰＫ１２０のＭＰＰＫ番号と一致せず、減設対象のＬＤＥＶのオーナ権を有していない場合（ステップＳ１２４のＮｏ）には、当該ＬＤＥＶに関する情報の更新等をすることはできない。このため、ＭＰ１２１は、取得したオーナ権を有するＭＰＰＫ１２０のＭＰＰＫ番号をＬＤＥＶ減設失敗通知に含めて管理コンソール２０に送信する（ステップＳ１２７）。

管理コンソール２０のＣＰＵ２６は、ＬＤＥＶの減設が完了したか否か、すなわち、ＬＤＥＶ減設完了通知を受信したか否かを判定し（ステップＳ１２８）、ＬＤＥＶ減設完了通知を受け取っている場合には、ＬＤＥＶの減設が完了したことを示す結果を表示部２９に表示させる（ステップＳ１３３）。

一方、ＬＤＥＶの減設が終了していない場合、すなわち、ＬＤＥＶ減設失敗通知を受け取った場合には、ＣＰＵ２６は、ＬＤＥＶ減設失敗通知に含まれているＭＰＰＫ番号のＭＰＰＫ１２０を送信先として選択し（ステップＳ１２９）、当該ＭＰＰＫ１２０に対して、ＬＤＥＶ番号を含むＬＤＥＶ減設指示を送信する（ステップＳ１３０）。

ＬＤＥＶ減設指示を受け取ったＭＰＰＫ１２０のＭＰ１２１では、ステップＳ１２３〜ステップＳ１２５の処理を実行する（ステップＳ１３１）。ここで、当該ＭＰＰＫ１２０はオーナ権を有するので、ステップＳ１３１中において、ステップＳ１２５に対応する処理が実行される。次いで、ＭＰ１２１は、ＬＤＥＶ減設完了通知を管理コンソール２０に通知する（ステップＳ１３２）。その後、ＬＤＥＶ減設完了通知を受け取った管理コンソール２０のＣＰＵ２６は、ＬＤＥＶの減設が完了したことを示す結果を表示部２９に表示させる（ステップＳ１３３）。

上記したＬＤＥＶ減設処理によると、最初にＬＤＥＶ減設指示を送信する先として選択したＭＰＰＫ１２０が対応するＬＤＥＶのオーナ権をもっていない場合であっても、その後に、対応するＬＤＥＶのオーナ権を有するＭＰＰＫ１２０にＬＤＥＶ減設指示を送信して、ＬＤＥＶの減設を行わせることができる。このため、管理コンソール２０では、ＬＤＥＶのオーナ権を有しているＭＰＰＫを逐次把握しておく必要がない。このため、ストレージシステム１０が管理コンソール２０の関与なしで、独自にＬＤＥＶのオーナ権を移している場合であっても、支障なくＬＤＥＶの減設を行うことができる。また、ＬＤＥＶの減設指示を受けたＭＰ１２１が、図１１に示すような他のＭＰＰＫ１２０からオーナ権を確保するオーナ権確保処理を行わないで済むので、ＭＰ１２１に係る負荷を低減することができる。

次に本発明の第２の変形例について説明する。

図２０は、本発明の一実施形態における第２の変形例に係るチューニング処理のフローチャートである。

第２の変形例は、上記実施形態では、図１４に示すようにチューニング処理において管理者が担当を変更するＬＤＥＶ及び担当するＭＰＰＫを設定するようにしていたものを、管理コンソール２０が各ＭＰＰＫ１２０の負荷及びＬＤＥＶの負荷に基づいて、担当を変更するＬＤＥＶと、当該ＬＤＥＶを担当するＭＰＰＫ１２０とを自動的に決定するようにしたものである。なお、図１４と同様の処理ステップには、同様な番号を付し、重複する説明を省略する。

第２の変形例に係るチューニング処理において、管理コンソール２０のＣＰＵ２６は、既に収集してある各ＭＰＰＫ１２０の負荷及び各ＬＤＥＶの負荷に基づいて、最も負荷が高いＬＤＥＶを、担当を変更するＬＤＥＶとして選択し（ステップＳ１４１）、更に、最も負荷が低いＭＰＰＫ１２０を新たな担当として選択する（ステップＳ１４２）。次いで、管理コンソール２０のＣＰＵ２６は、選択したＬＤＥＶに対応するＬＤＥＶ番号を含むオーナ権移行指示を、通信Ｉ／Ｆ２１、内部ネットワーク１５０を介して、選択したＭＰＰＫ１２０に送信する（ステップＳ７３）。

その後、管理コンソール２０のＣＰＵ２６は、オーナ権移行完了通知を受け取ると、ＨＤＤ２５のログ領域に、実行したＬＤＥＶのオーナ権の移行に関する内容を記録する（ステップＳ１４３）。

上記チューニング処理によると、最も負荷が高いＬＤＥＶのオーナ権を最も負荷の低いＭＰＰＫ１２０に移行することができ、管理者の手を介することなくＭＰＰＫ１２０の負荷の分散を行うことができる。

次に本発明の第３の変形例について説明する。

図２１は、本発明の一実施形態における第３の変形例に係るチューニング処理のフローチャートである。

第３の変形例は、上記第２の変形例において、担当を変更するＬＤＥＶの選択方法を変えたものである。なお、図１４及び図２０と同様の処理ステップには、同様な番号を付し、重複する説明を省略する。

第３の変形例に係るチューニング処理において、管理コンソール２０のＣＰＵ２６は、既に収集してあるＬＤＥＶの負荷に基づいて、一定の閾値以下であって、最も負荷が高いＬＤＥＶを、担当を変更するＬＤＥＶとして選択し（ステップＳ１５１）、以降の処理を行う。これによって、一定の閾値以下であっても、最も負荷が高いＬＤＥＶの担当のＭＰＰＫ１２０を変更することができる。

上記チューニング処理によると、担当を変更するＬＤＥＶとして、所定の閾値以下の負荷であるＬＤＥＶの中で、最も負荷の高いＬＤＥＶを選択するようにしているので、安定性を維持しつつ、ＭＰＰＫ１２０の負荷の分散を行うことができる。

次に本発明の第４の変形例について説明する。

図２２は、本発明の一実施形態における第４の変形例に係る負荷分散自動調整処理のフローチャートである。

第４の変形例は、上記実施形態では、図１３に示すように管理コンソール２０のＣＰＵ２６がＭＰＰＫ１２０に負荷情報を要求して付加情報をＭＰＰＫ１２０から収集していたものを、ＭＰＰＫ１２０が自発的に管理コンソール２０にＭＰＰＫ負荷情報とＬＤＥＶ負荷情報とを送信するようにし、更に、管理コンソール２０がＭＰＰＫ１２０から送信されたＬＤＥＶ負荷情報及びＭＰＰＫ負荷情報に基づいて、上記した図２１と同様な処理を行うようにしたものである。なお、図１３及び図２１と同様の処理ステップには、同様な番号を付し、重複する説明を省略する。

ＭＰＰＫ１２０のＭＰ１２１は、任意の時点で、ＭＰＰＫ負荷情報を管理コンソール２０に送信し（ステップＳ１６１）、更に、ＬＤＥＶ負荷情報を管理コンソール１２０に送信する（ステップＳ１６２）。なお、各ＭＰＰＫ１２０のＭＰ１２１が管理コンソール１２０に自身のＭＰＰＫ負荷情報及びＬＤＥＶ負荷情報を送信するようにしてもよく、いずれか１つのＭＰＰＫ１２０が他のＭＰＰＫ１２０からＭＰＰＫ負荷情報及びＬＤＥＶ負荷情報を収集しておき、それらをまとめて管理コンソール１２０に送信するようにしてもよい。

次いで、管理コンソール２０のＣＰＵ２６は、ＭＰＰＫ１２０から送信されたＭＰＰＫ負荷情報及びＬＤＥＶ負荷情報に基づいて、以降の処理を開始する。

この処理によると、ＭＰＰＫ１２０の負荷の分散を管理者の手を介することなく行うことができる。

以上、本発明を一実施形態に基づいて説明したが、本発明は上述した実施形態に限られず、他の様々な態様に適用可能である。

例えば、上記各実施形態おいて、記憶装置の一例としてＨＤＤを例に説明していたが、本発明はこれに限られず、例えば、ＨＤＤの少なくとも一部、又は全部を、ＤＶＤドライブ、磁気テープドライブ、フラッシュメモリデバイス等のデータを記憶可能な他の記憶装置に置き換えるようにしてもよい。

また、上記実施形態では、ＬＤＥＶ増設の設定と、パス設定とを異なるタイミングで実行するようにしていたが、本発明はこれに限られず、ＬＤＥＶ増設の設定と、パスの設定とを同時に行うようにしてもよい。例えば、ＬＤＥＶ増設要求受付時（ステップＳ１１）に、パス設定に必要な情報（Ｉ／Ｆ＃、パス名）を受け付けるようし、ＬＤＥＶ増設指示に、パス設定に必要な情報をあわせて、ＬＤＥＶを担当するＭＰＰＫ１２０のＭＰ１２１に送信するようにし（ステップＳ１２）、ＭＰ１２１が、ＲＡＩＤグループ構成情報とＬＤＥＶ番号対応テーブルの格納処理（ステップＳ１３、ステップＳ２５）を行うようにすればよい。このようにパス設定を同時に行うようにすれば、パス設定に必要な情報を、ＬＤＥＶの担当のＭＰＰＫ１２０に直接送ることができるので、担当以外のＭＰＰＫ１２０に送信した場合を考慮した処理（例えば、Ｓ２９〜Ｓ３１）を行う必要がない。このため、パス設定における処理負荷を低減することができるとともに、パス設定に係る時間を短縮することができる。

また、上記実施形態では、管理コンソール２０のＣＰＵ２６が、負荷分散の処理を行うようにしていたが、本発明はこれに限られず、例えば、管理コンソール２０のＣＰＵ２６が実行していた処理をいずれかのＭＰＰＫ１２０のＭＰ１２１が実行するようにしてもよい。また、上記実施形態では、すべてのＭＰＰＫ１２０から最も負荷が低いＭＰＰＫ１２０を選択するようにしていたが、本発明はこれに限られず、例えば、管理者が予め指定した複数のＭＰＰＫ１２０の中から選択するようにしてもよい。

また、上記実施形態では、ＭＰＰＫ１２０に複数のＭＰ１２１が備えられていたが、本発明はこれに限られず、例えば、１つのＭＰ１２１を備えるようにしてもよい。

また、上記実施形態では、対となるＭＰＰＫ１２０の一方が、他方が担当しているＬＤＥＶに対するアクセス権を、他方が動作できない場合に確保するようにしていたが、本発明はこれに限られず、複数のＭＰＰＫ１２０のそれぞれが、他のいずれかのＭＰＰＫ１２０が動作できない場合に、当該ＭＰＰＫ１２０の担当するＬＤＥＶに対するアクセス権を確保するようにしてもよく、任意のＭＰＰＫ１２０によって、任意のＭＰＰＫ１２０が動作できない場合に、当該ＭＰＰＫ１２０の担当するＬＤＥＶに対するアクセス権を確保するようにしてもよい。

本発明の一実施形態に係る計算機システムの構成図である。 図２Ａは、本発明の一実施形態に係る管理テーブルの構成の一例を示す図である。図２Ｂは、ＬＤＥＶ番号対応テーブルの構造の一例を示す図である。 本発明の一実施形態に係るＭＰＰＫのＬＭにおけるキューを説明する図である。 本発明の一実施形態に係るＬＭ及び共有メモリで管理される情報の構成の一例を示す図である。 図５Ａは、本発明の一実施形態に係るアドレス対応情報の構成の一例を示す図である。図５Ｂは、本発明の一実施形態に係るＲＡＩＤ構成情報の構成の一例を示す図である。図５Ｃは、本発明の１実施形態に係るＨＤＤ構成情報の構成の一例を示す図である。 本発明の一実施形態に係る管理コンソールの構成図である。 本発明の一実施形態に係るＬＤＥＶ管理画面を示す図である。 本発明の一実施形態に係るチューニング画面を示す図である。 本発明の一実施形態に係るＬＤＥＶ増設処理のフローチャートである。 本発明の一実施形態に係るパス設定処理のフローチャートである。 本発明の一実施形態に係るＬＤＥＶ減設処理のフローチャートである。 本発明の一実施形態に係るオーナ権確保処理のフローチャートである。 本発明の一実施形態に係るチューニング画面表示処理のフローチャートである。 本発明の一実施形態に係るチューニング処理のフローチャートである。 本発明の一実施形態に係るＭＰＰＫリプレース処理のフローチャートである。 本発明の一実施形態に係るＩ／ＦＰＫリプレース処理のフローチャートである。 本発明の一実施形態に係るパス定義削除処理のフローチャートである。 本発明の一実施形態に係るアクセス確保処理のフローチャートである。 本発明の一実施形態における第１の変形例に係るＬＤＥＶ減設処理のフローチャートである。 本発明の一実施形態における第２の変形例に係るチューニング処理のフローチャートである。 本発明の一実施形態における第３の変形例に係るチューニング処理のフローチャートである。 本発明の一実施形態における第４の変形例に係る負荷分散自動調整処理のフローチャートである。

符号の説明

１０ ストレージシステム、２０ 管理コンソール、１００ ホストＩ／Ｆ部、１０１ ホストＩ／Ｆ、１２０ ＭＰＰＫ、１２１ ＭＰ、１２２ ＬＭ、１３０ 共有メモリ部、１４０ ディスクＩ／Ｆ部、１４１ ディスクＩ／Ｆ、１５０ 内部ネットワーク、１７０ ＨＤＤ。

Claims (19)

1. 複数の記憶装置の少なくとも一部の記憶領域が割り当てられる複数の論理記憶装置に対する入出力処理を行うストレージシステムであって、
   ホスト計算機に接続される第１インタフェース部と、前記記憶装置と接続され、前記記憶装置との間でデータの入出力処理を行う第２インタフェース部と、前記第２インタフェース部を介して前記論理記憶装置の前記記憶領域に対する入出力処理を制御する少なくとも１以上のプロセッサを有する複数の制御部と、それらを通信可能に接続する通信網とを備え、
   前記第１インタフェース部は、
   前記論理記憶装置の記憶領域に対する入出力処理の制御を担当する前記制御部を管理する管理テーブルと、
   前記ホスト計算機から前記論理記憶装置に対する入出力要求があった場合に、前記管理テーブルに基づいて、前記論理記憶装置の入出力処理を担当する前記制御部に前記入出力要求を受け渡す要求受渡部とを備え、
   前記制御部は、
   前記論理記憶装置に対する入出力処理を担当する前記制御部を変更するか否かを判定する変更判定部と、
   前記変更判定部が担当する前記制御部を変更すると判定した場合に、前記担当する前記制御部と異なる前記制御部が前記論理記憶装置に対する入出力処理を担当するように前記管理テーブルを設定する設定部とを有するストレージシステム。
2. 前記制御部は、
   管理コンソールから前記論理記憶装置の入出力処理を担当する前記制御部の変更指示を受信する変更受信部を更に備え、
   前記変更判定部は、前記変更指示を受信した場合に、前記論理記憶装置の入出力処理の担当を変更すると判定する
   請求項１に記載のストレージシステム。
3. 複数の前記制御部の少なくともいずれか１つは、複数の前記制御部の処理負荷を検出する負荷検出部を更に備え、
   前記変更判定部は、前記処理負荷に基づいて、前記論理記憶装置の入出力処理の担当を変更するか否かを判定する
   請求項１又は請求項２に記載のストレージシステム。
4. 複数の前記制御部の少なくともいずれか１つは、他の前記制御部が動作しているか否かを検出する生死検出部を更に備え、
   前記変更判定部は、前記他の前記制御部が動作していないと検出したことに基づいて、前記他の前記制御部が担当する前記論理記憶装置の入出力処理の担当を変更すると判定する
   請求項１乃至請求項３のいずれか１項に記載のストレージシステム。
5. 前記複数の論理記憶装置のそれぞれについて、前記論理記憶装置の記憶領域に記憶するデータが実際に格納される記憶位置を管理するための制御情報を記憶する共有メモリを備え、
   前記制御部は、ローカルメモリを有し、自身が入出力処理を担当する前記論理記憶装置についての前記制御情報を前記共有メモリから取得して前記ローカルメモリに格納する制御情報取得部と、
   前記ローカルメモリに格納された前記制御情報に基づいて、前記論理記憶装置の記憶領域に記憶されたデータについての入出力処理を実行する入出力実行部とを有する
   請求項１乃至請求項４のいずれか１項に記載のストレージシステム。
6. 複数の前記制御部のうちの第１制御部は、
   前記変更判定部が前記論理記憶装置の入出力処理の担当を変更すると判定した場合に、前記論理記憶装置の入出力処理を担当している第２制御部に対して、前記論理記憶装置の入出力処理の担当について終了要求を送信する終了要求部を備え、
   前記第１制御部の前記設定部は、前記第２制御部から終了通知を受けた後に、前記論理記憶装置の担当として前記第１制御部を設定し、
   前記第２制御部は、
   前記第１制御部から終了要求を受信した場合に、前記管理テーブルにおける前記論理記憶装置の入出力処理の担当から前記第２制御部を除く担当終了部と、
   前記担当終了部により前記論理記憶装置の入出力処理の担当から前記第２制御部を除いた場合に、終了要求の要求元の前記第１制御部に担当を終了したことを示す終了通知を送信する終了通知送信部とを有する
   請求項１乃至請求項５のいずれか１項に記載のストレージシステム。
7. 前記論理記憶装置の前記制御情報と、当該論理記憶装置の入出力処理を担当する前記第２制御部の識別情報とを対応付けて記憶する担当記憶部を更に備え、
   前記第１制御部は、
   前記担当記憶部から前記論理記憶装置の担当の前記第２制御部の識別情報を取得する識別情報取得部を更に備え、
   前記終了要求部は、前記識別情報取得部により取得された前記識別情報が示す前記第２制御部に、前記終了要求を送信し、
   前記第２制御部は、
   前記終了要求を受信した場合に、前記担当記憶部から前記第２制御部の前記識別情報を削除する識別情報削除部と、
   前記識別情報を削除した旨の削除通知を要求元の前記第１制御部に送信する削除通知部を更に備え、
   前記第１制御部は、前記識別情報を削除したとの通知を受けた場合に、前記第１制御部の識別情報を、前記論理記憶装置の前記制御情報と対応付けて前記担当記憶部に格納する識別情報格納部を更に有する
   請求項６に記載のストレージシステム。
8. 前記削除通知部は、前記論理記憶装置に対する入出力処理が完了した後に、前記削除通知を送信する
   請求項７に記載のストレージシステム。
9. 前記複数の論理記憶装置のそれぞれについて、前記論理記憶装置の記憶領域に記憶するデータが格納される記憶位置を管理するための制御情報を記憶する共有メモリを備え、
   前記制御部は、
   新たな論理記憶装置の増設指示を受け付ける増設受付部と、
   前記新たな論理記憶装置の入出力処理を担当する前記制御部を決定する担当決定部と、
   決定された前記制御部を前記新たな論理記憶装置の担当として前記管理テーブルに登録する担当登録部と、
   前記新たな論理記憶装置の制御情報を前記共有メモリに登録する制御情報登録部と
   を有する請求項１乃至請求項８のいずれか１項に記載のストレージシステム。
10. 前記担当決定部は、前記新たな論理記憶装置の入出力処理を担当する前記制御部をラウンドロビンによって決定する
    請求項９に記載のストレージシステム。
11. 前記複数の論理記憶装置のそれぞれについて、前記論理記憶装置の記憶領域に記憶するデータが格納される記憶位置を管理するための制御情報を記憶する共有メモリを備え、
    前記制御部は、
    前記論理記憶装置の減設指示を受け付ける減設受付部と、
    前記論理記憶装置の入出力処理の担当の制御部を検出する担当検出部と、
    自制御部が前記論理記憶装置の入出力処理の担当であると判定した場合には、前記管理テーブルにおける前記論理記憶装置の入出力処理の担当から自制御部を除く担当終了部と、
    自制御部が前記論理記憶装置の入出力処理の担当であると判定した場合には、前記共有メモリから前記論理記憶装置の制御情報を削除する制御情報削除部と、
    自制御部が前記論理記憶装置の入出力処理の担当でないと判定した場合には、前記論理記憶装置の入出力処理の担当の制御部に、前記論理記憶装置の減設指示を送信する減設要求送信部と
    を有する請求項１乃至請求項１０のいずれか１項に記載のストレージシステム。
12. 前記制御部は、
    前記論理記憶装置の減設指示を受け付ける減設受付部と、
    前記論理記憶装置の入出力処理の担当の制御部を検出する担当検出部と、
    自制御部が前記論理記憶装置の入出力処理の担当であると判定した場合には、前記管理テーブルにおける前記論理記憶装置の入出力処理の担当から自制御部を除く担当終了部と、
    自制御部が前記論理記憶装置の入出力処理の担当であると判定した場合には、前記共有メモリから前記論理記憶装置の制御情報を削除する制御情報削除部と、
    自制御部が前記論理記憶装置の入出力処理の担当でないと判定した場合には、前記論理記憶装置の入出力処理の担当の制御部を示す識別情報を、管理計算機に送信する担当制御部通知部と
    を有する請求項１乃至請求項１１のいずれか１項に記載のストレージシステム。
13. 前記制御部は、
    自制御部の閉塞指示を受け付ける閉塞指示受付部と、
    前記閉塞指示を受け付けた場合に、前記管理テーブルにおける前記論理記憶装置の入出力処理の担当から自制御部を除く閉塞時担当終了部と、
    自制御部が担当していた前記論理記憶装置の識別情報を退避格納させる担当情報退避格納部と、
    自制御部の再開指示を受け付ける再開指示受付部と、
    前記再開指示を受け付けた場合に、前記退避格納させた前記論理記憶装置の識別情報に基づいて、自制御部を前記識別情報が示す前記論理記憶装置の担当として前記管理テーブルに登録する再開時担当登録部と
    を有する請求項１乃至請求項１２のいずれか１項に記載のストレージシステム。
14. 前記管理テーブルから前記論理記憶装置の入出力処理の担当から自制御部を除いた後、自制御部が担当する前記論理記憶装置に対する入出力処理が終了した場合に、自制御部の入替が可能である旨の通知を送信する入替可能通知送信部を更に有する
    請求項１３に記載のストレージシステム。
15. 前記第１インタフェース部を複数備え、
    前記制御部は、
    第１インタフェース部の閉塞指示を受け付けるインタフェース閉塞指示受付部と、
    前記閉塞指示を受け付けた場合に、前記第１インタフェース部の管理テーブルにおける前記論理記憶装置の入出力処理の担当から自制御部を外す担当削除部と、
    前記第１インタフェース部の再開指示を受け付けるインタフェース再開指示受付部と、
    前記再開指示を受け付けた場合に、前記第１インタフェース部の閉塞前に自制御部が担当していた前記論理記憶装置の担当として自制御部を前記第１インタフェースの管理テーブルに登録するインタフェース再開時担当登録部と
    を有する請求項１乃至請求項１４のいずれか１項に記載のストレージシステム。
16. 複数の記憶装置の少なくとも一部の記憶領域が割り当てられる複数の論理記憶装置に対する入出力処理を行うストレージシステムにおけるストレージシステム管理方法であって、
    前記ストレージシステムは、
    前記ホスト計算機に接続される第１インタフェース部と、前記記憶装置と接続され、前記記憶装置との間でデータの入出力処理を行う第２インタフェース部と、前記第２インタフェース部を介して前記論理記憶装置の前記記憶領域に対する入出力処理を制御する少なくとも１以上のプロセッサを有する複数の制御部と、それらを通信可能に接続する通信網とを備え、
    前記第１インタフェース部は、前記論理記憶装置の記憶領域に対する入出力処理の制御を担当する前記制御部を管理する管理テーブルと、前記ホスト計算機から前記論理記憶装置に対する入出力要求があった場合に、前記管理テーブルに基づいて、前記論理記憶装置の入出力処理を担当する前記制御部に前記入出力要求を受け渡す要求受渡部とを備えており、
    前記論理記憶装置に対する入出力処理を担当する前記制御部を変更するか否かを判定し、
    担当する前記制御部を変更すると判定した場合に、前記担当する前記制御部と異なる前記制御部が前記論理記憶装置に対する入出力処理を担当するように前記管理テーブルを設定する
    ストレージシステム管理方法。
17. 複数の記憶装置の少なくとも一部の記憶領域が割り当てられる複数の論理記憶装置に対する入出力処理を行うストレージシステムと、前記ストレージシステムに対する指示が可能な管理コンソールとを有する計算機システムであって、
    前記ストレージシステムは、
    前記ホスト計算機に接続される第１インタフェース部と、前記記憶装置と接続され、前記記憶装置との間でデータの入出力処理を行う第２インタフェース部と、前記第２インタフェース部を介して前記論理記憶装置の前記記憶領域に対する入出力処理を制御する少なくとも１以上のプロセッサを有する複数の制御部と、それらを通信可能に接続する通信網とを備え、
    前記第１インタフェース部は、
    前記論理記憶装置の記憶領域に対する入出力処理の制御を担当する前記制御部を管理する管理テーブルと、
    前記ホスト計算機から前記論理記憶装置に対する入出力要求があった場合に、前記管理テーブルに基づいて、前記論理記憶装置の入出力処理を担当する前記制御部に前記入出力要求を受け渡す要求受渡部とを備え、
    前記管理コンソールは、
    管理者から新たな論理記憶装置の増設指示を受け付ける増設指示受付部と、
    前記新たな論理記憶装置を担当する制御部を決定する制御部決定部と、
    前記決定した前記制御部に対して、前記新たな論理記憶装置の増設指示を送信する増設指示送信部とを有し、
    前記制御部は、
    前記新たな論理記憶装置の前記増設指示を受信する増設指示受信部と、
    前記管理テーブルに、前記新たな論理記憶装置の担当として自制御部を登録する担当登録部とを
    有する計算機システム。
18. 前記制御部は、
    自制御部の処理負荷を検出する負荷検出部と、
    自制御部が担当する論理記憶装置の負荷を検出する論理記憶装置負荷検出部と、
    前記制御部の処理負荷と、前記論理記憶装置の負荷とを前記管理コンソールに送信する負荷送信部とを更に備え、
    前記管理コンソールは、
    前記制御部から各制御部の処理負荷と、前記論理記憶装置の負荷とを収集する収集部と、
    前記各制御部の処理負荷及び前記論理記憶装置の負荷を表示する表示部と、
    管理者から担当を変更する前記論理記憶装置及び当該論理記憶装置を担当させる前記制御部の指定を受け付ける変更指定受付部と、
    前記受け付けた前記制御部に、前記制御部が前記論理記憶装置の担当となる旨の変更指示を送信する変更指示送信部とを有し、
    前記制御部は、
    前記変更指示を受信する変更受信部と、
    前記変更指示に基づいて、前記論理記憶装置に対する入出力処理を自制御部が担当するように前記管理テーブルを設定する設定部と
    を有する請求項１７に記載の計算機システム。
19. 複数の記憶装置の少なくとも一部の記憶領域が割り当てられる複数の論理記憶装置に対する入出力処理を行うストレージシステムと、前記ストレージシステムに対する指示が可能な管理コンソールとを有する計算機システムであって、
    ホスト計算機に接続される第１インタフェース部と、前記記憶装置と接続され、前記記憶装置との間でデータの入出力処理を行う第２インタフェース部と、前記第２インタフェース部を介して前記論理記憶装置の前記記憶領域に対する入出力処理を制御する少なくとも１以上のプロセッサとローカルメモリとを有する複数の制御部と、前記複数の論理記憶装置のそれぞれについて、前記論理記憶装置の記憶領域に記憶するデータが格納される記憶位置を管理するための制御情報を記憶する共有メモリと、それらを通信可能に接続する通信網とを備え、
    前記第１インタフェース部は、
    前記論理記憶装置の記憶領域に対する入出力処理の制御を担当する前記制御部を管理する管理テーブルを有し、前記ホスト計算機から前記論理記憶装置に対する入出力要求があった場合に、前記管理テーブルに基づいて、前記論理記憶装置の入出力処理を担当する前記制御部に前記入出力要求を受け渡し、
    前記制御部のプロセッサは、
    前記入出力要求を受けた場合に、前記第２インタフェース部を介して前記論理記憶装置の前記記憶領域に割り当てられた前記記憶装置に対する入出力処理を制御し、
    自制御部の処理負荷を検出し、
    自制御部が担当する前記論理記憶装置の負荷を検出し、
    前記制御部の処理負荷と、前記論理記憶装置の負荷とを前記管理コンソールに送信し、
    前記管理コンソールのプロセッサは、
    前記制御部から各制御部の処理負荷と、前記論理記憶装置の負荷とを収集し、
    前記各制御部の処理負荷及び前記論理記憶装置の負荷に関する画面を表示し、
    管理者から前記論理記憶装置及び当該論理記憶装置を新たに担当させるいずれかの前記制御部の指定を受け付け、
    前記指定された前記制御部に対して、前記制御部が前記論理記憶装置の担当となる旨の変更指示を送信し、
    前記制御部のプロセッサは、
    更に、前記変更指示を受信し、前記変更指示に基づいて、前記論理記憶装置に対する入出力処理を自制御部が担当するように前記管理テーブルを設定し、
    前記共有メモリから、前記論理記憶装置についての前記制御情報を取得してローカルメモリに格納する
    計算機システム。

Images