JP2008269314A

JP2008269314A - Random number generation device and random number generation method

Info

Publication number: JP2008269314A
Application number: JP2007111778A
Authority: JP
Inventors: Toru Onodera; 徹小野寺; Hiroshi Shigeno; 啓重野; Minoru Ochiai; 稔落合
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-04-20
Filing date: 2007-04-20
Publication date: 2008-11-06

Abstract

<P>PROBLEM TO BE SOLVED: To provide a random number generation device, capable of efficiently generating uniform random numbers. <P>SOLUTION: This random number generation device comprises a random number generation part 501 which generates a random number; and a correction processing means which repeats addition of the random number generated by the random number generation means to an addition result generated by an addition part 502 an optional number of times. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、一様な乱数を生成するための乱数生成装置および乱数生成方法に関する。 The present invention relates to a random number generation device and a random number generation method for generating a uniform random number.

乱数生成装置には、乱数の元となる物理現象（ノイズ源）と、アナログの物理現象を電気的に観測して計算機が認識できるディジタル情報に変換する機能、物理現象から取り出された乱数の品質を改善する機能の３つの機能が必要である。 The random number generator has a physical phenomenon (noise source) that is the source of the random number, a function that converts the analog physical phenomenon into digital information that can be recognized by a computer, and the quality of the random number extracted from the physical phenomenon. Three functions of improving the function are necessary.

１）ノイズ源について
図１３（ａ）は、ツェナーダイオードの通常の使い方が示されている。ツェナーダイオードＤは、ツェナー電圧Ｖｚが一定であることを利用して定電圧を取り出すときに用いられる。 1) Noise Source FIG. 13 (a) shows a normal use of a Zener diode. The Zener diode D is used when taking out a constant voltage by utilizing the fact that the Zener voltage Vz is constant.

図１３（ｂ）は、ツェナーダイオードの雑音発生の理由が示されている。電流Ｉｚが増加することにより図１３（ａ）に示す抵抗Ｒが電圧降下し、出力電圧Ｖｏｕｔがツェナー電圧Ｖｚよりも小さくなるとツェナーダイオードＤがオフとなり電流Ｉｚが流れなくなる。電流Ｉｚが流れなくなると抵抗Ｒの電圧降下がなくなるのでツェナーダイオードＤの電圧Ｖｏｕｔが上昇し、ツェナーダイオードＤがオンとなり抵抗Ｒに電流Ｉｚが流れる。この動作の繰り返しがノイズとして観測される（例えば非特許文献１参照）。 FIG. 13B shows the reason for the noise generation of the Zener diode. When the current Iz increases, the resistance R shown in FIG. 13A drops, and when the output voltage Vout becomes smaller than the Zener voltage Vz, the Zener diode D is turned off and the current Iz does not flow. When the current Iz stops flowing, the voltage drop of the resistor R disappears, so that the voltage Vout of the Zener diode D rises, the Zener diode D is turned on, and the current Iz flows through the resistor R. The repetition of this operation is observed as noise (see, for example, Non-Patent Document 1).

２）ディジタル情報について
ディジタル情報を計算機が処理する場合、決められた型がある。例えば、ＩＥＥＥの規格には整数型、単精度浮動小数点型、倍精度浮動小数点型などの型である。
物理現象から取り出された乱数は整数型として生成するのが一般的である。ビット数がＮの場合、区間［０，２^Ｎ−１］の整数型として処理することになるが、乱数を多用するシミュレーションの分野においては、区間［０，１）の浮動小数点型として扱うことが多い。この場合、整数型の乱数から浮動小数点型の乱数に型の変換を行う必要がある。この変換をする際、通常は、変換対象とする整数型の乱数の値をｖとすると、ｖ/２^ｎを実行する。 2) Digital information When digital information is processed by a computer, there is a fixed type. For example, the IEEE standard includes types such as an integer type, a single precision floating point type, and a double precision floating point type.
Random numbers extracted from physical phenomena are generally generated as integer types. When the number of bits is N, it is processed as an integer type in the interval [0, 2 ^N −1]. However, in the field of simulation using a lot of random numbers, it is handled as a floating point type in the interval [0, 1). There are many. In this case, it is necessary to perform type conversion from an integer type random number to a floating point type random number. When performing this conversion, usually, v / 2 ⁿ is executed, where v is the value of the integer type random number to be converted.

３）物理現象から取り出された乱数の品質改善について
物理現象から取り出された乱数は、乱数の品質として一様性が問題になることが多い。物理現象の僅かな偏りがそのまま乱数の品質に影響することがあるため、偏りを少なくする補正が必要である。この方法の一つに、くくり合わせ法と呼ばれる補正方法がある。
くくり合わせ法は、０と１の生成確率がそれぞれ正確に１／２の補正データとの排他論理和を求めて改善する方法である（例えば特許文献１参照）。
特開２０００−２５９３９５号公報島田義人、「はじめての電子回路工作」、ＣＱ出版、トランジスタ技術２００７年１月号、Ｐ２２６ 3) Improvement of the quality of random numbers extracted from physical phenomena Randomness extracted from physical phenomena often has a problem with uniformity as the quality of random numbers. Since a slight deviation of the physical phenomenon may directly affect the quality of the random number, correction to reduce the deviation is necessary. One of these methods is a correction method called a kneading method.
The combination method is a method of improving by obtaining an exclusive OR with correction data whose generation probabilities of 0 and 1 are each exactly 1/2 (see, for example, Patent Document 1).
JP 2000-259395 A Yoshito Shimada, “First Electronic Circuit Craft”, CQ Publishing, Transistor Technology January 2007, P226

１）ノイズ源における課題ついて
非特許文献１に提案されている技術では、一定電圧以下ではツェナーダイオードがオフとなる。このため、正規分布となるゆらぎ成分を観測することは困難である。 1) Problems with noise sources In the technique proposed in Non-Patent Document 1, the Zener diode is turned off below a certain voltage. For this reason, it is difficult to observe a fluctuation component having a normal distribution.

２）ディジタル情報における課題について
例えば、区間［０，２^Ｎ−１］の整数型の乱数を区間［０，１）の浮動小数点型の乱数に変換する際、ｖ/２^ｎを実行すると、区間［０，１］の浮動小数点型の乱数になってしまうことがある。これは、整数型のビット数よりも小さな仮数部を有する浮動小数点型に変換するときに、最も近い値に丸めを行うことによるものである。
このため、区間［０，１）における乱数の一様性に問題が生じ、区間［０，１）における一様な乱数を期待して作成されたアプリケーションでは支障が生じることとなる。 2) Issues in digital information For example, when converting an integer type random number in the interval [0, 2 ^N −1] into a floating point type random number in the interval [0, 1), executing v / 2 ⁿ , It may become a floating point type random number of [0, 1]. This is due to rounding to the nearest value when converting to a floating point type having a mantissa part smaller than the number of bits of the integer type.
For this reason, a problem arises in the uniformity of random numbers in the interval [0, 1), and an application created in expectation of a uniform random number in the interval [0, 1) will have a problem.

３）物理現象から取り出された乱数の品質改善における課題について
特許文献１に提案されている技術では、くくり合わせ法による補正においては、各ビットが０または１になる確率が正確に１/２となる一様な乱数列を別途生成しなければならないということがあった。 3) Issues in improving the quality of random numbers extracted from physical phenomena In the technique proposed in Patent Document 1, the probability of each bit being 0 or 1 is exactly 1/2 in the correction by the combination method. In some cases, a uniform random number sequence must be generated separately.

本発明は、上記事情に鑑みてなされたものであり、効率よく一様な乱数を生成することができる乱数生成装置および乱数生成方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a random number generation device and a random number generation method capable of efficiently generating uniform random numbers.

上述した課題を解決するために、本発明に係る乱数生成装置は、乱数を生成する乱数生成手段と、前記乱数生成手段により生成された乱数と、加算手段により生成された加算結果との加算を任意の回数繰り返す補正処理手段と、を備えることを特徴とする。 In order to solve the above-described problem, a random number generation device according to the present invention adds a random number generation unit that generates a random number, a random number generated by the random number generation unit, and an addition result generated by the addition unit. Correction processing means that repeats an arbitrary number of times.

また、上述した課題を解決するために、本発明に係る乱数生成装置は、ノイズを発生するダイオードと、前記ダイオードに電流を供給する定電流源と、前記ダイオードの出力電圧を取り出すように接続され、前記ダイオードの動作インピーダンスと異なる値の抵抗値を持つ入力抵抗と、を有するノイズ源と、を備えることを特徴とする。 In order to solve the above-described problem, a random number generator according to the present invention is connected to a diode that generates noise, a constant current source that supplies current to the diode, and an output voltage of the diode. And a noise source having an input resistance having a resistance value different from the operating impedance of the diode.

また、上述した課題を解決するために、本発明に係る乱数生成装置は、ノイズを発生するダイオードと、前記ダイオードに電流を供給する定電流源と、前記ダイオードの電流出力を観測する電流観測手段とを有し、前記ダイオードの出力電流の積分値を観測し、前記出力電流の積分値が一定の値に達するときに、クロック信号の値を乱数とする、ことを特徴とする。 In order to solve the above-described problem, a random number generation device according to the present invention includes a diode that generates noise, a constant current source that supplies current to the diode, and current observation means that observes the current output of the diode. The integrated value of the output current of the diode is observed, and when the integrated value of the output current reaches a certain value, the value of the clock signal is a random number.

また、上述した課題を解決するために、本発明に係る乱数生成装置は、浮動小数点型格納形式の仮数部に格納された「１」のうち最も上位の「１」の桁を把握し、前記「１」を仮数部の最上位ビットに来るようにシフト操作を行い、シフト操作した分だけ前記浮動小数点型格納形式の指数部でカウントダウンを行う変換手段と、を有する補正処理部と、を備えることを特徴とする。 In order to solve the above-described problem, the random number generation device according to the present invention grasps the highest “1” digit among the “1” stored in the mantissa part of the floating-point storage format, A correction processing unit including a conversion unit that performs a shift operation so that "1" comes to the most significant bit of the mantissa part, and counts down by the exponent part of the floating-point storage format by the amount of the shift operation. It is characterized by that.

また、上述した課題を解決するために、本発明に係る乱数生成方法は、乱数を生成する乱数生成ステップと、前記乱数生成手段により生成された乱数と、加算手段により生成された単純加算結果との加算を任意の回数繰り返すことによって複合加算結果を得る補正処理ステップと、を備えることを特徴とする。 In order to solve the above-described problem, a random number generation method according to the present invention includes a random number generation step for generating a random number, a random number generated by the random number generation unit, a simple addition result generated by an addition unit, And a correction processing step of obtaining a composite addition result by repeating the addition of a number of times.

また、上述した課題を解決するために、本発明に係る乱数生成方法は、ダイオードに一定の電流を供給するステップと、前記ダイオードに第１の微小変動する電流が発生するステップと、前記ダイオードの動作インピーダンスと異なる値の抵抗値を持つ入力抵抗に前記第１の微小変動する電流の影響による第２の微小変動する電流が流れるステップと、を備えることを特徴とする。 In order to solve the above-described problem, a random number generation method according to the present invention includes a step of supplying a constant current to a diode, a step of generating a first minutely varying current in the diode, And a step in which a second minutely varying current due to the influence of the first minutely varying current flows through an input resistor having a resistance value different from the operating impedance.

また、上述した課題を解決するために、本発明に係る乱数生成方法は、ダイオードに一定の電流を供給するステップと、前記ダイオードの電流出力を観測する電流観測ステップと、前記ダイオードの出力電流の積分値を観測し、前記出力電流の積分値が一定の値に達するときに、クロック信号の値を乱数とするステップと、を備えることを特徴とする。 In order to solve the above-described problem, a random number generation method according to the present invention includes a step of supplying a constant current to a diode, a current observation step of observing a current output of the diode, and an output current of the diode. A step of observing an integral value and setting the value of the clock signal as a random number when the integral value of the output current reaches a constant value.

また、上述した課題を解決するために、本発明に係る乱数生成方法は、乱数を生成する乱数生成ステップと、浮動小数点型格納形式の仮数部に格納された「１」のうち最も上位の「１」の桁を把握し、前記「１」を仮数部の最上位ビットに来るようにシフト操作を行い、シフト操作した分だけ前記浮動小数点型格納形式の指数部でカウントダウンを行う変換ステップと、乱数の一様性を補正処理する補正処理ステップと、を備えることを特徴とする。 In order to solve the above-described problem, the random number generation method according to the present invention includes a random number generation step for generating a random number and “1” stored in the mantissa part of the floating-point storage format, A conversion step of grasping the digit of “1”, performing a shift operation so that the “1” comes to the most significant bit of the mantissa part, and counting down by the exponent part of the floating-point storage format by the amount of the shift operation; And a correction processing step for correcting the uniformity of random numbers.

本発明によれば、効率よく一様な乱数を生成することができる。 According to the present invention, uniform random numbers can be generated efficiently.

本発明に係る乱数生成装置および乱数生成方法の実施形態について、添付図面を参照して説明する。 Embodiments of a random number generation device and a random number generation method according to the present invention will be described with reference to the accompanying drawings.

［第１実施形態］
図１は、本発明に係る乱数生成装置の第１実施形態の全体的な構成例を示すブロック図である。 [First Embodiment]
FIG. 1 is a block diagram showing an overall configuration example of a first embodiment of a random number generation device according to the present invention.

乱数生成装置１は、ノイズ源２と、Ａ/Ｄ変換器（アナログ/デジタル変換器）３と、補正処理部４により構成される。 The random number generation device 1 includes a noise source 2, an A / D converter (analog / digital converter) 3, and a correction processing unit 4.

ノイズ源２は、乱数の元となる物理現象の部分である。 The noise source 2 is a part of a physical phenomenon that is a source of random numbers.

Ａ/Ｄ変換器３は、アナログの物理現象を電気的に観測して計算機が認識できるディジタル情報に変換する機能を有する。 The A / D converter 3 has a function of electrically observing an analog physical phenomenon and converting it into digital information that can be recognized by a computer.

補正処理部４は、物理現象から取り出された乱数の品質を改善する機能を有する。こうして、乱数データ１０を得る。 The correction processing unit 4 has a function of improving the quality of random numbers extracted from physical phenomena. In this way, random number data 10 is obtained.

図２は、本発明に係る乱数生成装置１の第１実施形態におけるノイズ源２の内部の機械的な構成例を示す説明図である。 FIG. 2 is an explanatory diagram showing a mechanical configuration example inside the noise source 2 in the first embodiment of the random number generation device 1 according to the present invention.

ノイズ源２は、ツェナーダイオード２２に逆電流を供給する定電流源２１と、ツェナーダイオード２２の出力電圧を取り出すように接続された、コンデンサ２３と入力抵抗２４とフィードバック抵抗２５とが接続された反転アンプ２６により構成される。 The noise source 2 includes a constant current source 21 that supplies a reverse current to the Zener diode 22, and an inversion in which a capacitor 23, an input resistor 24, and a feedback resistor 25 are connected to take out the output voltage of the Zener diode 22. The amplifier 26 is configured.

ツェナーダイオード２２で発生したノイズは、コンデンサ２３で直流成分がカットされ、反転アンプ２６により増幅される。 The noise generated in the Zener diode 22 is amplified by the inverting amplifier 26 after the DC component is cut by the capacitor 23.

従来においては電源から抵抗Ｒを用いてツェナーダイオードＤに電流を供給しているが（図１０（ａ）参照）、定電流源２１を用いることで、電圧降下によるツェナーダイオード２２のオフを回避し、より品質の高い物理乱数を実現することできる。 Conventionally, current is supplied from the power source to the Zener diode D using the resistor R (see FIG. 10A), but the constant current source 21 is used to avoid turning off the Zener diode 22 due to a voltage drop. Higher quality physical random numbers can be realized.

図３は、ツェナーダイオード２２の電流電圧特性を示す図である。横軸は逆電圧Ｖ_Ｒ２０２、縦軸は逆電流Ｉ_Ｒ２０１である。 FIG. 3 is a diagram illustrating the current-voltage characteristics of the Zener diode 22. The horizontal axis represents the reverse voltage V _R 202, and the vertical axis represents the reverse current I _R 201.

逆電流Ｉ_Ｒ２０１がリーク電流程度で非常に小さいとき、ツェナーダイオード２２の逆電圧Ｖ_Ｒ２０２は逆電流Ｉ_Ｒ２０１の増加とともに上昇し、ツェナー電圧Ｖ_Ｚ２０３に到達するとツェナー降伏現象またはアバランシェ降伏現象によりツェナーダイオード２２の逆電圧Ｖ_Ｒ２０２は逆電流Ｉ_Ｒ２０１を変えてもほぼ一定の値を示す。 When the reverse current I _R 201 is about a leak current and is very small, the reverse voltage V _R 202 of the Zener diode 22 increases with the increase of the reverse current I _R 201, and when the Zener voltage V _Z 203 is reached, a Zener breakdown phenomenon or an avalanche breakdown Due to the phenomenon, the reverse voltage V _R 202 of the Zener diode 22 shows a substantially constant value even if the reverse current I _R 201 is changed.

降伏現象が生じたときに流れるツェナー電流Ｉ_Ｚ２０４にはゆらぎがあり、ツェナー電流の微小変動△Ｉ_Ｚ２０５はツェナー電圧の微小変動△Ｖ_Ｚ２０６をもたらす。動作インピーダンスＺｚ２０７は、ツェナー電流の微小変動△Ｉ_Ｚ２０５とツェナー電圧の微小変動△Ｖ_Ｚ２０６の関係から求める。 There is fluctuation in the Zener current I _Z 204 that flows when the breakdown phenomenon occurs, and the Zener current minute fluctuation ΔI _Z 205 causes a Zener voltage minute fluctuation ΔV _Z 206. The operating impedance Zz207 is obtained from the relationship between the minute fluctuation ΔI _Z 205 of the Zener current and the minute fluctuation ΔV _Z 206 of the Zener voltage.

ツェナー電流Ｉ_Ｚ２０４のゆらぎ、ツェナー電圧Ｖ_Ｚ２０３のゆらぎを観測することにより、ツェナーダイオード２２のノイズを取り出すことができる。 By observing the fluctuation of the Zener current I _Z 204 and the fluctuation of the Zener voltage V _Z 203, the noise of the Zener diode 22 can be taken out.

ツェナー電流の微小変動△Ｉ_Ｚ２０５を（＋／−）・Δｉとする。ここで（＋／−）は＋または−を意味し符号の順番は以降の式で意味がある。定電流源２１は常時一定の電流を供給しているから、ツェナー電流の微小変動△Ｉ_Ｚ２０５により入力抵抗２４の値に関わらず、入力抵抗２４には（−／＋）・Δｉの電流が流れる。反転アンプ２６の出力電圧は、フィードバック抵抗２５をＲｆとすると、（＋／−）・Δｉ・Ｒｆとなる。 A small fluctuation ΔI _Z 205 of the Zener current is set to (+/−) · Δi. Here, (+/−) means + or −, and the order of the signs is significant in the following formulas. Since the constant current source 21 always supplies a constant current, a current of (− / +) · Δi is applied to the input resistor 24 regardless of the value of the input resistor 24 due to a minute change ΔI _Z 205 of the Zener current. Flowing. The output voltage of the inverting amplifier 26 is (+/−) · Δi · Rf, where the feedback resistor 25 is Rf.

一方、ツェナー電流の微小変動△Ｉ_Ｚ２０５によりツェナーダイオード２２のツェナー電圧２０３も（＋／−）・Δｉ・Ｚｚだけ変動する。ツェナー電圧の微小変動△Ｖ_Ｚ２０６は入力抵抗２４により、反転アンプ２６への入力電流（＋／−）・Δｉ・Ｚｚ／Ｒｉとなる。反転アンプ２６の出力電圧は（−／＋）・Δｉ・（Ｚｚ／Ｒｉ）・Ｒｆとなる。ここで、Ｒｉは入力抵抗２４である。 On the other hand, the Zener voltage 203 of the Zener diode 22 also fluctuates by (+/−) · Δi · Zz due to the minute fluctuation ΔI _Z 205 of the Zener current. A small fluctuation ΔV _Z 206 of the Zener voltage becomes an input current (+/−) · Δi · Zz / Ri to the inverting amplifier 26 by the input resistor 24. The output voltage of the inverting amplifier 26 is (− / +) · Δi · (Zz / Ri) · Rf. Here, Ri is the input resistance 24.

以上のように、ツェナー電流の微小変動△Ｉ_Ｚ２０５とツェナー電圧の微小変動Ｖ_Ｚ２０６により、反転アンプ２６の出力電圧は、（（＋／−）・Δｉ・Ｒｆ）＋（（−／＋）・Δｉ・（Ｚｚ／Ｒｉ）・Ｒｆ）となる。整理すると、次の（式１）のようになる。
［数１］
（＋／−）・Δｉ（１−Ｚｚ／Ｒｉ）Ｒｆ（式１）
（式１）から、入力抵抗２４（Ｒｉ）＝動作インピーダンス２０７（Ｚｚ）とすることにより反転アンプ２６の出力に発生するノイズが低減する。また、入力抵抗２４（Ｒｉ）＞＞動作インピーダンス２０７（Ｚｚ）とすることにより、ツェナー電圧の微小変動Ｖ_Ｚ２０６によるノイズに比べてツェナー電流の微小変動△Ｉ_Ｚ２０５が多く寄与するノイズが反転アンプ２６から出力される。 As described above, the output voltage of the inverting amplifier 26 is ((+/−) · Δi · Rf) + ((− / +) due to the minute variation ΔI _Z 205 of the Zener current and the minute variation V _Z 206 of the Zener voltage. ) · Δi · (Zz / Ri) · Rf). To summarize, the following (Formula 1) is obtained.
[Equation 1]
(+/−) · Δi (1-Zz / Ri) Rf (Formula 1)
From (Equation 1), the noise generated at the output of the inverting amplifier 26 is reduced by setting the input resistance 24 (Ri) = the operating impedance 207 (Zz). Further, by setting the input resistance 24 (Ri) >> operating impedance 207 (Zz), the noise contributed by the small fluctuation of the Zener current ΔI _Z 205 more than the noise due to the small fluctuation of the Zener voltage V _Z 206 is inverted. Output from the amplifier 26.

さらに、入力抵抗２４（Ｒｉ）＜＜動作インピーダンス２０７（Ｚｚ）とすることにより、ツェナー電流の微小変動△Ｉ_Ｚ２０５によるノイズに比べてツェナー電圧の微小変動Ｖ_Ｚ２０６が多く寄与するノイズが反転アンプ２６から出力される。 Furthermore, by making the input resistance 24 (Ri) << the operating impedance 207 (Zz), the noise contributed by the small Zener voltage fluctuation V _Z 206 more than the noise caused by the Zener current minute fluctuation ΔI _Z 205 is inverted. Output from the amplifier 26.

これにより、抵抗値を適当な値に設定することにより、ノイズを減衰させる、電流ノイズ成分を出力する、電圧ノイズ成分を出力するなどの効果が得られる。 Thereby, by setting the resistance value to an appropriate value, effects such as attenuating noise, outputting a current noise component, and outputting a voltage noise component can be obtained.

なお、図２において、直流成分をカットするためにコンデンサ２３を接続しているが、このような方法以外にも、ツェナーダイオード２２の下端側に直流電圧（バイアス電圧）を与える、反転アンプ２６の正側入力端子に直流電圧（バイアス電圧）を与える、反転アンプ２６の負側入力端子に直流電流（バイアス電流）を与える、などの方法がある。 In FIG. 2, the capacitor 23 is connected to cut the DC component. However, in addition to this method, the inverting amplifier 26 that applies a DC voltage (bias voltage) to the lower end side of the Zener diode 22 is used. There are methods such as applying a DC voltage (bias voltage) to the positive input terminal and applying a DC current (bias current) to the negative input terminal of the inverting amplifier 26.

また、ツェナーダイオードを用いて効果を説明したが、他の例えばトンネルダイオードやトンネル効果やアバランシェ降伏現象が生じる薄膜間に電圧をかけた場合においても、ゆらぎによりノイズが発生するため（式１）を用いて反転アンプ２６からノイズを出力することができる。 Further, although the effect has been described using a Zener diode, noise is generated due to fluctuation even when a voltage is applied between other thin films in which a tunnel diode or a tunnel effect or an avalanche breakdown phenomenon occurs, for example (Equation 1). By using this, noise can be output from the inverting amplifier 26.

［第２実施形態］
本発明に係る乱数生成装置の第２実施形態の全体的な構成例は、第１実施形態の構成と同様であり（図１参照）、同一の構成には同一の符号を付して、重複した説明は省略する。 [Second Embodiment]
The overall configuration example of the second embodiment of the random number generation device according to the present invention is the same as the configuration of the first embodiment (see FIG. 1). The explanations made are omitted.

図４は、本発明に係る乱数生成装置１の第２実施形態におけるノイズ源２の内部の機械的な構成例を示す説明図である。 FIG. 4 is an explanatory diagram illustrating an example of a mechanical configuration inside the noise source 2 in the second embodiment of the random number generation device 1 according to the present invention.

ノイズ源２は、定電流源３１と、ツェナーダイオード３２と、電流制御手段３３と、電圧観測手段３４と、電流観測手段３５と、により構成される。 The noise source 2 includes a constant current source 31, a Zener diode 32, a current control unit 33, a voltage observation unit 34, and a current observation unit 35.

電流制御手段３３から供給される電流制御信号３６により定電流源３１は、供給電流を変えることができる。定電流源３１によってツェナーダイオード３２に電流が供給され、出力電圧および出力電流が、それぞれ電圧観測手段３４および電流観測手段３５によって観測される。 The constant current source 31 can change the supply current by the current control signal 36 supplied from the current control means 33. Current is supplied to the Zener diode 32 by the constant current source 31, and the output voltage and the output current are observed by the voltage observation means 34 and the current observation means 35, respectively.

ツェナーダイオード３２に供給する電流を小さくすることにより大きなノイズが得られる。しかし、電流を絞り過ぎてリーク電流程度になるとツェナーダイオード３２はオフとなりノイズが生じなくなる。このようなことから、ツェナーダイオード３２に供給する電流が小さい場合、大きなノイズを安定して得るには自動的に調整する機能が必要である。 Large noise can be obtained by reducing the current supplied to the Zener diode 32. However, if the current is reduced too much to be about the leakage current, the Zener diode 32 is turned off and noise is not generated. For this reason, when the current supplied to the Zener diode 32 is small, a function of automatically adjusting is necessary to stably obtain a large noise.

具体的には、ゆらぎによりツェナーダイオード３２がオフとならないような値に、定電流源３１の電流値を固定する。一方、ノイズ信号をＡＤ（ＡｎａｌｏｇｔｏＤｉｇｉｔａｌ）変換する場合、温度などの環境変化によりノイズの振幅が大きくなりすぎるとＡＤ変換器の変換範囲を超えてしまうことがある。このような場合には、ツェナーダイオード３２に供給する電流を増加させるとノイズ成分の振幅は小さくなる。 Specifically, the current value of the constant current source 31 is fixed to a value that does not turn off the Zener diode 32 due to fluctuation. On the other hand, when the noise signal is subjected to AD (Analog to Digital) conversion, the conversion range of the AD converter may be exceeded if the noise amplitude becomes too large due to environmental changes such as temperature. In such a case, increasing the current supplied to the Zener diode 32 reduces the amplitude of the noise component.

本実施形態により、大きなノイズ振幅が得られる電流をツェナーダイオードに供給しつつ、ツェナーダイオードがオフになることなく、また、ＡＤ変換器に過大なノイズ振幅が入力されることなくノイズ振幅を制御することができる。 According to this embodiment, while supplying a current capable of obtaining a large noise amplitude to the Zener diode, the noise amplitude is controlled without turning off the Zener diode and without inputting an excessive noise amplitude to the AD converter. be able to.

なお、ツェナーダイオードを例に用いて説明したが、これに限らずその他のダイオードを用いても良い。 Although a Zener diode has been described as an example, the present invention is not limited to this, and other diodes may be used.

［第３実施形態］
本発明に係る乱数生成装置の第３実施形態の全体的な構成例は、第１実施形態の構成と同様であり（図１参照）、同一の構成には同一の符号を付して、重複した説明は省略する。 [Third Embodiment]
The overall configuration example of the third embodiment of the random number generation device according to the present invention is the same as the configuration of the first embodiment (see FIG. 1). The explanations made are omitted.

図５は、本発明に係る乱数生成装置１の第３実施形態におけるノイズ源２の内部の機械的な構成例を示す説明図である。 FIG. 5 is an explanatory diagram showing an example of a mechanical configuration inside the noise source 2 in the third embodiment of the random number generation device 1 according to the present invention.

ノイズ源２の構成は、第２実施形態におけるノイズ源２の構成に加え、コンデンサ３７と、スイッチ３８とを備える。 The configuration of the noise source 2 includes a capacitor 37 and a switch 38 in addition to the configuration of the noise source 2 in the second embodiment.

コンデンサ３７は、ツェナーダイオード３２の電圧変化を観測する。蓄積した電荷を放電する手段としてスイッチ３８が接続されている。 The capacitor 37 observes the voltage change of the Zener diode 32. A switch 38 is connected as a means for discharging the accumulated charge.

図６は、本実施形態におけるノイズ源２の動作例を示す説明図である。 FIG. 6 is an explanatory diagram illustrating an operation example of the noise source 2 in the present embodiment.

供給電流３０１はツェナー電圧Ｖ_Ｚ２０３を生じさせる電流ｉを短時間の間Δｔにツェナーダイオード３２に供給する。これ以外の時刻では供給電流を０とするかバイアス電流を供給しておく。もし、ノイズがなければ電流観測手段３５には一定の電流ｉが流れるため出力電流積分値３０２はΔｔの間上昇し、Δｔを経過すると一定の値となる。 The supply current 301 supplies the zener diode 32 with a current i for generating a zener voltage V _Z 203 at a time Δt. At other times, the supply current is set to 0 or a bias current is supplied. If there is no noise, a constant current i flows through the current observing means 35. Therefore, the output current integrated value 302 rises during Δt, and becomes constant after Δt.

これに対し、ノイズがある場合、ノイズの影響により供給したすべての電荷が流れるまでの時間にばらつきが生じる。例えば、最も早く一定の値に達する積分値は、ノイズによる電流積分値３０３であり、最も遅く一定の値に達する積分値は、ノイズによる電流積分値３０４である。ツェナーダイオード３２にはｉ・Δｔの電荷が流れるが、そこで、クロック信号３０５を動かしておき、すべての電荷がツェナーダイオード３２の電極間を通過したとみなせる時刻にクロック信号３０５をサンプリングして０または１の乱数とする方法により２値乱数列を取得することができる。 On the other hand, when there is noise, the time until all the supplied charges flow due to the influence of noise varies. For example, the integrated value that reaches the constant value earliest is the current integrated value 303 due to noise, and the integrated value that reaches the constant value the latest is the current integrated value 304 due to noise. The electric charge of i · Δt flows through the Zener diode 32. Therefore, the clock signal 305 is moved, and the clock signal 305 is sampled at a time when it can be considered that all electric charges have passed between the electrodes of the Zener diode 32. A binary random number sequence can be acquired by a method of using a random number of 1.

なお、ゆらぎがクロック信号３０５に対して充分に大きい場合、クロック信号３０５と図示しないカウンタを用いて複数のビットを乱数列とすることも可能である。また、ゆらぎの測定からゆらぎの平均時刻を求め、平均より長い時間の場合に１、短い場合に０と割り当てることによっても２値乱数を得ることができる。 Note that when the fluctuation is sufficiently larger than the clock signal 305, a plurality of bits can be converted into a random number sequence by using the clock signal 305 and a counter (not shown). A binary random number can also be obtained by obtaining the average time of fluctuation from the fluctuation measurement and assigning 1 when the time is longer than the average and 0 when the time is shorter than the average.

また、ツェナーダイオードを例に用いて説明したが、これに限らずその他のダイオードを用いても良い。 Further, although a Zener diode has been described as an example, the present invention is not limited to this, and other diodes may be used.

本実施形態により、ＡＤ変換器を用いることなく、ディジタル化された乱数を得ることができ、回路を小型化するのに有効である。 According to the present embodiment, a digitized random number can be obtained without using an AD converter, which is effective for downsizing the circuit.

［第４実施形態］
図７は、本発明に係る乱数生成装置の第４実施形態の全体的な構成例を示す説明図である。 [Fourth Embodiment]
FIG. 7 is an explanatory diagram showing an example of the overall configuration of the fourth embodiment of the random number generation device according to the present invention.

乱数生成装置１ａは、第１実施形態における乱数生成装置１の構成に加え、区間変換部５を備えている。その他の構成は、第１実施形態の構成と同様であり、同一の構成には同一の符号を付して、重複した説明は省略する。 The random number generation device 1a includes a section conversion unit 5 in addition to the configuration of the random number generation device 1 in the first embodiment. Other configurations are the same as the configurations of the first embodiment, and the same reference numerals are given to the same configurations, and redundant descriptions are omitted.

区間変換部５は、Ａ/Ｄ変換器３により生成された区間［０，１）ではない整数型の乱数を区間［０，１）の浮動小数点型の乱数に変換する機能を有する。 The section converter 5 has a function of converting an integer type random number that is not the section [0, 1) generated by the A / D converter 3 into a floating point type random number in the section [0, 1).

図８は、区間変換部５の構成例を示す説明図である。 FIG. 8 is an explanatory diagram illustrating a configuration example of the section conversion unit 5.

区間変換部５は、符号部４０２と指数部４０３と仮数部４０４で構成される浮動小数点型格納形式４０１と、符号設定手段４０５と、指数設定手段４０６と、仮数設定手段４０７と、変換手段４０８と、により構成される。 The interval conversion unit 5 includes a floating point type storage format 401 including a sign part 402, an exponent part 403, and a mantissa part 404, a sign setting means 405, an exponent setting means 406, a mantissa setting means 407, and a conversion means 408. And composed of

符号設定手段４０５、指数設定手段４０６および仮数設定手段４０７は、それぞれ浮動小数点型格納形式４０１の符号部４０２、指数部４０３および仮数部４０４に値を格納する。 The sign setting unit 405, the exponent setting unit 406, and the mantissa setting unit 407 store values in the sign part 402, the exponent part 403, and the mantissa part 404 of the floating point type storage format 401, respectively.

次に、図９のフローチャートを参照して、図８の区間変換部５における区間変換処理について説明する。 Next, the section conversion process in the section conversion unit 5 of FIG. 8 will be described with reference to the flowchart of FIG.

区間変換処理スタートの前の状態は、例えば、符号部４０２には０が設定され、指数部４０３には最上位ビットに０が設定され他のビットには１が設定され、仮数部には任意の値が設定されている。勿論、これに限るものではない。 For example, 0 is set in the sign section 402, 0 is set in the most significant bit, 1 is set in the other bits, and 1 is set in the mantissa section. Value is set. Of course, it is not limited to this.

ステップ１では、仮数設定手段４０７は、例えば、３２ビットの整数型の乱数からそのうちの任意の２３ビットを仮数部４０４へ格納する。ここで、仮数部４０４の最上位ビットは常に１となっており、図示しない記憶部に格納されている。このため、浮動小数点型格納形式４０１は、区間［０，１）ではない。区間［０，１）とするためには、さらに、次の処理を要する。 In step 1, the mantissa setting unit 407 stores any 23 bits of the 32-bit integer random number in the mantissa part 404, for example. Here, the most significant bit of the mantissa part 404 is always 1 and is stored in a storage unit (not shown). For this reason, the floating-point storage format 401 is not a section [0, 1). In order to set the section [0, 1), the following processing is further required.

ステップ２では、変換手段４０８は、仮数部４０４の最上位ビットを０として扱い、仮数部４０４に格納された１のうち最も上位の１の桁を把握する。 In step 2, the conversion unit 408 treats the most significant bit of the mantissa part 404 as 0, and grasps the most significant 1 digit among 1s stored in the mantissa part 404.

ステップ３では、変換手段４０８は、最も上位の１を仮数部４０４の最上位ビットに来るようにシフト操作を行う。 In step 3, the conversion means 408 performs a shift operation so that the most significant 1 comes to the most significant bit of the mantissa part 404.

ステップ４では、変換手段４０８は、シフト操作した分だけ指数部４０３でカウントダウンを行う。 In step 4, the conversion means 408 counts down by the exponent part 403 by the shift operation.

例えば、仮数部４０４が０１１の場合は、１回左シフトして指数部を１回カウントダウンする。仮数部４０４が０００の場合、指数部は表現可能な最小値に設定する。なお、ここでは説明のためにシフト操作と指数部４０３のカウントダウンを行うが、高速化のためにあらかじめシフト量を求め仮数部４０４および指数部４０３を設定する方法もある。 For example, when the mantissa part 404 is 011, the exponent part is counted down once by shifting once to the left. When the mantissa part 404 is 000, the exponent part is set to the minimum value that can be expressed. Here, for the sake of explanation, a shift operation and a countdown of the exponent part 403 are performed, but there is also a method of obtaining the shift amount in advance and setting the mantissa part 404 and the exponent part 403 for speeding up.

本実施形態により、浮動小数点型に変換する際に丸めを行うことがないので、区間［０，１）において一様な浮動小数点型の乱数を得ることができる。 According to the present embodiment, since rounding is not performed when converting to a floating-point type, a uniform floating-point type random number can be obtained in the interval [0, 1).

なお、区間［０，１）の浮動小数点型の乱数に変換する方法について述べたが、他の区間へも指数部４０３を変更することにより可能である。 Although the method of converting to a floating point type random number in the interval [0, 1) has been described, it is possible to change the exponent part 403 to another interval.

［第５実施形態］
本発明に係る乱数生成装置の第５実施形態の全体的な構成例は、第１実施形態の構成と同様であり（図１参照）、同一の構成には同一の符号を付して、重複した説明は省略する。 [Fifth Embodiment]
An example of the overall configuration of the fifth embodiment of the random number generation device according to the present invention is the same as the configuration of the first embodiment (see FIG. 1). The explanations made are omitted.

図１０（ａ）は、本発明に係る乱数生成装置１の第５実施形態における補正処理部４の内部の機能的な構成例を示す説明図である。 FIG. 10A is an explanatory diagram showing an example of a functional configuration inside the correction processing unit 4 in the fifth embodiment of the random number generation device 1 according to the present invention.

補正処理部４は、乱数生成部５０１と、加算部５０２とにより構成される。 The correction processing unit 4 includes a random number generation unit 501 and an addition unit 502.

乱数生成部５０１は、乱数を生成する回路で、物理現象を利用して生成した乱数の他、アルゴリズムに基づき生成される擬似乱数でもよい。 The random number generation unit 501 is a circuit that generates a random number, and may be a pseudo-random number generated based on an algorithm in addition to a random number generated using a physical phenomenon.

加算部５０２は、まず、乱数生成部５０１により生成された乱数と予め加算結果に格納された任意の値を加算する。次に、この加算結果と乱数生成部５０１により生成された乱数を加算する。これを任意の回数だけ繰り返し、乱数データ１０とする。 First, the adding unit 502 adds the random number generated by the random number generating unit 501 and an arbitrary value stored in the addition result in advance. Next, the addition result and the random number generated by the random number generation unit 501 are added. This is repeated an arbitrary number of times to obtain random number data 10.

以下に、加算部５０２による一様化の作用について詳細に説明する。 Below, the effect | action of the equalization by the addition part 502 is demonstrated in detail.

図１１は、１ビット加算回路の論理値表である。 FIG. 11 is a logical value table of the 1-bit addition circuit.

１ビット加算回路の入力は、下位からの桁上げＣｉと２つの入力ＩｎＡ、ＩｎＢである。出力は、加算結果Ｓｏと上位への桁上げＣｏから構成される。Ｃｉ、ＩｎＡ、ＩｎＢが０になる確率をそれぞれμ０、ρ０、φ０、１になる確率をそれぞれμ１、ρ１、φ１とすると、
［数２］
加算結果が０になる確率は
μ０・ρ０・φ０＋μ０・ρ１・φ１＋μ１・ρ０・φ１＋μ１・ρ１・φ０
（式２）
加算結果が１になる確率は
μ０・ρ０・φ１＋μ０・ρ１・φ０＋μ１・ρ０・φ０＋μ１・ρ１・φ１
となる。
ここで入力ＩｎＢの０または１の発生確率が等しいなら、すなわち
φ０＝φ１＝０．５
であるなら、
加算結果が０になる確率は
（μ０・ρ０＋μ０・ρ１＋μ１・ρ０＋μ１・ρ１）×０．５
加算結果が１になる確率は
（μ０・ρ０＋μ０・ρ１＋μ１・ρ０＋μ１・ρ１）×０．５
となる。 The inputs of the 1-bit addition circuit are a carry Ci from the lower order and two inputs InA and InB. The output is composed of the addition result So and the carry Co to the upper side. If the probability that Ci, InA, and InB are 0 is μ0, ρ0, φ0, and 1 is μ1, ρ1, and φ1, respectively,
[Equation 2]
The probability of the addition result being 0 is μ0 · ρ0 · φ0 + μ0 · ρ1 · φ1 + μ1 · ρ0 · φ1 + μ1 · ρ1 · φ0
(Formula 2)
The probability that the addition result is 1 is μ0 · ρ0 · φ1 + μ0 · ρ1 · φ0 + μ1 · ρ0 · φ0 + μ1 · ρ1 · φ1
It becomes.
Here, if the occurrence probability of 0 or 1 of the input InB is equal, that is, φ0 = φ1 = 0.5
If
The probability that the addition result is 0 is (μ0 · ρ0 + μ0 · ρ1 + μ1 · ρ0 + μ1 · ρ1) × 0.5
The probability that the addition result is 1 is (μ0 · ρ0 + μ0 · ρ1 + μ1 · ρ0 + μ1 · ρ1) × 0.5
It becomes.

すなわち、下位からの桁上げＣｉや入力ＩｎＡが０または１になる確率によらず、加算結果が０または１となる確率が等しくなる。説明のために１ビット加算回路について説明したが、１ビットよりも大きなビット数の加算回路についても各ビットの加算結果は０または１となる確率が等しくなる。 That is, the probability that the addition result becomes 0 or 1 is equal regardless of the carry Ci or the input InA from the lower order. Although the 1-bit addition circuit has been described for the sake of explanation, the probability that the addition result of each bit is 0 or 1 is equal even in an addition circuit having a number of bits larger than 1 bit.

（式２）の各確率を期待値０．５からの差に直し加算結果の期待値０．５からの差ｅｒ０として整理すると（式３）を得る。
すなわち、
［数３］
μ０＝０．５＋Δμ、μ１＝０．５−Δμ、ρ０＝０．５＋Δρ、ρ１＝０．５−Δρ、φ０＝０．５＋Δφ、φ１＝０．５−Δφ
とする。
ｅｒ０＝４・Δμ・Δρ・Δφ （式３）
（式３）より、Ｃｉ、ＩｎＡ、ＩｎＢのいずれかの確率が正確に０．５であれば、ｅｒ０が０になることが分かる。ただし、Ｃｉ、ＩｎＡの０または１は偶然に生じるものであり、補正のために調整が可能な値はＩｎＢだけであるから、（式２）から得られる「φ０＝φ１＝０．５であるなら、下位からの桁上げＣｉや入力ＩｎＡが０または１になる確率によらず、加算結果が０または１となる確率が等しくなる。」という結論に変わりはない。 When each probability in (Expression 2) is corrected to a difference from the expected value of 0.5 and rearranged as a difference er0 from the expected value 0.5 of the addition result, (Expression 3) is obtained.
That is,
[Equation 3]
μ0 = 0.5 + Δμ, μ1 = 0.5−Δμ, ρ0 = 0.5 + Δρ, ρ1 = 0.5−Δρ, φ0 = 0.5 + Δφ, φ1 = 0.5−Δφ
And
er0 = 4 · Δμ · Δρ · Δφ (Formula 3)
From (Equation 3), it can be seen that er0 becomes 0 if the probability of any one of Ci, InA, and InB is exactly 0.5. However, since 0 or 1 of Ci and InA occurs by chance and the only value that can be adjusted for correction is InB, “φ0 = φ1 = 0.5 obtained from (Equation 2)” Then, regardless of the probability that the carry Ci from the lower order or the input InA becomes 0 or 1, the probability that the addition result becomes 0 or 1 is equal. ”

（式３）を示した理由は、加算部５０２から出力される各ビットの一様性が加算を重ねることにより向上することを示すためである。加算前のＩｎＢの期待値０．５からの差はΔφ、加算結果の期待値０．５からの差ｅｒ０はΔφに４・Δμ・Δρを乗じた値である。４・Δμ・Δρが１よりも小さいならΔφの値によらずｅｒ０は加算する毎に０に近づく。ΔμおよびΔρは期待値０．５からの差（絶対値）は最大０．５である。最大値となる条件は、ＣｉまたはＩｎＡが固定値を示す場合であるが、ＩｎＡが乱数であるので、ＣｉおよびＩｎＡは固定ではないため、ΔμおよびΔρは期待値０．５からの差は区間（−０．５（−／＋）・０．５）にあり最大値を含まない。したがって、加算結果の期待値０．５からの差ｅｒ０は、最大Δφに±４・０．５・０．５を乗じた値であり区間（−Δφ（−／＋）・Δφ）である。すなわち、加算により０または１になる確率は期待値０．５に近づき、０．５に近づく速度（加算回数）は、Ｃｉ、ＩｎＡが０または１になる確率が期待値０．５との差によることが分かる。 The reason for expressing (Equation 3) is to show that the uniformity of each bit output from the adder 502 is improved by repeated addition. The difference from the expected value 0.5 of InB before addition is Δφ, and the difference er0 from the expected value 0.5 of the addition result is a value obtained by multiplying Δφ by 4 · Δμ · Δρ. If 4 · Δμ · Δρ is smaller than 1, er0 approaches 0 every time it is added regardless of the value of Δφ. The difference (absolute value) between Δμ and Δρ is 0.5 at maximum from the expected value of 0.5. The condition for the maximum value is when Ci or InA indicates a fixed value. However, since InA is a random number, Ci and InA are not fixed, and Δμ and Δρ are different from the expected value of 0.5. It is in (-0.5 (-/ +). 0.5) and does not include the maximum value. Therefore, the difference er0 from the expected value 0.5 of the addition result is a value obtained by multiplying the maximum Δφ by ± 4 · 0.5 · 0.5, and is a section (−Δφ (− / +) · Δφ). That is, the probability of being 0 or 1 by addition approaches the expected value of 0.5, and the speed approaching 0.5 (number of additions) is the difference between the probability of Ci or InA being 0 or 1 and the expected value of 0.5. It can be seen that.

したがって、加算部５０２により加算し続けることにより、乱数は一様となる。 Therefore, the random number becomes uniform by continuing to add by the adding unit 502.

また、図１０（ｂ）に示すように、加算部５０２の後段に排他論理和部５０３を設けることもできる。排他論理和部５０３は、加算結果と生成された乱数との排他論理和を求め、乱数を生成する。排他論理和による補正は、（式３）におけるΔμが±０．５に固定されたものと見なすことができ、一様性への収束は遅いが、生成された乱数の性質に近い乱数が得られる。 Further, as shown in FIG. 10B, an exclusive OR unit 503 can be provided in the subsequent stage of the adding unit 502. The exclusive OR unit 503 obtains an exclusive OR of the addition result and the generated random number, and generates a random number. Correction by exclusive OR can be regarded as Δμ in (Equation 3) fixed at ± 0.5, and convergence to uniformity is slow, but random numbers close to the properties of the generated random numbers are obtained. It is done.

なお、加算回路の最下位ビットは下位からの桁上げがない。したがって、（式３）におけるΔμは０．５（絶対値）となり、最下位以外のビットと比べて一様性への収束条件が異なる。このため、加算結果の最下位ビット以外を補正後の乱数として用いるか、または、加算回路の最下位ビットの桁上げ入力に、生成された乱数５０４とは独立な数列を用いる、などの方法などを行う。 Note that the least significant bit of the adder circuit has no carry from the lower order. Therefore, Δμ in (Expression 3) is 0.5 (absolute value), and the convergence condition to uniformity is different compared to bits other than the least significant bit. For this reason, methods other than the least significant bit of the addition result are used as a random number after correction, or a number sequence independent of the generated random number 504 is used for carrying the least significant bit of the addition circuit. I do.

次に、本実施形態により、乱数として取り出すことができるビット数を増やし、さらなる高速化が可能となることを説明する。 Next, it will be described that according to the present embodiment, the number of bits that can be taken out as a random number is increased, and further speedup is possible.

図１２は、アナログのノイズ信号を１２-ビットのＡＤＣ(Analog to Digital Converter)を用いてディジタル信号に変換した後、各ビットとノイズ信号との相関係数をプロットした図である。 FIG. 12 is a diagram in which a correlation coefficient between each bit and the noise signal is plotted after an analog noise signal is converted into a digital signal using a 12-bit ADC (Analog to Digital Converter).

横軸がビットであり、Ｄ１１が最上位ビットである。縦軸が相関係数である。□は本実施形態による補正前、▲は本実施形態による補正後の相関係数である。相関係数は、±1に近いほど相関があり、0に近いほど相関がないことを示す。 The horizontal axis is a bit, and D11 is the most significant bit. The vertical axis is the correlation coefficient. □ is a correlation coefficient before correction according to the present embodiment, and ▲ is a correlation coefficient after correction according to the present embodiment. The correlation coefficient is closer to ± 1, and the correlation coefficient is closer to 0 and there is no correlation.

ノイズ信号との相関が強いということは、環境条件や外来ノイズによりノイズ信号が変動すると、その影響を受けやすいということである。例えば、暗号装置においては外部からノイズを発生させ生成する乱数を制御される可能性があり暗号が役に立たなくなる。また、乱数を用いたシミュレーションにおいては偏りのある結果が生じるという問題がある。そのため、ノイズ信号と相関が小さいビットのみを使用することが望ましい。 The fact that the correlation with the noise signal is strong means that the noise signal is easily affected by fluctuations caused by environmental conditions and external noise. For example, in a cryptographic device, there is a possibility that random numbers generated by generating noise from the outside may be controlled, and the cipher becomes useless. In addition, there is a problem that a biased result occurs in a simulation using random numbers. Therefore, it is desirable to use only bits that have a small correlation with the noise signal.

図１２では、補正前□は上位３ビットＤ１１，Ｄ１０，Ｄ９がノイズ信号との相関が強い。これに対し、補正後▲はすべてのビットがノイズ信号との相関が小さくなり、環境や外部ノイズの影響を受け難い乱数が生成できる可能性がある。 In FIG. 12, before correction, the upper 3 bits D11, D10, D9 have a strong correlation with the noise signal. On the other hand, after correction, all the bits are less correlated with the noise signal, and there is a possibility that random numbers that are not easily affected by the environment and external noise can be generated.

すなわち、補正を行わない場合、上位３ビットを除く９ビットが乱数データ１０として取り出せるビット数であったが、補正により１２ビットが乱数データ１０として取り出すことができる。 In other words, when correction is not performed, 9 bits excluding the upper 3 bits are the number of bits that can be extracted as random number data 10, but 12 bits can be extracted as random number data 10 by correction.

以上より、本実施形態により、一様な乱数列を別途生成することなく、生成した乱数そのものを加算することにより一様な乱数列を生成することができ、各ビットが０または１となる確率を０．５に収束させる補正が可能である。 As described above, according to the present embodiment, a uniform random number sequence can be generated by adding the generated random numbers themselves without separately generating a uniform random number sequence, and the probability that each bit is 0 or 1 Can be corrected to converge to 0.5.

また、乱数として取り出すことができるビット数を増やし、さらなる高速化が可能となる。 Further, the number of bits that can be taken out as a random number is increased, and further speedup is possible.

本発明の実施形態において説明した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。 The series of processes described in the embodiment of the present invention can be executed by hardware, but can also be executed by software.

さらに、本発明の実施形態では、フローチャートのステップは、記載された順序に沿って時系列的に行われる処理の例を示したが、必ずしも時系列的に処理されなくとも、並列的あるいは個別実行される処理をも含むものである。 Furthermore, in the embodiment of the present invention, the steps of the flowchart show an example of processing performed in time series in the order described, but parallel or individual execution is not necessarily performed in time series. The processing to be performed is also included.

また、本発明は上記の実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせても良い。 Further, the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, the constituent elements over different embodiments may be appropriately combined.

本発明に係る乱数生成装置の第１実施形態の全体的な構成例を示すブロック図。1 is a block diagram showing an example of the overall configuration of a first embodiment of a random number generation device according to the present invention. 第１実施形態におけるノイズ源２の内部の機械的な構成例を示す説明図。Explanatory drawing which shows the mechanical structural example inside the noise source 2 in 1st Embodiment. ツェナーダイオード２２の電流電圧特性を示す図。The figure which shows the current-voltage characteristic of the Zener diode 22. FIG. 本発明に係る乱数生成装置の第２実施形態におけるノイズ源２の内部の機械的な構成例を示す説明図。Explanatory drawing which shows the mechanical structural example inside the noise source 2 in 2nd Embodiment of the random number generator which concerns on this invention. 本発明に係る乱数生成装置の第３実施形態におけるノイズ源２の内部の機械的な構成例を示す説明図。Explanatory drawing which shows the mechanical structural example inside the noise source 2 in 3rd Embodiment of the random number generator which concerns on this invention. 第３実施形態におけるノイズ源２の動作例を示す説明図。Explanatory drawing which shows the operation example of the noise source 2 in 3rd Embodiment. 本発明に係る乱数生成装置の第４実施形態の全体的な構成例を示す説明図。Explanatory drawing which shows the example of a whole structure of 4th Embodiment of the random number generator which concerns on this invention. 第４実施形態における区間変換部５の構成例を示す説明図。Explanatory drawing which shows the structural example of the area conversion part 5 in 4th Embodiment. １ビット加算回路の論理値と確率を示す表。The table | surface which shows the logical value and probability of a 1-bit addition circuit. 本発明に係る乱数生成装置の第５実施形態における補正処理部４の内部の機能的な構成例を示す説明図。Explanatory drawing which shows the functional structural example inside the correction process part 4 in 5th Embodiment of the random number generator which concerns on this invention. 第５実施形態における補正処理部４の内部の機能的な構成例を示す説明図。Explanatory drawing which shows the functional structural example inside the correction process part 4 in 5th Embodiment. １ビット加算回路の論理値表。The logical value table of a 1-bit addition circuit. アナログのノイズ信号を１２-ビットのＡＤＣ(Analog to Digital Converter)を用いてディジタル信号に変換した後、各ビットとノイズ信号との相関係数をプロットした図。The figure which plotted the correlation coefficient of each bit and a noise signal, after converting an analog noise signal into a digital signal using 12-bit ADC (Analog to Digital Converter). 従来のツェナーダイオードの使い方を示す図。The figure which shows the usage of the conventional Zener diode. 従来のツェナーダイオードの使い方におけるツェナーダイオードＤの出力電圧の時間特性を示す図。The figure which shows the time characteristic of the output voltage of Zener diode D in the usage of the conventional Zener diode.

Explanation of symbols

１乱数生成装置
１ａ乱数生成装置
２ノイズ源
３Ａ/Ｄ変換器
４補正処理部
５区間変換部
１０乱数データ
２１定電流源
２２ツェナーダイオード
２３コンデンサ
２４入力抵抗
２５フィードバック抵抗
２６反転アンプ
３１定電流源
３２ツェナーダイオード
３３電流制御手段
３４電圧観測手段
３５電流観測手段
３６電流制御信号
３７コンデンサ
３８スイッチ
２０１逆電流Ｉ_Ｒ
２０２逆電圧Ｖ_Ｒ
２０３ツェナー電圧Ｖ_Ｚ
２０４ツェナー電流Ｉ_Ｚ
２０５ツェナー電流の微小変動△Ｉ_Ｚ
２０６ツェナー電圧の微小変動△Ｖ_Ｚ
２０７動作インピーダンスＺｚ
３０１供給電流
３０２出力電流積分値
３０３ノイズによる電流積分値
３０４ノイズによる電流積分値
３０５クロック信号
４０１浮動小数点型格納形式
４０２符号部
４０３指数部
４０４仮数部
４０５符号設定手段
４０６指数設定手段
４０７仮数設定手段
４０８変換手段 DESCRIPTION OF SYMBOLS 1 Random number generator 1a Random number generator 2 Noise source 3 A / D converter 4 Correction processing part 5 Section conversion part 10 Random data 21 Constant current source 22 Zener diode 23 Capacitor 24 Input resistance 25 Feedback resistance 26 Inverting amplifier 31 Constant current source 32 Zener diode 33 Current control means 34 Voltage observation means 35 Current observation means 36 Current control signal 37 Capacitor 38 Switch 201 Reverse current I _R
202 Reverse voltage V _R
203 Zener voltage V _Z
204 Zener current I _Z
205 Small fluctuation of zener current ΔI _Z
206 Small fluctuation of zener voltage ΔV _Z
207 Operating impedance Zz
301 Supply current 302 Output current integral value 303 Current integral value due to noise 304 Current integral value due to noise 305 Clock signal 401 Floating point type storage format 402 Sign part 403 Exponent part 404 Mantissa part 405 Sign setting means 406 Exponential setting means 407 Mantissa setting means 408 Conversion means

Claims

Random number generating means for generating a random number;
Correction processing means for obtaining a composite addition result by repeating addition of the random number generated by the random number generation means and the simple addition result generated by the addition means an arbitrary number of times;
A random number generation device comprising:

The correction processing means calculates an exclusive OR of the composite addition result and the random number generated by the random number generating means;
The random number generation device according to claim 1, further comprising:

A diode that generates noise;
A constant current source for supplying current to the diode;
An input resistor connected to take out the output voltage of the diode and having a resistance value different from the operating impedance of the diode;
A random number generator comprising a noise source having

The random number generation device according to claim 3, wherein a resistance value of the input resistor is smaller than an operating impedance of the diode.

The random number generation device according to claim 3, wherein a resistance value of the input resistor is larger than an operating impedance of the diode.

The noise source has voltage observation means for observing the output voltage of the diode, and current control means for controlling the supply current of the constant current source from the result observed by the voltage observation means.
The random number generation device according to claim 3.

A diode that generates noise;
A constant current source for supplying current to the diode;
Current observation means for observing the current output of the diode,
Observing the integrated value of the output current of the diode, and when the integrated value of the output current reaches a certain value, the value of the clock signal is a random number,
A random number generator characterized by that.

Random number generating means for generating a random number;
The most significant “1” digit of “1” stored in the mantissa part of the floating-point type storage format is grasped, and the shift operation is performed so that the “1” comes to the most significant bit of the mantissa part. Interval conversion means having conversion means for performing countdown at the exponent part of the floating point type storage format by the amount operated,
Correction processing means for correcting the uniformity of random numbers;
A random number generation device comprising:

A random number generation step for generating a random number;
A correction processing step of obtaining a composite addition result by repeating addition of the random number generated by the random number generation means and the simple addition result generated by the addition means an arbitrary number of times;
A random number generation method comprising:

The correction processing step calculates an exclusive OR of the composite addition result and the random number generated by the random number generation means;
The random number generation method according to claim 9, further comprising:

Supplying a constant current to the diode;
Generating a first minutely varying current in the diode;
A step in which a second minutely changing current due to the influence of the first minutely changing current flows in an input resistor having a resistance value different from the operating impedance of the diode;
A random number generation method comprising:

The random number generation method according to claim 11, wherein a resistance value of the input resistor is smaller than an operating impedance of the diode.

The random number generation method according to claim 11, wherein the resistance value of the input resistor is larger than the operating impedance of the diode.

A voltage observation step of observing the output voltage of the diode;
A current control step for controlling the supply current of the constant current source from the result observed by the voltage observing means;
The random number generation method according to claim 11, further comprising:

Supplying a constant current to the diode;
A current observation step of observing the current output of the diode;
Observing the integrated value of the output current of the diode, and when the integrated value of the output current reaches a certain value, the clock signal value as a random number;
A random number generation method comprising:

A random number generation step for generating a random number;
The most significant “1” digit of “1” stored in the mantissa part of the floating-point type storage format is grasped, and the shift operation is performed so that the “1” comes to the most significant bit of the mantissa part. A conversion step that counts down the exponent part of the floating-point storage format by the amount of operation;
A correction processing step for correcting the uniformity of random numbers;
A random number generation method comprising: