JP2008269013A - 情報収集用子ユニットおよび情報収集システム - Google Patents
情報収集用子ユニットおよび情報収集システム Download PDFInfo
- Publication number
- JP2008269013A JP2008269013A JP2007107240A JP2007107240A JP2008269013A JP 2008269013 A JP2008269013 A JP 2008269013A JP 2007107240 A JP2007107240 A JP 2007107240A JP 2007107240 A JP2007107240 A JP 2007107240A JP 2008269013 A JP2008269013 A JP 2008269013A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- information
- child
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Programmable Controllers (AREA)
Abstract
【解決手段】親ユニット2に対して多段接続可能に構成されて、親ユニット2から出力されるクロック信号Scに同期してシフト動作を実行して、記憶しているユニット情報D1a,D1bのビット列を上位ビット側から第2データ出力ライン34にシリアルデータとして順次出力すると共に、子ユニット3aから順次出力されるシリアルデータを第2データ入力ライン32を介して入力してビット列の下位ビット側に順次付加するシフトレジスタと、後段の他の子ユニットが接続されていないときにはシフトレジスタの第2データ出力ライン34に出力されるシリアルデータを親ユニット2に接続される第3データ出力ライン33に出力し、かつ他の子ユニット3が接続されているときにはシリアルデータの第3データ出力ライン33への出力を停止する出力バッファとを備えている。
【選択図】図1
Description
2 親ユニット
3 子ユニット
16 第1データ出力ライン
17 第1データ入力ライン
32 第2データ入力ライン
33 第3データ出力ライン
34 第2データ出力ライン
41 シフトレジスタ
42 出力バッファ
D1,D1a,D1b ユニット情報
D2,D2a,D2b 測定情報
D3 終了情報
Sc クロック信号
Claims (3)
- 親ユニットに対して多段接続可能に構成された情報収集用子ユニットであって、
前記親ユニットから出力されるクロック信号に同期してシフト動作を実行して、記憶している情報のビット列を当該ビット列の上位ビットおよび下位ビットのうちの一方の側からデータ出力端子にシリアルデータとして順次出力すると共に、前段ユニットから順次出力されるシリアルデータをデータ入力端子を介して入力して前記ビット列の上位ビットおよび下位ビットのうちの他方の側に順次付加するシフトレジスタと、
後段の他の情報収集用子ユニットが接続されていないときには前記シフトレジスタの前記データ出力端子に出力される前記シリアルデータを前記親ユニットに接続されるデータ出力ラインに出力し、かつ前記他の情報収集用子ユニットが接続されているときには当該シリアルデータの前記データ出力ラインへの出力を停止する出力部とを備えている情報収集用子ユニット。 - 1つの親ユニットおよびn個(nは正の整数)の請求項1記載の情報収集用子ユニットを備えた情報収集システムであって、
前記親ユニットのデータ出力端子と1段目の前記情報収集用子ユニットの前記データ入力端子とが接続され、m(mは1以上(n−1)以下の各々)段目の前記情報収集用子ユニットの前記データ出力端子と(m+1)段目の前記情報収集用子ユニットの前記データ入力端子とが接続され、
前記n段目の情報収集用子ユニットの前記出力部は、前記シフトレジスタによって出力された前記シリアルデータを前記親ユニットに出力し、
前記親ユニットは、前記クロック信号を出力すると共に、当該クロック信号に同期して前記n段目の前記情報収集用子ユニットによって出力される前記シリアルデータを入力する情報収集システム。 - 前記親ユニットは、前記クロック信号に同期して当該親ユニットの前記データ出力端子を介して前記1段目の情報収集用子ユニットの前記データ入力端子に所定のビット列の終了情報を出力し、前記データ出力ラインを介して入力した当該終了情報に基づいて前記情報収集用子ユニットの接続数を求めると共に当該各情報収集用子ユニットの前記シフトレジスタによって記憶されていた前記情報を収集する請求項2記載の情報収集システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007107240A JP4949914B2 (ja) | 2007-04-16 | 2007-04-16 | 情報収集用子ユニットおよび情報収集システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007107240A JP4949914B2 (ja) | 2007-04-16 | 2007-04-16 | 情報収集用子ユニットおよび情報収集システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008269013A true JP2008269013A (ja) | 2008-11-06 |
JP4949914B2 JP4949914B2 (ja) | 2012-06-13 |
Family
ID=40048472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007107240A Expired - Fee Related JP4949914B2 (ja) | 2007-04-16 | 2007-04-16 | 情報収集用子ユニットおよび情報収集システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4949914B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9058294B2 (en) | 2011-03-22 | 2015-06-16 | Mitsubishi Electric Corporation | Programmable logic controller |
US9971326B2 (en) | 2013-03-29 | 2018-05-15 | Mitsubishi Electric Corporation | Sequencer system and address setting method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04181401A (ja) * | 1990-11-16 | 1992-06-29 | Omron Corp | 増設システム |
JPH08298513A (ja) * | 1995-04-26 | 1996-11-12 | Omron Corp | 制御通信システム |
JPH09270802A (ja) * | 1996-04-02 | 1997-10-14 | Omron Corp | 制御通信システム |
-
2007
- 2007-04-16 JP JP2007107240A patent/JP4949914B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04181401A (ja) * | 1990-11-16 | 1992-06-29 | Omron Corp | 増設システム |
JPH08298513A (ja) * | 1995-04-26 | 1996-11-12 | Omron Corp | 制御通信システム |
JPH09270802A (ja) * | 1996-04-02 | 1997-10-14 | Omron Corp | 制御通信システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9058294B2 (en) | 2011-03-22 | 2015-06-16 | Mitsubishi Electric Corporation | Programmable logic controller |
US9971326B2 (en) | 2013-03-29 | 2018-05-15 | Mitsubishi Electric Corporation | Sequencer system and address setting method |
Also Published As
Publication number | Publication date |
---|---|
JP4949914B2 (ja) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10216678B2 (en) | Serial peripheral interface daisy chain communication with an in-frame response | |
US7769909B2 (en) | Device and method for access time reduction by speculatively decoding non-memory read commands on a serial interface | |
US9535120B2 (en) | Integrated circuit and method for establishing scan test architecture in integrated circuit | |
US10371751B2 (en) | Circuit and method for diagnosing scan chain failures | |
TW202046093A (zh) | 韌體更新裝置以及韌體更新方法 | |
KR102082047B1 (ko) | 반도체 기억장치 | |
JP4949914B2 (ja) | 情報収集用子ユニットおよび情報収集システム | |
US9478270B2 (en) | Data paths using a first signal to capture data and a second signal to output data and methods for providing data | |
JPH10111346A (ja) | 半導体集積回路のスキャン試験方法 | |
CN115758987B (zh) | 一种视频输入接口验证系统及验证方法 | |
RU2667031C1 (ru) | Система сбора данных | |
US20070266348A1 (en) | Circuit conjunctive normal form generating method, circuit conjunctive normal form generating device, hazard check method and hazard check device | |
JP3068394B2 (ja) | センサシステム | |
CN107436776B (zh) | 烧录系统及烧录方法 | |
JP4806747B2 (ja) | シリアライザ/デシリアライザ・バスコントローラ・インターフェース | |
JP2007051936A (ja) | スキャンチェーンにおける故障位置特定方法 | |
CN113821075A (zh) | 一种异步多比特信号跨时钟域处理方法及装置 | |
US8901938B2 (en) | Delay line scheme with no exit tree | |
JP2729491B2 (ja) | 可変長文字列検出装置 | |
JPS60128505A (ja) | プログラマブルコントロ−ラ | |
JP5299671B2 (ja) | シリアル・バス・トリガ回路 | |
CN101853139A (zh) | 硬盘接口装置 | |
JP2009129325A (ja) | 回路設計方法 | |
RU2411568C2 (ru) | Устройство для вывода информации | |
US6795945B2 (en) | Method and arrangement for testing digital circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120305 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120308 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4949914 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |