JP2008257702A - メモリカード - Google Patents

メモリカード Download PDF

Info

Publication number
JP2008257702A
JP2008257702A JP2008057172A JP2008057172A JP2008257702A JP 2008257702 A JP2008257702 A JP 2008257702A JP 2008057172 A JP2008057172 A JP 2008057172A JP 2008057172 A JP2008057172 A JP 2008057172A JP 2008257702 A JP2008257702 A JP 2008257702A
Authority
JP
Japan
Prior art keywords
capacitor
circuit board
memory
memory card
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008057172A
Other languages
English (en)
Inventor
Shigeru Takemura
茂 竹村
Takayuki Okinaga
隆幸 沖永
Shuichiro Azuma
修一郎 東
Kazuki Makuni
一起 真国
Masuzo Miyazaki
升三 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Systems Co Ltd filed Critical Hitachi ULSI Systems Co Ltd
Priority to JP2008057172A priority Critical patent/JP2008257702A/ja
Publication of JP2008257702A publication Critical patent/JP2008257702A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

【課題】 メモリカードの電源遮断時のデータ確保の信頼性を向上させる。
【解決手段】 CFカード1の平面長方形状の筐体2内には、平面L字状のプリント配線基板6が収容されている。このプリント配線基板6の切欠部には、コンデンサCPが装着されている。このコンデンサCPは、CFカード1がホストに接続されているときにホストから供給される電力によって充電され、ホストの電源遮断がCFカード1内の電源検出部によって検出されると、RAMに一時的に保持されている情報を、フラッシュメモリに書き込む動作を行うための電力を供給するバックアップ電源としての機能を有している。
【選択図】 図2

Description

本発明は、メモリカード技術に関し、特に、CFA(Compact Flash Association)規
格に基づいたコンパクトフラッシュ(登録商標)(米国サンディスク社)カード(以下、
単にCFカードという)に適用して有効な技術に関するものである。
半導体素子により構成されたメモリ(半導体メモリ)を記憶装置として用い、データの読み込みや書き込みを行う半導体ディスクは、ハードディスクドライブの置き換えとして産業用および民生用機器の記憶装置に使用されている。
初期の半導体ディスクは、電源を供給しない状態ではデータが失われるものであったが
、フラッシュメモリのような不揮発性メモリの採用により、電源を供給しないでもデータを保持することが可能となっている。
この不揮発性メモリを用いた記憶装置については、例えば特開2006−252535号公報(特許文献1)に記載があり、以下のような技術が開示されている。
この特許文献1の記憶装置は、半導体不揮発性メモリと、それに対するメモリアクセスを行うコントローラとを有している。半導体不揮発性メモリはファイル管理情報部とデータ部とを備え、コントローラは半導体揮発性メモリを備えている。
上記コントローラは、電源起動時に上記半導体不揮発性メモリのファイル情報部の記憶データを読み出して、上記コントローラの上記半導体揮発性メモリに書き込む。
また、上記コントローラは、上記半導体不揮発性メモリへの記憶データの書き込み動作と読み出し動作とを行う場合、上記半導体揮発性メモリを用いてそれに対応したファイル管理情報の読み出しや書き込みを行う。
さらに、上記コントローラは、電源遮断時に、上記コントローラの上記半導体揮発性メモリの記憶データを読み出して上記半導体不揮発性メモリのファイル管理情報部に記憶するようになっている。
特開2006−252535号公報
ところで、上記のような不揮発性メモリを用いた記憶装置においても、停電や瞬停等のような突発的な電源遮断が発生した時に、半導体揮発性メモリのデータを半導体不揮発性メモリに書き込み、データの破壊を回避する必要がある。
このため、上記のような不揮発性メモリを用いた記憶装置内に、上記半導体揮発性メモリから半導体不揮発性メモリへのデータ書き込みを行うためのバックアップ電源として、充電式電池として機能する大容量コンデンサを内蔵することが好ましい。
しかし、上記記憶装置の一例であるCFカードの場合、その筐体(ケース)の外寸が42.8mm×36.4mm×3.3mm(あるいは5mm)と小さく薄いため、その小さく薄い筐体内に電子部品を搭載した回路基板と大容量コンデンサとを如何にして収容するかが課題となっている。
本発明者が検討している上記大容量コンデンサの一例に薄型タイプの電気二重層コンデンサがあるが、この薄型タイプのものでもその厚さが約2mm程度あるので、上記CFカードを筐体内に組み込むときの制約となっている。
本発明の目的は、メモリカードの電源遮断時のデータ確保の信頼性を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、メモリカードを構成する筐体内に配置された回路基板の切欠部に
、電源遮断に際して半導体揮発性メモリから半導体不揮発性メモリへの情報の書き込み動作を行うための電力供給源として機能するコンデンサを配置したものである。
また、本願において開示される発明のうち、他の代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、(a)平面矩形状の筐体と、
(b)前記筐体内に収納された回路基板と、
(c)前記回路基板に組み込まれた電子回路と、
(d)前記回路基板および前記電子回路に電気的に接続された外部接続端子とを有し、
前記回路基板は厚さ方向に沿って互いに反対側に位置する第1面および第2面を有しており、
前記回路基板の前記第1面および前記第2面の平面形状は、前記回路基板を前記平面矩形状の筐体内に収容した場合に、前記筐体内に前記回路基板の無い空き領域が形成されるように、前記筐体の平面形状に対して部分的に欠けた形状に形成されており、
前記電子回路は、半導体不揮発性メモリ、前記半導体不揮発性メモリへの書き込みおよび読み出しを制御する制御回路、情報を一時的に保持する半導体揮発性メモリ、電源検出部およびコンデンサを有しており、
前記コンデンサは、前記メモリカードが主装置に接続されているときに前記主装置から供給される電力によって充電され、前記主装置の電源遮断が前記電源検出部によって検出されると、前記半導体揮発性メモリに一時的に保持されている情報を、前記半導体不揮発性メモリに書き込む動作を行うための電力を供給する機能を有しており、
前記コンデンサは、平面矩形状に形成された本体部と、前記本体部の第1の辺側に配置された一対の電極と、前記本体部の少なくとも前記第1の辺に対して交差する第2の辺の側面から突出され、前記本体部よりも薄く形成された外周部と有しており、
前記コンデンサは、前記回路基板の部分的に欠けた領域に配置されているものである。
また、前記回路基板は、第1方向に延びる第1部分と、前記第1方向に交差する第2方向に延びる第2部分とを一体的に有しており、
前記回路基板の前記第1部分の一方の辺には、前記外部接続端子が接続されており、
前記回路基板の前記第1部分の前記一方の辺に向かい合う他方の辺側には、前記コンデンサの前記一対の電極が接続されているものである。
また、前記コンデンサは、前記外周部の全部または一部が前記回路基板の第1面または第2面の一部に平面的に重なるように、前記空き領域に配置されているものである。
また、前記回路基板の平面形状が、L字状、コ字状または枠状とされるものである。
また、前記筐体の厚さが5mm以下とされるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、メモリカードを構成する筐体内に配置された回路基板の切欠部に、電源遮断に際して半導体揮発性メモリから半導体不揮発性メモリへの情報の書き込み動作のための電力供給源として機能するコンデンサを配置したことにより、メモリカードの電源遮断時のデータ確保の信頼性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数の実施の形態に分割して説明するが、特に明示した場合を除いて、一方は他方の一部または全部の変形例、詳細
、補足説明等の関係にある。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。また、本願の明細書中の切欠部や刳り貫き部は、切り欠く工程や刳り貫く工程に限定される用語ではなく、形状を表現する用語を総称したものである。また、図中の符号Xは第1方向、符号Yは第1方向Xに直交する第2方向を示している。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態1)
図1は本実施の形態1のCFカード(メモリカード、半導体装置)1の一例の外観を示す斜視図であり、同図(a)はCFカード1の第1面側を示した斜視図、同図(b)はCFカード1の第1面の裏側の第2面側を示した斜視図である。
本実施の形態1のCFカード1は、例えばデータやプログラムを記憶するためのカード型の記憶装置であり、例えばハンドヘルドコンピュータ、PDA(Personal Digital
Assistant)、携帯電話、デジタルカメラまたはオーディオレコーダのような各種の電子
機器の記憶装置として使用される。
このCFカード1の筐体2の外観は、例えば平面長方形(矩形)の薄板状に形成されている。筐体2の外形寸法は、例えば縦×横=36.4mm×42.8mm、高さ(厚さ)=3.3mmである。縦横は同じで、高さ(厚さ)が5mmのCFカード1もある。
筐体2は、2枚のパネルプレート2a,2aと、1つのフレーム2bとを有している。この2枚のパネルプレート2a,2aは、互いに同一の形状を有するステンレス(SUS304)の薄板で構成されている。このパネルプレート2aの外周部には爪状の係止部が複数個設けられている。この係止部はパネルプレート2aと一体的に形成されている。この係止部にはランス(lance)を設けたものと孔を設けたものの2種類があり、それぞれ
のパネルプレート2a,2aの外周に沿って、ランスを設けた係止部と孔を設けた係止部とが互い違いに配置されている。そして一方のパネルプレート2aの係止部のランスが、他方のパネルプレート2aの係止部の孔に挿入されることで2枚のパネルプレート2a,2aがしっかりと固定されている。
上記フレーム2bは、略コ字状の外形を有し、例えば15%のガラス繊維を含むPBT(Polybutylene telephthalate)等の成形性に優れた樹脂を一体成形した構成になっている。フレーム2bの上下面には、上記パネルプレート2aの外周部が嵌合される長溝が設けられている。この長溝の内部にはパネルプレート2aの上記係止部が挿入される貫通孔が設けられている。このように本実施の形態1のCFカード1は、筐体2の部品点数が2枚のパネルプレート2aと1つのフレーム2bという極めて少ない構成となっている。
筐体2の1つの長辺側には、コネクタ(外部接続端子)5が設置されている。このコネクタ5は、CFカード1と、上記した各種電子機器とを電気的に接続するための部品である。このコネクタ5の露出面(筐体2の1つの長辺側の側面)には複数のピン挿入孔5aが形成されている。このピン挿入孔5a内に、上記電子機器のリードピンが挿入されることで電子機器とCFカード1とが電気的に接続されるようになっている。コネクタ5の構成は、PCカードに準拠しており、専用のアダプタを介してノート型のパーソナルコンピュータに接続することができるようになっている。コネクタ5のピン数は、例えば50ピンである。
次に、図2(a)はCFカード1の第1面側から内部を透かして見た平面図、(b)は
CFカード1の第2面側から内部を透かして見た平面図である。また、図3(a)は図2(a)のコンデンサCPを取り外した状態のCFカード1の平面図、(b)は図2(b)
のコンデンサCPを取り外した状態のCFカード1の平面図である。また、図4(a)は図2(a)の矢印Aの方向からCFカード1の内部を透かして見た側面図、(b)は図2
(a)の矢印Bの方向からCFカード1の内部を透かして見た側面図、(c)は図2(a
)の矢印Cの方向からCFカード1の内部を透かして見た側面図である。また、図5はCFカード1内のプリント配線基板(回路基板)6の第1面から見た平面図である。また、図6(a)はコンデンサCPの斜視図、(b),(c)はコンデンサCPの表裏の平面図、(d)は図(a)のA−A断面図である。図6において、10はキャパシタセルでキャパシタセルを挟んで導電層9が形成されており導電層9は電極CPLに接続されている。8はキャパシタセルと導電層9を包み込む外装フィルムで、外装フィルム8はコンデンサの側面部で折り重ねられ圧着されてフリンジCP2を構成している。またキャパシタセルはセパレータを挟んで活性炭で構成される電極が二層配置されそれぞれの電極層に導電性ゴムで構成される集電体を積層して形成される。
CFカード1の筐体2の内部には、コネクタ5と、プリント配線基板6と、電子部品7と、コンデンサCPとが収容されている。
プリント配線基板6は、例えばガラス繊維を含むエポキシ樹脂(ガラエポ)をベース基板材料としてなり、その表面および内部には、例えば銅(Cu)からなる配線が形成されている。このプリント配線基板6には、後述のフラッシュメモリ(半導体不揮発性メモリ
)と、コントローラ(制御回路)と、RAM(Random Access Memory:半導体揮発性メモリ)と、電源検出部と、上記コンデンサCPとが組み込まれている。
このプリント配線基板6は、厚さ方向に沿って互いに反対側に位置する第1面および第2面を有している。プリント配線基板6の平面形状は、例えば第1面側から見ると平面L字状、第2面側から見ると平面逆L字状に形成されている。すなわち、プリント配線基板6の第1面および第2面の平面形状は、プリント配線基板6を平面四角形(矩形)状の筐体2内に収容した場合に、その筐体2の内部にプリント配線基板6の無い空き領域が形成されるように、筐体2の平面形状に対して部分的に欠けた形状に形成されている。
別の言い方をすると、プリント配線基板6は、プリント配線基板6の長手方向(第1方向X)に延在する幅の狭い第1部分(下辺延長部分)6aと、プリント配線基板6の短方向(第2方向Y)に延在する幅の広い第2部分6bとを一体的に有している。このプリント配線基板6が部分的に欠けた領域が切欠部LA1(すなわち、上記空き領域)である(
特に図5参照)。この切欠部LA1は、平面長方形状(矩形状)に形成されている。切欠
部LA1は、その長辺が、プリント配線基板6の長辺に対して直交(交差)するように形成されている。
上記プリント配線基板6の第1部分6aの一方の長辺(一方の辺、第1の長辺部分)には、上記コネクタ5が接続されている。すなわち、プリント配線基板6の第1部分6aの一方の長辺側の第1面には、その長手方向に沿って複数の接続端子が配置されており、その接続端子には、コネクタ5の複数のリード5Lが接合され電気的に接続されている。これにより、コネクタ5の複数のピンは、そのピンの各々に電気的に接続されたリード5Lを通じて上記プリント配線基板6の上記接続端子と電気的に接続されている。なお、上記接続端子は、上記プリント配線基板6の配線と同時に形成されたもので、例えば銅で形成され、その表面には金(Au)メッキ等が施されている。
上記プリント配線基板6の第1部分6aおよび第2部分6bの第1面とその裏側の第2面には、電子部品7(パッケージ7a,7bおよびチップ部品7c)が搭載されている。
プリント配線基板6の第1面には、例えばTQFP(Thin Quad Flat Package)型のパッケージ7aが搭載されている。パッケージ7a内に封止された半導体チップには、上記コントローラおよび上記RAMが形成されている。コントローラは、上記フラッシュメモリおよびRAMの動作(書き込み、読み出しおよび消去)を制御する機能を有している。RAMは、例えばSRAM(Static RAM)またはDRAM(Dynamic RAM)のような揮発
性メモリからなり、情報を一時的に保持する機能を有している。このRAMはパッケージ7aとは別のパッケージに封止されてプリント配線基板6の第1面または第2面に搭載される場合もある。
このパッケージ7aの四側面からは複数のリード7aLが突出されている。このリード7aLは、パッケージ7a内においてボンディングワイヤを通じて上記半導体チップと電気的に接続される一方、パッケージ7aの外部ではプリント配線基板6の所定のランドと接合され電気的に接続されている。
一方、プリント配線基板6の第2面には、例えばTSOP(Thin Small Outline Packa
ge)型のパッケージ7bおよびチップ部品7cが搭載されている。このパッケージ7b内に封止された半導体チップには、例えばフラッシュメモリのような電気的書き換え消去可能な不揮発性メモリが形成されている。このパッケージ7bの二側面からは複数のリード7bLが突出されている。このリード7bLは、パッケージ7b内においてボンディングワイヤを通じて上記半導体チップと電気的に接続される一方、パッケージ7bの外部ではプリント配線基板6の所定のランドと接合され電気的に接続されている。
チップ部品7cには、例えばトランジスタ、ダイオード、抵抗、キャパシタおよびコイル等のような電子部品が形成されている。チップ部品7cのリードもプリント配線基板6の所定のランドと接合され電気的に接続されている。上記電源検出部は、このようなチップ部品7cを用いて形成されている。ただし、電源検出部は、上記パッケージ7a内に形成される場合もある。電源検出部は、例えばヒューズやダイオードを有している。
なお、上記プリント配線基板6の第1、第2面に形成されたランドは、上記プリント配線基板6の配線の一部で形成されており、その表面には金(Au)メッキ等が施されている。また、プリント配線基板6の厚さは、例えば0.4〜0.8mm程度である。
上記コンデンサCPは、電源遮断時のバックアップ電源用の充電式電池としての機能を有している。すなわち、コンデンサCPは、CFカード1がホスト(主装置)に電気的に接続されているときにホストから供給される電力によって充電される一方、ホストの電源遮断が上記電源検出部によって検出された場合に、コントローラは、上記RAMに一時的に保持されている情報を、上記フラッシュメモリに書き込む動作を実行しているが、その時の補助的な電力供給源として機能している。
このコンデンサCPとしては、例えばNECトーキン株式会社の「スーパーキャパシタ(登録商標)」のような大容量の薄型の電気二重層コンデンサが採用されている。この電
気二重層コンデンサは、固体と液体との界面に正負の電荷が蓄えられる(電気二重層現象
)ことを利用したエネルギー蓄積・供給デバイスである。内蔵の活性炭の配合を最適化することにより大容量かつ低等価直列抵抗を実現することが可能になっている。
このコンデンサCPは、平面長方形(矩形)状の本体部CP1と、その一辺から外方に延びる一対の電極CPLと、本体部CP1の3辺から外方に延びるフリンジ部(外周部、へり部)CP2とを有している。コンデンサCPの縦の最大寸法L1は、例えば29mm
、横の最大寸法L2は、例えば12mmである(図6(b)参照)。
上記本体部CP1は、電荷を蓄積する本体部分であり、最も厚く形成され、その厚さは
、例えば2mm程度である。また、この本体部CP1は、上記切欠部LA1に収まるようにその平面積(コンデンサCPのフリンジ部CP2を除く平面寸法)が、上記切欠部LA1の平面積(平面寸法)と同じか、それよりも小さくなるように形成されている。
上記一対の電極CPLは、本体部CP1内の容量電極に電気的に接続された外部電極であり、本体部CP1の一方の短辺(第1の辺)の側面から2つ並んで突出されている。
上記フリンジ部CP2は、上記一方の短辺と、これに交差する一方の長辺(第2の辺)と、上記一方の短辺の向かい側の他の短辺(第3の辺)との3つの側面から外方に向かって突出され、本体部CP1の外周に沿って連続的に形成されている。
このようなフリンジ部CP2は、本体部CP1を封止する絶縁性の外装フィルムの一部によって形成されている。すなわち、フリンジ部CP2は、本体部CP1の上下面の両方を挟み込むようにしてくるんだ外装フィルムの上側および下側の両端部を本体部CP1の上記一方の短辺、一方の長辺および他の短辺から延在するようにはみ出させた状態で接合することにより形成されている。
このフリンジ部CP2の厚さは本体部CP1の厚さよりも薄く形成されている。フリンジ部CP2の幅寸法(突出長さ)L3は、例えば少なくとも0.3mm(0.3mmまたはそれ以上)、好ましくは2mmまたはそれ以上である(図6(b)参照)。
このようなコンデンサCPは、上記プリント配線基板6の切欠部LA1(すなわち、上記空き領域)に、本体部CP1が宙に浮いた状態で設置されている。コンデンサCPをプリント配線基板6上に重ねて搭載すると、CFカード1の厚さ(3.3mmあるいは5mm)内に収まらなくなってしまう。これに対して、本実施の形態1においては、コンデンサCPをプリント配線基板6の切欠部LA1に設置することにより、コンデンサCPをCFカード1の限られた厚みの中に収容することができる。これにより、バックアップ電源用のコンデンサCPを、上記コントローラ、フラッシュメモリおよびRAMのすぐ近くに配置することができるので、CFカード1の電源遮断時のデータ確保の信頼性を向上させることができる。
また、CFカード1の中で最も重いプリント配線基板6を平面L字状にすることにより
、その面積を平面長方形状の一般的なプリント配線基板よりも小さくすることができるので、CFカード1の全体重量を低減できる。したがって、軽くて信頼性の高いCFカード1を提供することができる。
また、上記コンデンサCPの一対の電極CPLは、プリント配線基板6の第1部分6aの第1面上に形成されたランド6Lと接合され電気的に接続されている。これにより、コンデンサCPは、プリント配線基板6に対して電気的かつ物理的に接続されている。
ランド6Lは、上記プリント配線基板6の第1部分6aの上記コネクタ5が接続された一方の長辺に向かい合う反対側の他方の辺(切欠部LA1の相対的にコネクタ5に近い側の短辺)側において、上記第1部分6aの第1面上に並んで配置されている。すなわち、コンデンサCPは、上記コネクタ5に近い側に接続されている。このようにコンデンサCPをコネクタ5に近い側に接続したことにより、上記データ確保の信頼性を向上させることができ、また、プリント配線基板6における配線設計を容易にすることができる。
また、コンデンサCPは、その一対の電極CPL側の短辺およびこれに交差する長辺側のフリンジ部CP2の一部が上記切欠部LA1の外周(切欠部LA1の一方の短辺および長辺)のプリント配線基板6の第1面の一部(縁面)上に平面的に重なり接するように配置されている。すなわち、コンデンサCPは、その1つの短辺と、これに交差する1つの長辺との2辺でプリント配線基板6に支持されるようになっている。
上記のように本実施の形態1の場合、コンデンサCPの本体部CP1が宙に浮いた状態で切欠部LA1に配置されているため、コンデンサCPの厚さ方向からの圧力に対して弱い構成になっている。このため、CFカード1の組立工程中にコンデンサCPの厚さ方向からコンデンサCPに対して圧力が加わると、一対の電極CPLが曲がってしまったり、一対の電極CPLが剥離してしまったりする場合がある。これに対して本実施の形態1では、コンデンサCPを、互いに交差する2辺で支持することができるので、CFカード1の組立工程中等においてコンデンサCPの厚さ方向から所望の圧力が加わったとしても、一対の電極CPLが曲がってしまったり、一対の電極CPLが剥離してしまったりする不具合を低減することができる。したがって、CFカード1の歩留まりおよび信頼性を向上させることができる。
このように本実施の形態1においては、コンデンサCPをその長辺と短辺とに隣接するプリント配線基板6の第1面部分で支えるようになっている。このため、そのコンデンサCPを支える領域には他の部品が搭載されないようにする必要がある。そこで、本実施の形態1においては、図5に示すように、プリント配線基板6のコンデンサCPを支える領域(フリンジ部CP2が平面的に重なる領域)が、他の部品等の搭載を禁止する禁止領域DLとなっている。図5では図面を見易くするため禁止領域DLにハッチングを付した。
なお、本実施の形態1においては、フリンジ部CP2がプリント配線基板6の第1面に接している場合が例示されている(図4(a)参照)が、フリンジ部CP2は上記コンデンサCPの厚さ方向からの所望の圧力に対して対抗できるものであれば良く、コンデンサCPの搭載時にフリンジ部CP2がプリント配線基板6の第1面に必ずしも接していなくても良い。
また、ここでは、コンデンサCPの一対の電極CPLがプリント配線基板6の第1面側に接続されているので、フリンジ部CP2もプリント配線基板6の第1面に重なるようにしたが、コンデンサCPの一対の電極CPLがプリント配線基板6の第2面側に接続されている場合は、フリンジ部CP2もプリント配線基板6の第2面に重なるようにすることが好ましい。
さらに、本実施の形態1においては、コンデンサCPの一対の電極CPL側にもフリンジ部CP2を設け、プリント配線基板6の第1面(縁面)に重ねる場合を例示したが、コンデンサCPの一方の短辺には、一対の電極CPLがありプリント配線基板6に固定されるのでフリンジ部CP2を設けなくても良い。すなわち、プリント配線基板6に隣接するコンデンサCPの長辺側のみにフリンジ部CP2を設けても良い。
また、CFカードにおけるプリント配線基板は、CFカードを構成する部品の中で最も製造に時間がかかり、また、コストがかかる部分なので、その対策として以下のようにすることもできる。図7はその対策例のプリント配線基板6の製造時の平面図を示している
。この例においては、プリント配線基板6の平面寸法を調整し、プリント配線基板6の製造時に、一般的なCFカードのプリント配線基板の矩形範囲内に2枚分のプリント配線基板6が配置されるようにする。これにより、プリント配線基板6の取得量を一般的なCFカードのプリント配線基板の取得量の2倍に増やすことができるので、CFカード1の製造時間を短縮でき、また、CFカード1のコストを低減することができる。
次に、本実施の形態1のCFカード1の回路構成と動作の一例について説明する。
図8は上記CFカード1の回路ブロック図を示している。このCFカード1は、例えばHDD互換記憶装置(Flash Memory Drive : FMD)であり、特に制限されないが、512Mビットの記憶容量を持つ不揮発性メモリ(上記フラッシュメモリ)を、例えば32個又は64個のように多数個を1つのパッケージの中に搭載して複数ページ分の記憶容量を持つようなファイルメモリを構成するようにされる。これらの不揮発性メモリは、不揮発性メモリIF(インターフェイス)を通して内部バスDBに接続される。内部バスDBは、ATA又はSCSIのようなインターフェイスIFを有する上記コントローラ(制御回路
)に接続される。
上記コントローラは、CPU(Central Processing Unit)で例示した1チップマイク
ロコンピュータ等のようなコントローラと、ATA(AT Attachment)又はSCSI(Smal
l Computer System Interface)のようなインターフェイスIFとを有している。したがって、コントローラは、インターフェイスIFに設けられたドライバと上記不揮発性メモリとの間でデータのやりとり、つまりはデータの書き込みや読み出しが行われる。
また、上記CFカード1は、電源検出回路(上記電源検出部)と、電源遮断時の動作電圧を確保するための上記コンデンサCPと、スイッチSWと、揮発性メモリ(上記RAM
)を更に有している。コンデンサCPは、システム側において予期しない電源遮断が生じた場合でも、その蓄積電荷によって不揮発性メモリやコントローラ及び揮発性メモリや電源検出回路に電圧を供給して、不揮発性メモリの正常終了可能な状態まで動作電圧を維持するように動作する。
上記不揮発性メモリにおいては、書き込み途中において停電や操作や取扱いミスによってシステム側の電源遮断が行われると、書き込み動作が中断されてしまう。一般にファイル形式の記憶装置に記憶するデータは、誤りビットの検出や修正を目的にエラー検出、修正用のコードをある1かたまりのデータの一部に付加して記憶しているため、書き込み途中で中断してしまうと、新、旧データの入り交じったデータとなってしまうために、エラー検出、修正用コードは新旧いずれのものとも合わなくなり、これを読み出すと必ずエラーとなってしまい、データの破壊が行われる。消去動作中においても、消去が未完了のままにされると同様なエラーが発生してしまう。
更に、書き込み中に電源遮断に伴い動作電圧が低下して十分な書き込みが行われないとき、当該ページへの書き込み不能と誤判断して不良ページとして登録して、実質的にデバイス故障としてしまうなどの不都合が生じる。上記コンデンサCPは、上記のような誤動作を防止して、不揮発性メモリにおいて常に正常終了が行われるような動作電圧確保のために、例えば約0.1F程度の比較的大きな容量値を持つようにされる。
上記電源検出回路は、マイクロコンピュータ等のようなホスト側からの電源電圧Vccを受けて、その電源起動と遮断を検出する。この検出信号は、ゲート回路Gの一方の入力に供給される。このゲート回路Gの他方の入力にはコントロール線を通したコントロール信号が供給される。ゲート回路Gは、例えばナンド(NAND)ゲート回路のような論理回路からなり、電源起動又は遮断に対応した信号、あるいはコントロール線から供給される制御信号に対応してスイッチSWの制御や後述するような不揮発性メモリと揮発性メモリとの間でのデータ転送動作の指示に用いられる。
スイッチSWは、ゲート回路Gの出力信号によって切り換えられ、コンデンサCPが電源Vccによる充電動作から、その保持電圧をCFカード1(記憶装置FMD)の内部回路の動作電圧VDDとして供給する動作を行う。上記電源検出回路は、上記コンデンサCPの保持電圧が有効に利用できるようにするために、コンデンサCPで形成された動作電圧VDDがシステム側に逆流してしまうのを防止するような機能も持つものである。最も簡単な構成は、ダイオード等の一方向性素子を通してシステム側からの電源電圧VCCが
、記憶装置の電源電圧VDDとして上記スイッチSWを通してコンデンサCPにチャージアップされるとともに、コントローラ、不揮発性メモリ、揮発性メモリ、インターフェイスIF及び電源検出回路に伝えられる。
システム側において予期しない電源遮断等が発生した場合、上記のように電圧検出回路によりコントローラ及び不揮発性メモリにはコンデンサCPから動作電圧が維持される逆流防止が行われるとともに、インターフェイスIFが上記システム側からの信号に応答しないように制御され、電源遮断直前の信号状態を維持するために、もしも書き込み動作中ならばそのままの書き込みが継続して行われるために書き込み動作を正常に終了させることができる。同様に、消去中でもそのまま消去動作が継続して行われて消去動作も正常に終了させられる。
この例では、フラッシュメモリのような半導体不揮発性メモリは、その書き換え回数には一定の制限があることに、上記のようなファイルメモリに使用した場合において、書き換えの発生回数が例えば前記のようなPBR,FATシステムの場合のFAT1,FAT2,DIRのようなファイル管理情報が割り当てられる領域に集中することに着目し、上記半導体不揮発性メモリにおける書き換え回数制限が特定のエリアで発生してしまうのを防止するために、揮発性メモリが利用される。
上記不揮発性メモリ上に展開されたホスト(主装置)から見えるアドレス上のデータを電源投入時に、揮発性メモリに先頭アドレスからあらかじめ決められたアドレスのエリア丸ごとを揮発性メモリにロードする。すなわち、図9で示したような不揮発性メモリに割り当てられた0hからxxxhまでのようなXXGB(ギガビット)のような記憶容量を持つ場合、0hのような先頭アドレスから20hまでのエリア(16KB)を上記ファイル管理情報が記録されるエリアとする。
また、図10に示すように、電源投入が検知されると、上記不揮発性メモリの上記0hのような先頭アドレスから20hまでのエリア(16KB)のデータ、すなわち、ファイル管理情報(2)が読み出されて揮発性メモリの0hのような先頭アドレスから20hまでのエリアに書き込まれる。上記揮発性メモリに書き込まれた先頭アドレスから20hまでのエリア(16KB)のデータ(1)は、上記のデータ(2)がそのまま投影されたいわばシャドー情報とされる。また、揮発性メモリのそれ以外20hを越える記憶エリアはデータバッファエリアとして使用される。上記揮発性メモリは、スタティック型RAM又はダイナミック型RAMを用いるようにすることができる。
上記電源供給によって上記不揮発性メモリに対してホスト側から書き込み又は読み出しが行われる際において、データの書き込みや読み出しのために上記ファイル管理情報の読み出しや書き込みは、上記不揮発性メモリのファイル管理情報(2)が用いられるのではなく、揮発性メモリの上記シャドー情報(1)が用いられる。このとき、コントローラ部において、ホスト側から入力されるデータのアドレス(1)が(1)>20hならファイル管理情報と判定されると、揮発性メモリの上記先頭アドレスから20hまでのエリアに対してメモリアクセスが行われてシャドー情報(1)の更新が行われる。
ここで、ファイルシステムは、記憶装置に記録されているデータを管理する方式であり
、管理を行うソフトウェアや、記録媒体に設けられた管理領域な管理情報のこともファイルシステムという場合がある。記憶装置にファイルやフォルダ(ディレクトリ)を作成したり、移動や削除を行ったりする方法や、データを記録する方式、管理領域の場所や利用方法などが定められている。通常、ファイルシステムは、OS(オペレーティング システム)の持つ機能の一つとして提供されて、OSごとに異なるファイルシステムを用いる
。例えばFAT(File Allocation Table)は、MS−DOS(登録商標)からウインドウズ(登録商標)MeまでのOSにおいて、標準で使われたファイルシステムであり、ファイルを構成するクラスタのディスク上の物理的な配置を管理する。例えばFAT32では
、2GB以上のディスクを扱える。上記のようなハードディスクと互換性を持つようにするために、不揮発性メモリにおいても上記同様なファイシステムが適用される。
電源が遮断されると、上記揮発性メモリのデータ(1)が、不揮発性メモリへのファイル管理情報(2)として置き換えられる。つまり、不揮発性メモリのデータ(1)が読み出されて、それが不揮発性メモリのデータ(2)として書き換えられる。このような書き換えのために、不揮発性メモリでは、上記電源投入時に記録されていたデータがいったん消去されて、上記電源が遮断される前の揮発性メモリに保持されていたシャドー情報(1
)が上記不揮発性メモリに対してファイル管理情報(1)として書き込まれる。このようなメモリアクセスを採用することによって、本実施の形態のファイルメモリにおけるファイル管理情報は、メモリアクセスの都度揮発性メモリを用いて更新が行われ、電源が遮断される前に、それが不揮発性メモリに転送されて不揮発性データとして保持される。
このようにして、揮発性メモリ内にファイル管理情報があるようにすれば、通常の読出し(リード時)や更新(ライト時)時には、不揮発性メモリに対してその都度ファイル管理情報の書き換え(消去、書き込み)が発生せず、上記のような書き換え回数の制限に達することがない。また、揮発性メモリを用いて管理情報の読み出しや書き換え(更新)を行うので、内部バスDB及び不揮発性メモリインターフェイスを介して不揮発性メモリへのメモリアクスセス時間に比べて、読出し時間及び書き込みの短縮が図られて記憶装置としてのメモリアクセスの高速化が可能となる。また、データ書き込み時には、不揮発性メモリに対する書き込み回数の低減ができ、あるいは書き込みによる待ち時間がなくなることによりシステムとしてのパフォーマンスが向上する。
基本的には、上記のように電源起動時と電源遮断時に不揮発性メモリと揮発性メモリとの間で上記ファイル管理情報の転送を行うようにすればよい。この他、ホスト側からコントロール線を通して入力された制御信号RSによって、上記揮発性メモリの更新されたファイル管理情報を不揮発性メモリに転送するようにしてもよい。例えば、システムの電源遮断の時には、上記ファイル管理情報を揮発性メモリから不揮発性メモリに転送して、かかる情報を不揮発化してから電源を遮断するようにする場合に利用できる。あるいは、一定時間毎に上記制御信号RSを発生させて上記ファイル管理情報を揮発性メモリから不揮発性メモリに転送して、かかる情報の更新を行うようしておいてもよい。この場合には、電源遮断時にファイル管理情報の更新が無いときには、そのまま電源を遮断することができる。
前記のように停電や操作や取扱いミスによってシステム側の電源遮断が行われたときに
、上記電源検出回路とコンデンサCPによって安定的に不揮発性メモリを正常に終了させる動作の中、上記揮発性メモリの更新されたファイル管理情報を不揮発性メモリに転送して記録させる動作を含ませるようにする。これにより、不揮発性メモリとしての信頼性を確保することができる。
このように本実施の形態1によれば、頻繁に書き換えが起きるファイル管理情報を揮発性メモリに展開するため、不揮発性メモリの書き換え回数を低減でき、書き込み回数が減るのでCFカード1の寿命の延長が可能となる。また、頻繁にアクセスが起きるファイル管理情報を揮発性メモリからやり取りする為にシステムパワオーマンスを向上できる。
なお、揮発性メモリに書き込む情報としては、ファイル管理情報に限らず、頻繁に書き換えが起きるデータであれば、どのようなデータであってもよい。
(実施の形態2)
本実施の形態2においては、CFカード1のプリント配線基板6の平面形状をコ字状にした場合について説明する。
図11(a)は本実施の形態2のCFカード1の第1面側から内部を透かして見たコンデンサCPの装着前の平面図、(b)は(a)のCFカード1のプリント配線基板6にコ
ンデンサCPを装着した後のCFカード1の第1面側から内部を透かして見た平面図、(c)は(b)のコンデンサCPの平面図である。
本実施の形態2においては、プリント配線基板6の平面形状が、例えば平面コ字状(凹状)に形成されている。この場合もプリント配線基板6の第1面および第2面の平面形状は、プリント配線基板6を平面四角形(矩形)状の筐体2内に収容した場合に、その筐体2の内部にプリント配線基板6の無い空き領域が形成されるように、筐体2の平面形状に対して部分的に欠けた形状に形成されている。
本実施の形態2においてプリント配線基板6は、上記第1部分6aおよび上記第2部分6bの他に、第3部分6cを一体的に有している。第3部分6cは、プリント配線基板6の短方向(第2方向Y)に沿って延在する部分であり、第2部分6bの向かい側に切欠部LA1を挟んで形成されている。第3部分6cの面積は、第2部分6bの面積よりも小さい。このような第1部分6a、第2部分6bおよび第3部分6cに囲まれたところに切欠部LA1が形成されている。この切欠部LA1の平面形状や配置は、前記実施の形態1と同じである。
本実施の形態2においても、上記コンデンサCPは切欠部LA1に設置されている。コンデンサCPの一対の電極CPLが接続されるプリント配線基板6のランド6Lの位置も前記実施の形態1と同じである。
ただし、本実施の形態2においては、コンデンサCPの4辺(2つの短辺(第1、第3の辺)とこれに交差する2つの長辺(第2、第4の辺))にフリンジ部CP2が形成され
ており、フリンジ部CP2の一部がプリント配線基板6の第1部分6a、第2部分6bおよび第3部分6cの第1面の一部(縁面)に平面的に重なり接している。すなわち、本実施の形態2においては、コンデンサCPが、切欠部LA1の外周(切欠部LA1の一方の短辺および2つの長辺)のプリント配線基板6の3辺で支持されている。このため、本実施の形態2によれば、コンデンサCPの支持の安定性を前記実施の形態1の場合よりも向上させることができるので、コンデンサCPの厚さ方向からの圧力に起因する一対の電極CPLの曲がりや剥離のような不具合をさらに低減できる。これ以外の効果は前記実施の形態1と同じである。
(実施の形態3)
本実施の形態3においては、CFカード1のプリント配線基板6の平面形状を枠字状にした場合について説明する。
図12(a)は本実施の形態3のCFカード1の第1面側から内部を透かして見たコンデンサCPの装着前の平面図、(b)は(a)のCFカード1のプリント配線基板6にコ
ンデンサCPを装着した後のCFカード1の第1面側から内部を透かして見た平面図である。
本実施の形態3においては、プリント配線基板6の平面形状が、例えば平面枠状に形成されている。この場合もプリント配線基板6の第1面および第2面の平面形状は、プリント配線基板6を平面四角形(矩形)状の筐体2内に収容した場合に、その筐体2の内部にプリント配線基板6の無い空き領域が形成されるように、筐体2の平面形状に対して部分的に欠けた形状に形成されている。
本実施の形態3においてプリント配線基板6は、上記第1部分6a、上記第2部分6bおよび第3部分6cの他に、第4部分6dを一体的に有している。第4部分6dは、第2部分6bと第3部分6cとを繋ぐように形成されている。第4部分6dの面積は、第2部分6bおよび第3部分6cの面積よりも小さい。このような第1部分6a、第2部分6b
、第3部分6cおよび第4部分6dに囲まれたところに切欠部LA2(あるいは刳り貫き部)が形成されている。すなわち、この場合の切欠部LA2は、プリント配線基板6の外周四辺から離間した位置に形成されている。この切欠部LA2の平面形状および配置は、前記実施の形態1の切欠部LA1と同じである。
本実施の形態3において、上記コンデンサCPは切欠部LA2に設置されている。コンデンサCPの一対の電極CPLが接続されるプリント配線基板6のランド6Lの位置も前記実施の形態1,2と同じである。
ただし、本実施の形態3においては、前記実施の形態2の図11(c)で示したのと同様にコンデンサCPの4辺(2つの短辺とこれに交差する2つの長辺)にフリンジ部CP2が形成されており、フリンジ部CP2の一部がプリント配線基板6の第1部分6a、第2部分6b、第3部分6cおよび第4部分6dの第1面の一部(縁面)に平面的に重なり接している。すなわち、本実施の形態3においては、コンデンサCPが、切欠部LA2の外周(切欠部LA2の2つの短辺および2つの長辺)のプリント配線基板6の4辺で支持されている。このため、本実施の形態3によれば、コンデンサCPの支持の安定性を前記実施の形態1,2の場合よりもさらに向上させることができるので、コンデンサCPの厚さ方向からの圧力に起因する一対の電極CPLの曲がりや剥離のような不具合をさらに低減できる。これ以外の効果は前記実施の形態1と同じである。
(実施の形態4)
本実施の形態4においては、フラッシュメモリとコントローラとを1つのパッケージ内に収めた構造を説明する。
図13(a)は本実施の形態4のCFカード1の第1面側から内部を透かして見たときの平面図、(b)は(a)のCFカード1の第2面側から内部を透かして見たときの平面
図、(c)はCFカード1の側面から内部を透かして見たときの側面図を示している。
本実施の形態4においては、プリント配線基板6の第1面に、例えばTQFP型のパッケージ7dが搭載されている。このパッケージ7d内には、フラッシュメモリ等のような電気的書換消去可能な不揮発性メモリと、そのメモリの動作を制御するコントローラとが形成されている。
このフラッシュメモリとコントローラとは同一パッケージ内の別々の半導体チップに形成しても良いし、同じ半導体チップに形成しても良い。また、前記実施の形態1で説明したチップ部品の素子をパッケージ7d内に形成しても良い。パッケージ7dのリード7dLは、プリント配線基板6のランドに接合され電気的に接続されている。これ以外は、前記実施の形態1と同じなので説明を省略する。
本実施の形態4によれば、前記実施の形態1で得られた効果の他に、以下の効果を得ることができる。すなわち、部品点数を低減でき、また部品搭載面も一面で済むので、CFカード1の製造時間を前記実施の形態1よりも短縮できる。また、CFカード1のコストを前記実施の形態1の場合よりも低下させることができる。また、プリント配線基板6の第2面に電子部品の搭載スペースができる。この搭載スペースに他の電子部品を搭載することにより、CFカード1の機能を向上させることも可能である。また、上記搭載スペースにメモリ回路(フラッシュメモリやRAM)が形成された半導体チップを有する他のパッケージを搭載することにより、CFカード1のメモリ容量を増大させることも可能である。これ以外の効果は前記実施の形態1と同じである。
(実施の形態5)
本実施の形態5においては、プリント配線基板の第1面にパッケージを多段に積み重ねて搭載した構造を説明する。
図14(a)は本実施の形態5のCFカード1の第1面側から内部を透かして見たときの平面図、(b)は(a)のCFカード1の第2面側から内部を透かして見たときの平面
図、(c)は(a)のCFカード1の側面から内部を透かして見たときの側面図を示して
いる。
本実施の形態5においては、プリント配線基板6の第1面に、例えば2つのパッケージ7a,7eがその厚さ方向に下層から順に積み重ねられた状態で搭載されている。すなわち、本実施の形態5においても片面側のみにパッケージが搭載されている。このため、前記実施の形態4と同様に、プリント配線基板6の第2面に他の電子部品を搭載することにより、CFカード1の機能やメモリ容量を向上させることができる。これ以外の効果は前記実施の形態1と同じである。
上段のパッケージ7eは、上記パッケージ7bと同様にフラッシュメモリを内蔵する電子部品であるが、リード7eLの長さが、パッケージ7bのリード7bLよりも長く形成されている。このリード7eLは、プリント配線基板6の第1面のランドと接合され電気的に接続されている。
(実施の形態6)
本実施の形態6においては、CFカード1の回路構成の変形例について説明する。
図15は本実施の形態6のCFカード1の回路ブロック図を示している。
本実施の形態6のCFカード1は、前記実施の形態1の図8に、コントローラ内にカウンタCTを追加した構成となっている。
このカウンタCTは、不揮発性メモリ(上記フラッシュメモリ)に対するアドレス毎のアクセス回数、アクセス時刻のいずれか、または、アクセス回数とアクセス時刻との両方を保持するものである。すなわち、不揮発性メモリのアドレス情報とそのアドレスに対応するアクセス回数や、アクセス時刻(タイムスタンプ)などを保持し、不揮発性メモリに対するアクセス頻度や、揮発性メモリ(上記RAM)内のデータが古いデータか新しいデータかなどが分るようになっている。
揮発性メモリは、不揮発性メモリ内のデータを一時的に記憶するためのSRAM、DRAM等のメモリである。
CPUは、電源起動時に不揮発性メモリ内のデータを読み出して揮発性メモリに書き込む。書き込みの単位は、例えば不揮発性メモリの一括消去単位とする。また、CPUは、不揮発性メモリへの読み出し動作と書き込み動作においては、揮発性メモリを用いて読み出しと書き込みを行い、カウンタCTの値に基づいて判断して不揮発性メモリへの書き込みを行う。
また、CPUは、電源遮断時又は電源が所定の電圧よりも下がった時に揮発性メモリ内のデータすべてを読み出して不揮発性メモリに書き込む。この時、電源電圧が下がっても
、CPU、不揮発性メモリ、揮発性メモリが正常に動作するように、コンデンサCPを用いて電源を供給する。
また、CPUは、不揮発性メモリへの読み出し及び書き込み動作時に、読み出し及び書き込み対象のデータの容量が大容量の場合、例えば不揮発性メモリの一括消去単位以上のときは、揮発性メモリを介さずに不揮発性メモリに対して直接読み出し及び書き込みを行う。
次に、本実施の形態6のCFカード1の動作を説明する。
まず、不揮発性メモリに対する読み出し動作においては、外部のホストからの読み出し要求を受けて、読み出しアドレスに対応するデータが揮発性メモリ内に有る場合は、揮発性メモリ内の読み出しアドレスのデータをホストへ返す。そして、カウンタCTの値を更新する。
読み出しアドレスに対応するデータが揮発性メモリ内に無い場合は、カウンタCTの値を確認してCPUが判断し、例えばアクセス頻度の少ないアドレスのデータを揮発性メモリから不揮発性メモリへ書き込む。そして、そのアクセス頻度の少ないアドレスに不揮発性メモリから揮発性メモリへ読み出しアドレスのデータを書き込む(ロードする)。そし
て、カウンタCTの値を更新する。そして、揮発性メモリからホストへ読み出しアドレスのデータを返す。
不揮発性メモリに対する書き込み動作においては、外部のホストからの書き込み要求を受けて、書き込みアドレスに対応するデータが揮発性メモリ内に有る場合は、揮発性メモリ内のその書き込みアドレスのデータを更新する。そして、カウンタCTの値を更新する
書き込みアドレスに対応するデータが揮発性メモリ内に無い場合は、カウンタCTの値を確認してCPUが判断し、例えばアクセス頻度の少ないアドレスのデータを揮発性メモリから不揮発性メモリへ書き込む。そして、そのアクセス頻度の少ないアドレスの位置に書き込みデータを書き込む。そして、カウンタCTの値を更新する。
電源遮断時においては、揮発性メモリ内のデータを不揮発性メモリへ書き込む。予期せぬ停電などにより電源が遮断された場合は、コンデンサCPで給電する。この時、電源検出回路で電源電圧Vccを監視し、所定の電圧(例えば、動作電圧)以下になった場合に
、スイッチSWにより、電源の供給源を電源VccからコンデンサCPに切り換えるようにしてもよい。
不揮発性メモリに対する読み出し及び書き込み動作において、読み出し及び書き込みされるデータが連続した大きいサイズのデータの場合は、揮発性メモリを経由しないで、直接、不揮発性メモリに対して読み出し及び書き込みを行う。
したがって、本実施の形態6によるCFカード1によれば、不揮発性メモリのアクセス頻度を減らすことが可能となり、CFカード1の寿命を延ばすことが可能である。例えば
、512バイトのアクセスが頻繁に発生する場合、本発明者が検討した技術によると、10回書き込みが発生すると、不揮発性メモリに10回の書き込みが発生する。本実施の形態6によるCFカード1では、電源を落とす時の1度のみまで減らすことが可能となり、寿命を10倍に延ばすことが可能となる。
また、書き込み対象のアドレスが近い場合は、さらに寿命を延ばすことができる。例えば、フラッシュメモリでは、不揮発性メモリの書き換え最小ブロック単位が、128KB等大きくなりつつある。512バイトのアクセスが128KBの中で2箇所あり、アクセスが各々10回ある場合、書き換えは20回となるが、本実施の形態6によれば、上記と同様に1度のみまで減らすことが可能となる。
また、不揮発性メモリへのアクセス回数が減るため、消費電力の低減が可能である。
また、頻繁にアクセスするアドレスが揮発性メモリにあるため、外部からアクセス要求があれば、揮発性メモリからデータを返すため、不揮発性メモリから読み出すよりも高速化が可能となる。
(実施の形態7)
図16は図4(a)で図示される実施例において、上下パネルプレート2a,2aとコンデンサCPの間にスペーサ2cを装着した変形例を示す。スペーサ2cの装着によりメモリカード内でのコンデンサCPの上下の動きを抑制した例である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば前記パッケージは、CSP(Chip Size Package)やスタックドCSP等のよう
な、より小型のパッケージ構造としても良い。これにより、パッケージの搭載数を増やすことができるので、メモリ容量の増大や機能の向上を推進させることができる。
また、不揮発性メモリとしては、上記フラッシュメモリの他に、電気的に書き換え消去が可能な不揮発性メモリを用いることができる。起動時に先頭アドレス0hから一定量データを不揮発性メモリから揮発性メモリへロードする際のアドレスは、上記20hの他に100h(128KB)等、そのファイルシステムに適合したものであればよい。電源検出回路は、MOSFETのようなスイッチにより内部回路への電源を供給し、ホスト(システム)側の電源遮断のときには、かかるMOSFETをオフ状態にさせるようにするものであってもよい。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるCFカードに適用した場合について説明したが、それに限定されるものではなく種々適用可能である。
本発明は、メモリカードの製造業に適用できる。
(a)、(b)は本発明の一実施の形態(実施の形態1)であるメモリカードの外観を示す斜視図である。 (a)は図1のメモリカードの第1面側から内部を透かして見た平面図、(b)は(a)のメモリカードの第2面側から内部を透かして見た平面図である。 (a)は図2(a)のコンデンサを取り外した状態のメモリカードの平面図、(b)は図2(b)のコンデンサを取り外した状態のメモリカードの平面図である。 (a)は図2(a)の矢印Aの方向からメモリカードの内部を透かして見た側面図、(b)は図2(a)の矢印Bの方向からメモリカードの内部を透かして見た側面図、(c)は図2(a)の矢印Cの方向からメモリカードの内部を透かして見た側面図である。 メモリカード内の回路基板の第1面から見た平面図である。 (a)は図2等に示したコンデンサの斜視図、(b),(c)は図2等に示したコンデンサの表裏の平面図、(d)は図(a)のA−A断面図である。 本発明の他の実施の形態の回路基板の製造時の一例の平面図である。 図1のメモリカードの回路ブロック図である。 図1のメモリカードのアドレス空間を示すメモリマップ図である。 図1のメモリカードのメモリ動作の説明図である。 (a)は本発明の他の実施の形態(実施の形態2)のメモリカードの第1面側から内部を透かして見たコンデンサの装着前の平面図、(b)は(a)のメモリカードの回路基板にコンデンサを装着した後のメモリカードの第1面側から内部を透かして見た平面図、(c)は(b)のコンデンサの平面図である。 (a)は本発明の他の実施の形態(実施の形態3)のメモリカードの第1面側から内部を透かして見たコンデンサの装着前の平面図、(b)は(a)のメモリカードの回路基板にコンデンサを装着した後のメモリカードの第1面側から内部を透かして見た平面図である。 (a)は本発明の他の実施の形態(実施の形態4)のメモリカードの第1面側から内部を透かして見たときの平面図、(b)は(a)のメモリカードの第2面側から内部を透かして見たときの平面図、(c)はメモリカードの側面から内部を透かして見たときの側面図である。 (a)は本発明の他の実施の形態(実施の形態5)のメモリカードの第1面側から内部を透かして見たときの平面図、(b)は(a)のメモリカードの第2面側から内部を透かして見たときの平面図、(c)は(a)のメモリカードの側面から内部を透かして見たときの側面図である。 本発明の他の実施の形態(実施の形態6)のメモリカードの回路ブロック図である。 本発明の他の実施の形態(実施の形態7)のメモリカードの内部を透かして見た側面図である。
符号の説明
1 CFカード(メモリカード)
2 筐体
2a パネルプレート
2b フレーム
2c スペーサ
5 コネクタ(外部接続端子)
5a ピン挿入孔
5L リード
6 プリント配線基板(回路基板)
6a 第1部分
6b 第2部分
6c 第3部分
6d 第4部分
6L ランド
7 電子部品
7a パッケージ
7aL リード
7b パッケージ
7bL リード
7c チップ部品
7d パッケージ
7dL リード
7e パッケージ
7eL リード
8 外装フィルム
9 導電層
10 キャパシタセル
CP コンデンサ
CP1 本体部
CP2 フリンジ部(外周部)
CPL 一対の電極
DL 禁止領域
LA1 切欠部
LA2 切欠部
G ゲート回路
SW スイッチ
IF インターフェイス
DB 内部バス
CT カウンタ。

Claims (8)

  1. 半導体不揮発性メモリと、前記半導体不揮発性メモリへの書き込みおよび読み出しを制御する制御回路とが、5mm以下の厚さの矩形状の筐体内に収容され、前記矩形状の筐体の一方の長辺の側面に外部接続端子が配置されたメモリカードであって、
    前記筐体内に収容された回路基板は、前記外部接続端子が配置された前記筐体の側面に対応する第1の長辺部分を残し、矩形状に切り欠かれた形状の切欠部が形成されており、
    前記回路基板の前記第1の長辺部分には前記外部接続端子が配置されており、
    前記回路基板には、前記半導体不揮発性メモリと、前記制御回路と、情報を一時的に保持する半導体揮発性メモリと、電源検出部と、コンデンサとが組み込まれており、
    前記コンデンサは矩形状に形成されており、その一辺に前記コンデンサの一対の電極が配置されており、前記回路基板の前記第1の長辺部分の前記外部接続端子が配置された側とは反対側に前記コンデンサの前記一対の電極を取り付けることにより、前記コンデンサは、前記切欠部に配置され、前記回路基板に対して電気的かつ物理的に接続されており、
    前記コンデンサはさらに、前記コンデンサの側面から突出するフリンジ部を備え、前記コンデンサが前記回路基板の前記切欠部に配置された場合に、前記コンデンサがその厚さ方向からの力に対して前記回路基板によって支持されるように、前記フリンジ部が前記切欠部の外周の前記回路基板の面上に重なるように配置されており、
    前記コンデンサは、前記メモリカードが主装置に接続されているとき、前記主装置から供給される電力によって充電され、前記電源検出部によって前記主装置側の電源遮断を検出した場合に、前記制御回路によって行われる前記半導体揮発性メモリに一時的に保持されている情報の前記半導体不揮発性メモリへの書き込みを前記コンデンサに蓄積された電力を使用して実行されるように構成されていることを特徴とするメモリカード。
  2. 請求項1記載のメモリカードにおいて、前記回路基板の前記第1の長辺部分を下辺としたときに、前記切欠部は、前記回路基板の右上または左上を矩形状に切り欠いた形状に形成されており、前記コンデンサの前記フリンジ部を除く平面寸法は、前記切欠部の平面寸法と同じかまたはそれよりも小さく、
    前記コンデンサが前記切欠部に配置された場合に、前記フリンジ部が前記回路基板の縁面上に重畳して接するように構成されていることを特徴とするメモリカード。
  3. 請求項1記載のメモリカードにおいて、前記回路基板は矩形状に形成されており、前記切欠部は、前記回路基板の四辺から離間した位置に形成されていることを特徴とするメモリカード。
  4. 半導体不揮発性メモリと、前記半導体不揮発性メモリへの書き込みおよび読み出しを制御する制御回路とが矩形状の筐体内に収容され、前記矩形状の筐体の一方の側面に外部接続端子が配置されたメモリカードであって、
    前記筐体内に収容された回路基板は、一辺に前記外部接続端子が配置されており、
    前記回路基板において、前記外部接続端子が配置された一辺以外のところに矩形状の切欠部が形成されており、
    前記回路基板には、前記半導体不揮発性メモリと、前記制御回路と、情報を一時的に保持する半導体揮発性メモリと、電源検出部とが組み込まれ、前記切欠部の空間にコンデンサが配置されており、
    前記コンデンサは、矩形状に形成されており、その一辺に設けられた一対の電極と、前記一対の電極が形成された辺に隣接する他の辺に前記コンデンサの側面から突出して設けられたフリンジ部とを備え、
    前記切欠部の一辺において前記一対の電極を前記回路基板に接続し、前記一対の電極が取り付けられた辺に隣接する他の辺の回路基板の縁面上に前記コンデンサの前記フリンジ部が重畳して接するように前記コンデンサが前記切欠部に配置されており、
    前記コンデンサは、前記メモリカードが主装置に接続されているとき、前記主装置から供給される電力によって充電され、前記電源検出部によって前記主装置側の電源遮断を検出した場合に、前記制御回路によって行われる前記半導体揮発性メモリに一時的に保持されている情報の前記半導体不揮発性メモリへの書き込みを前記コンデンサに蓄積された電力を使用して実行されるように構成されていることを特徴とするメモリカード。
  5. 半導体不揮発性メモリと、前記半導体不揮発性メモリへの書き込みおよび読み出しを制御する制御回路とが矩形状の筐体内に収容され、前記矩形状の筐体の一方の側面に外部接続端子が配置されたメモリカードであって、
    前記筐体内に収容された回路基板は、L字状に形成され、前記L字状の下辺部分に沿って前記外部接続端子が配列されており、幅広部分に前記半導体不揮発性メモリと、前記制御回路と、情報を一時的に保持する半導体揮発性メモリと、電源検出部とが組み込まれ、前記幅広部分に隣接する空間にコンデンサが組み込まれており、
    前記コンデンサは、矩形状に形成されており、その一辺に設けられた一対の電極と、前記一対の電極が形成された辺に隣接する他の辺に前記コンデンサの側面から突出して設けられたフリンジ部とを備え、
    前記一対の電極を前記L字状の下辺延長部分において前記回路基板に接続し、前記幅広部分の回路基板の縁面上に前記フリンジ部が重畳して接し、前記コンデンサの厚みのある本体部分を宙に浮かせるように前記コンデンサを収容することで、前記回路基板と前記コンデンサとが前記筐体内に収容されており、
    前記コンデンサは、前記メモリカードが主装置に接続されているとき、前記主装置から供給される電力によって充電され、前記電源検出部によって前記主装置側の電源遮断を検出した場合に、前記制御回路によって行われる前記半導体揮発性メモリに一時的に保持されている情報の前記半導体不揮発性メモリへの書き込みを前記コンデンサに蓄積された電力を使用して実行されるように構成されていることを特徴とするメモリカード。
  6. 請求項1〜5のいずれか1項に記載のメモリカードにおいて、
    前記一対の電極は前記コンデンサの一方の短辺に配置され、前記コンデンサの本体部を収容するフィルム外装材を前記コンデンサの一方の長辺の側面から少なくとも2mm延在するように封止接合することで、前記コンデンサの前記本体部における厚さを2mm以下とし、前記コンデンサの前記本体部の側面から延在する前記フリンジ部が形成されていることを特徴とするメモリカード。
  7. 半導体不揮発性メモリと、前記半導体不揮発性メモリへの書き込みおよび読み出しを制御する制御回路とが、5mm以下の厚さの矩形状の筐体内に収容され、前記矩形状の筐体の一方の長辺の側面に外部接続端子が配置されたメモリカードであって、
    前記筐体内に収容された回路基板は、前記外部接続端子が配置された前記筐体の側面に対応する第1の長辺部分を残し、矩形状の空間が形成されており、
    前記回路基板の前記第1の長辺部分には前記外部接続端子が配置されており、
    前記回路基板上に、前記半導体不揮発性メモリと、前記制御回路と、情報を一時的に保持する半導体揮発性メモリと、電源検出部とが配置され、前記空間にコンデンサが配置されており、
    前記コンデンサは矩形状に形成されており、その一辺に前記コンデンサの一対の電極が
    配置されており、前記回路基板の前記第1の長辺部分の前記外部接続端子が配置された側
    とは反対側に前記コンデンサの前記一対の電極を取り付けることにより、前記コンデンサ
    は、前記空間に配置され、前記回路基板に対して電気的かつ物理的に接続されており、
    前記コンデンサは、外部部材箔板が内部部材を包み込むようにして配置され前記コンデンサの一側面で折り重ねることによって、上面及び下面は突起の無い平坦な形状とされ、厚さが2mm以下で、一側面から突出するフリンジ部を備える形状に形成されてなり、
    前記フリンジ部は、前記コンデンサが前記矩形状空間に配置されたとき、前記コンデンサがその厚さ方向からの力に対して前記回路基板によって支持されるように、前記フリンジ部が前記回路基板の側縁面上に重ねて配置されており、
    前記コンデンサは、前記メモリカードが主装置に接続されているとき、前記主装置から
    供給される電力によって充電され、前記電源検出部によって前記主装置側の電源遮断を検
    出した場合に、前記制御回路によって行われる前記半導体揮発性メモリに一時的に保持さ
    れている情報の前記半導体不揮発性メモリへの書き込みを前記コンデンサに蓄積された電
    力を使用して実行されるように構成されていることを特徴とするメモリカード。
  8. 半導体不揮発性メモリと、前記半導体不揮発性メモリへの書き込みおよび読み出しを制御する制御回路とが、5mm以下の厚さの矩形状の筐体内に収容され、前記矩形状の筐体の一方の長辺の側面に外部接続端子が配置されたメモリカードであって、
    前記筐体内に収容された回路基板は、前記外部接続端子が配置された前記筐体の側面に対応する第1の長辺部分を残し、矩形状の空間が形成されており、
    前記回路基板の前記第1の長辺部分には前記外部接続端子が配置されており、
    前記回路基板上に、前記半導体不揮発性メモリと、前記制御回路と、情報を一時的に保持する半導体揮発性メモリと、電源検出部とが配置され、前記空間にコンデンサが配置されており、
    前記コンデンサは、矩形状に形成され、その一辺に前記コンデンサの一対の電極が配置されており、前記回路基板の前記第1の長辺部分の前記外部接続端子が配置された側とは反対側に前記コンデンサの前記一対の電極を取り付けることにより前記空間に配置され、前記回路基板に対して電気的かつ物理的に接続されており、
    前記コンデンサは、外部部材箔板で内部部材を包み込むようにして配置し前記コンデンサの一側面で折り重ねることによって、上面及び下面は突起の無い平坦な形状とされ、厚さが2mm以下に形成されてなり、
    前記筐体の内部には少なくとも前記コンデンサの厚さ方向の動きを抑制する手段が配置されており、
    前記コンデンサは、前記メモリカードが主装置に接続されているとき、前記主装置から
    供給される電力によって充電され、前記電源検出部によって前記主装置側の電源遮断を検
    出した場合に、前記制御回路によって行われる前記半導体揮発性メモリに一時的に保持さ
    れている情報の前記半導体不揮発性メモリへの書き込みを前記コンデンサに蓄積された電
    力を使用して実行されるように構成されていることを特徴とするメモリカード。
JP2008057172A 2007-03-09 2008-03-07 メモリカード Withdrawn JP2008257702A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008057172A JP2008257702A (ja) 2007-03-09 2008-03-07 メモリカード

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007059470 2007-03-09
JP2008057172A JP2008257702A (ja) 2007-03-09 2008-03-07 メモリカード

Publications (1)

Publication Number Publication Date
JP2008257702A true JP2008257702A (ja) 2008-10-23

Family

ID=39981162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008057172A Withdrawn JP2008257702A (ja) 2007-03-09 2008-03-07 メモリカード

Country Status (1)

Country Link
JP (1) JP2008257702A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8806271B2 (en) 2008-12-09 2014-08-12 Samsung Electronics Co., Ltd. Auxiliary power supply and user device including the same
JP2015032328A (ja) * 2013-08-01 2015-02-16 富士通セミコンダクター株式会社 半導体記憶装置及びその書き込み方法並びにメモリシステム
JP2017084066A (ja) * 2015-10-27 2017-05-18 株式会社東芝 半導体装置及び電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8806271B2 (en) 2008-12-09 2014-08-12 Samsung Electronics Co., Ltd. Auxiliary power supply and user device including the same
US9626259B2 (en) 2008-12-09 2017-04-18 Samsung Electronics Co., Ltd. Auxiliary power supply and user device including the same
JP2015032328A (ja) * 2013-08-01 2015-02-16 富士通セミコンダクター株式会社 半導体記憶装置及びその書き込み方法並びにメモリシステム
JP2017084066A (ja) * 2015-10-27 2017-05-18 株式会社東芝 半導体装置及び電子機器

Similar Documents

Publication Publication Date Title
JP4472010B2 (ja) 記憶装置
KR100839779B1 (ko) 장치 커넥터 및 호스트 커넥터 표준들과 호환가능한 메모리카드
US10824344B2 (en) Solid-state drive with non-volatile random access memory
US7039754B2 (en) Detachably mounted removable data storage device
EP1920317B1 (en) Mass data storage system
US20140189221A1 (en) Semiconductor storage device and method of controlling the same
US8476110B2 (en) Method of manufacturing storage apparatus
JP2006252535A (ja) 記憶装置
US9070443B2 (en) Embedded solid state disk as a controller of a solid state disk
US20170032836A1 (en) Semiconductor device that performs temperature-based data writing operation
JP2008257702A (ja) メモリカード
KR20220046883A (ko) 호스트 커넥터와 메모리 장치를 포함하는 전자 장치
KR20190006687A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11314428B1 (en) Storage system and method for detecting and utilizing wasted space using a file system
US11744033B2 (en) Storage device, latch assembly and storage device assembly comprising the same
CN116868161A (zh) 使用数据版本控制来防止意外更新和删除的数据存储设备和方法
US10579302B2 (en) Semiconductor device
JP2017084066A (ja) 半導体装置及び電子機器
CN114730201A (zh) 双连接器存储系统和用于向计算设备同时提供电力和存储器访问的方法
JP5860759B2 (ja) 記憶装置
JP3999564B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
US20100037004A1 (en) Storage system for backup data of flash memory and method for the same
JP2009043286A (ja) 記憶装置
KR100741002B1 (ko) 유니버셜 시리얼 버스 표준 전자 장치용 데이터 저장카드
JP2017151911A (ja) 半導体装置及び制御方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080919

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110510