JP2008244787A - 発振停止検出回路、発振装置、半導体装置、電子機器および時計 - Google Patents

Abstract

【課題】 発振検出回路の誤検出を抑制する。
【解決手段】発振停止検出回路は、発振回路の停止を検出する。発振停止検出回路は、発振回路の発振に基づいて生成されたクロック信号を用いて、電荷を充電するためのチャージポンプと、チャージポンプの出力ノードと前記第２の電源供給ノードとの間に配置されたキャパシタと、出力ノードの電位に基づいて検出結果を出力するバッファ回路と、を備える。バッファ回路は、第２の電源供給ノードに入力電極が接続され、前記チャージポンプの出力ノードに制御電極が接続されたＮチャネルトランジスタと、第１の電源供給ノードとＮチャネルトランジスタの出力電極との間に配置された第１の定電流源とを有する。
【選択図】 図４

Description

本発明は、発振停止検出回路、発振装置、半導体装置、電子機器および時計に関する。

水晶などの振動子を発振させる発振装置が知られている。このような発振装置は、時計、携帯電話、コンピュータ端末などに広く用いられている。発振装置において、振動子の発振の停止を検出する発振停止検出回路を備える技術が知られている（例えば、特許文献１）。このような発振停止検出回路により発振の停止が検出できれば、発振を再開させるための処理を行うなどの対応を行い、発振装置の動作を確実なものとすることができる。

特開平２−３２４１３号公報

しかしながら、上記技術では、発振停止検出回路に対する電力の供給源である電源電圧の変動について考慮されていない。このため、電源電圧が急激に変動した場合に誤検出が発生するおそれがあった。

本発明は、上記課題に鑑みてなされたものであり、発振検出回路の誤検出を抑制することを目的とする。

上記課題を解決するために本発明の第１の態様は、発振回路の停止を検出する発振停止検出回路を提供する。第１の態様に係る発振停止検出回路は、第１の電源が供給される第１の電源供給ノードと、第２の電源が供給される第２の電源供給ノードと、チャージポンプと、キャパシタと、バッファ回路と、を備える。前記チャージポンプは、前記発振回路の発振に基づいて生成されたクロック信号を用いて、電荷を充電する。前記キャパシタは、前記チャージポンプの出力ノードと前記第２の電源供給ノードとの間に配置される。前記バッファ回路は、前記出力ノードの電位に基づいて検出結果を出力する。前記バッファ回路は、前記第２の電源供給ノードに入力電極が接続され、前記チャージポンプの出力ノードに制御電極が接続されたＮチャネルトランジスタと、前記第１の電源供給ノードと前記Ｎチャネルトランジスタの出力電極との間に配置された第１の定電流源とを有する。

第１の態様にかかる発振停止検出回路によれば、発振時に動作するチャージポンプの出力が第２の電源に入力電極が接続されたＮチャネルトランジスタの制御電極に入力される。従って、発振回路が正常に発振している定常状態では、Ｎチャネルトランジスタがオンになり、Ｎチャネルトランジスタの出力電極の電圧は、第２の電源の電位に安定する。この結果、Ｎチャネルトランジスタの出力電極の電圧に基づいて、発振回路の発振の有無を判定すれば、第１の電源と第２の電源との電位差が変動した際における誤検出を抑制することができる。

第１の態様にかかる発振停止検出回路において、前記バッファ回路は、さらに、前記Ｎチャネルトランジスタの出力電極と、前記検出結果の出力ノードとの間に、少なくとも１つのインバータ回路を有しても良い。こうすれば、インバータ回路は、発振回路の発振の停止を検出する検出信号を出力することができる。

第１の態様にかかる発振停止検出回路には、前記第１の電源と前記第２の電源とに基づいて生成された定電圧が供給され、前記インバータ回路は、前記定電圧と前記第２の電源との電位差により動作しても良い。こうすれば、インバータ回路のしきい値電圧は、必ず第１の電源の電圧と第２の電源の電圧との間に位置する。そして、Ｎチャネルトランジスタの出力電極の電圧は、発振回路が正常に発振している定常状態では、第２の電源電位に安定し、発振回路が停止している定常状態では、第１の電源電位に安定する。この結果、インバータ回路は、第１の電源と第２の電源との電位差が変動しても正しい検出結果を出力することができる。

第１の態様にかかる発振停止検出回路には、前記第１の電源と前記第２の電源とに基づいて生成された定電圧が供給され、前記チャージポンプは、前記定電圧と前記第２の電源との電位差により動作しても良い。

第１の態様にかかる発振停止検出回路において、前記第１の電源と前記第２の電源との電位差は、所定の範囲において変動しても良い。

本発明は、上記態様のほか、種々の態様にて実現され得る。例えば、本発明は、上記態様に係る発振停止検出回路と、前記発振回路とを含む発振装置、あるいは、前記発振装置を含む半導体装置として実現される。かかる場合において、前記発振装置は、前記発振停止検出回路が前記発振回路の停止を検出した場合に、前記発振回路の再発振動作を行っても良い。こうすれば、発振装置は、発振回路が停止しても、発振を再開することができる。

また、本発明は、前記発振装置または前記半導体装置を含み、前記発振装置の発振出力を用いて、動作基準信号を生成する電子機器、あるいは、前記発振装置または前記半導体装置を含み、前記発振装置の発振出力を用いて、時刻基準信号を生成する時計として実現される。

以下、本発明の実施態様について、図面を参照しつつ、実施例に基づいて説明する。

Ａ．実施例：
・発振装置の構成：
図１〜図４を参照して、第１実施例における発振装置について説明する。図１は、発振装置の概略構成を示す説明図である。図２は、レギュレータの内部構成を示す説明図である。図３は、水晶発振回路の内部構成を示す説明図である。図４は、発振停止検出回路の内部構成を示す説明図である。発振装置１００は、基準電圧生成回路２３０と、レギュレータ２１０と、水晶発振回路１１０と、制御回路２２０と、発振停止検出回路３００とを含んでいる。

基準電圧生成回路２３０は、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３を生成する回路である。基準電圧生成回路２３０は、高電位側電源ＶＤと低電位側電源ＶＳとが供給され、高電位側電源ＶＤと低電位側電源ＶＳとの電位差を用いて、上記基準電圧Ｖｒｅｆ１〜Ｖｒｅｆ３を生成する。基準電圧生成回路２３０は、バンドギャップリファレンス回路などの周知の構成を用いることができる。基準電圧Ｖｒｅｆ１は、レギュレータ２１０に供給され、基準電圧Ｖｒｅｆ２、Ｖｒｅｆ３は、発振停止検出回路３００に供給される。

レギュレータ２１０は、基準電圧生成回路２３０から供給される基準電圧Ｖｒｅｆ１を参照して、定電圧ＶＲ１およびＶＲ２を生成する定電圧生成回路である。定電圧ＶＲ１は、水晶発振回路１１０に供給される。定電圧ＶＲ２は、発振停止検出回路３００に供給される。図２には、レギュレータ２１０のうち、定電圧ＶＲ１を生成する回路が図示されている。レギュレータ２１０は、差動増幅回路２１０１と、出力回路２１０２とを備えている。

差動増幅回路２１０１は、定電流源として機能するＮチャネル電界効果トランジスタＭ２１と、差動対を構成する２つのＮチャネル電界効果トランジスタＭ２２およびＭ２３と、カレントミラーを構成する２つのＰチャネル電界効果トランジスタＭ２４およびＭ２５とを含んでいる。以下では、Ｎチャネル電界効果トランジスタをｎトランジスタと表記し、Ｐチャネル電界効果トランジスタをｐトランジスタと表記する。なお、特許請求の範囲におけるトランジスタの制御電極は、例えば、電界効果トランジスタのゲートに、バイポーラトランジスタのベースに対応する。特許請求の範囲におけるトランジスタの入力電極は、例えば、電界効果トランジスタのソースに、バイポーラトランジスタのコレクタに対応する。特許請求の範囲におけるトランジスタの出力電極は、例えば、電界効果トランジスタのドレインに、バイポーラトランジスタのエミッタに対応する。

ｎトランジスタＭ２１のゲートには、上述した基準電圧Ｖｒｅｆ１が入力され、この結果、定電流Ｉ１が生成される。定電流Ｉ１は、本実施例では、５〜１２ｎＡ（ナノアンペア）に設定されている。

出力回路２１０２は、定電流源として機能するｎトランジスタＭ３１と、ダイオード接続されたｐトランジスタＭ３２と、出力用トランジスタとして機能するｐトランジスタＭ３３とを含んでいる。３つのトランジスタＭ３１〜Ｍ３３は、低電位側電源ＶＳの供給ノードと高電位側電源ＶＤの供給ノードとの間に、低電位側電源ＶＳ側から符号の順に直列に配置されている。さらに、出力回路２１０２は、ブースト回路２１０３を備えている。ブースト回路２１０３は、ｐトランジスタＭ３３と、ｐトランジスタＭ３２との間に配置されている。

ｎトランジスタＭ３１のゲートには、上述した基準電圧Ｖｒｅｆ１が入力され、この結果、定電流Ｉ２が生成される。定電流Ｉ２は、本実施例では、５０ｎＡに設定されている。

ブースト回路２１０３は、並列に配置された２つのｐトランジスタＭ３４、Ｍ３５を含んでいる。ｐトランジスタＭ３４は、制御回路２２０から供給されるブースト制御信号ＢＳによってオンとオフが切り替えられるスイッチとして機能する。ｐトランジスタＭ３５は、ダイオード接続されており、ソース・ドレイン電圧Ｖｓｄがしきい値電圧Ｖｔｈと同程度の一定値となっている。したがって、ｐトランジスタＭ３４がオン状態のときには、定電流Ｉ２は、ｐトランジスタＭ３４が配置された経路に流れる。したがって、定電圧ＶＲ１は、ｐトランジスタＭ３４がオン状態のときには、ｐトランジスタＭ３２のソース電圧に等しくなる。一方、ｐトランジスタＭ３４がオフ状態のときには、定電流Ｉ２は、ｐトランジスタＭ３５が配置された経路に流れる。したがって、定電圧ＶＲ１は、ｐトランジスタＭ３４がオフ状態のときには、ｐトランジスタＭ３２のソース電圧にｐトランジスタＭ３５のしきい値電圧Ｖｔｈを加えた値になる。ブースト制御については後述するが、通常時にはｐトランジスタＭ３４はオン状態にされ、ブースト時にはｐトランジスタＭ３４はオフ状態に制御される。

差動増幅回路２１０１は、第１の入力端に入力された電圧と、第２の入力端に入力された電圧との差分を増幅して出力する回路である。差動増幅回路２１０１の第１の入力端であるｎトランジスタＭ２２のゲートには、基準電圧Ｖｒｅｆ１が入力される。差動増幅回路２１０１の第２の入力端であるｎトランジスタＭ２３のゲートには、ｎトランジスタＭ３１のドレイン電圧ＦＢが入力される。差動増幅回路２１０１の出力であるｐトランジスタＭ２４のドレイン電圧は、出力回路２１０２のｐトランジスタＭ３３のゲートに入力される。この結果、基準電圧Ｖｒｅｆ１と、出力回路２１０２におけるｎトランジスタＭ３１のドレイン電圧ＦＢが同じになるように、ｐトランジスタＭ３３のドレイン電流が制御される（Ｖｒｅｆ＝ＦＢ）。この結果、出力回路２１０２の出力ノード（ｐトランジスタＭ３３のソース）から出力される定電圧ＶＲ１は、通常時には、基準電圧ＶｒｅｆにｐトランジスタＭ３２のソース−ドレイン電圧Ｖｄｓを加えた値に設定される（ＶＲ１＝Ｖｒｅｆ＋Ｖｄｓ（Ｍ３２））。一方、定電圧ＶＲ１は、ブースト時には、通常時よりさらにｐトランジスタＭ３５のソース−ドレイン電圧Ｖｄｓ大きい値に設定される（ＶＲ１＝Ｖｒｅｆ＋Ｖｄｓ（Ｍ３２）＋Ｖｄｓ（Ｍ３５））。

レギュレータ２１０は、さらに、キャパシタＣ２、Ｃ３、Ｃ４を含んでいる。キャパシタＣ２は、基準電圧Ｖｒｅｆ１の安定化容量として、基準電圧の入力ノードと低電位側電源ＶＳの供給ノードとの間に配置されている。キャパシタＣ３は、位相補償容量として、差動増幅回路２１０１の出力ノード（ｐトランジスタＭ２４のドレイン、ｐトランジスタＭ３３のゲート）と、出力用トラインジスタの出力ノード（ｐトランジスタＭ３３のソース）との間に配置されている。キャパシタＣ４は、定電圧ＶＲ１の安定化容量として、定電圧ＶＲ１の出力ノードと低電位側電源ＶＳの供給ノードとの間に配置されている。

レギュレータ２１０は、さらに、定電圧ＶＲ２を生成する回路を含んでいるが、当該回路は、ブースト回路２１０３を備えていない点を除いて、上述した定電圧ＶＲ１を生成する回路（図２）と同様の構成であるので、詳しい説明を省略する。定電圧ＶＲ２を生成する回路では、図２における定電流Ｉ２に対応する定電流は、本実施例では、数ｎＡ〜数１０ｎＡ程度の微少電流に設定されている。定電圧ＶＲ１およびＶＲ２の大きさは、定電圧制御トランジスタ（図２に示す回路におけるｐトランジスタＭ３２）の選択により、所望のレベルに設定される。本実施例では、定電圧ＶＲ１は、後述する水晶発振回路１１０の発振停止電圧ＶＩにマージンとして０．２Ｖ程度を加えた大きさに設定され、定電圧ＶＲ２は、１．８Ｖ程度に設定される。

水晶発振回路１１０は、水晶振動子５００を発振させる回路である。水晶発振回路１１０は、定電圧ＶＲ１と低電位側電源ＶＳとが供給され、定電圧ＶＲ１を用いて発振駆動される。水晶発振回路１１０は、インバータ１１０１と、フィードバック回路１１０２とを含んで構成される。フィードバック回路１１０２は、水晶振動子５００の一端に接続されるゲート端子１１１、水晶振動子５００の他端に接続されるドレイン端子１１２と、帰還抵抗Ｒｆと、出力抵抗Ｒｄと、位相補償用のキャパシタＣａｃを含んでいる。フィードバック回路１１０２は、インバータ１１０１のドレイン出力の位相を、１８０度反転してインバータ１１０１のゲートへフィードバック入力する。インバータ１１０１は、ドレインが互いに接続された一対のｐトランジスタＭ４１、ｎトランジスタＭ４２を含む。インバータ１１０１は、低電位側電源ＶＳの供給ノードと定電圧ＶＲ１の供給ノードとの間に配置され、両者の電位差により電力供給を受け駆動される。以上の構成の水晶発振回路１１０は、インバータ１１０１に定電圧ＶＲ１が印加されると、インバータ１１０１を構成するトランジスタ対が交互にオンオフ駆動され、最終的には水晶振動子５００が安定した発振動作を行うようになる。これにより、この水晶発振回路１１０の出力ノード（インバータ１１０１のドレイン）からは、所定の周波数をもつ発振信号ＦＳが出力されることになる。なお、水晶発振回路１１０において、ゲート端子１１１と低電位側電源ＶＳの供給ノートとの間、および、ドレイン端子１１２と低電位側電源ＶＳの供給ノードとの間には、発振安定化容量として、それぞれ、キャパシタＣＧ、ＣＤが配置されている。

水晶発振回路１１０には、用いられる水晶振動子５００の特性、インバータ１１０１の特性、キャパシタＣＧ、ＣＤなどにより定まる発振停止電圧ＶＩが存在する。定電圧ＶＲ１が、発振停止電圧ＶＩを下回ると、水晶発振回路１１０の発振動作が停止してしまう。一方で、水晶発振回路１１０の消費電力は、定電圧ＶＲ１に依存し、定電圧ＶＲ１が大きいほど大きくなる。水晶発振回路１１０を、少ない消費電力で駆動するためには、供給される定電圧ＶＲ１の値を、できるだけ小さく設定することが望ましい。従って、レギュレータ２１０から水晶発振回路１１０に供給される定電圧ＶＲ１は、発振停止電圧ＶＩより大きく、かつ、できるだけ小さな値に設定することが望ましい。本実施例では、上述したように定電圧ＶＲ１は、水晶発振回路１１０の発振停止電圧ＶＩにマージンとして０．２Ｖ程度を加えた大きさに設定されている。

発振停止検出回路３００は、図４に示すように、チャージポンプ３１０と、バッファ回路３２０と、を含んでいる。発振停止検出回路３００には、高電位側電源ＶＤと低電位側電源ＶＳとともに定電圧ＶＲ２が供給され、高電位側電源ＶＤと低電位側電源ＶＳとの電位差、および、定電圧ＶＲ２と低電位側電源ＶＳとの電位差により動作する。

チャージポンプ３１０は、直列に接続された２つのｐトランジスタＭ１２、Ｍ１３と、キャパシタＣａを備えている。ｐトランジスタＭ１２のソースには、定電圧ＶＲ２が供給される。キャパシタＣａは、ｐトランジスタＭ１２のゲート（図４：ノードＡ）と低電位側電源ＶＳの供給ノードとの間に配置されている。２つのｐトランジスタＭ１２、Ｍ１３のゲートには、それぞれ、制御回路２２０からクロック信号ＣＬおよび反転クロック信号ＸＣＬが入力される。反転クロック信号ＸＣＬは、クロック信号ＣＬの反転信号である。

ｐトランジスタＭ１３のゲートと、低電位側電源ＶＳの供給ノードとの間には、チャージポンプ３１０を駆動する定電流源として機能するｎトランジスタＭ１１が配置されている。ｎトランジスタＭ１１のゲートには、基準電圧Ｖｒｅｆ２が供給され、ｎトランジスタＭ１１は定電流Ｉ３を生成する。本実施例では、定電流Ｉ３は、０．０８〜０．１ｎＡ程度の微少な電流に設定されている。

チャージポンプ３１０の出力ノードであるｐトランジスタのドレイン（図４：ノードＢ）と、低電位側電源ＶＳの供給ノードとの間には、チャージポンプ３１０により電荷を充電されるキャパシタＣｂが配置されている。

バッファ回路３２０は、入力部３０１と、第１のインバータ３０２と、第２のインバータ３０３とを含んでいる。入力部３０１は、チャージポンプ３１０の出力ノードＢの電位が入力される入力段である。入力部３０１は、ゲートが出力ノードＢと接続されたｎトランジスタＭ１５と、ｎトランジスタＭ１５を駆動する定電流源として機能するｐトランジスタＭ１４とを含んでいる。ｐトランジスタＭ１４は、高電位側電源ＶＤの供給ノードとｎトランジスタＭ１５のドレインとの間に配置されている。ｐトランジスタＭ１４のゲートには、基準電圧Ｖｒｅｆ３が入力され、定電流Ｉ４が生成される。定電流Ｉ４は、本実施例では、０．８〜１．０ｎＡ程度の微少電流に設定されている。

第１のインバータ３０２は、ドレインが互いに接続された一対のｐトランジスタＭ１６、ｎトランジスタＭ１７を含む。第２のインバータ３０３は、ドレインが互いに接続された一対のｐトランジスタＭ１８、ｎトランジスタＭ１９を含む。インバータ３０２、３０３は、それぞれ、定電圧ＶＲ２と低電位側電源ＶＳの供給ノードとの間に配置され、両者の電位差により電力供給を受け駆動される。ｎトランジスタＭ１５の出力ノード（図４：ノードＣ）は、第１のインバータ３０２のゲートに接続されている。第１のインバータ３０２の出力ノード（ドレイン）は、第２のインバータ３０３のゲートに接続されている。第２のインバータ３０３の出力ノードの電位が、発振停止検出信号ＳＴとして制御回路２２０に出力される。

制御回路２２０は、発振信号ＦＳが入力され、発振信号ＦＳを分周あるいは逓倍して、所望の周波数を有するクロック信号ＣＬを生成する。発振装置１００が生成したクロック信号ＣＬは、例えば、発振装置１００が搭載されている電子機器の中央処理装置６００に供給される。中央処理装置６００は、例えば、供給されたクロック信号を、中央処理装置６００自身あるいは中央処理装置６００が制御する他の回路や半導体装置の動作基準信号として用いる。あるいは、中央処理装置６００は、例えば、供給されたクロック信号を、時刻基準信号として用いて、時計機能、時間計測機能を実現する。発振装置１００が搭載される電子機器としては、例えば、携帯電話、ノートパソコンなどのモバイル機器、ビデオ、ＤＶＤ、ゲーム機器、パソコンなどの家電製品がある。本実施例では、発振装置１００は、半導体製造技術を用いて半導体装置として形成される。発振装置１００は、中央処理装置６００と同一の半導体装置として形成されても良いし、中央処理装置６００とは別体の半導体装置として形成され、中央処理装置６００とインターフェースを介して接続されても良い。

制御回路２２０は、また、クロック信号ＣＬの反転信号である反転クロック信号ＸＣＬを生成し、クロック信号ＣＬと共に上述した発振停止検出回路３００に供給する。水晶発振回路１１０が発振しているときには、クロック信号ＣＬおよび反転クロック信号ＸＣＬはローとハイを規則正しく繰り返す信号となる。水晶発振回路１１０が停止しているときには、クロック信号ＣＬはロー信号、反転クロック信号ＸＣＬはハイ信号となる。制御回路２２０は、先に少し説明したブースト動作を行うブースト部２２１を機能部として備える。ブースト部２２１は、発振停止検出回路３００から供給される発振停止検出信号ＳＴに基づき、水晶発振回路１１０が発振を停止したことを認識すると、レギュレータ２１０に供給しているブースト制御信号ＢＳをローからハイに切り替える。すると、上述したように、レギュレータ２１０が生成する定電圧ＶＲ１が所定レベル高い電圧となり、定電圧ＶＲ１により駆動される水晶発振回路１１０を速やかに再発振させることができる。制御回路２２０は、発振停止検出信号ＳＴに基づいて、水晶発振回路１１０が再発振したことを認識すると、ブースト制御信号ＢＳをハイからローに切り替える。

・発振停止検出回路の動作：
次に、図５を参照して、発振停止検出回路３００の動作を説明する。図５は、発振停止検出回路の動作を説明するためのタイミングチャートである。図５（ａ）（ｂ）は、それぞれ、クロック信号ＣＬ、反転クロック信号ＸＣＬのタイミングチャートを示している。図５（ａ）（ｂ）に示す例は、時刻ｔ１に水晶発振回路１１０の発振が開始され、時刻ｔ２に水晶発振回路１１０の発振が停止したケースを示している。図５（ｃ）〜（ｅ）は、それぞれ、上述した発振停止検出回路３００におけるノードＡ〜Ｃ（図４）の電位のタイミングチャートを示している。図５（ｆ）は、発振停止検出回路３００の出力である発振停止検出信号ＳＴのタイミングチャートである。

水晶発振回路１１０が発振を開始すると、ｐトランジスタＭ１２とｐトランジスタＭ１３とが互いに反対の位相でオンとオフを繰り返す。この結果、ｐトランジスタＭ１２がオンで、ｐトランジスタＭ１３がオフである時に、キャパシタＣａに電荷が徐々に充電されていく。すると、図５（ｃ）に示すように、ノードＡの電位は、ｐトランジスタＭ１２のオンとオフに応じて変化しながら、徐々に定電圧ＶＲ２に近づくように高くなっていく。ノードＡの電位が高まると、ｐトランジスタＭ１２がオフで、ｐトランジスタＭ１３がオンである時にキャパシタＣａに充電された電荷がキャパシタＣｂにも移るようになり、キャパシタＣｂにも徐々に電荷が充電されていく。すると、図５（ｄ）に示すように、ノードＢの電位は徐々に高まっていく。一方、入力部３０１の出力ノードであるノードＣの電位は、ノードＢが低電位側電源ＶＳレベルにあるときはｎトランジスタＭ１５が完全にオフになるため、高電位側電源ＶＤになっている（図５（ｅ））。ノードＢの電位が徐々に高まってくると、ｎトランジスタＭ１５のソース−ドレイン間抵抗が徐々に下がってくるため、ノードＣの電位は、高電位側電源ＶＤから徐々に下がってくる（図５（ｅ））。ノードＣの電位が第１のインバータ３０２のしきい値電圧Ｖｔｈ（＝１／２（ＶＲ２−ＶＳ））を下回ると、その時点で発振停止検出信号ＳＴは、ハイからローに切り替わる（図５（ｆ））。この時点で発振停止検出信号ＳＴは、発振の開始を示すことになる。

発振開始時刻ｔ１から発振停止検出信号ＳＴが切り替わるまでの期間Ｔｓは、発振開始から発振の検出までの遅れ時間となる（図５）。発振が所定時間以上継続した定常状態では、ノードＡおよびノードＢは定電圧ＶＲ２レベルになる。そして、発振が所定時間以上継続した定常状態では、ｎトランジスタＭ１５が完全にオンになるため、ノードＣは低電位側電源ＶＳレベルになる。

水晶発振回路１１０が発振している状態から発振停止状態になった場合の動作について説明する。図５（ａ）（ｂ）に示すように、水晶発振回路１１０の発振が停止するとクロック信号ＣＬはローに、反転クロック信号ＸＣＬはハイで一定になる（図５：時刻ｔ２以降）。そうすると、キャパシタＣｂに充電されていた電荷がノードＢを通って、低電位側電源ＶＳに放出されていく。この結果、ノードＢの電位は、徐々に低下していく（図５（ｄ））。そうすると、ｎトランジスタＭ１５のソース−ドレイン間抵抗が徐々に上がっていくため、ノードＣの電位は、低電位側電源ＶＳから徐々に上がってくる（図５（ｅ））。ノードＣの電位が第１のインバータ３０２のしきい値電圧Ｖｔｈ（＝１／２（ＶＲ２−ＶＳ））を上回ると、その時点で発振停止検出信号ＳＴは、ローからハイに切り替わる（図５（ｆ））。この時点で発振停止検出信号ＳＴは、発振の停止を示すことになる。発振停止時刻ｔ２から発振停止検出信号ＳＴが切り替わるまでの期間Ｔｅは、発振停止から発振の停止の検出までの遅れ時間となる（図５）。以上のような動作により、発振停止検出回路３００は、水晶発振回路１１０の発振、および、発振の停止を検出し、その検出結果を発振停止検出信号ＳＴとして出力することができる。

以上説明した本実施例によれば、高電位側電源ＶＤが変動した場合であっても、発振停止検出回路３００の誤検出が抑制される。その理由を図６〜図８を参照して詳しく説明する。図６は、電源電位が変動した場合における発振停止検出回路の動作を説明する図である。図７は、比較例における発振停止検出回路３００ａの構成を示す図である。図８は、比較例における発振停止検出回路３００ａの動作を説明する図である。

図６の上図に示すように、高電位側電源ＶＤが、２．０Ｖから５．０Ｖに急激に変動した場合を想定する。このとき、図６の下図に示すように、レギュレータ２１０の出力する定電圧ＶＲ２は、高電位側電源ＶＤの変化に合わせて、大きく上昇してしまう。本実施例では、レギュレータ２１０の消費電流を抑制するために、図２において説明したように、定電圧ＶＲ２を生成する回路の定電流を数ｎＡ〜数１０ｎＡ程度の微少電流に設定しているため、高電位側電源ＶＤが急激に変化したときに、定電圧ＶＲ２を狙い値（本実施例では１．８Ｖ）に維持することができないためである。このため、定電圧ＶＲ２は、高電位側電源ＶＤが急激に上昇すると、それに合わせて一瞬上昇し、徐々に狙い値に戻っていく（図６）。このとき、第１のインバータ３０２のしきい値電圧Ｖｔｈは、１／２（ＶＲ２−ＶＳ）であるため、図６において一点波線で示すようになる。

ノードＢの電圧は、水晶発振回路１１０が発振している定常状態にあるとき、上述したように定電圧ＶＲ２になっているが、定電圧ＶＲ２が急激に変化すると、定電圧ＶＲ２の上昇に追従できず、少し遅れて定電圧ＶＲ２に近づくように上昇する（図６）。しかしながら、この場合であっても、入力部３０１のｎトランジスタＭ１５が完全にオンであることに変化はないため、入力部３０１の出力ノードＣの電圧は、低電位側電源ＶＳのままで安定している。したがて、水晶発振回路１１０が発振しているときに、図６上図に示すような急激な高電位側電源ＶＤの上昇が発生した場合であっても、発振停止検出信号ＳＴをハイのままで安定させ、誤検出を抑制することができる。

理解の容易のため、比較例を示す。図７に示す比較例に係る発振停止検出回路３００ａが、実施例に係る発振停止検出回路３００と異なる点は、入力部３０１が備えられておらず、チャージポンプ３１０の出力ノードＢがインバータ３０２ａのゲートに直接に接続されている点である。そして、インバータ３０２ａの出力が発振停止検出信号ＳＴとなっている。比較例に係る発振停止検出回路３００ａのその他の構成は、図４に示す実施例に係る発振停止検出回路３００と同一であるので、同一の構成要素については図７において図４と同一の符号を付し、その説明を省略する。

比較例に係る発振停止検出回路３００ａでは、チャージポンプ３１０の出力ノードＢをインバータ３０２ａに入力している。この結果、図８に示すように、水晶発振回路１１０が発振している時に、高電位側電源ＶＤが急激に上昇すると、出力ノードＢの電位と、インバータ３０２ａのしきい値電圧Ｖｔｈとが逆転してしまう場合がある。図８では、高電位側電源ＶＤが急激に上昇した直後の期間Ｔｅｒｒにおいて、このような逆転が生じていることが解る。この結果、比較例における発振停止検出回路３００ａでは、水晶発振回路１１０が発振しているにも関わらず発振が停止したことを表す発振停止検出信号ＳＴが生成されてしまう。

本実施例に係る発振停止検出回路３００では、水晶発振回路１１０が発振している定常状態では、ノードＣが低電位側電源ＶＳになり、水晶発振回路１１０が停止している定常状態では、ノードＣが高電位側電源ＶＤになる。そして、レギュレータ２１０が定電圧ＶＲ２を、高電位側電源ＶＤを用いて生成している以上、高電位側電源ＶＤがどのように変動しても、定電圧ＶＲ２は、必ず高電位側電源ＶＤ以下になる。従って、第１のインバータ３０２のしきい値電圧Ｖｔｈ＝１／２（ＶＲ２−ＶＳ）は、かならず、低電位側電源ＶＳと高電位側電源ＶＤの間に位置する。以上より、発振停止検出回路３００では、誤検出を抑制することができる。

本実施例に示す発振停止検出回路３００を採用することにより、レギュレータ２１０の定電圧ＶＲ２を生成する回路の消費電流を小さくしても、発振の停止を正しく検出することができる。また、高電位側電源ＶＤにノイズが乗ることにより、高電位側電源ＶＤの電位が変動しても、発振の停止を正しく検出することができる。また、近年では消費電流を抑制するため、通常モードと低消費電力モードとで、高電位側電源ＶＤを切り替えることが一般的に行われており、高電位側電源ＶＤが所定範囲で変動しても、問題無く動作することが要求されている。本実施例における発振停止検出回路３００は、能力の高い（消費電流の大きい）レギュレータを用いることなく、このような要求を満足することができる。

Ｂ．変形例：
上記実施例では、水晶振動子を用いる水晶発振回路１１０が用いられているが、これに限られない。例えば、セラミック振動子を用いる発振回路を用いても良いし、水晶やセラミック振動子などの機械的な共振デバイスに基づいたもの以外にも、ＲＣ (抵抗、コンデンサ)発振器のような電気的位相シフト回路を用いたものを用いても良い。

上記実施例では、図１に示すように、発振装置１００の出力であるクロック信号は、中央処理装置６００に出力されるが、これに限られない。例えば、腕時計を始めとする時計に発振装置１００を搭載する場合には、発振信号ＦＳを分周して得られた１Ｈｚのクロック信号を、時刻基準信号として、時計の秒針、分針、時針を回転駆動するステップモータの駆動コイルに出力することとしても良い。

以上、本発明の実施例および変形例について説明したが、本発明はこれらの実施例および変形例になんら限定されるものではなく、その要旨を逸脱しない範囲内において種々の態様での実施が可能である。

発振装置の概略構成を示す説明図。 レギュレータの内部構成を示す説明図。 水晶発振回路の内部構成を示す説明図。 発振停止検出回路の内部構成を示す説明図。 発振停止検出回路の動作を説明するためのタイミングチャート。 電源電位が変動した場合における発振停止検出回路の動作を説明する図。 比較例における発振停止検出回路の構成を示す図。 比較例における発振停止検出回路３００ａの動作を説明する図。

符号の説明

１００...発振装置
１１０...水晶発振回路
１１１...ゲート端子
１１２...ドレイン端子
２１０...レギュレータ
２２０...制御回路
２２１...ブースト部
２３０...基準電圧生成回路
３００...発振停止検出回路
３００ａ...発振停止検出回路
３０１...入力部
３０２、３０２ａ、３０３...インバータ
３１０...チャージポンプ
３２０...バッファ回路
５００...水晶振動子
６００...中央処理装置
１１０１...インバータ
１１０２...フィードバック回路
２１０１...差動増幅回路
２１０２...出力回路
２１０３...ブースト回路

Claims (10)

1. 発振回路の停止を検出する発振停止検出回路であって、
   第１の電源が供給される第１の電源供給ノードと、
   第２の電源が供給される第２の電源供給ノードと、
   前記発振回路の発振に基づいて生成されたクロック信号を用いて、電荷を充電するためのチャージポンプと、
   前記チャージポンプの出力ノードと前記第２の電源供給ノードとの間に配置されたキャパシタと、
   前記出力ノードの電位に基づいて検出結果を出力するバッファ回路と、
   を備え、
   前記バッファ回路は、前記第２の電源供給ノードに入力電極が接続され、前記チャージポンプの出力ノードに制御電極が接続されたＮチャネルトランジスタと、前記第１の電源供給ノードと前記Ｎチャネルトランジスタの出力電極との間に配置された第１の定電流源とを有する発振停止検出回路。
2. 請求項１に記載の発振停止検出回路において、
   前記バッファ回路は、さらに、前記Ｎチャネルトランジスタの出力電極と、前記検出結果の出力ノードとの間に、少なくとも１つのインバータ回路を有する、発振停止検出回路。
3. 請求項２に記載の発振停止検出回路には、前記第１の電源と前記第２の電源とに基づいて生成された定電圧が供給され、
   前記インバータ回路は、前記定電圧と前記第２の電源との電位差により動作する、発振停止検出回路。
4. 請求項１ないし請求項３のいずれかに記載の発振停止検出回路には、前記第１の電源と前記第２の電源とに基づいて生成された定電圧が供給され、
   前記チャージポンプは、前記定電圧と前記第２の電源との電位差により動作する、発振停止検出回路。
5. 請求項１ないし請求項４のいずれかに記載の発振停止検出回路において、
   前記第１の電源と前記第２の電源との電位差は、所定の範囲において変動する、発振停止検出回路。
6. 請求項１ないし請求項５のいずれかに記載の発振停止検出回路と、前記発振回路とを含む発振装置。
7. 請求項６に記載の発振装置において、
   前記発振停止検出回路が前記発振回路の停止を検出した場合に、前記発振回路の再発振動作を行う発振装置。
8. 請求項６または請求項７に記載の発振装置を含む半導体装置。
9. 請求項６または請求項７に記載の発振装置、または、請求項８に記載の半導体装置を含み、前記発振装置の発振出力を用いて、動作基準信号を生成する電子機器。
10. 請求項６または請求項７に記載の発振装置、または、請求項８に記載の半導体装置を含み、前記発振装置の発振出力を用いて、時刻基準信号を生成する時計。

Images