JP2008244397A - Resistance change element, its manufacturing method and resistance change type memory - Google Patents

Resistance change element, its manufacturing method and resistance change type memory Download PDF

Info

Publication number
JP2008244397A
JP2008244397A JP2007086671A JP2007086671A JP2008244397A JP 2008244397 A JP2008244397 A JP 2008244397A JP 2007086671 A JP2007086671 A JP 2007086671A JP 2007086671 A JP2007086671 A JP 2007086671A JP 2008244397 A JP2008244397 A JP 2008244397A
Authority
JP
Japan
Prior art keywords
resistance change
lower electrode
layer
resistance
change layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007086671A
Other languages
Japanese (ja)
Inventor
Mitsuo Sugiura
三津夫 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007086671A priority Critical patent/JP2008244397A/en
Publication of JP2008244397A publication Critical patent/JP2008244397A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resistance change element wherein a change of properties of a resistance change layer exerting influences on characteristics of the element such as an initial resistance value is inhibited to reduce the fluctuation of the characteristics more than a conventional element. <P>SOLUTION: The resistance change element includes a substrate and a multi-layer structure arranged on the substrate. The multi-layer structure includes a lower electrode, an upper electrode and a resistance change layer arranged between the lower electrode and the upper electrode. In the resistance change element, two or more states which have different electric resistance values between the lower electrode and the upper electrode exist. By applying a driving voltage or a current between the lower electrode and the upper electrode, the resistance change element is changed from one state to the other state selected from the two or more states. The multi-layer structure further includes first and second conductive oxygen barrier films sandwiching the resistance change layer so as to contact with it. The resistance change layer has a property-changing part near the side surface thereof, and an area viewed from the lamination direction of the multi-layer structure is larger than the lower electrode, and the property-changing part is not overlaid with the lower electrode when viewed from the direction. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、駆動電圧または駆動電流の印加により電気抵抗値が変化する抵抗変化素子とその製造方法、ならびに当該素子をメモリ素子として備える抵抗変化型メモリに関する。   The present invention relates to a resistance change element whose electric resistance value changes by application of a drive voltage or a drive current, a manufacturing method thereof, and a resistance change type memory including the element as a memory element.

メモリ素子は、情報化社会を支える重要な基幹電子部品として、幅広い分野に用いられている。近年、情報携帯端末の普及に伴い、メモリ素子の微細化の要求が高まっており、不揮発性メモリ素子においても例外ではない。しかし、素子の微細化がナノメーターの領域に及ぶにつれ、従来の電荷蓄積型のメモリ素子(代表的にはDRAM:Dynamic Random Access Memory)では、情報単位(ビット)あたりの電荷容量Cの低下が問題となりつつあり、この問題を回避するために様々な改善等がなされているものの、将来的な技術的限界が懸念されている。   Memory elements are used in a wide range of fields as important basic electronic components that support the information society. In recent years, with the widespread use of portable information terminals, there has been an increasing demand for miniaturization of memory elements, and nonvolatile memory elements are no exception. However, as the miniaturization of the device reaches the nanometer region, the charge capacity C per information unit (bit) decreases in the conventional charge storage type memory device (typically DRAM: Dynamic Random Access Memory). Although various improvements have been made to avoid this problem, there are concerns about future technical limitations.

微細化の影響を受けにくいメモリ素子として、電荷容量Cではなく、電気抵抗値Rの変化により情報を記録する不揮発性メモリ素子(抵抗変化型メモリ素子)が注目されており、このような抵抗変化型メモリ素子として、駆動電圧または電流の印加により電気抵抗値Rが変化する抵抗変化素子の開発が進められている。   As a memory element that is not easily affected by miniaturization, not a charge capacity C but a nonvolatile memory element (resistance change type memory element) that records information by a change in electric resistance value R has been attracting attention. As a type memory element, development of a resistance change element in which the electric resistance value R is changed by application of a driving voltage or current is underway.

抵抗変化素子は、通常、下部電極および上部電極と、上記双方の電極により狭持された抵抗変化層とを含む多層構造体により構成され(例えば、特許文献1、2を参照)、上記双方の電極を介する抵抗変化層への駆動電圧(電流)の印加、および、上記双方の電極を介する抵抗変化層の上記状態の検知により機能する。また、一般的な抵抗変化素子では、上記多層構造体と接するように絶縁膜が配置されており、この絶縁膜の配置によって、例えば、2以上の抵抗変化素子を配列して抵抗変化型のメモリを構築する際に、隣り合う素子間の電気的な絶縁を確保できる。   The resistance change element is usually configured by a multilayer structure including a lower electrode and an upper electrode and a resistance change layer sandwiched between both electrodes (see, for example, Patent Documents 1 and 2). It functions by applying a driving voltage (current) to the resistance change layer via the electrodes and detecting the state of the resistance change layer via both electrodes. Further, in a general resistance change element, an insulating film is disposed so as to be in contact with the multilayer structure. Depending on the arrangement of the insulating film, for example, two or more resistance change elements are arranged to form a resistance change type memory. When constructing, electrical insulation between adjacent elements can be ensured.

絶縁膜としては、TEOS(テトラエチルオルトシリケート)およびオゾンから形成されるSiO2膜(オゾンTEOS成長により形成したTEOS膜)のような酸化物からなる膜が広く用いられている。TEOS膜の形成雰囲気は、オゾンを用いることからも明らかなように強い酸化雰囲気であり、その他の酸化物からなる膜においても、その形成雰囲気が酸化雰囲気であることが多い。
特開2006−080259号公報 米国特許出願公開第2004/0159828号明細書
As the insulating film, a film made of oxide such as TEOS (tetraethylorthosilicate) and SiO 2 film (TEOS film formed by ozone TEOS growth) formed from ozone is widely used. The TEOS film is formed in a strong oxidizing atmosphere as apparent from the use of ozone, and the film forming atmosphere of other oxides is often an oxidizing atmosphere.
JP 2006-080259 A US Patent Application Publication No. 2004/0159828

特許文献1、2にも示されているように、従来の抵抗変化素子は、素子を構成する各層の積層方向から見て電極が抵抗変化層を覆う構造、即ち、当該方向から見た抵抗変化層の面積が電極の面積以下である構造、を有する。これは、素子の微細化を最大限に図るとともに、素子の特性を最大限発揮させるために抵抗変化層全体を利用することが一般的であるためである。   As shown in Patent Documents 1 and 2, the conventional resistance change element has a structure in which the electrode covers the resistance change layer as seen from the stacking direction of each layer constituting the element, that is, resistance change seen from the direction. A structure in which the area of the layer is equal to or less than the area of the electrode. This is because it is common to use the entire resistance change layer in order to maximize the miniaturization of the element and to maximize the characteristics of the element.

また、抵抗変化素子の製造時において、絶縁膜は、一般に、基板上に上記多層構造体を形成した後に、当該多層構造体と接するように、場合によっては上記多層構造体を覆うように、形成される。   Further, during the manufacture of the variable resistance element, the insulating film is generally formed so as to be in contact with the multilayer structure and possibly covering the multilayer structure after the multilayer structure is formed on the substrate. Is done.

しかし、上記従来の構造を有する抵抗変化素子では、絶縁膜の形成時に、当該膜の形成雰囲気に含まれる酸素が拡散して抵抗変化層が変質し、初期抵抗値など、素子の特性が変動することがある。素子の初期抵抗値が変動した場合、例えば、設計通りの特性を有する抵抗変化型メモリの構築が困難となる。   However, in the variable resistance element having the above-described conventional structure, when the insulating film is formed, oxygen contained in the film forming atmosphere diffuses to change the variable resistance layer, and the element characteristics such as the initial resistance value fluctuate. Sometimes. When the initial resistance value of the element fluctuates, for example, it becomes difficult to construct a resistance change type memory having characteristics as designed.

また、絶縁膜の形成時に限らず、抵抗変化素子の製造プロセス上、抵抗変化層の変質が避けられないことがある。   Further, not only when the insulating film is formed, but also in the process of manufacturing the variable resistance element, the change of the variable resistance layer may be unavoidable.

そこで本発明は、このような、初期抵抗値などの素子の特性に影響を与えるような抵抗変化層の変質が抑制され、上記特性の変動が従来よりも少ない抵抗変化素子を提供することを第1の目的とする。   Therefore, the present invention provides a variable resistance element in which the change in the resistance change layer that affects the characteristics of the element, such as the initial resistance value, is suppressed, and the variation in the characteristics is less than that of the conventional one. One purpose.

本発明は、また、抵抗変化層と接するように絶縁膜が配置された抵抗変化素子の製造方法であって、当該絶縁膜の形成時に、初期抵抗値などの素子の特性に影響を与えるような抵抗変化層の変質を抑制できる製造方法の提供を第2の目的とする。   The present invention also relates to a method of manufacturing a variable resistance element in which an insulating film is disposed so as to be in contact with the variable resistance layer, and affects the characteristics of the element such as an initial resistance value when the insulating film is formed. The second object is to provide a production method capable of suppressing the alteration of the resistance change layer.

本発明の抵抗変化素子は、基板と、前記基板上に配置された多層構造体とを含み、前記多層構造体は、下部電極および上部電極と、前記下部電極と前記上部電極との間に配置された抵抗変化層とを含む。本発明の素子では、前記下部電極と前記上部電極との間の電気抵抗値が異なる2以上の状態が存在し、前記下部電極と前記上部電極との間に駆動電圧または電流を印加することにより、前記2以上の状態から選ばれる1つの状態から他の状態へと変化する。前記多層構造体は、前記抵抗変化層を当該層と接するように狭持する、導電性を有する第1および第2の酸素バリア膜をさらに含む。前記抵抗変化層は、側面近傍に変質部を有し、かつ、前記多層構造体の積層方向から見た面積が前記下部電極よりも大きい。本発明の素子では、前記方向から見て、前記変質部が前記下部電極と重複しない。   The resistance change element of the present invention includes a substrate and a multilayer structure disposed on the substrate, and the multilayer structure is disposed between a lower electrode and an upper electrode, and the lower electrode and the upper electrode. And a variable resistance layer. In the element of the present invention, there are two or more states in which the electric resistance value between the lower electrode and the upper electrode is different, and a driving voltage or current is applied between the lower electrode and the upper electrode. , And changes from one state selected from the two or more states to another state. The multilayer structure further includes conductive first and second oxygen barrier films that sandwich the variable resistance layer so as to be in contact with the layer. The variable resistance layer has an altered portion in the vicinity of the side surface, and has an area larger than that of the lower electrode as viewed from the stacking direction of the multilayer structure. In the element of the present invention, the altered portion does not overlap with the lower electrode when viewed from the direction.

本発明の抵抗変化型メモリは、上記本発明の抵抗変化素子をメモリ素子として備える。   The resistance change type memory according to the present invention includes the resistance change element according to the present invention as a memory element.

本発明の抵抗変化素子の製造方法は、前記抵抗変化層と接するように配置された絶縁膜をさらに含み、前記絶縁膜が酸化雰囲気下で形成される膜である上記本発明の抵抗変化素子の製造方法であって、(I)基板上に、下部電極を形成する工程と、(II)前記下部電極上に、導電性を有する第1の酸素バリア膜と、抵抗変化層と、導電性を有する第2の酸素バリア膜とを互いに接するように順に形成する工程と、(III)前記第2の酸素バリア膜上に、上部電極を形成する工程と、(IV)前記抵抗変化層と接するように、酸化雰囲気下において絶縁膜を形成する工程とを含む。本発明の製造方法では、前記工程(II)において、前記抵抗変化層における、前記工程(IV)の酸化雰囲気により変質する側面近傍の部分が、前記下部電極、前記第1および第2の酸素バリア膜、前記抵抗変化層ならびに前記上部電極を含む多層構造体の積層方向から見て前記下部電極と重複しないように、前記方向から見た面積が前記下部電極よりも大きい前記抵抗変化層を形成する。   The variable resistance element manufacturing method of the present invention further includes an insulating film disposed so as to be in contact with the variable resistance layer, wherein the insulating film is a film formed in an oxidizing atmosphere. A manufacturing method comprising: (I) a step of forming a lower electrode on a substrate; (II) a first oxygen barrier film having conductivity on the lower electrode; a resistance change layer; and conductivity. A step of sequentially forming a second oxygen barrier film in contact with each other; (III) a step of forming an upper electrode on the second oxygen barrier film; and (IV) a step of contacting the resistance change layer. And a step of forming an insulating film in an oxidizing atmosphere. In the manufacturing method of the present invention, in the step (II), a portion in the vicinity of the side surface of the variable resistance layer that is altered by the oxidizing atmosphere in the step (IV) is the lower electrode, the first and second oxygen barriers. Forming the variable resistance layer having an area viewed from the direction larger than that of the lower electrode so as not to overlap with the lower electrode when viewed from the stacking direction of the multilayer structure including the film, the variable resistance layer, and the upper electrode; .

本発明の素子では、抵抗変化層と接するように当該層を狭持する第1および第2の酸素バリア膜が配置されている。第1および第2の酸素バリア膜により、素子の形成時における抵抗変化層の主面からの変質を抑制できる。即ち、双方の上記電極との界面における抵抗変化層の変質が抑制された素子とすることができる。本発明の素子では、また、多層構造体の積層方向から見た抵抗変化層の面積が下部電極の面積よりも大きく、抵抗変化層の側面近傍に位置する変質部が、上記方向から見て下部電極と重複していない。変質部では、抵抗変化層におけるその他の部分と比べて、抵抗変化が不安定になる、あるいは、抵抗値が増大するなど、特性の劣化が生じていると考えられるが、このような部分が下部電極と重複しないようにすることで、上記第1および第2の酸素バリア膜の配置と合わせて、初期抵抗値などの特性の変動が従来よりも少ない抵抗変化素子とすることができる。   In the element of the present invention, the first and second oxygen barrier films that sandwich the layer so as to be in contact with the variable resistance layer are disposed. By the first and second oxygen barrier films, alteration from the main surface of the resistance change layer at the time of element formation can be suppressed. That is, an element in which the alteration of the resistance change layer at the interface between both the electrodes is suppressed can be obtained. In the element of the present invention, the area of the resistance change layer viewed from the stacking direction of the multilayer structure is larger than the area of the lower electrode, and the altered portion located near the side surface of the resistance change layer is lower when viewed from the above direction. Does not overlap with electrodes. In the altered part, it is thought that the resistance change is unstable or the resistance value is increased compared to the other parts in the variable resistance layer. By avoiding overlapping with the electrodes, it is possible to obtain a variable resistance element in which fluctuations in characteristics such as the initial resistance value are smaller than in the conventional case, in combination with the arrangement of the first and second oxygen barrier films.

本発明の製造方法によれば、抵抗変化層と接するように当該層を狭持する第1および第2の酸素バリア膜を配置することにより、絶縁膜を形成する際の酸化雰囲気による、典型的には、絶縁膜の形成雰囲気に含まれる酸素による、抵抗変化層の主面からの変質を抑制できる。即ち、第1および第2の酸素バリア膜の配置により、双方の上記電極との界面における抵抗変化層の変質を抑制できる。また、絶縁膜の形成時に、当該膜の形成雰囲気によって、抵抗変化層における側面近傍の部分の変質が生じるが、本発明の製造方法によれば、この変質する部分(変質部)が多層構造体の積層方向から見て下部電極と重複しないように、下部電極よりも面積が大きい抵抗変化層を形成することにより、上記第1および第2の酸素バリア膜を配置する効果と併せて、初期抵抗値など素子の特性に影響を与えるような抵抗変化層の変質を抑制できる。   According to the manufacturing method of the present invention, by arranging the first and second oxygen barrier films sandwiching the resistance change layer so as to be in contact with the resistance change layer, a typical effect caused by an oxidizing atmosphere when forming the insulating film is obtained. Therefore, alteration from the main surface of the resistance change layer due to oxygen contained in the atmosphere in which the insulating film is formed can be suppressed. That is, the arrangement of the first and second oxygen barrier films can suppress the alteration of the resistance change layer at the interface with both the electrodes. Further, when the insulating film is formed, the portion in the vicinity of the side surface of the variable resistance layer changes in quality due to the atmosphere in which the film is formed. According to the manufacturing method of the present invention, this changed portion (modified portion) is a multilayer structure. By forming a variable resistance layer having a larger area than the lower electrode so as not to overlap with the lower electrode when viewed from the stacking direction, the initial resistance is combined with the effect of disposing the first and second oxygen barrier films. It is possible to suppress the alteration of the resistance change layer that affects the element characteristics such as the value.

以下、図面を参照しながら、本発明の実施の形態について説明する。以下の説明において、同一の部材に同一の符号を付して、重複する説明を省略する場合がある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same reference numerals may be given to the same members, and overlapping descriptions may be omitted.

図1A〜図1Dに本発明の製造方法の一例を示す。   1A to 1D show an example of the production method of the present invention.

最初に、図1Aに示すように、基板11上に下部電極2を形成する(工程(I))。形成する下部電極2の形状は特に限定されないが、典型的にはドット状である。図1Aに示す例では、基板11上、下部電極2の側面に、下部電極2の上面を含む平坦な面が形成されるように層間絶縁膜21が形成されているが、このような下部電極2および層間絶縁膜21は、後述する薄膜形成プロセスおよび微細加工プロセスを用いて形成できる。   First, as shown in FIG. 1A, the lower electrode 2 is formed on the substrate 11 (step (I)). The shape of the lower electrode 2 to be formed is not particularly limited, but is typically a dot shape. In the example shown in FIG. 1A, an interlayer insulating film 21 is formed on the side surface of the lower electrode 2 on the substrate 11 so that a flat surface including the upper surface of the lower electrode 2 is formed. 2 and the interlayer insulating film 21 can be formed by using a thin film forming process and a microfabrication process described later.

次に、図1Bに示すように、下部電極2および層間絶縁膜21上に、第1の酸素バリア膜12aと、抵抗変化層3と、第2の酸素バリア膜12bとを、互いに接するように順に形成する(工程(II))。第1および第2の酸素バリア膜12a、12bは、導電性を有する。   Next, as shown in FIG. 1B, the first oxygen barrier film 12a, the resistance change layer 3, and the second oxygen barrier film 12b are in contact with each other on the lower electrode 2 and the interlayer insulating film 21. It forms in order (process (II)). The first and second oxygen barrier films 12a and 12b have conductivity.

工程(II)では、後の工程(IV)(図1D参照)における絶縁膜13の形成時に、絶縁膜13を形成する酸化雰囲気により変質する、抵抗変化層3の側面近傍の部分(変質部14)が、下部電極2と重複しないように、面積が下部電極2よりも大きい抵抗変化層3を形成すればよい。なお、本明細書において、抵抗変化素子を構成する各層(膜)の形状および面積、ならびに、各層(膜)間の位置関係を述べるときは、特に記載が無い限り、基板11上に形成した下部電極2、第1の酸素バリア膜12a、抵抗変化層3、第2の酸素バリア膜12b、および上部電極4を含む多層構造体15の積層方向から見た、形状および面積ならびに位置関係をいう。   In step (II), when the insulating film 13 is formed in the subsequent step (IV) (see FIG. 1D), the portion near the side surface of the resistance change layer 3 (the altered portion 14) is altered by the oxidizing atmosphere in which the insulating film 13 is formed. However, the variable resistance layer 3 having a larger area than the lower electrode 2 may be formed so as not to overlap with the lower electrode 2. In this specification, when describing the shape and area of each layer (film) constituting the variable resistance element, and the positional relationship between each layer (film), the lower portion formed on the substrate 11 unless otherwise specified. This refers to the shape, area, and positional relationship of the multilayer structure 15 including the electrode 2, the first oxygen barrier film 12 a, the resistance change layer 3, the second oxygen barrier film 12 b, and the upper electrode 4 as viewed from the stacking direction.

次に、図1Cに示すように、第2の酸素バリア膜12b上に、上部電極4を形成する(工程(III))。工程(III)によって、基板11上に、上記多層構造体15が形成される。   Next, as shown in FIG. 1C, the upper electrode 4 is formed on the second oxygen barrier film 12b (step (III)). The multilayer structure 15 is formed on the substrate 11 by the step (III).

次に、図1Dに示すように、抵抗変化層3と接するように(多層構造体15と接するように)酸化雰囲気下において絶縁膜(層間絶縁膜)13を形成して、抵抗変化層と接するように配置された絶縁膜をさらに含み、当該絶縁膜が、酸化雰囲気下で形成される膜である本発明の抵抗変化素子1を形成できる。   Next, as illustrated in FIG. 1D, an insulating film (interlayer insulating film) 13 is formed in an oxidizing atmosphere so as to be in contact with the resistance change layer 3 (so as to be in contact with the multilayer structure 15), and is in contact with the resistance change layer. Thus, the resistance change element 1 of the present invention can be formed, which further includes an insulating film arranged as described above, and the insulating film is a film formed in an oxidizing atmosphere.

図1Dに示す素子1における下部電極2および抵抗変化層3のみを、その上面、即ち、多層構造体15の積層方向、から見た平面図を図2に示す。図2に示すように、図1A〜図1Dに示す製造方法によって得た素子1では、抵抗変化層3は、絶縁膜13を形成する際の酸化雰囲気により変質した変質部14をその周縁部に有し、抵抗変化層3の面積は下部電極2よりも大きく、変質部14は下部電極2と重複しない。   FIG. 2 shows a plan view of only the lower electrode 2 and the resistance change layer 3 in the element 1 shown in FIG. 1D as viewed from the upper surface thereof, that is, the stacking direction of the multilayer structure 15. As shown in FIG. 2, in the element 1 obtained by the manufacturing method shown in FIGS. 1A to 1D, the resistance change layer 3 has an altered portion 14 that has been altered by an oxidizing atmosphere when the insulating film 13 is formed at its peripheral portion. The resistance change layer 3 has a larger area than the lower electrode 2, and the altered portion 14 does not overlap the lower electrode 2.

変質部14では、抵抗変化層3におけるその他の部分に比べて、抵抗変化が不安定になる、抵抗値が増大するなど、その抵抗変化特性が劣化していると考えられる。素子1では、このような変質部14が、下部電極2に対して互いに重複しない位置関係にあるため、初期抵抗値などの特性の変動が従来よりも抑制された素子とすることができる。即ち、本発明の製造方法では、絶縁膜13の形成時に、初期抵抗値など素子1の特性に影響を与えるような抵抗変化層3の変質を抑制できる。   In the altered portion 14, it is considered that the resistance change characteristics are deteriorated such that the resistance change becomes unstable and the resistance value increases compared to other portions in the resistance change layer 3. In the element 1, such altered portions 14 are in a positional relationship that does not overlap each other with respect to the lower electrode 2, and therefore, an element in which fluctuations in characteristics such as an initial resistance value are suppressed more than in the past can be obtained. In other words, in the manufacturing method of the present invention, it is possible to suppress the alteration of the resistance change layer 3 that affects the characteristics of the element 1 such as the initial resistance value when the insulating film 13 is formed.

工程(II)において形成する抵抗変化層3の形状は、上記の条件を満たす限り特に限定されないが、例えば、工程(II)において、下部電極2の形状と相似形である抵抗変化層3を形成してもよい。例えば、図1A〜図1Dに示す例では、形状が正方形である下部電極2および抵抗変化層3を形成している。このように抵抗変化層3を形成することで、抵抗変化層3の面積を過度に大きくさせることなく、上記条件を満たすことができる他、素子1の特性に影響を与えるような抵抗変化層3の変質をより抑制できる。   The shape of the resistance change layer 3 formed in the step (II) is not particularly limited as long as the above conditions are satisfied. For example, in the step (II), the resistance change layer 3 that is similar to the shape of the lower electrode 2 is formed. May be. For example, in the example shown in FIGS. 1A to 1D, the lower electrode 2 and the resistance change layer 3 having a square shape are formed. By forming the resistance change layer 3 in this way, the above condition can be satisfied without excessively increasing the area of the resistance change layer 3, and the resistance change layer 3 that affects the characteristics of the element 1 can be obtained. Can be further suppressed.

また、この場合、下部電極2に対して互いの中心がほぼ一致するように抵抗変化層3を形成してもよい。なお、下部電極2、抵抗変化層3および上部電極4の「中心」とは、多層構造体15の積層方向から見た各層の形状を考えたときに、その幾何学的な中心であればよい。   In this case, the resistance change layer 3 may be formed so that the centers of the lower electrode 2 are substantially coincident with each other. The “center” of the lower electrode 2, the resistance change layer 3, and the upper electrode 4 may be a geometric center when considering the shape of each layer viewed from the stacking direction of the multilayer structure 15. .

本発明の製造方法では、工程(I)において形成する下部電極2、および、工程(II)において形成する抵抗変化層3の形状が、円形または正多角形であってもよい。この場合、抵抗変化層3の面積を過度に大きくさせることなく、上記条件を満たすことができる他、素子1の特性に影響を与えるような抵抗変化層3の変質をより抑制できる。   In the manufacturing method of the present invention, the shape of the lower electrode 2 formed in the step (I) and the resistance change layer 3 formed in the step (II) may be a circle or a regular polygon. In this case, the above condition can be satisfied without excessively increasing the area of the resistance change layer 3, and alteration of the resistance change layer 3 that affects the characteristics of the element 1 can be further suppressed.

具体的には、例えば、下部電極2の形状が円形である場合、工程(II)において、円形である抵抗変化層3を、互いの中心がほぼ一致するように形成してもよい。   Specifically, for example, when the shape of the lower electrode 2 is a circle, in the step (II), the resistance change layer 3 that is a circle may be formed so that the centers thereof substantially coincide with each other.

また例えば、下部電極2の形状が正多角形である場合、工程(II)において、当該多角形と相似形の正多角形である抵抗変化層3を、下部電極の中心と頂点とを結ぶ直線上に自らの頂点が位置するように、抵抗変化層3を形成してもよい。このとき、抵抗変化層3を、その中心と下部電極2の中心とがほぼ一致するように形成してもよい。   For example, when the shape of the lower electrode 2 is a regular polygon, in the step (II), the resistance change layer 3 that is a regular polygon similar to the polygon is connected to the straight line connecting the center and the apex of the lower electrode. The resistance change layer 3 may be formed so that its own apex is located on the top. At this time, the resistance change layer 3 may be formed so that the center thereof substantially coincides with the center of the lower electrode 2.

正多角形としては、例えば、各層の形成の容易さと上記効果とのバランスの観点から、正方形、正五角形、正六角形、正八角形、正二十四角形などであればよい。   The regular polygon may be, for example, a square, a regular pentagon, a regular hexagon, a regular octagon, or a regular twenty square from the viewpoint of the balance between the ease of forming each layer and the above effect.

図3に、本発明の素子1として正六角形の下部電極2および抵抗変化層3を形成した場合における両層を、素子1の上面から見た平面図を示す。また、同様に、正八角形の下部電極2および抵抗変化層3を形成した場合における両層を図4に、円形の下部電極2および抵抗変化層3を形成した場合における両層を図5に、それぞれ示す。図3〜5に示すように、それぞれの素子1においても、抵抗変化層3は変質部14をその周縁部に有し、抵抗変化層3の面積は下部電極2よりも大きく、変質部14は下部電極2と重複しない。なお、図2〜図5に示す例では、全て、ドット状の下部電極2および抵抗変化層3を形成している。   FIG. 3 is a plan view of both layers when the regular hexagonal lower electrode 2 and the resistance change layer 3 are formed as the element 1 of the present invention, as viewed from the upper surface of the element 1. Similarly, both layers when the regular octagonal lower electrode 2 and the resistance change layer 3 are formed are shown in FIG. 4, and both layers when the circular lower electrode 2 and the resistance change layer 3 are formed are shown in FIG. Each is shown. As shown in FIGS. 3 to 5, also in each element 1, the resistance change layer 3 has the altered portion 14 at the peripheral portion thereof, and the area of the resistance change layer 3 is larger than that of the lower electrode 2. It does not overlap with the lower electrode 2. In the examples shown in FIGS. 2 to 5, the dot-like lower electrode 2 and the resistance change layer 3 are all formed.

工程(I)、(II)において形成する下部電極2および抵抗変化層3の形状によっても異なるが、後述の実施例に示すように、工程(II)において、面積が下部電極2の面積の2.6倍以上である抵抗変化層3を形成してもよい。この場合、素子1の特性に影響を与えるような抵抗変化層3の変質をより抑制できる。   Although different depending on the shapes of the lower electrode 2 and the resistance change layer 3 formed in the steps (I) and (II), the area of the lower electrode 2 is 2 in the step (II) as shown in the examples described later. The resistance change layer 3 that is 6 times or more may be formed. In this case, the alteration of the resistance change layer 3 that affects the characteristics of the element 1 can be further suppressed.

工程(II)において、図6に示すように、ドット状の下部電極2および帯状の抵抗変化層3を形成する場合、後述の実施例に示すように、幅が、下部電極2における当該幅方向の長さの1.6倍以上である抵抗変化層3を形成してもよい。この場合、素子1の特性に影響を与えるような抵抗変化層3の変質をより抑制できる。なお、このとき、抵抗変化層3の伸長方向の中心線が下部電極2の中心に位置するように抵抗変化層3を形成することが好ましい。また、下部電極2が図6に示すように正方形であれば、抵抗変化層3の側面と、下部電極2の一辺とがほぼ平行になるように抵抗変化層3を形成することが好ましい。   In the step (II), when the dot-like lower electrode 2 and the strip-like resistance change layer 3 are formed as shown in FIG. 6, the width is the width direction of the lower electrode 2 as shown in Examples described later. You may form the resistance change layer 3 which is 1.6 times or more of this length. In this case, the alteration of the resistance change layer 3 that affects the characteristics of the element 1 can be further suppressed. At this time, it is preferable to form the resistance change layer 3 so that the center line in the extending direction of the resistance change layer 3 is located at the center of the lower electrode 2. If the lower electrode 2 is square as shown in FIG. 6, it is preferable to form the resistance change layer 3 so that the side surface of the resistance change layer 3 and one side of the lower electrode 2 are substantially parallel.

本発明の製造方法では、図1Bに示すように、工程(II)において、互いにほぼ等しい形状の第1および第2のバリア膜12a、12b、ならびに、抵抗変化層3を形成してもよい。この場合、絶縁膜の形成雰囲気に含まれる酸素による、抵抗変化層3の主面からの変質をより抑制でき、素子1の特性に影響を与えるような抵抗変化層3の変質をより抑制できる。   In the manufacturing method of the present invention, as shown in FIG. 1B, in step (II), the first and second barrier films 12a and 12b and the resistance change layer 3 having substantially the same shape may be formed. In this case, alteration from the main surface of the resistance change layer 3 due to oxygen contained in the atmosphere in which the insulating film is formed can be further suppressed, and alteration of the resistance change layer 3 that affects the characteristics of the element 1 can be further suppressed.

本発明の製造方法では、工程(III)において形成する上部電極4の形状は特に限定されず、例えば、ドット状であっても帯状であってもよいが、工程(III)において、工程(II)で形成した抵抗変化層3の形状を考慮して上部電極4を形成することにより、素子1の特性に影響を与えるような抵抗変化層3の変質をさらに抑制できる。   In the manufacturing method of the present invention, the shape of the upper electrode 4 formed in the step (III) is not particularly limited. For example, the shape may be a dot shape or a belt shape, but in the step (III), the step (II) By forming the upper electrode 4 in consideration of the shape of the resistance change layer 3 formed in step), the alteration of the resistance change layer 3 that affects the characteristics of the element 1 can be further suppressed.

例えば、工程(III)において、抵抗変化層3における上記側面近傍の部分(変質部14)が、上部電極4と重複しないように、上部電極4を形成してもよい。   For example, in the step (III), the upper electrode 4 may be formed so that a portion in the resistance change layer 3 near the side surface (the altered portion 14) does not overlap with the upper electrode 4.

また例えば、工程(III)において、下部電極2と相似形である上部電極4を形成してもよい。このとき、下部電極2とほぼ等しい形状を有する上部電極4を形成してもよく、また、下部電極2に対して互いの中心がほぼ一致するように上部電極4を形成することが好ましい。   Further, for example, in the step (III), the upper electrode 4 similar to the lower electrode 2 may be formed. At this time, the upper electrode 4 having substantially the same shape as that of the lower electrode 2 may be formed, and it is preferable to form the upper electrode 4 so that the centers of the lower electrode 2 and the mutual center substantially coincide with each other.

また例えば、工程(III)において、円形または正多角形である上部電極4を形成してもよい。このとき、工程(I)において形成する下部電極2、および、工程(II)において形成する抵抗変化層3の形状も、円形または正多角形であることが好ましく、下部電極2、抵抗変化層3および上部電極4が、互いに相似形であることがより好ましい。   Further, for example, in the step (III), the upper electrode 4 having a circular shape or a regular polygon shape may be formed. At this time, the shape of the lower electrode 2 formed in the step (I) and the resistance change layer 3 formed in the step (II) are also preferably circular or regular polygon. More preferably, the upper electrode 4 is similar to each other.

本発明の製造方法では、工程(IV)において形成する絶縁膜13の形状は、抵抗変化層3と接する形状である限り、特に限定されず、例えば、多層構造体15を覆う形状であってもよい。   In the manufacturing method of the present invention, the shape of the insulating film 13 formed in the step (IV) is not particularly limited as long as the shape is in contact with the resistance change layer 3. For example, even if the shape covers the multilayer structure 15. Good.

絶縁膜13を形成する雰囲気は酸化雰囲気であるが、当該雰囲気は、例えば、酸素(本明細書における「酸素」は、原子、分子、イオン、ラジカルなどの各状態を含み、分子にはオゾンが含まれる)を含む雰囲気である。   The atmosphere in which the insulating film 13 is formed is an oxidizing atmosphere. The atmosphere includes, for example, oxygen (“oxygen” in this specification includes each state such as an atom, a molecule, an ion, and a radical, and the molecule contains ozone. Atmosphere).

工程(IV)では、絶縁膜として、例えば、TEOS(テトラエチルオルトシリケート)を酸化してSiO2膜を形成してもよく、より具体的な例としては、TEOSとオゾンとによりSiO2膜(TEOS膜)を形成してもよい。 In step (IV), as the insulating film, for example, a SiO 2 film may be formed by oxidizing TEOS (tetraethylorthosilicate). As a more specific example, a SiO 2 film (TEOS) is formed by TEOS and ozone. Film) may be formed.

本発明の製造方法では、上記各工程の間に任意の工程を含んでいてもよく、例えば、下部電極2と第1の酸素バリア膜12aとの間、あるいは、第2の酸素バリア膜12bと上部電極4との間に、任意の工程により任意の層(膜)を形成してもよい。   In the manufacturing method of the present invention, an optional step may be included between the above steps, for example, between the lower electrode 2 and the first oxygen barrier film 12a or the second oxygen barrier film 12b. An arbitrary layer (film) may be formed between the upper electrode 4 and the upper electrode 4 by an arbitrary process.

素子1を構成する各層は、半導体の製造プロセスを応用し、一般的な薄膜形成プロセスおよび微細加工プロセスにより形成できる。例えば、パルスレーザーデポジション(PLD)、イオンビームデポジション(IBD)、クラスターイオンビーム、およびRF、DC、電子サイクロトン共鳴(ECR)、ヘリコン、誘導結合プラズマ(ICP)、対向ターゲットなどの各種スパッタリング法、分子線エピタキシャル法(MBE)などの蒸着法、イオンプレーティング法などを用いればよい。これらPVD(Physical Vapor Deposition)法の他に、CVD(Chemical Vapor Deposition)法、MOCVD(Metal Organic Chemical Vapor Deposition)法、メッキ法、MOD(Metal Organic Decomposition)法、あるいは、ゾルゲル法などを用いてもよい。   Each layer constituting the element 1 can be formed by a general thin film forming process and a fine processing process by applying a semiconductor manufacturing process. For example, pulsed laser deposition (PLD), ion beam deposition (IBD), cluster ion beam, and various sputtering such as RF, DC, electron cycloton resonance (ECR), helicon, inductively coupled plasma (ICP), and counter target For example, a vapor deposition method such as molecular beam epitaxy (MBE) or an ion plating method may be used. In addition to these PVD (Physical Vapor Deposition) methods, CVD (Chemical Vapor Deposition) methods, MOCVD (Metal Organic Chemical Vapor Deposition) methods, plating methods, MOD (Metal Organic Decomposition) methods, or sol-gel methods may also be used. Good.

各層の微細加工には、例えば、半導体製造プロセスや磁性デバイス(例えば、GMRあるいはTMRなどの磁気抵抗素子)製造プロセスに用いられるイオンミリング、RIE(Reactive Ion Etching)、FIB(Focused Ion Beam)などの物理的あるいは化学的エッチング法、および、微細パターン形成のためのステッパー、EB(Electron Beam)法などを用いたフォトリソグラフィー技術を組み合わせて用いればよい。また、各層の表面の平坦化には、例えば、CMP(Chemical Mechanical Polishing)、クラスター−イオンビームエッチングなどを用いればよい。   For microfabrication of each layer, for example, ion milling, RIE (Reactive Ion Etching), FIB (Focused Ion Beam), etc. used in a semiconductor manufacturing process or a magnetic device (for example, magnetoresistive element such as GMR or TMR) manufacturing process, etc. A physical or chemical etching method, a stepper for forming a fine pattern, and a photolithography technique using an EB (Electron Beam) method may be used in combination. Further, for example, CMP (Chemical Mechanical Polishing), cluster-ion beam etching, or the like may be used for planarizing the surface of each layer.

基板11は、例えばシリコン(Si)基板であればよく、この場合、基板11における下部電極2に接する表面が酸化されていてもよい。即ち、基板11の表面に酸化膜が形成されていてもよい。また、基板11がSi基板である場合、本発明の製造方法により形成した抵抗変化素子1と他の半導体素子との組み合わせが容易となる。なお、ここでいう「基板」には、トランジスタやコンタクトプラグ(以下、単に「プラグ」ともいう)などを形成した加工済みの基体も含まれる。   The substrate 11 may be, for example, a silicon (Si) substrate. In this case, the surface of the substrate 11 in contact with the lower electrode 2 may be oxidized. That is, an oxide film may be formed on the surface of the substrate 11. Further, when the substrate 11 is a Si substrate, the combination of the variable resistance element 1 formed by the manufacturing method of the present invention and another semiconductor element becomes easy. Note that the “substrate” here includes a processed substrate on which a transistor, a contact plug (hereinafter also simply referred to as “plug”), and the like are formed.

下部電極2および上部電極4は、基本的に導電性を有していればよく、例えば、Au(金)、Pt(白金)、Ru(ルテニウム)、Ir(イリジウム)、Ti(チタン)、Al(アルミニウム)、Cu(銅)、Ta(タンタル)、Fe(鉄)、Rh(ロジウム)、イリジウム−タンタル合金(Ir−Ta)、スズ添加インジウム酸化物(ITO)など、あるいは、これらの合金、酸化物、窒化物、弗化物、炭化物、硼化物などからなればよい。   The lower electrode 2 and the upper electrode 4 are basically required to have conductivity. For example, Au (gold), Pt (platinum), Ru (ruthenium), Ir (iridium), Ti (titanium), Al (Aluminum), Cu (copper), Ta (tantalum), Fe (iron), Rh (rhodium), iridium-tantalum alloy (Ir-Ta), tin-added indium oxide (ITO), etc., or alloys thereof, It may be made of oxide, nitride, fluoride, carbide, boride and the like.

抵抗変化層3の材料は、電気抵抗値が異なる2以上の状態、典型的には高抵抗状態および低抵抗状態の2つの状態を有し、下部電極2および上部電極4を介した駆動電圧または電流の印加により、上記2以上の状態から選ばれる1つの状態から他の状態へと変化できる材料である限り、特に限定されない。このような材料(抵抗変化材料)としては、例えば、(Pr,Ca)MnOxなどのペロブスカイト化合物、あるいは、Fe23、Fe34、NiOなどの遷移金属酸化物が挙げられる。 The material of the resistance change layer 3 has two or more states having different electric resistance values, typically a high resistance state and a low resistance state, and the driving voltage or the like via the lower electrode 2 and the upper electrode 4 or The material is not particularly limited as long as the material can be changed from one state selected from the two or more states to another state by applying a current. Examples of such a material (resistance change material) include perovskite compounds such as (Pr, Ca) MnO x, and transition metal oxides such as Fe 2 O 3 , Fe 3 O 4 , and NiO.

変質部14は、絶縁膜13の形成時に抵抗変化層3の側面近傍に形成される、抵抗変化層3の部分であり、通常、抵抗変化層3における変質部14以外の部分とは酸化の状態が異なっている(典型的には、より酸化された状態にある)。抵抗変化層3がドット状である場合、変質部14は、典型的にはその周縁部に形成される。   The altered portion 14 is a portion of the variable resistance layer 3 formed near the side surface of the variable resistance layer 3 when the insulating film 13 is formed. Usually, the altered portion 14 is in an oxidized state other than the altered portion 14. Are different (typically in a more oxidized state). When the resistance change layer 3 has a dot shape, the altered portion 14 is typically formed at the peripheral portion thereof.

第1および第2の酸素バリア膜12a、12bの材料は、導電性を有するとともに、例えば、緻密な結晶構造を有する、あるいは、酸素に対して活性で容易に酸化被膜を形成し得る、などの理由から、酸素の拡散を阻害できる限り、特に限定されない。このような材料としては、例えば、窒化物、より具体的な例としては、TiAlN、TiN、TaN、CoN、CuNおよびGaNが挙げられる。   The material of the first and second oxygen barrier films 12a and 12b is conductive and has, for example, a dense crystal structure, or an active and easy oxide film can be formed with respect to oxygen. For reasons, there is no particular limitation as long as oxygen diffusion can be inhibited. Examples of such materials include nitride, and more specific examples include TiAlN, TiN, TaN, CoN, CuN, and GaN.

工程(II)において形成する第1および第2の酸素バリア膜12a、12bの厚さは、例えば、50nm〜100nm程度の範囲であればよい。   The thickness of the first and second oxygen barrier films 12a and 12b formed in the step (II) may be in the range of about 50 nm to 100 nm, for example.

絶縁膜13は、酸化雰囲気下において形成される膜である限り、特に限定されない。例えば、TEOS(テトラエチルオルトシリケート)を酸化して形成したSiO2膜、より具体的には例えば、TEOSおよびオゾンから形成したSiO2膜(オゾンTEOS成長により形成したTEOS膜)であってもよい。TEOS膜の形成雰囲気は、オゾンを含む酸化雰囲気である。 The insulating film 13 is not particularly limited as long as it is a film formed in an oxidizing atmosphere. For example, a SiO 2 film formed by oxidizing TEOS (tetraethylorthosilicate), more specifically, a SiO 2 film formed from TEOS and ozone (TEOS film formed by ozone TEOS growth) may be used. The atmosphere for forming the TEOS film is an oxidizing atmosphere containing ozone.

抵抗変化層と接するように配置された絶縁膜をさらに含み、当該膜が酸化雰囲気下で形成される膜である本発明の素子は、例えば、上述した本発明の製造方法により形成でき、この場合、変質部は、抵抗変化層における、絶縁膜形成時の酸化雰囲気により変質した部分である。しかし、変質部は、必ずしも絶縁膜形成時の酸化雰囲気により変質した部分でなくてもよく、例えば、変質部が、抵抗変化層における、素子の製造プロセスの任意の時点で変質した部分である場合にも、初期抵抗値などの特性の変動が従来よりも少ないという、上述した効果を得ることができる。即ち、このような変質部と下部電極との位置関係、および、第1および第2の酸素バリア膜の配置に着目すると、本発明の抵抗変化素子は以下のようにいえる;多層構造体は、抵抗変化層と接するように当該層を狭持する、導電性を有する第1および第2の酸素バリア膜をさらに含む;抵抗変化層はその側面近傍に変質部を有する;多層構造体の積層方向から見た抵抗変化層の面積は下部電極の面積よりも大きい;上記方向から見て、変質部は下部電極と重複していない。   The element of the present invention, which further includes an insulating film disposed so as to be in contact with the variable resistance layer and the film is formed in an oxidizing atmosphere, can be formed by, for example, the manufacturing method of the present invention described above. The altered portion is a portion of the variable resistance layer that has been altered by the oxidizing atmosphere during the formation of the insulating film. However, the altered portion does not necessarily have to be a portion that has been altered by the oxidizing atmosphere at the time of forming the insulating film. For example, when the altered portion is a portion that has changed in the variable resistance layer at any point in the device manufacturing process. In addition, it is possible to obtain the above-described effect that the variation in characteristics such as the initial resistance value is smaller than that in the prior art. That is, when attention is paid to the positional relationship between the altered portion and the lower electrode and the arrangement of the first and second oxygen barrier films, the variable resistance element of the present invention can be said as follows; It further includes conductive first and second oxygen barrier films that sandwich the layer so as to be in contact with the resistance change layer; the resistance change layer has an altered portion in the vicinity of a side surface thereof; a stacking direction of the multilayer structure The area of the resistance change layer viewed from the above is larger than the area of the lower electrode; as seen from the above direction, the altered portion does not overlap with the lower electrode.

本発明の素子では、変質部は、抵抗変化層における変質部以外の部分に比べて、抵抗変化が不安定になる、抵抗値が増大するなど、その抵抗変化特性が劣化しており、典型的には、抵抗変化層における変質部以外の部分とは酸化の状態が異なる。   In the element of the present invention, the altered portion has a degradation in resistance change characteristics, such as the resistance change becomes unstable and the resistance value increases, compared to the portion other than the altered portion in the resistance change layer. In the resistance change layer, the oxidation state is different from the portion other than the altered portion.

本発明の素子を構成する各層の材料、面積および形状、ならびに、各層間の位置関係などは、本発明の製造方法において説明した素子1の各層と同様であればよい。   The material, area and shape of each layer constituting the element of the present invention, the positional relationship between the respective layers, and the like may be the same as those of each layer of the element 1 described in the manufacturing method of the present invention.

例えば、本発明の素子は、抵抗変化層と接するように配置された絶縁膜をさらに含み、当該絶縁膜が、酸化雰囲気下で形成される膜であってもよい。   For example, the element of the present invention may further include an insulating film disposed so as to be in contact with the resistance change layer, and the insulating film may be a film formed in an oxidizing atmosphere.

このような膜としては、例えば、TEOSの酸化により形成したSiO2膜、より具体的な例としては、TEOSおよびオゾンから形成したSiO2膜が挙げられる。 Examples of such a film include a SiO 2 film formed by oxidation of TEOS, and a more specific example includes a SiO 2 film formed from TEOS and ozone.

また例えば、本発明の素子では、下部電極、第1および第2の酸素バリア膜、抵抗変化層、ならびに、上部電極を含む多層構造体の積層方向から見て、下部電極および抵抗変化層の形状が相似形であってもよい。当該形状は、例えば、円形または正多角形であってもよく、この場合、抵抗変化層の面積が過度に大きくなることなく、上記条件を満たすことができ、また、特性の変動がより少ない素子とすることができる。   Further, for example, in the element of the present invention, the shape of the lower electrode and the resistance change layer as viewed from the stacking direction of the multilayer structure including the lower electrode, the first and second oxygen barrier films, the resistance change layer, and the upper electrode. May be similar. The shape may be, for example, a circle or a regular polygon. In this case, the above condition can be satisfied without excessively increasing the area of the resistance change layer, and the characteristics are less changed. It can be.

下部電極および抵抗変化層の形状が円形である場合、互いの中心がほぼ一致するように配置されていてもよい。   When the shapes of the lower electrode and the resistance change layer are circular, they may be arranged so that their centers substantially coincide.

下部電極および抵抗変化層の形状が正多角形である場合、下部電極の中心と頂点とを結ぶ直線上に抵抗変化層の頂点が位置するように、下部電極および抵抗変化層が配置されていてもよい。   When the shape of the lower electrode and the resistance change layer is a regular polygon, the lower electrode and the resistance change layer are arranged so that the vertex of the resistance change layer is positioned on a straight line connecting the center and the vertex of the lower electrode. Also good.

本発明の素子では、下部電極および抵抗変化層の形状によっても異なるが、抵抗変化層の面積が下部電極の面積の2.6倍以上であってもよく、この場合、特性の変動がより少ない素子とすることができる。   In the element of the present invention, although the area varies depending on the shapes of the lower electrode and the resistance change layer, the area of the resistance change layer may be 2.6 times or more the area of the lower electrode. It can be set as an element.

本発明の素子では、下部電極がドット状であり、抵抗変化層が帯状である場合、抵抗変化層の幅が、下部電極における当該幅方向の長さの1.6倍以上であってもよい。この場合、特性の変動がより少ない素子とすることができる。なお、下部電極がドット状であり、抵抗変化層が帯状である場合、抵抗変化層の伸長方向の中心線が下部電極の中心に位置していることが好ましい。例えば、下部電極が図6に示すように正方形であれば、抵抗変化層の側面と、下部電極の一辺とがほぼ平行であることが好ましい。   In the element of the present invention, when the lower electrode has a dot shape and the resistance change layer has a strip shape, the width of the resistance change layer may be 1.6 times or more the length of the lower electrode in the width direction. . In this case, an element with less variation in characteristics can be obtained. When the lower electrode has a dot shape and the resistance change layer has a strip shape, it is preferable that the center line in the extending direction of the resistance change layer is located at the center of the lower electrode. For example, if the lower electrode is square as shown in FIG. 6, it is preferable that the side surface of the resistance change layer and one side of the lower electrode are substantially parallel.

本発明の素子では、抵抗変化層、ならびに、第1および第2の酸素バリア膜の形状がほぼ同一であってもよい。   In the element of the present invention, the shape of the resistance change layer and the first and second oxygen barrier films may be substantially the same.

本発明の素子では、上記積層方向から見て、変質部が上部電極と重複していなくてもよい。この場合、特性の変動がさらに少ない素子とすることができる。   In the element of the present invention, the altered portion may not overlap with the upper electrode when viewed from the stacking direction. In this case, it is possible to obtain an element with further less variation in characteristics.

以下、実施例を含め、本発明の抵抗変化素子の一例として、本発明の製造方法により形成した素子1を例として用いながら説明する。   Hereinafter, as an example of the variable resistance element of the present invention including the example, the element 1 formed by the manufacturing method of the present invention will be used as an example.

駆動電圧または電流は、下部電極2および上部電極4を介して素子1に印加すればよい。駆動電圧または電流の印加により、素子1における上記状態が、例えば、高抵抗状態から低抵抗状態へと変化するが、変化後の状態は、素子1に駆動電圧または電流が再び印加されるまで保持される。素子1の上記状態は、駆動電圧または電流を素子1に印加することにより、再び変化させる(例えば、低抵抗状態から高抵抗状態へ)ことができる。   The driving voltage or current may be applied to the element 1 through the lower electrode 2 and the upper electrode 4. By applying the driving voltage or current, the state of the element 1 changes from, for example, a high resistance state to a low resistance state, but the state after the change is maintained until the driving voltage or current is applied to the element 1 again. Is done. The state of the element 1 can be changed again (for example, from the low resistance state to the high resistance state) by applying a driving voltage or current to the element 1.

素子1に印加する駆動電圧または電流は、素子1が高抵抗状態にあるときと、低抵抗状態にあるときとの間で必ずしも同一でなくてもよく、その大きさ、印加方向などは、素子1の状態により異なっていてもよい。即ち、本明細書における「駆動電圧または電流」とは、素子1がある状態にあるときに、当該状態とは異なる他の状態へと変化できる「電圧または電流」であればよい。   The driving voltage or current applied to the element 1 does not necessarily have to be the same between when the element 1 is in the high resistance state and when it is in the low resistance state. It may be different depending on the state of 1. In other words, the “drive voltage or current” in this specification may be a “voltage or current” that can change to another state different from the state when the element 1 is in a certain state.

このように素子1では、特定の電気抵抗値を示す素子の状態を、素子1に駆動電圧または電流を印加するまで保持できる。このため、素子1と、素子1における上記状態を検出する機構(即ち、素子1の電気抵抗値を検出する機構)とを組み合わせることにより、不揮発性の抵抗変化型メモリを構築できる。このような抵抗変化型メモリは、素子1における特性の変動が抑制されているため、その安定性に優れる。   Thus, in the element 1, the state of the element exhibiting a specific electric resistance value can be maintained until a drive voltage or current is applied to the element 1. For this reason, a nonvolatile resistance change memory can be constructed by combining the element 1 and a mechanism for detecting the state of the element 1 (that is, a mechanism for detecting the electric resistance value of the element 1). Such a resistance change type memory is excellent in stability because fluctuations in characteristics in the element 1 are suppressed.

また、2以上の素子1を用いることにより、2以上のメモリ素子が配列したメモリアレイの構築も可能となる。このメモリでは、素子1の上記各状態に対してビット、例えば、高抵抗状態に対して「0」を、低抵抗状態に対して「1」を割り当てればよい。素子1の上記状態の変化は少なくとも2回以上繰り返して行うことができるため、信頼性のある不揮発性ランダムアクセスメモリを得ることもできる。また、素子1の上記各状態に対して「ON」または「OFF」を割り当てることにより、素子1をスイッチング素子へ応用することも可能である。   Further, by using two or more elements 1, it is possible to construct a memory array in which two or more memory elements are arranged. In this memory, a bit, for example, “0” for the high resistance state and “1” for the low resistance state may be assigned to each state of the element 1. Since the change in the state of the element 1 can be repeated at least twice or more, a reliable nonvolatile random access memory can be obtained. Further, by assigning “ON” or “OFF” to each state of the element 1, the element 1 can be applied to a switching element.

素子1に印加する駆動電圧または電流は、素子1の消費電力、ならびに、素子1を備えるメモリなどのデバイスの消費電力を低減できることから、パルス状であることが好ましく、特にパルス状の電圧を印加することが好ましい。   The driving voltage or current applied to the element 1 is preferably pulsed because it can reduce the power consumption of the element 1 and the power consumption of a device such as a memory including the element 1. In particular, a pulsed voltage is applied. It is preferable to do.

素子1の電気抵抗値の検出は、例えば、素子1に、当該素子における上記状態が変化しない程度の大きさの電圧(読出電圧)を印加し、その際、素子1に流れる電流値を検出して行えばよい。読出電圧は、素子1ならびに素子1を備えるデバイスの消費電力をより低減できることから、パルス状の電圧が好ましい。読出電圧の大きさは、素子1の構成によっても異なるが、通常、駆動電圧の大きさの1/4〜1/1000程度である。   The electric resistance value of the element 1 is detected by, for example, applying a voltage (read voltage) that does not change the state of the element to the element 1 and detecting the current value flowing through the element 1 at that time. Just do it. The read voltage is preferably a pulse voltage because the power consumption of the element 1 and the device including the element 1 can be further reduced. Although the magnitude of the read voltage varies depending on the configuration of the element 1, it is usually about 1/4 to 1/1000 of the magnitude of the drive voltage.

本発明の抵抗変化素子を、半導体素子、例えば、ダイオード、あるいは、MOS電界効果トランジスタ(MOS−FET)などのトランジスタなど、と組み合わせることにより、抵抗変化型メモリを構築できる。   A resistance change type memory can be constructed by combining the resistance change element of the present invention with a semiconductor element such as a diode or a transistor such as a MOS field effect transistor (MOS-FET).

例えば、図7に示すように、本発明の抵抗変化素子1を、非線形の電流電圧特性を有する選択素子31(図7では一例としてダイオード)と直列接続してメモリ素子32を形成し、2以上の当該メモリ素子32をマトリクス状に配列することによっても、不揮発性かつランダムアクセス型の抵抗変化型メモリ(メモリアレイ)51を構築できる。   For example, as shown in FIG. 7, the resistance change element 1 of the present invention is connected in series with a selection element 31 having a non-linear current-voltage characteristic (a diode as an example in FIG. 7) to form a memory element 32. By arranging the memory elements 32 in a matrix, a nonvolatile and random access resistance change memory (memory array) 51 can be constructed.

メモリ51では、2以上のビット線33から選ばれる1つのビット線(Bn)と、2以上のワード線34から選ばれる1つのワード線(Wn)とを選択することにより、座標(Bn、Wn)に位置するメモリ素子32aへの情報の記録と、メモリ素子32aからの情報の読出が可能となる。 In the memory 51, coordinates (B n ) are selected by selecting one bit line (B n ) selected from two or more bit lines 33 and one word line (W n ) selected from two or more word lines 34. n , W n ), information can be recorded in the memory element 32a, and information can be read from the memory element 32a.

選択素子31は、ショットキー型、ダブルショットキー型、P−N接合型、P−I−N接合型、バリスター特性型のいずれの型の素子であってもよい。これらの素子は、いずれもその電圧電流特性が非線形であり、本発明の素子1と直列接続することにより、メモリアレイ51中のメモリ素子32の選択性を向上できる。   The selection element 31 may be any element of a Schottky type, a double Schottky type, a PN junction type, a PIN junction type, or a varistor characteristic type. All of these elements have non-linear voltage-current characteristics, and the selectivity of the memory elements 32 in the memory array 51 can be improved by connecting them in series with the element 1 of the present invention.

また例えば、図8に示すように、パストランジスタ41を用い、2以上の素子1をマトリクス状に配列することによっても、不揮発性かつランダムアクセス型の抵抗変化型メモリ(メモリアレイ)52を構築できる。メモリ52では、ビット線33は素子1の上部電極4に接続され、ワード線34は素子1の下部電極2に接続されている。メモリ52では、2以上のビット線33から選ばれる1つのビット線(Bn)に接続されたパストランジスタ41aと、2以上のワード線34から選ばれる1つのワード線(Wn)に接続されたパストランジスタ41bとを選択的にON状態とすることによって、座標(Bn、Wn)に位置する抵抗変化素子1aへの情報の記録、および、抵抗変化素子1aからの情報の読出が可能となる。素子1aの情報を読出すためには、例えば、素子1aの電気抵抗値に対応する電圧である、図8に示す電圧Vを測定すればよい。 Further, for example, as shown in FIG. 8, a non-volatile random access variable resistance memory (memory array) 52 can be constructed by using a pass transistor 41 and arranging two or more elements 1 in a matrix. . In the memory 52, the bit line 33 is connected to the upper electrode 4 of the element 1, and the word line 34 is connected to the lower electrode 2 of the element 1. In the memory 52, the pass transistor 41 a connected to one bit line (B n ) selected from two or more bit lines 33 and one word line (W n ) selected from two or more word lines 34 are connected. By selectively turning on the pass transistor 41b, information can be recorded on the variable resistance element 1a located at the coordinates (B n , W n ), and information can be read from the variable resistance element 1a. It becomes. In order to read the information of the element 1a, for example, the voltage V shown in FIG. 8 that is a voltage corresponding to the electric resistance value of the element 1a may be measured.

また、素子1の代わりに、図7に示すメモリ素子32のような非線形の電流電圧特性を有するメモリ素子を用いた場合も、この構成により不揮発性かつランダムアクセス型のメモリアレイを構築できる。   In addition, when a memory element having nonlinear current-voltage characteristics such as the memory element 32 shown in FIG. 7 is used instead of the element 1, a nonvolatile and random access type memory array can be constructed with this configuration.

なお、図8に示すメモリ52には参照素子群42が配置されている。参照素子群42に接続されたビット線(B0)に対応するパストランジスタ41cを選択的にON状態とし、図8に示す電圧VREFを測定することによって、素子1aの出力と、参照素子群42の出力との差分を検出できる。 A reference element group 42 is arranged in the memory 52 shown in FIG. By selectively turning on the pass transistor 41c corresponding to the bit line (B 0 ) connected to the reference element group 42 and measuring the voltage V REF shown in FIG. 8, the output of the element 1a and the reference element group The difference from the output of 42 can be detected.

また、図8に示すメモリ52では、パストランジスタにより選択されなかった非選択の素子1を参照素子として利用することも可能である。この方法では、パストランジスタにより選択された素子1a周辺の素子の状態を検証しながら、参照素子を適宜設定する必要があるため、メモリアレイとしての動作がやや遅くなることがあるが、メモリアレイの構成をより簡便にできる。   Further, in the memory 52 shown in FIG. 8, the non-selected element 1 that is not selected by the pass transistor can be used as a reference element. In this method, since it is necessary to appropriately set the reference element while verifying the state of the element around the element 1a selected by the pass transistor, the operation as the memory array may be somewhat slow. The configuration can be simplified.

以下、実施例により、本発明をより詳細に説明する。本発明は、以下に示す実施例に限定されない。   Hereinafter, the present invention will be described in more detail with reference to examples. The present invention is not limited to the examples shown below.

(実施例1)
実施例1では、図9〜図13に示す方法により、素子1を備えるセルプレート型の抵抗変化型メモリを作製し、当該素子の初期抵抗値を評価した。評価したサンプルの作製方法を以下に示す。
Example 1
In Example 1, a cell plate type resistance change type memory including the element 1 was manufactured by the method shown in FIGS. 9 to 13 and the initial resistance value of the element was evaluated. A method for producing the evaluated samples is shown below.

最初に、図9に示すように、基板11としてSi基板を準備し、このSi基板上に、公知の技術を用いて、MOSトランジスタ(ゲート電極のみ図示、ソース電極およびドレイン電極は図示を省略)と、隣り合う当該トランジスタを電気的に分離するための分離層61とを形成した。具体的には、HDP(高密度プラズマ)成長によるシリコン酸化膜からなる分離層61、シリコン酸化膜からなるゲート酸化膜62、および、ポリシリコンからなるゲート電極63とした。次に、ゲート電極63および基板11の露出部分を覆うように、コバルトシリサイド層64をセルフアラインで形成し、さらに全体を覆うように、オゾンTEOS成長によるBPSG(ホウ酸添加リン酸ケイ酸ガラス)膜からなる層間絶縁膜65を形成した。次に、形成した層間絶縁膜65の表面をCMPにより平坦化した後、厚さ150nmの窒化シリコン層66を形成した(ここまで図9)。   First, as shown in FIG. 9, a Si substrate is prepared as a substrate 11, and a MOS transistor (only a gate electrode is shown, and a source electrode and a drain electrode are not shown) is formed on the Si substrate using a known technique. And an isolation layer 61 for electrically isolating adjacent transistors. Specifically, an isolation layer 61 made of a silicon oxide film by HDP (high density plasma) growth, a gate oxide film 62 made of a silicon oxide film, and a gate electrode 63 made of polysilicon are used. Next, a cobalt silicide layer 64 is formed by self-alignment so as to cover the gate electrode 63 and the exposed portion of the substrate 11, and further BPSG (boric acid-added phosphoric acid silicate glass) by ozone TEOS growth so as to cover the whole. An interlayer insulating film 65 made of a film was formed. Next, the surface of the formed interlayer insulating film 65 was planarized by CMP, and then a silicon nitride layer 66 having a thickness of 150 nm was formed (up to this point in FIG. 9).

なお、図9の(a)は、作製したサンプルにおけるビット線が伸長する方向の断面を模式的に示す断面図であり、(b)は、作製したサンプルにおけるワード線が伸長する方向の断面を模式的に示す断面図である。以降の図10〜13、ならびに、実施例2における図15〜19の各図における(a)、(b)についても同様である。   9A is a cross-sectional view schematically showing a cross section in the direction in which the bit line extends in the manufactured sample, and FIG. 9B shows a cross section in the direction in which the word line in the manufactured sample extends. It is sectional drawing shown typically. The same applies to FIGS. 10 to 13 and FIGS. 15 to 19 in the second embodiment.

次に、図10に示すように、窒化シリコン層66および層間絶縁膜65を貫通する、タングステンからなるプラグ67を形成し、その表面をCMPにより平坦化した。次に、窒化シリコン層66およびプラグ67の表面に、窒化チタンからなる密着層68(厚さ20nm)および下部電極2となるPt膜(厚さ100nm)を形成した後、密着層68およびPt膜を、各層の積層方向から見て一辺が1.0μmの正方形となるように微細加工して、下部電極2を形成した。次に、全体を覆うように、オゾンTEOS成長によるSiO2膜(TEOS膜)からなる層間絶縁膜21を積層し、その表面を、下部電極2の表面が層間絶縁膜21によって僅かに覆われた状態になるまでCMPにより平坦化した後、ドライエッチングにより下部電極2を露出させた(ここまで図10)。下部電極2の表面はCMPのみにより露出させることも可能であった。なお、図10(b)に示すように、下部電極2の形成とは別に、上部電極4のGNDコンタクト部となるドロップ電極69を形成した。 Next, as shown in FIG. 10, a plug 67 made of tungsten penetrating the silicon nitride layer 66 and the interlayer insulating film 65 was formed, and the surface thereof was flattened by CMP. Next, an adhesion layer 68 (thickness 20 nm) made of titanium nitride and a Pt film (thickness 100 nm) to be the lower electrode 2 are formed on the surfaces of the silicon nitride layer 66 and the plug 67, and then the adhesion layer 68 and the Pt film are formed. Was subjected to microfabrication so as to form a square having a side of 1.0 μm when viewed from the stacking direction of each layer to form the lower electrode 2. Next, an interlayer insulating film 21 made of SiO 2 film (TEOS film) by ozone TEOS growth was laminated so as to cover the whole, and the surface of the lower electrode 2 was slightly covered with the interlayer insulating film 21. After flattening by CMP until it reached a state, the lower electrode 2 was exposed by dry etching (so far, FIG. 10). The surface of the lower electrode 2 could be exposed only by CMP. As shown in FIG. 10B, a drop electrode 69 that becomes a GND contact portion of the upper electrode 4 is formed separately from the formation of the lower electrode 2.

次に、図11に示すように、下部電極2、層間絶縁膜21およびドロップ電極69上に、TiAlNからなる第1の酸素バリア膜12a(50nm)、Fe34からなる抵抗変化層3(厚さ150nm)、およびTiAlNからなる第2の酸素バリア膜12b(厚さ50nm)を順に形成した後に、形成した各層における、GNDコンタクト部となるドロップ電極69直上の部分をエッチングにより除去した。次に、全体を覆うように、Ptからなる上部電極4(厚さ100nm)を形成した(ここまで図11)。なお、図11(b)に示すように、形成した上部電極4は、GNDコンタクト部70において、ドロップ電極69およびプラグ67aを介して基板11における所定の領域と電気的に接続し、接地させた。 Next, as shown in FIG. 11, on the lower electrode 2, the interlayer insulating film 21, and the drop electrode 69, a first oxygen barrier film 12a (50 nm) made of TiAlN and a resistance change layer 3 made of Fe 3 O 4 ( 150 nm thick) and a second oxygen barrier film 12b (thickness 50 nm) made of TiAlN were formed in this order, and then portions of the formed layers immediately above the drop electrode 69 serving as the GND contact portion were removed by etching. Next, the upper electrode 4 (thickness 100 nm) made of Pt was formed so as to cover the whole (FIG. 11 so far). As shown in FIG. 11B, the formed upper electrode 4 is electrically connected to a predetermined region in the substrate 11 through the drop electrode 69 and the plug 67a in the GND contact portion 70 and grounded. .

抵抗変化層3であるFe34膜の形成は、Fe34をターゲットとして用いたマグネトロンスパッタリング法により、圧力0.1〜10Pa(典型的には2Pa)のアルゴン−酸素混合雰囲気下(典型的には、アルゴン/酸素(分圧比)=25/1)にて、Si基板の温度を20〜400℃(典型的には300℃)、印加する電力をRF100Wとして行った。 Formation of the Fe 3 O 4 film as the resistance change layer 3 is performed by a magnetron sputtering method using Fe 3 O 4 as a target in an argon-oxygen mixed atmosphere at a pressure of 0.1 to 10 Pa (typically 2 Pa) ( Typically, argon / oxygen (partial pressure ratio) = 25/1), the temperature of the Si substrate was 20 to 400 ° C. (typically 300 ° C.), and the applied power was RF 100 W.

下部電極2および上部電極4であるPt膜の形成は、Ptをターゲットとして用いたマグネトロンスパッタリング法により、圧力0.7Paのアルゴン雰囲気下にて、Si基板の温度を27℃、印加する電力をRF100Wとして行った。   The Pt film as the lower electrode 2 and the upper electrode 4 is formed by magnetron sputtering using Pt as a target in an argon atmosphere at a pressure of 0.7 Pa, the temperature of the Si substrate is 27 ° C., and the applied power is RF 100 W. Went as.

次に、図12に示すように、第1の酸素バリア膜12a、抵抗変化層3、第2の酸素バリア膜12bおよび上部電極4を、ドライエッチング法により微細加工し、多層構造体15(抵抗変化素子1)を形成した。微細加工は、各層の積層方法から見た、抵抗変化層3、ならびに、第1および第2の酸素バリア膜12a、12bの形状がワード線方向に伸長する帯状であり、その中心線が下部電極の中心と一致するとともに下部電極2の一辺と平行になるように、かつ、上記各層の形状が互いに同一となるように行った。また、抵抗変化層3の幅が、下部電極における当該幅方向の長さに比べて大きくなるように微細加工し、このとき、抵抗変化層3の幅を変化させることで、下部電極2の面積に対する抵抗変化層3の面積が異なるサンプルを7種類準備した。具体的には、各層の積層方向から見た、下部電極2の側面と抵抗変化層3の側面との距離(平面視した距離:以下、「離間距離」とする)を、0.15μm、0.2μm、0.3μm、0.4μm、0.43μm、0.5μm、および1.0μmとした。これは、抵抗変化層3の幅が、下部電極2における当該幅方向の長さ(1.0μm)の1.3倍、1.4倍、1.6倍、1.8倍、1.86倍、2倍および3倍に相当する。   Next, as shown in FIG. 12, the first oxygen barrier film 12a, the resistance change layer 3, the second oxygen barrier film 12b, and the upper electrode 4 are finely processed by a dry etching method to obtain a multilayer structure 15 (resistance A change element 1) was formed. The microfabrication is a strip shape in which the shape of the resistance change layer 3 and the first and second oxygen barrier films 12a and 12b extends in the word line direction as seen from the lamination method of each layer, and the center line is the lower electrode. The layers were formed so as to coincide with the center of the lower electrode 2 and to be parallel to one side of the lower electrode 2, and the shapes of the respective layers were the same. Further, the resistance change layer 3 is finely processed so that the width of the variable resistance layer 3 is larger than the width of the lower electrode in the width direction. At this time, the width of the variable resistance layer 3 is changed to thereby reduce the area of the lower electrode 2. Seven samples having different areas of the resistance change layer 3 were prepared. Specifically, the distance between the side surface of the lower electrode 2 and the side surface of the resistance change layer 3 as viewed from the stacking direction of each layer (distance in plan view: hereinafter referred to as “separation distance”) is 0.15 μm, 0 .2 μm, 0.3 μm, 0.4 μm, 0.43 μm, 0.5 μm, and 1.0 μm. This is because the width of the resistance change layer 3 is 1.3 times, 1.4 times, 1.6 times, 1.8 times, 1.86 times the length (1.0 μm) of the lower electrode 2 in the width direction. It corresponds to double, double and triple.

次に、層間絶縁層21、第1および第2の酸素バリア膜12a、12b、抵抗変化層3および上部電極4を含む多層構造体15の全体を覆うように、絶縁膜13として、TEOS膜を形成した後に、当該絶縁膜の表面をCMPにより平坦化した(ここまで図12)。   Next, a TEOS film is formed as the insulating film 13 so as to cover the entire multilayer structure 15 including the interlayer insulating layer 21, the first and second oxygen barrier films 12 a and 12 b, the resistance change layer 3 and the upper electrode 4. After the formation, the surface of the insulating film was planarized by CMP (FIG. 12 so far).

次に、図13に示すように、絶縁膜13、層間絶縁膜21、65および窒化シリコン層66に基板11の所定の領域に到達する開口部を設けて、当該開口部にタングステンを堆積させ、堆積させたタングステンの表面をCMPにより平坦化して、プラグ71を形成した。次に、全体にAl膜(厚さ500nm)を堆積させた後、ドライエッチング法により微細加工して、プラグ71と電気的に接続したビット線33およびセルプレート線35を形成した(ここまで図13)。   Next, as shown in FIG. 13, an opening reaching the predetermined region of the substrate 11 is provided in the insulating film 13, the interlayer insulating films 21 and 65, and the silicon nitride layer 66, and tungsten is deposited in the opening. The surface of the deposited tungsten was planarized by CMP to form a plug 71. Next, an Al film (thickness: 500 nm) was deposited on the entire surface, and then finely processed by a dry etching method to form the bit line 33 and the cell plate line 35 electrically connected to the plug 71 (as shown so far). 13).

次に、このように形成した7種類のサンプルに対し、その下部電極2と上部電極4との間の初期抵抗値を評価したところ、図14に示す結果が得られた。なお、図14では、上記倍率が3倍であるサンプルの初期抵抗値は、上記倍率が1.6倍以上である各サンプルの値とほぼ同一であるため、図示を省略する。   Next, when the initial resistance value between the lower electrode 2 and the upper electrode 4 was evaluated for the seven types of samples thus formed, the results shown in FIG. 14 were obtained. In FIG. 14, the initial resistance value of the sample with the magnification of 3 is almost the same as the value of each sample with the magnification of 1.6 or more, and thus illustration is omitted.

なお、初期抵抗値の評価は、一般的な測定パターンであるケルビンパターンを用いて、その4端子のうち2端子に1〜10μAの電流Iを印加し、残る2端子の電位差Vを測定して行った。なお、この方法において、初期抵抗値は(V/I)で示される値である。   The initial resistance value is evaluated by applying a current I of 1 to 10 μA to two of the four terminals using a Kelvin pattern, which is a general measurement pattern, and measuring the potential difference V between the remaining two terminals. went. In this method, the initial resistance value is a value indicated by (V / I).

図14に示すように、帯状の抵抗変化層3の幅が、下部電極2における当該幅方向の長さに対して大きくなるに従って、下部電極2と上部電極4との間の初期抵抗値が小さくなる傾向を示し、その幅が下部電極2の上記長さの1.6倍以上で上記初期抵抗値はほぼ安定した。これは、素子1を形成した後の酸化性雰囲気における絶縁膜の形成により、抵抗変化層3の側面から酸素が拡散することで形成される変質部14と、下部電極2との重複が、抵抗変化層3の幅が大きくなるに従って次第に解消されていき、その幅が下部電極2の上記長さの1.6倍以上になったときに、重複が無くなったためと考えられる。   As shown in FIG. 14, the initial resistance value between the lower electrode 2 and the upper electrode 4 decreases as the width of the strip-shaped resistance change layer 3 increases with respect to the length of the lower electrode 2 in the width direction. The initial resistance value was almost stable when the width was 1.6 times the length of the lower electrode 2 or more. This is because the altered portion 14 formed by the diffusion of oxygen from the side surface of the resistance change layer 3 due to the formation of the insulating film in the oxidizing atmosphere after forming the element 1 and the lower electrode 2 are overlapped. It is considered that the overlap is eliminated when the width of the change layer 3 gradually increases as the width of the change layer 3 increases, and when the width becomes 1.6 times or more of the length of the lower electrode 2.

(実施例2)
実施例1では、図15〜図19に示す方法により、素子1を備えるクロスポイント型の抵抗変化型メモリを作製し、当該素子の初期抵抗値を評価した。評価したサンプルの作製方法を、以下に示す。
(Example 2)
In Example 1, a cross-point resistance change type memory including the element 1 was manufactured by the method shown in FIGS. 15 to 19 and the initial resistance value of the element was evaluated. A method for producing the evaluated samples is shown below.

最初に、図15に示すように、基板11としてSi基板を準備し、このSi基板上に、公知の技術を用いて、MOSトランジスタ(ゲート電極、ソース電極およびドレイン電極は図示を省略)と、隣り合う当該トランジスタを電気的に分離するための分離層61とを形成した。具体的には、HDP成長によるシリコン酸化膜からなる分離層61とした。次に、基板11の露出部分を覆うように、コバルトシリサイド層64をセルフアラインで形成し、さらに全体を覆うように、オゾンTEOS成長によるBPSG膜からなる層間絶縁膜65を形成した。次に、形成した層間絶縁膜65の表面をCMPにより平坦化した後、厚さ150nmの窒化シリコン層66を形成した(ここまで図15)。   First, as shown in FIG. 15, a Si substrate is prepared as the substrate 11, and a MOS transistor (a gate electrode, a source electrode, and a drain electrode are not shown) is formed on the Si substrate using a known technique. An isolation layer 61 for electrically isolating adjacent transistors was formed. Specifically, the separation layer 61 is made of a silicon oxide film by HDP growth. Next, a cobalt silicide layer 64 was formed by self-alignment so as to cover the exposed portion of the substrate 11, and an interlayer insulating film 65 made of BPSG film by ozone TEOS growth was formed so as to cover the whole. Next, the surface of the formed interlayer insulating film 65 was planarized by CMP, and then a silicon nitride layer 66 having a thickness of 150 nm was formed (FIG. 15 so far).

次に、図16に示すように、窒化シリコン層66および層間絶縁膜65を貫通する、タングステンからなるプラグ67を形成し、その表面をCMPにより平坦化した。次に、窒化シリコン層66およびプラグ67の表面に、窒化チタンからなる密着層68(厚さ20nm)および下部電極2となるPt膜(厚さ100nm)を形成した後、密着層68およびPt膜を、各層の積層方向から見て一辺が1.0μmの正方形となるように微細加工して、下部電極2を形成した。次に、全体を覆うように、TEOS膜からなる層間絶縁膜21を積層し、その表面を、下部電極2の表面が層間絶縁膜21によって僅かに覆われた状態になるまでCMPにより平坦化した後、ドライエッチングにより下部電極2を露出させた(ここまで図16)。下部電極2の表面はCMPのみにより露出させることも可能であった。   Next, as shown in FIG. 16, a plug 67 made of tungsten penetrating the silicon nitride layer 66 and the interlayer insulating film 65 was formed, and the surface thereof was flattened by CMP. Next, an adhesion layer 68 (thickness 20 nm) made of titanium nitride and a Pt film (thickness 100 nm) to be the lower electrode 2 are formed on the surfaces of the silicon nitride layer 66 and the plug 67, and then the adhesion layer 68 and the Pt film are formed. Was subjected to microfabrication so as to form a square having a side of 1.0 μm when viewed from the stacking direction of each layer to form the lower electrode 2. Next, an interlayer insulating film 21 made of a TEOS film is laminated so as to cover the whole, and the surface thereof is flattened by CMP until the surface of the lower electrode 2 is slightly covered with the interlayer insulating film 21. Then, the lower electrode 2 was exposed by dry etching (FIG. 16 so far). The surface of the lower electrode 2 could be exposed only by CMP.

次に、図17に示すように、下部電極2および層間絶縁膜21上に、TiAlNからなる第1の酸素バリア膜12a(50nm)、Fe34からなる抵抗変化層3(厚さ150nm)、TiAlNからなる第2の酸素バリア膜12b(厚さ50nm)、および、Ptからなる上部電極4(厚さ100nm)を順に形成した(ここまで図17)。 Next, as shown in FIG. 17, a first oxygen barrier film 12a (50 nm) made of TiAlN and a resistance change layer 3 made of Fe 3 O 4 (thickness 150 nm) are formed on the lower electrode 2 and the interlayer insulating film 21. Then, the second oxygen barrier film 12b (thickness 50 nm) made of TiAlN and the upper electrode 4 (thickness 100 nm) made of Pt were sequentially formed (FIG. 17 so far).

抵抗変化層3であるFe34膜の形成、ならびに、下部電極2および上部電極4であるPt膜の形成は、実施例1と同様に行った。 The Fe 3 O 4 film as the resistance change layer 3 and the Pt films as the lower electrode 2 and the upper electrode 4 were formed in the same manner as in Example 1.

次に、図18に示すように、第1の酸素バリア膜12a、抵抗変化層3、第2の酸素バリア膜12bおよび上部電極4を、ドライエッチング法により微細加工し、多層構造体15(抵抗変化素子1)を形成した。微細加工は、各層の積層方法から見た抵抗変化層3、ならびに、第1および第2の酸素バリア膜12a、12bの形状が正方形であり、その中心が下部電極の中心と一致するとともに、各々の層の頂点が、下部電極2の中心と頂点とを結ぶ直線上に位置するように、かつ、上記各層の面積が互いに同一となるように行った。また、微細加工にあたっては、抵抗変化層3の面積が、下部電極2の面積に比べて大きくなるようにし、このとき、抵抗変化層3の面積が異なるサンプルを7種類準備した。具体的には、下部電極2の一辺と、当該辺に近接する抵抗変化層3の一辺との離間距離を、0.15μm、0.2μm、0.3μm、0.4μm、0.43μm、0.5μm、および1.0μmとした。これは、抵抗変化層3の面積が下部電極2の面積の1.69倍、1.96倍、2.56倍、3.24倍、3.46倍、4倍および9倍に相当する。   Next, as shown in FIG. 18, the first oxygen barrier film 12a, the resistance change layer 3, the second oxygen barrier film 12b, and the upper electrode 4 are finely processed by a dry etching method to obtain a multilayer structure 15 (resistance A change element 1) was formed. In the microfabrication, the shape of the resistance change layer 3 and the first and second oxygen barrier films 12a and 12b as seen from the laminating method of each layer is square, the center thereof coincides with the center of the lower electrode, The top of each layer was positioned on a straight line connecting the center and the top of the lower electrode 2 and the areas of the layers were the same. Further, in the microfabrication, the area of the resistance change layer 3 was made larger than the area of the lower electrode 2, and at this time, seven types of samples having different areas of the resistance change layer 3 were prepared. Specifically, the separation distance between one side of the lower electrode 2 and one side of the resistance change layer 3 adjacent to the side is set to 0.15 μm, 0.2 μm, 0.3 μm, 0.4 μm, 0.43 μm, 0 .5 μm and 1.0 μm. This corresponds to the area of the resistance change layer 3 being 1.69 times, 1.96 times, 2.56 times, 3.24 times, 3.46 times, 4 times and 9 times the area of the lower electrode 2.

次に、層間絶縁層21、第1および第2の酸素バリア膜12a、12b、抵抗変化層3および上部電極4を含む多層構造体15を覆うように、絶縁膜13として、TEOS膜を形成した後に、当該絶縁膜の表面をCMPにより平坦化した(ここまで図18)。   Next, a TEOS film was formed as the insulating film 13 so as to cover the multilayer structure 15 including the interlayer insulating layer 21, the first and second oxygen barrier films 12 a and 12 b, the resistance change layer 3, and the upper electrode 4. Later, the surface of the insulating film was planarized by CMP (FIG. 18 so far).

次に、図19に示すように、絶縁膜13、層間絶縁膜21、65および窒化シリコン層66に基板11の所定の領域に到達する開口部を設けて、当該開口部にタングステンを堆積させ、堆積させたタングステンの表面をCMPにより平坦化して、プラグ73を形成した。次に、全体にAl膜(厚さ500nm)を堆積させた後、ドライエッチング法により微細加工して、プラグ73と電気的に接続したワード線34を形成した。次に、全体を覆うように層間絶縁膜72としてTEOS膜を形成した後に、層間絶縁膜72、絶縁膜13、層間絶縁膜21、65および窒化シリコン層66に基板11の所定の領域に到達する開口部を設けて、当該開口部にタングステンを堆積させ、堆積させたタングステンの表面をCMPにより平坦化して、プラグ71を形成した。次に、全体にAl膜(厚さ500nm)を堆積させた後、ドライエッチング法により微細加工して、プラグ71と電気的に接続したビット線33を形成した(ここまで図19)。   Next, as shown in FIG. 19, an opening reaching a predetermined region of the substrate 11 is provided in the insulating film 13, the interlayer insulating films 21 and 65, and the silicon nitride layer 66, and tungsten is deposited in the opening, The deposited tungsten surface was flattened by CMP to form a plug 73. Next, an Al film (thickness 500 nm) was deposited on the entire surface, and then finely processed by a dry etching method to form a word line 34 electrically connected to the plug 73. Next, a TEOS film is formed as an interlayer insulating film 72 so as to cover the whole, and then reaches a predetermined region of the substrate 11 in the interlayer insulating film 72, the insulating film 13, the interlayer insulating films 21 and 65, and the silicon nitride layer 66. An opening was provided, tungsten was deposited in the opening, and the surface of the deposited tungsten was planarized by CMP to form the plug 71. Next, an Al film (thickness 500 nm) was deposited on the entire surface, and then finely processed by a dry etching method to form the bit line 33 electrically connected to the plug 71 (FIG. 19 so far).

次に、このように形成した7種類のサンプルに対し、実施例1と同様にして、その下部電極2と上部電極4との間の初期抵抗値を評価したところ、図20に示す結果が得られた。なお、図14では、上記倍率が9倍であるサンプルの初期抵抗値は、上記倍率が2.56倍以上である各サンプルの値とほぼ同一であるため、図示を省略する。   Next, for the seven types of samples thus formed, the initial resistance value between the lower electrode 2 and the upper electrode 4 was evaluated in the same manner as in Example 1, and the results shown in FIG. 20 were obtained. It was. In FIG. 14, the initial resistance value of the sample with the magnification of 9 times is substantially the same as the value of each sample with the magnification of 2.56 times or more, and thus illustration is omitted.

図20に示すように、抵抗変化層3の面積が下部電極2の面積に対して大きくなるに従って、下部電極2と上部電極4との間の初期抵抗値が小さくなる傾向を示し、その面積が下部電極2の面積の2.56倍以上で上記初期抵抗値はほぼ安定した。これは、素子1を形成した後の酸化性雰囲気における絶縁膜の形成により、抵抗変化層3の側面から酸素が拡散することで形成される変質部14と、下部電極2との重複が、抵抗変化層3の面積が大きくなるに従って次第に解消されていき、その面積が下部電極2の面積の2.56倍以上になったときに、重複が無くなったためと考えられる。   As shown in FIG. 20, the initial resistance value between the lower electrode 2 and the upper electrode 4 tends to decrease as the area of the resistance change layer 3 increases with respect to the area of the lower electrode 2. The initial resistance value was almost stable at 2.56 times or more the area of the lower electrode 2. This is because the altered portion 14 formed by the diffusion of oxygen from the side surface of the resistance change layer 3 due to the formation of the insulating film in the oxidizing atmosphere after forming the element 1 and the lower electrode 2 are overlapped. This is considered to be because the overlap was eliminated when the area of the change layer 3 gradually increased and the area became 2.56 times or more the area of the lower electrode 2.

次に、同様の初期抵抗値の評価を、下部電極2、第1および第2の酸素バリア膜2a、2b、抵抗変化層3および上部電極4の形状を、正方形から正五角形に変更して行った。下部電極2の面積は1μm2とした。第1の酸素バリア膜12a、抵抗変化層3、および、第2の酸素バリア膜12bの微細加工は、各層の積層方法から見た、抵抗変化層3、ならびに、第1および第2の酸素バリア膜12a、12bの形状が正五角形であり、その中心が下部電極の中心と一致するとともに、各々の層の頂点が、下部電極2の中心と頂点とを結ぶ直線上に位置するように、かつ、上記各層の面積が互いに同一となるように行った。また、微細加工にあたっては、抵抗変化層3の面積が、下部電極2の面積に比べて大きくなるようにし、このとき、抵抗変化層3の面積が異なるサンプルを7種類準備した。具体的には、下部電極2の一辺と、当該辺に近接する抵抗変化層3の一辺との離間距離を、0.15μm、0.2μm、0.3μm、0.4μm、0.43μm、0.5μm、および1.0μmとした。これは、抵抗変化層3の面積が下部電極2の面積の1.65倍、1.91倍、2.47倍、3.11倍、3.31倍、3.81倍および8.44倍に相当する。 Next, the same initial resistance value is evaluated by changing the shape of the lower electrode 2, the first and second oxygen barrier films 2a and 2b, the resistance change layer 3 and the upper electrode 4 from a square to a regular pentagon. It was. The area of the lower electrode 2 was 1 μm 2 . The first oxygen barrier film 12a, the resistance change layer 3, and the second oxygen barrier film 12b are finely processed by the resistance change layer 3 and the first and second oxygen barriers as viewed from the stacking method of each layer. The shapes of the films 12a and 12b are regular pentagons, the center of which coincides with the center of the lower electrode, and the vertices of each layer are positioned on a straight line connecting the centers and vertices of the lower electrode 2, and The area of each layer was the same. Further, in the microfabrication, the area of the resistance change layer 3 was made larger than the area of the lower electrode 2, and at this time, seven types of samples having different areas of the resistance change layer 3 were prepared. Specifically, the separation distance between one side of the lower electrode 2 and one side of the resistance change layer 3 adjacent to the side is set to 0.15 μm, 0.2 μm, 0.3 μm, 0.4 μm, 0.43 μm, 0 .5 μm and 1.0 μm. This is because the area of the resistance change layer 3 is 1.65 times, 1.91 times, 2.47 times, 3.11 times, 3.31 times, 3.81 times and 8.44 times the area of the lower electrode 2. It corresponds to.

このように形成した7種類のサンプルに対し、実施例1と同様にして、その下部電極2と上部電極4との間の初期抵抗値を評価したところ、図21に示す結果が得られた。なお、図21では、上記倍率が8.44倍であるサンプルの初期抵抗値は、上記倍率が2.47倍以上である各サンプルの値とほぼ同一であるため、図示を省略する。   For the seven types of samples thus formed, the initial resistance value between the lower electrode 2 and the upper electrode 4 was evaluated in the same manner as in Example 1, and the results shown in FIG. 21 were obtained. In FIG. 21, the initial resistance value of the sample with the magnification of 8.44 times is substantially the same as the value of each sample with the magnification of 2.47 times or more, and thus illustration is omitted.

図21に示すように、抵抗変化層3の面積が下部電極2の面積に対して大きくなるに従って、下部電極2と上部電極4との間の初期抵抗値が小さくなる傾向を示し、その面積が下部電極2の面積の2.47倍以上で上記初期抵抗値はほぼ安定した。これは、素子1を形成した後の酸化性雰囲気における絶縁膜の形成により、抵抗変化層3の側面から酸素が拡散することで形成される変質部14と、下部電極2との重複が、抵抗変化層3の面積が大きくなるに従って次第に解消されていき、その面積が下部電極2の面積の2.47倍以上になったときに、重複が無くなったためと考えられる。   As shown in FIG. 21, as the area of the resistance change layer 3 increases with respect to the area of the lower electrode 2, the initial resistance value between the lower electrode 2 and the upper electrode 4 tends to decrease, and the area is The initial resistance value was almost stable when the area of the lower electrode 2 was 2.47 times or more. This is because the altered portion 14 formed by the diffusion of oxygen from the side surface of the resistance change layer 3 due to the formation of the insulating film in the oxidizing atmosphere after forming the element 1 and the lower electrode 2 are overlapped. This is considered to be because the overlap disappeared when the area of the change layer 3 gradually increased and the area became 2.47 times or more the area of the lower electrode 2.

次に、同様の初期抵抗値の評価を、下部電極2、第1および第2の酸素バリア膜2a、2b、抵抗変化層3および上部電極4の形状を、正五角形から正八角形に変更して行った。下部電極2の面積は1μm2とした。第1の酸素バリア膜12a、抵抗変化層3、および第2の酸素バリア膜12bの微細加工は、各層の積層方法から見た、抵抗変化層3、ならびに、第1および第2の酸素バリア膜12a、12bの形状が正八角形であり、その中心が下部電極の中心と一致するとともに、各々の層の頂点が、下部電極2の中心と頂点とを結ぶ直線上に位置するように、かつ、上記各層の面積が互いに同一となるように行った。また、微細加工にあたっては、抵抗変化層3の面積が、下部電極2の面積に比べて大きくなるようにし、このとき、抵抗変化層3の面積が異なるサンプルを7種類準備した。具体的には、下部電極2の一辺と、当該辺に近接する抵抗変化層3の一辺との離間距離を、0.15μm、0.2μm、0.3μm、0.4μm、0.43μm、0.5μm、および1.0μmとした。これは、抵抗変化層3の面積が下部電極2の面積の1.62倍、1.86倍、2.39倍、2.99倍、3.18倍、3.65倍および7.95倍に相当する。 Next, the same initial resistance value was evaluated by changing the shapes of the lower electrode 2, the first and second oxygen barrier films 2a and 2b, the resistance change layer 3 and the upper electrode 4 from a regular pentagon to a regular octagon. went. The area of the lower electrode 2 was 1 μm 2 . The microfabrication of the first oxygen barrier film 12a, the resistance change layer 3, and the second oxygen barrier film 12b is performed by the resistance change layer 3 and the first and second oxygen barrier films as viewed from the lamination method of each layer. The shape of 12a, 12b is a regular octagon, the center of which coincides with the center of the lower electrode, the vertex of each layer is positioned on a straight line connecting the center and the vertex of the lower electrode 2, and The area of each layer was the same as each other. Further, in the microfabrication, the area of the resistance change layer 3 was made larger than the area of the lower electrode 2, and at this time, seven types of samples having different areas of the resistance change layer 3 were prepared. Specifically, the separation distance between one side of the lower electrode 2 and one side of the resistance change layer 3 adjacent to the side is set to 0.15 μm, 0.2 μm, 0.3 μm, 0.4 μm, 0.43 μm, 0 .5 μm and 1.0 μm. This is because the area of the resistance change layer 3 is 1.62 times, 1.86 times, 2.39 times, 2.99 times, 3.18 times, 3.65 times and 7.95 times the area of the lower electrode 2. It corresponds to.

このように形成した7種類のサンプルに対し、実施例1と同様にして、その下部電極2と上部電極4との間の初期抵抗値を評価したところ、図22に示す結果が得られた。なお、図22では、上記倍率が7.95倍であるサンプルの初期抵抗値は、上記倍率が2.39倍以上である各サンプルの値とほぼ同一であるため、図示を省略する。   For the seven types of samples thus formed, the initial resistance value between the lower electrode 2 and the upper electrode 4 was evaluated in the same manner as in Example 1, and the results shown in FIG. 22 were obtained. In FIG. 22, the initial resistance value of the sample with the magnification of 7.95 times is substantially the same as the value of each sample with the magnification of 2.39 times or more, and thus illustration is omitted.

図22に示すように、抵抗変化層3の面積が下部電極2の面積に対して大きくなるに従って、下部電極2と上部電極4との間の初期抵抗値が小さくなる傾向を示し、その面積が下部電極2の面積の2.39倍以上で上記初期抵抗値はほぼ安定した。これは、素子1を形成した後の酸化性雰囲気における絶縁膜の形成により、抵抗変化層3の側面から酸素が拡散することで形成される変質部14と、下部電極2との重複が、抵抗変化層3の面積が大きくなるに従って次第に解消されていき、その面積が下部電極2の面積の2.39倍以上になったときに、重複が無くなったためと考えられる。   As shown in FIG. 22, as the area of the resistance change layer 3 increases with respect to the area of the lower electrode 2, the initial resistance value between the lower electrode 2 and the upper electrode 4 tends to decrease. The initial resistance value was almost stable when the area of the lower electrode 2 was 2.39 times or more. This is because the altered portion 14 formed by the diffusion of oxygen from the side surface of the resistance change layer 3 due to the formation of the insulating film in the oxidizing atmosphere after forming the element 1 and the lower electrode 2 are overlapped. This is considered to be because the overlap was eliminated when the area of the change layer 3 gradually increased and the area became 2.39 times or more the area of the lower electrode 2.

次に、同様の初期抵抗値の評価を、下部電極2、第1および第2の酸素バリア膜2a、2b、抵抗変化層3および上部電極4の形状を、正八角形から正二十四角形に変更して行った。下部電極2の面積は1μm2とした。第1の酸素バリア膜12a、抵抗変化層3、および、第2の酸素バリア膜12bの微細加工は、各層の積層方法から見た、抵抗変化層3、ならびに、第1および第2の酸素バリア膜12a、12bの形状が正二十四角形であり、その中心が下部電極の中心と一致するとともに、各々の層の頂点が、下部電極2の中心と頂点とを結ぶ直線上に位置するように、かつ、上記各層の面積が互いに同一となるように行った。また、微細加工にあたっては、抵抗変化層3の面積が、下部電極2の面積に比べて大きくなるようにし、このとき、抵抗変化層3の面積が異なるサンプルを7種類準備した。具体的には、下部電極2の一辺と、当該辺に近接する抵抗変化層3の一辺との離間距離を、0.15μm、0.2μm、0.3μm、0.4μm、0.43μm、0.5μm、および1.0μmとした。これは、抵抗変化層3の面積が下部電極2の面積の1.60倍、1.84倍、2.35倍、2.93倍、3.11倍、3.57倍および7.71倍に相当する。 Next, the same initial resistance value is evaluated, and the shapes of the lower electrode 2, the first and second oxygen barrier films 2a and 2b, the resistance change layer 3 and the upper electrode 4 are changed from a regular octagon to a regular twenty square. Changed to. The area of the lower electrode 2 was 1 μm 2 . The first oxygen barrier film 12a, the resistance change layer 3, and the second oxygen barrier film 12b are finely processed by the resistance change layer 3 and the first and second oxygen barriers as viewed from the stacking method of each layer. The shapes of the films 12a and 12b are regular tetragons, the center of which coincides with the center of the lower electrode, and the vertices of each layer are located on the straight line connecting the centers and vertices of the lower electrode 2. In addition, the area of each layer was the same. Further, in the microfabrication, the area of the resistance change layer 3 was made larger than the area of the lower electrode 2, and at this time, seven types of samples having different areas of the resistance change layer 3 were prepared. Specifically, the separation distance between one side of the lower electrode 2 and one side of the resistance change layer 3 adjacent to the side is set to 0.15 μm, 0.2 μm, 0.3 μm, 0.4 μm, 0.43 μm, 0 .5 μm and 1.0 μm. This is because the area of the resistance change layer 3 is 1.60 times, 1.84 times, 2.35 times, 2.93 times, 3.11 times, 3.57 times and 7.71 times the area of the lower electrode 2. It corresponds to.

このように形成した7種類のサンプルに対し、実施例1と同様にして、その下部電極2と上部電極4との間の初期抵抗値を評価したところ、図23に示す結果が得られた。なお、図23では、上記倍率が7.71倍であるサンプルの初期抵抗値は、上記倍率が2.35倍以上である各サンプルの値とほぼ同一であるため、図示を省略する。   For the seven types of samples thus formed, the initial resistance value between the lower electrode 2 and the upper electrode 4 was evaluated in the same manner as in Example 1, and the results shown in FIG. 23 were obtained. In FIG. 23, the initial resistance value of the sample with the magnification of 7.71 times is substantially the same as the value of each sample with the magnification of 2.35 times or more, and thus illustration is omitted.

図23に示すように、抵抗変化層3の面積が下部電極2の面積に対して大きくなるに従って、下部電極2と上部電極4との間の初期抵抗値が小さくなる傾向を示し、その面積が下部電極2の面積の2.35倍以上で上記初期抵抗値はほぼ安定した。これは、素子1を形成した後の酸化性雰囲気における絶縁膜の形成により、抵抗変化層3の側面から酸素が拡散することで形成される変質部14と、下部電極2との重複が、抵抗変化層3の面積が大きくなるに従って次第に解消されていき、その面積が下部電極2の面積の2.35倍以上になったときに、重複が無くなったためと考えられる。   As shown in FIG. 23, the initial resistance value between the lower electrode 2 and the upper electrode 4 tends to decrease as the area of the resistance change layer 3 increases with respect to the area of the lower electrode 2. The initial resistance value was almost stable when the area of the lower electrode 2 was 2.35 times or more. This is because the altered portion 14 formed by the diffusion of oxygen from the side surface of the resistance change layer 3 due to the formation of the insulating film in the oxidizing atmosphere after forming the element 1 and the lower electrode 2 are overlapped. This is considered to be because the overlap was eliminated when the area of the change layer 3 gradually increased and the area became 2.35 times or more the area of the lower electrode 2.

次に、同様の初期抵抗値の評価を、下部電極2、第1および第2の酸素バリア膜2a、2b、抵抗変化層3および上部電極4の形状を、正二十四角形から円形に変更して行った。下部電極2の面積は1μm2とした。第1の酸素バリア膜12a、抵抗変化層3、および第2の酸素バリア膜12bの微細加工は、各層の積層方法から見た、抵抗変化層3、ならびに、第1および第2の酸素バリア膜12a、12bの形状が円形であるとともに、その中心が下部電極の中心と一致するように、かつ、上記各層の面積が互いに同一となるように行った。また、微細加工にあたっては、抵抗変化層3の面積が、下部電極2の面積に比べて大きくなるようにし、このとき、抵抗変化層3の面積が異なるサンプルを7種類準備した。具体的には、下部電極2の周と、抵抗変化層3の周との離間距離(即ち、下部電極2の半径と、抵抗変化層3の半径との差)を、0.15μm、0.2μm、0.3μm、0.4μm、0.43μm、0.5μm、および1.0μmとした。これは、抵抗変化層3の面積が下部電極2の面積の1.60倍、1.83倍、2.35倍、2.92倍、3.10倍、3.56倍および7.68倍に相当する。 Next, the same initial resistance value was evaluated by changing the shape of the lower electrode 2, the first and second oxygen barrier films 2a and 2b, the resistance change layer 3 and the upper electrode 4 from a regular twenty square to a circle. Changed and went. The area of the lower electrode 2 was 1 μm 2 . The microfabrication of the first oxygen barrier film 12a, the resistance change layer 3, and the second oxygen barrier film 12b is performed by the resistance change layer 3 and the first and second oxygen barrier films as viewed from the lamination method of each layer. The shape of 12a, 12b was circular, the center thereof coincided with the center of the lower electrode, and the areas of the layers were the same. Further, in the microfabrication, the area of the resistance change layer 3 was made larger than the area of the lower electrode 2, and at this time, seven types of samples having different areas of the resistance change layer 3 were prepared. Specifically, the separation distance between the circumference of the lower electrode 2 and the circumference of the resistance change layer 3 (that is, the difference between the radius of the lower electrode 2 and the radius of the resistance change layer 3) is 0.15 μm,. They were 2 μm, 0.3 μm, 0.4 μm, 0.43 μm, 0.5 μm, and 1.0 μm. This is because the area of the resistance change layer 3 is 1.60 times, 1.83 times, 2.35 times, 2.92 times, 3.10 times, 3.56 times and 7.68 times the area of the lower electrode 2. It corresponds to.

このように形成した7種類のサンプルに対し、実施例1と同様にして、その下部電極2と上部電極4との間の初期抵抗値を評価したところ、図24に示す結果が得られた。なお、図24では、上記倍率が7.68倍であるサンプルの初期抵抗値は、上記倍率が2.35倍以上である各サンプルの値とほぼ同一であるため、図示を省略する。   For the seven types of samples thus formed, the initial resistance value between the lower electrode 2 and the upper electrode 4 was evaluated in the same manner as in Example 1, and the results shown in FIG. 24 were obtained. In FIG. 24, the initial resistance value of the sample with the magnification of 7.68 times is substantially the same as the value of each sample with the magnification of 2.35 times or more, and thus illustration is omitted.

図24に示すように、抵抗変化層3の面積が下部電極2の面積に対して大きくなるに従って、下部電極2と上部電極4との間の初期抵抗値が小さくなる傾向を示し、その面積が下部電極2の面積の2.35倍以上で上記初期抵抗値はほぼ安定した。これは、素子1を形成した後の酸化性雰囲気における絶縁膜の形成により、抵抗変化層3の側面から酸素が拡散することで形成される変質部14と、下部電極2との重複が、抵抗変化層3の面積が大きくなるに従って次第に解消されていき、その面積が下部電極2の面積の2.35倍以上になったときに、重複が無くなったためと考えられる。   As shown in FIG. 24, as the area of the resistance change layer 3 increases with respect to the area of the lower electrode 2, the initial resistance value between the lower electrode 2 and the upper electrode 4 tends to decrease. The initial resistance value was almost stable when the area of the lower electrode 2 was 2.35 times or more. This is because the altered portion 14 formed by the diffusion of oxygen from the side surface of the resistance change layer 3 due to the formation of the insulating film in the oxidizing atmosphere after forming the element 1 and the lower electrode 2 are overlapped. This is considered to be because the overlap was eliminated when the area of the change layer 3 gradually increased and the area became 2.35 times or more the area of the lower electrode 2.

以上説明したように、本発明によれば、、初期抵抗値など素子の特性に影響を与えるような抵抗変化層の変質を抑制できる、抵抗変化素子の製造方法を提供できる。   As described above, according to the present invention, it is possible to provide a method of manufacturing a resistance change element that can suppress the alteration of the resistance change layer that affects the characteristics of the element such as the initial resistance value.

本発明の抵抗変化素子は、抵抗変化型メモリを始めとして、各種の電子デバイスへの応用が可能であり、当該デバイスとして、例えば、情報通信端末などに使用される不揮発性メモリ、スイッチング素子、センサ、画像表示装置などへの応用が考えられる。   The resistance change element of the present invention can be applied to various electronic devices including a resistance change type memory. As the device, for example, a nonvolatile memory, a switching element, and a sensor used for information communication terminals and the like. Application to an image display device is conceivable.

本発明の抵抗変化素子の製造方法の一例を模式的に示す工程図である。It is process drawing which shows typically an example of the manufacturing method of the resistance change element of this invention. 本発明の抵抗変化素子の製造方法の一例を模式的に示す工程図である。It is process drawing which shows typically an example of the manufacturing method of the resistance change element of this invention. 本発明の抵抗変化素子の製造方法の一例を模式的に示す工程図である。It is process drawing which shows typically an example of the manufacturing method of the resistance change element of this invention. 本発明の抵抗変化素子の製造方法の一例を模式的に示す工程図である。It is process drawing which shows typically an example of the manufacturing method of the resistance change element of this invention. 図1A〜図1Dに示す工程により形成した抵抗変化素子における下部電極および抵抗変化層を、素子の上面から見た平面図である。It is the top view which looked at the lower electrode and resistance change layer in the resistance change element formed by the process shown to FIG. 1A-FIG. 1D from the upper surface of the element. 本発明の製造方法により形成した抵抗変化素子の一例における下部電極(正六角形)および抵抗変化層(正六角形)を、素子の上面から見た平面図である。It is the top view which looked at the lower electrode (regular hexagon) and resistance variable layer (regular hexagon) in an example of the resistance change element formed with the manufacturing method of this invention from the upper surface of the element. 本発明の製造方法により形成した抵抗変化素子の一例における下部電極(正八角形)および抵抗変化層(正八角形)を、素子の上面から見た平面図である。It is the top view which looked at the lower electrode (regular octagon) and resistance variable layer (regular octagon) in an example of the variable resistance element formed by the manufacturing method of this invention from the upper surface of the element. 本発明の製造方法により形成した抵抗変化素子の一例における下部電極(円形)および抵抗変化層(円形)を、素子の上面から見た平面図である。It is the top view which looked at the lower electrode (circle) and resistance change layer (circle) in an example of the resistance change element formed with the manufacturing method of this invention from the upper surface of the element. 本発明の製造方法により形成した抵抗変化素子の一例における下部電極(正方形)および抵抗変化層(帯状)を、素子の上面から見た平面図である。It is the top view which looked at the lower electrode (square) and resistance change layer (band shape) in an example of the resistance change element formed with the manufacturing method of this invention from the upper surface of the element. 本発明の抵抗変化型メモリのメモリアレイとしての構造の一例を示す模式図である。It is a schematic diagram which shows an example of the structure as a memory array of the resistance change memory of this invention. 本発明の抵抗変化型メモリのメモリアレイとしての構造の一例を示す模式図である。It is a schematic diagram which shows an example of the structure as a memory array of the resistance change memory of this invention. 実施例1において作製した本発明の抵抗変化型メモリサンプルの製造方法を模式的に示す工程図である。FIG. 3 is a process diagram schematically showing a manufacturing method of the resistance change type memory sample of the present invention produced in Example 1. 実施例1において作製した本発明の抵抗変化型メモリサンプルの製造方法を模式的に示す工程図である。FIG. 3 is a process diagram schematically showing a manufacturing method of the resistance change type memory sample of the present invention produced in Example 1. 実施例1において作製した本発明の抵抗変化型メモリサンプルの製造方法を模式的に示す工程図である。FIG. 3 is a process diagram schematically showing a manufacturing method of the resistance change type memory sample of the present invention produced in Example 1. 実施例1において作製した本発明の抵抗変化型メモリサンプルの製造方法を模式的に示す工程図である。FIG. 3 is a process diagram schematically showing a manufacturing method of the resistance change type memory sample of the present invention produced in Example 1. 実施例1において作製した本発明の抵抗変化型メモリサンプルの製造方法を模式的に示す工程図である。FIG. 3 is a process diagram schematically showing a manufacturing method of the resistance change type memory sample of the present invention produced in Example 1. 実施例1において評価した素子の初期抵抗値の変化を示す図である。It is a figure which shows the change of the initial stage resistance value of the element evaluated in Example 1. FIG. 実施例2において作製した本発明の抵抗変化型メモリサンプルの製造方法を模式的に示す工程図である。FIG. 10 is a process diagram schematically showing a method of manufacturing a resistance change memory sample of the present invention produced in Example 2. 実施例2において作製した本発明の抵抗変化型メモリサンプルの製造方法を模式的に示す工程図である。FIG. 10 is a process diagram schematically showing a method of manufacturing a resistance change memory sample of the present invention produced in Example 2. 実施例2において作製した本発明の抵抗変化型メモリサンプルの製造方法を模式的に示す工程図である。FIG. 10 is a process diagram schematically showing a method of manufacturing a resistance change memory sample of the present invention produced in Example 2. 実施例2において作製した本発明の抵抗変化型メモリサンプルの製造方法を模式的に示す工程図である。FIG. 10 is a process diagram schematically showing a method of manufacturing a resistance change memory sample of the present invention produced in Example 2. 実施例2において作製した本発明の抵抗変化型メモリサンプルの製造方法を模式的に示す工程図である。FIG. 10 is a process diagram schematically showing a method of manufacturing a resistance change memory sample of the present invention produced in Example 2. 実施例2において評価した素子(下部電極および抵抗変化層の形状が正方形)の初期抵抗値の変化を示す図である。It is a figure which shows the change of the initial resistance value of the element (The shape of a lower electrode and a resistance change layer is square) evaluated in Example 2. FIG. 実施例2において評価した素子(下部電極および抵抗変化層の形状が正五角形)の初期抵抗値の変化を示す図である。It is a figure which shows the change of the initial resistance value of the element (The shape of a lower electrode and a resistance change layer is a regular pentagon) evaluated in Example 2. FIG. 実施例2において評価した素子(下部電極および抵抗変化層の形状が正八角形)の初期抵抗値の変化を示す図である。It is a figure which shows the change of the initial resistance value of the element (The shape of a lower electrode and a resistance change layer is a regular octagon) evaluated in Example 2. FIG. 実施例2において評価した素子(下部電極および抵抗変化層の形状が正二十四角形)の初期抵抗値の変化を示す図である。It is a figure which shows the change of the initial resistance value of the element (The shape of a lower electrode and a resistance change layer is a regular 20 square) evaluated in Example 2. FIG. 実施例2において評価した素子(下部電極および抵抗変化層の形状が円形)の初期抵抗値の変化を示す図である。It is a figure which shows the change of the initial resistance value of the element (The shape of a lower electrode and a resistance change layer is circular) evaluated in Example 2. FIG.

符号の説明Explanation of symbols

1、1a 抵抗変化素子
2 下部電極
3 抵抗変化層
4 上部電極
11 基板
12a 第1の酸素バリア膜
12b 第2の酸素バリア膜
13 絶縁膜(層間絶縁膜)
14 変質部
21 層間絶縁膜
31 選択素子
32、32a メモリ素子
33 ビット線
34 ワード線
35 セルプレート線
41、41a、41b、41c パストランジスタ
42 参照素子群
51 抵抗変化型メモリ(アレイ)
52 抵抗変化型メモリ(アレイ)
61 分離層
62 ゲート酸化膜
63 ゲート電極
64 コバルトシリサイド層
65 層間絶縁膜
66 窒化シリコン層
67、67a プラグ
68 密着層
69 ドロップ電極
70 GNDコンタクト部
71 プラグ
72 層間絶縁膜
DESCRIPTION OF SYMBOLS 1, 1a Resistance change element 2 Lower electrode 3 Resistance change layer 4 Upper electrode 11 Substrate 12a 1st oxygen barrier film 12b 2nd oxygen barrier film 13 Insulation film (interlayer insulation film)
14 Altered part 21 Interlayer insulating film 31 Select element 32, 32a Memory element 33 Bit line 34 Word line 35 Cell plate line 41, 41a, 41b, 41c Pass transistor 42 Reference element group 51 Resistance change type memory (array)
52 Resistance change memory (array)
61 Separation layer 62 Gate oxide film 63 Gate electrode 64 Cobalt silicide layer 65 Interlayer insulation film 66 Silicon nitride layer 67, 67a Plug 68 Adhesion layer 69 Drop electrode 70 GND contact portion 71 Plug 72 Interlayer insulation film

Claims (21)

基板と、前記基板上に配置された多層構造体とを含み、
前記多層構造体は、下部電極および上部電極と、前記下部電極と前記上部電極との間に配置された抵抗変化層と、を含み、
前記下部電極と前記上部電極との間の電気抵抗値が異なる2以上の状態が存在し、
前記下部電極と前記上部電極との間に駆動電圧または電流を印加することにより、前記2以上の状態から選ばれる1つの状態から他の状態へと変化する抵抗変化素子であって、
前記多層構造体は、前記抵抗変化層と接するように当該層を狭持する、導電性を有する第1および第2の酸素バリア膜をさらに含み、
前記抵抗変化層は、側面近傍に変質部を有し、かつ、前記多層構造体の積層方向から見た面積が前記下部電極よりも大きく、
前記方向から見て、前記変質部が前記下部電極と重複しない抵抗変化素子。
A substrate and a multilayer structure disposed on the substrate,
The multilayer structure includes a lower electrode and an upper electrode, and a resistance change layer disposed between the lower electrode and the upper electrode,
There are two or more states with different electrical resistance values between the lower electrode and the upper electrode,
A resistance change element that changes from one state selected from the two or more states to another state by applying a driving voltage or current between the lower electrode and the upper electrode,
The multilayer structure further includes conductive first and second oxygen barrier films that sandwich the layer so as to be in contact with the variable resistance layer,
The resistance change layer has an altered portion in the vicinity of a side surface, and an area viewed from the stacking direction of the multilayer structure is larger than the lower electrode,
A variable resistance element in which the altered portion does not overlap the lower electrode when viewed from the direction.
前記変質部は、前記抵抗変化層における前記変質部以外の部分とは酸化の状態が異なる請求項1に記載の抵抗変化素子。   The variable resistance element according to claim 1, wherein the altered portion has a different oxidation state from a portion other than the altered portion in the variable resistance layer. 前記抵抗変化層と接するように配置された絶縁膜をさらに含み、
前記絶縁膜が、酸化雰囲気下で形成される膜である請求項1に記載の抵抗変化素子。
And further including an insulating film disposed in contact with the variable resistance layer,
The resistance change element according to claim 1, wherein the insulating film is a film formed in an oxidizing atmosphere.
前記絶縁膜が、TEOS(テトラエチルオルトシリケート)の酸化により形成したSiO2膜である請求項3に記載の抵抗変化素子。 4. The variable resistance element according to claim 3, wherein the insulating film is a SiO 2 film formed by oxidation of TEOS (tetraethylorthosilicate). 前記方向から見て、前記下部電極および前記抵抗変化層の形状が相似形である請求項1に記載の抵抗変化素子。   The variable resistance element according to claim 1, wherein the lower electrode and the variable resistance layer are similar in shape when viewed from the direction. 前記形状が円形または正多角形である請求項5に記載の抵抗変化素子。   The variable resistance element according to claim 5, wherein the shape is a circle or a regular polygon. 前記形状が正多角形であり、
前記方向から見て、前記下部電極の中心と頂点とを結ぶ直線上に、前記抵抗変化層の頂点が位置する請求項5に記載の抵抗変化素子。
The shape is a regular polygon;
The resistance change element according to claim 5, wherein the top of the resistance change layer is positioned on a straight line connecting the center and the top of the lower electrode when viewed from the direction.
前記方向から見て、前記抵抗変化層、ならびに、前記第1および第2の酸素バリア膜の形状がほぼ同一である請求項1に記載の抵抗変化素子。   The variable resistance element according to claim 1, wherein the variable resistance layer and the first and second oxygen barrier films have substantially the same shape as viewed from the direction. 前記方向から見て、前記変質部が前記上部電極と重複しない請求項1に記載の抵抗変化素子。   The variable resistance element according to claim 1, wherein the altered portion does not overlap the upper electrode when viewed from the direction. 前記第1および第2の酸素バリア膜が、窒化物からなる請求項1に記載の抵抗変化素子の製造方法。   The method for manufacturing a resistance change element according to claim 1, wherein the first and second oxygen barrier films are made of nitride. 前記窒化物がTiAlNである請求項10に記載の抵抗変化素子。   The resistance change element according to claim 10, wherein the nitride is TiAlN. 請求項1〜11のいずれかに記載の抵抗変化素子をメモリ素子として備える抵抗変化型メモリ。   A resistance change type memory comprising the resistance change element according to claim 1 as a memory element. 請求項3に記載の抵抗変化素子の製造方法であって、
(I)基板上に、下部電極を形成する工程と、
(II)前記下部電極上に、導電性を有する第1の酸素バリア膜と、抵抗変化層と、導電性を有する第2の酸素バリア膜とを互いに接するように順に形成する工程と、
(III)前記第2の酸素バリア膜上に、上部電極を形成する工程と、
(IV)前記抵抗変化層と接するように、酸化雰囲気下において絶縁膜を形成する工程と、を含み、
前記工程(II)において、
前記抵抗変化層における、前記工程(IV)の酸化雰囲気により変質する側面近傍の部分が、前記下部電極、前記第1および第2の酸素バリア膜、前記抵抗変化層ならびに前記上部電極を含む多層構造体の積層方向から見て前記下部電極と重複しないように、前記方向から見た面積が前記下部電極よりも大きい前記抵抗変化層を形成する、抵抗変化素子の製造方法。
It is a manufacturing method of the resistance change element according to claim 3,
(I) forming a lower electrode on the substrate;
(II) forming a conductive first oxygen barrier film, a resistance change layer, and a conductive second oxygen barrier film on the lower electrode in order so as to be in contact with each other;
(III) forming an upper electrode on the second oxygen barrier film;
(IV) forming an insulating film in an oxidizing atmosphere so as to be in contact with the variable resistance layer,
In the step (II),
In the variable resistance layer, a portion in the vicinity of the side surface that is altered by the oxidizing atmosphere in the step (IV) includes the lower electrode, the first and second oxygen barrier films, the variable resistance layer, and the upper electrode. A method of manufacturing a resistance change element, wherein the resistance change layer having an area viewed from the direction larger than that of the lower electrode is formed so as not to overlap with the lower electrode when viewed from a body stacking direction.
前記工程(IV)において、
前記絶縁膜として、TEOS(テトラエチルオルトシリケート)を酸化してSiO2膜を形成する請求項13に記載の抵抗変化素子の製造方法。
In the step (IV),
Wherein as the insulating film, the manufacturing method of the variable resistance element according to claim 13, by oxidizing the TEOS (tetraethylorthosilicate) to form a SiO 2 film.
前記工程(II)において、前記方向から見た形状が前記下部電極と相似形である前記抵抗変化層を形成する請求項13に記載の抵抗変化素子の製造方法。   The method of manufacturing a resistance change element according to claim 13, wherein, in the step (II), the resistance change layer having a shape viewed from the direction similar to the lower electrode is formed. 前記形状が円形または正多角形である請求項15に記載の抵抗変化素子の製造方法。   The method of manufacturing a resistance change element according to claim 15, wherein the shape is a circle or a regular polygon. 前記形状が正多角形であり、
前記方向から見て、前記下部電極の中心と頂点とを結ぶ直線上に前記抵抗変化層の頂点が位置するように、前記抵抗変化層を形成する請求項15に記載の抵抗変化素子の製造方法。
The shape is a regular polygon;
The method of manufacturing a resistance change element according to claim 15, wherein the resistance change layer is formed so that an apex of the resistance change layer is positioned on a straight line connecting a center and an apex of the lower electrode when viewed from the direction. .
前記工程(II)において、前記方向から見て互いにほぼ等しい形状の前記第1および第2の酸素バリア膜、ならびに、前記抵抗変化層を形成する請求項13に記載の抵抗変化素子の製造方法。   14. The method of manufacturing a resistance change element according to claim 13, wherein, in the step (II), the first and second oxygen barrier films having substantially the same shape as viewed from the direction and the resistance change layer are formed. 前記工程(III)において、
前記抵抗変化層における前記側面近傍の部分が、前記方向から見て前記上部電極と重複しないように、前記上部電極を形成する請求項13に記載の抵抗変化素子の製造方法。
In the step (III),
The method of manufacturing a resistance change element according to claim 13, wherein the upper electrode is formed such that a portion in the vicinity of the side surface of the resistance change layer does not overlap the upper electrode when viewed from the direction.
前記工程(II)において、窒化物からなる前記第1および第2の酸素バリア膜を形成する請求項13に記載の抵抗変化素子の製造方法。   The method of manufacturing a resistance change element according to claim 13, wherein in the step (II), the first and second oxygen barrier films made of nitride are formed. 前記窒化物が、TiAlNである請求項20に記載の抵抗変化素子の製造方法。   The method for manufacturing a resistance change element according to claim 20, wherein the nitride is TiAlN.
JP2007086671A 2007-03-29 2007-03-29 Resistance change element, its manufacturing method and resistance change type memory Pending JP2008244397A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007086671A JP2008244397A (en) 2007-03-29 2007-03-29 Resistance change element, its manufacturing method and resistance change type memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007086671A JP2008244397A (en) 2007-03-29 2007-03-29 Resistance change element, its manufacturing method and resistance change type memory

Publications (1)

Publication Number Publication Date
JP2008244397A true JP2008244397A (en) 2008-10-09

Family

ID=39915316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007086671A Pending JP2008244397A (en) 2007-03-29 2007-03-29 Resistance change element, its manufacturing method and resistance change type memory

Country Status (1)

Country Link
JP (1) JP2008244397A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029645A1 (en) * 2008-09-12 2010-03-18 株式会社 東芝 Nonvolatile storage device and method for manufacturing the same
WO2010038423A1 (en) * 2008-10-01 2010-04-08 パナソニック株式会社 Nonvolatile storage element and nonvolatile storage device using same
KR101046725B1 (en) * 2009-03-16 2011-07-07 한양대학교 산학협력단 Resistive memory devices
WO2012001978A1 (en) * 2010-07-01 2012-01-05 パナソニック株式会社 Nonvolatile memory element and method for manufacturing same
WO2013190988A1 (en) * 2012-06-22 2013-12-27 日本電気株式会社 Switching element and method for manufacturing switching element
JP2015103601A (en) * 2013-11-22 2015-06-04 マイクロンメモリジャパン株式会社 Resistance change element

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395799B2 (en) * 2008-09-12 2014-01-22 株式会社東芝 Nonvolatile memory device
WO2010029645A1 (en) * 2008-09-12 2010-03-18 株式会社 東芝 Nonvolatile storage device and method for manufacturing the same
WO2010038423A1 (en) * 2008-10-01 2010-04-08 パナソニック株式会社 Nonvolatile storage element and nonvolatile storage device using same
JP4633199B2 (en) * 2008-10-01 2011-02-16 パナソニック株式会社 Nonvolatile memory element and nonvolatile memory device using the same
US8441060B2 (en) 2008-10-01 2013-05-14 Panasonic Corporation Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
KR101046725B1 (en) * 2009-03-16 2011-07-07 한양대학교 산학협력단 Resistive memory devices
US8785238B2 (en) 2010-07-01 2014-07-22 Panasonic Corporation Nonvolatile memory element and method for manufacturing same
JP5436669B2 (en) * 2010-07-01 2014-03-05 パナソニック株式会社 Nonvolatile memory element and manufacturing method thereof
WO2012001978A1 (en) * 2010-07-01 2012-01-05 パナソニック株式会社 Nonvolatile memory element and method for manufacturing same
WO2013190988A1 (en) * 2012-06-22 2013-12-27 日本電気株式会社 Switching element and method for manufacturing switching element
JPWO2013190988A1 (en) * 2012-06-22 2016-05-26 日本電気株式会社 Switching element and method for manufacturing switching element
JP2017195399A (en) * 2012-06-22 2017-10-26 日本電気株式会社 Switching element and method for manufacturing switching element
US10103329B2 (en) 2012-06-22 2018-10-16 Nec Corporation Switching element and method for manufacturing switching element
JP2015103601A (en) * 2013-11-22 2015-06-04 マイクロンメモリジャパン株式会社 Resistance change element

Similar Documents

Publication Publication Date Title
CN100477225C (en) Electro-resistance element and method of manufacturing the same
JP4857014B2 (en) Resistance change element and resistance change type memory using the same
JP4699932B2 (en) Resistance change element, resistance change memory using the same, and manufacturing method thereof
US7867814B2 (en) Resistance memory element and method of manufacturing the same
US9431604B2 (en) Resistive random access memory (RRAM) and method of making
KR101188198B1 (en) Resistance change element and method for manufacturing the same
JP5270046B2 (en) Resistance change element and manufacturing method thereof
US20080048164A1 (en) Electro-resistance element, method of manufacturing the same and electro-resistance memory using the same
WO2006075574A1 (en) Resistance change element and manufacturing method thereof
JP5039857B2 (en) Storage device and manufacturing method thereof
JP2008192995A (en) Resistance change element, method of manufacturing the same, and resistance change memory using the same
JPWO2006013819A1 (en) Resistance change element and resistance change type memory using the same
JP5291269B2 (en) Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and manufacturing method thereof
JP3903323B2 (en) Resistance change element and nonvolatile memory using the same
JP2008244397A (en) Resistance change element, its manufacturing method and resistance change type memory
JP2006080259A (en) Resistance change element, nonvolatile memory using it, and manufacturing method thereof
JP5555821B1 (en) Nonvolatile memory element and manufacturing method thereof
WO2007007608A1 (en) Semiconductor memory device and its fabrication method
JP2008071786A (en) Resistance changing type memory and its manufacturing method
JP2008028248A (en) Resistance changing element, and resistance changing memory using the same
JP2013038279A (en) Semiconductor device and method of manufacturing semiconductor device
JP5062181B2 (en) Resistance change element and manufacturing method thereof
JP2008171870A (en) Resistance change memory and manufacturing method thereof