KR101046725B1 - Resistive memory devices - Google Patents
Resistive memory devices Download PDFInfo
- Publication number
- KR101046725B1 KR101046725B1 KR1020090022138A KR20090022138A KR101046725B1 KR 101046725 B1 KR101046725 B1 KR 101046725B1 KR 1020090022138 A KR1020090022138 A KR 1020090022138A KR 20090022138 A KR20090022138 A KR 20090022138A KR 101046725 B1 KR101046725 B1 KR 101046725B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- resistive
- layer
- resistive layer
- thin film
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 48
- 239000001301 oxygen Substances 0.000 claims abstract description 18
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims description 36
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 6
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910008807 WSiN Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
산화물의 저항층과 전극 사이에 전도성 베리어층(barrier layer)을 갖는 저항성 메모리 장치가 개시된다. 베리어층은 산화물의 저항층에 존재하는 산소 성분이 전극으로 외부 확산되는 것을 억제 또는 방지하므로써, 저항층과 전극의 계면에 형성되는 산소 결함의 수를 감소시킨다. 결국 저항성 메모리 장치의 저항 변화 스위칭 특성이 향상되어 메모리의 신뢰성이 향상된다.A resistive memory device is disclosed having a conductive barrier layer between an oxide resistive layer and an electrode. The barrier layer reduces or prevents the oxygen component present in the resistive layer of the oxide from externally diffusing to the electrode, thereby reducing the number of oxygen defects formed at the interface between the resistive layer and the electrode. As a result, the resistance change switching characteristic of the resistive memory device is improved, thereby improving the reliability of the memory.
저항, 스위칭, 베리어, 메모리, 내구력 Resistance, Switching, Barrier, Memory, Durability
Description
본 발명은 메모리 장치에 관한 것으로, 특히 ReRAM(Resistive Random Access Memory)과 같이 저항층의 스위칭 특성을 이용하는 저항성 메모리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory device, and more particularly, to a resistive memory device using switching characteristics of a resistive layer, such as a resistive random access memory (ReRAM).
최근 디램과 플래쉬 메모리를 대체할 수 있는 차세대 메모리 장치에 대한 연구가 활발히 수행되고 있다.Recently, research on next generation memory devices that can replace DRAM and flash memory has been actively conducted.
이러한 차세대 메모리 장치 중 하나는, 인가되는 바이어스에 따라 저항이 급격히 변화하여 적어도 서로 다른 두 저항 상태 사이를 스위칭(switching)할 수 있는 물질(이하, 저항층)을 이용하는 저항성 메모리 장치이다. One of such next-generation memory devices is a resistive memory device using a material (hereinafter, referred to as a resistive layer) capable of rapidly changing a resistance according to an applied bias to switch between at least two different resistance states.
일반적으로 저항성 메모리 장치의 단위 셀은 해당 셀을 선택하기 위한 하나의 선택 소자와, 이 선택 소자에 전기적으로 접속되면서 저항이 변화하는 저항 소자를 포함한다. In general, a unit cell of a resistive memory device includes one selection element for selecting a corresponding cell, and a resistance element in which resistance changes while being electrically connected to the selection element.
선택 소자로는 트랜지스터 또는 다이오드가 이용된다. 저항 소자는 상,하부 전극과, 상,하부 전극 사이에 개재된 저항층을 포함한다. 저항층 물질로는 전이 금속 산화물을 포함하는 이원 산화물 또는 페로브스카이트(perovskite) 계열의 물질이 이용되고 있다.As the selection element, a transistor or a diode is used. The resistive element includes upper and lower electrodes and a resistance layer interposed between the upper and lower electrodes. As the resistive layer material, a binary oxide or perovskite-based material including a transition metal oxide is used.
한편, 전이 금속 산화물(transition metal oxide)을 저항층으로서 사용하는 경우, 셋/리셋(Set/Reset) 스위칭 횟수가 반복되면서 산소 이온이 전극으로 외부 확산(out diifusion)되는 문제가 발생되고 있다. 즉, 저항층과 전극 사이의 계면에 산소 결함들이 다수 발생된다. 이는 저항소자의 스위칭 변화 특성을 떨어뜨리고, 스위칭 내구력(Switching endurance) 특성 역시 저하시키게 된다.On the other hand, when using a transition metal oxide (resistance metal oxide) as a resistive layer, the problem that the oxygen ion is out diifusion to the electrode as the number of times of the set / reset (Reset) is repeated. That is, many oxygen defects are generated at the interface between the resistive layer and the electrode. This degrades the switching change characteristic of the resistive element and also lowers the switching endurance characteristic.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로서, 산화물 저항층으로부터 산소가 외부 확산되는 것을 방지 또는 억제하여 저항소자의 스위칭 내구력 특성을 향상시킨 저항성 메모리 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems of the prior art, and provides a resistive memory device and a method of manufacturing the same, which improve or prevent switching of oxygen from an oxide resistive layer to improve switching durability characteristics of the resistive element. The purpose is.
상기 과제를 해결하기 위한 일 특징적인 개선된 저항성 메모리 장치는, 적어도 두개의 저항 상태로 스위칭되며, 산소 성분을 포함하는 저항층; 상기 저항층에 스위칭 전압을 인가하기 위한 전극; 및 상기 저항층과 상기 전극 사이에 형성되고, 상기 저항층 내의 산소 성분이 외부 확산되는 것을 억제하기 위한 전도성 베리어층을 포함한다.One characteristic improved resistive memory device for solving the above problems includes: a resistive layer switched to at least two resistive states and comprising an oxygen component; An electrode for applying a switching voltage to the resistive layer; And a conductive barrier layer formed between the resistive layer and the electrode to suppress external diffusion of oxygen components in the resistive layer.
여기서, 전도성 베리어층은 금속질화물로서, TiN, WN, WSiN ,TaN 및 CoN의 그룹으로부터 선택된 어느 한 박막일 수 있다. 또는 상기 그룹으로부터 선택된 적어도 2개 박막의 적층 구조를 갖을 수 있다. 전도성 베리어층은 비정질 또는 다결정 상태(phase)을 갖을 수 있다.Here, the conductive barrier layer may be any one thin film selected from the group of TiN, WN, WSiN, TaN, and CoN as a metal nitride. Or a laminated structure of at least two thin films selected from the group. The conductive barrier layer can have an amorphous or polycrystalline phase.
저항층은 전이 금속 산화물(Transition Metal Oxide), 특히 이원 산화물일 수 있다. 저항층은 NiO,TiO2, ZnO2, CoO, HfO2, ZrO2, Nb2O5, MgO, Al2O3, 및 Ta2O5 의 그룹으로부터 선택된 어느 한 박막일 수 있다.The resistive layer may be a transition metal oxide, in particular a binary oxide. The resistive layer may be any thin film selected from the group of NiO, TiO 2 , ZnO 2 , CoO, HfO 2 , ZrO 2 , Nb 2 O 5 , MgO, Al 2 O 3 , and Ta 2 O 5 .
전극은 Pt, Ni, W, Au, Ag, Cu, Ti, Zn, Al, Ta, Ru, 및 Ir의 그룹으로부터 선택된 어느 한 박막일 수 있다. 또한 전극은 저항층의 하부에 형성된 제1전극과 저항층의 상부에 형성된 제2전극을 포함하고, 전도성 베리어층은 제1전극 및 제2전극 중 적어도 어느 하나와 저항층 사이에 형성될 수 있다.The electrode may be any thin film selected from the group of Pt, Ni, W, Au, Ag, Cu, Ti, Zn, Al, Ta, Ru, and Ir. In addition, the electrode may include a first electrode formed below the resistive layer and a second electrode formed above the resistive layer, and the conductive barrier layer may be formed between at least one of the first electrode and the second electrode and the resistive layer. .
또한, 다른 특징적인 개선된 저항성 메모리 장치는, 적어도 두개의 저항 상태로 스위칭되며, 나노 그레인 사이즈를 갖는 다결정성의 TiO2 박막; 상기 저항층에 스위칭 전압을 인가하기 위한 전극; 및 상기 저항층과 상기 전극 사이에 형성되어 상기 저항층 내의 산소 성분이 외부 확산되는 것을 억제하기 위한 전도성 베리어층을 포함한다.In addition, another characteristic improved resistive memory device comprises: a polycrystalline TiO 2 thin film having a nano grain size, switched to at least two resistive states; An electrode for applying a switching voltage to the resistive layer; And a conductive barrier layer formed between the resistive layer and the electrode to suppress external diffusion of oxygen components in the resistive layer.
여기서, 전도성 베리어층은 WN 박막을 포함한다. WN 박막은 다결정 상태가 바람직하다. WN 박막은 약 200nm 이하의 그레인 사이즈를 갖는 것이 좋다. WN 박막의 두께는 TiO2 박막 두께의 약 1/8인 것이 좋다. 그리고, 전극은 Pt이 바람직하다.Here, the conductive barrier layer includes a WN thin film. The WN thin film is preferably in a polycrystalline state. The WN thin film preferably has a grain size of about 200 nm or less. The thickness of the WN thin film is preferably about 1/8 of the thickness of the TiO 2 thin film. The electrode is preferably Pt.
전극은, TiO2 박막의 하부에 형성된 제1전극과 TiO2 박막의 상부에 형성된 제2전극을 포함하고, 전도성 베리어층은 제1전극 및 제2전극 중 적어도 어느 하나와 TiO2 박막 사이에 형성될 수 있다.Electrode, the lower the first electrode and the upper first and including a second electrode, a conductive barrier layer formed on the TiO 2 thin film formed on the TiO 2 thin film is formed between at least either the TiO 2 thin film of the first electrode and the second electrode Can be.
상술한 본 발명에 의한 저항성 메모리 장치는 산화물의 저항층과 전극 사이에 형성된 베리어층(barrier layer)을 갖는다. 이에 의해 산화물의 저항층에 존재하는 산소 성분이 전극으로 외부 확산되는 것을 억제 또는 방지하므로써, 저항층과 전극의 계면에 형성되는 산소 결함의 수를 감소시킨다. 결국, 저항성 메모리 장치의 저항 변화 스위칭 특성이 향상되어 메모리의 신뢰성을 향상시킨다.The resistive memory device according to the present invention described above has a barrier layer formed between an oxide resistive layer and an electrode. As a result, the number of oxygen defects formed at the interface between the resistive layer and the electrode is reduced by suppressing or preventing the oxygen component existing in the resistive layer of the oxide from externally diffusing to the electrode. As a result, the resistance change switching characteristic of the resistive memory device is improved to improve the reliability of the memory.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. do.
도 1은 저항성 메모리 장치에서, 베리어층을 포함하는 저항 소자만을 나타낸 단면도이다. 도 1을 참조하면, 저항 소자는 제1전극(102), 제1베리어층(103A), 저항층(104), 제2베리어층(103B), 및 제2전극(106)이 차례로 적층된 구조를 갖는다.1 is a cross-sectional view illustrating only a resistive element including a barrier layer in a resistive memory device. Referring to FIG. 1, a resistance element has a structure in which a
저항층(104)은 전이 금속 산화물, 특히 이원 산화물로서 산소 성분을 포함하는 박막이다. 저항층(104)은 NiO, TiO2, ZnO2, CoO, HfO2, ZrO2, Nb2O5, MgO, Al2O3, 및 Ta2O5 의 그룹으로부터 선택된 어느 한 박막일 수 있다. The
저항층(104)은 제1전극 및 제2전극에 인가되는 바이어스에 따라서 적어도 두개의 저항 상태로 스위칭된다. 저저항 상태 및 고저항 상태의 2가지 레벨의 상태를 가질 수 있고, 3가지 레벨 이상의 멀티 레벨을 가질 수 있다. The
제1 및 제2 베리어층(103A, 103B)은 전극(제1전극 및 제2전극)과 저항층 사이에 형성되어, 저항층 내의 산소 성분이 전극쪽으로 외부 확산되는 것을 억제하기 위한 전도성 베리어층이다. 제1 및 제2 베리어층(103A, 103B)은 전도성 금속질화물일 수 있고, TiN, WN, WSiN ,TaN 및 CoN의 그룹으로부터 선택된 어느 한 박막을 포함할 수 있다. 또한 제1 및 제2 베리어층(103A, 103B)은 TiN, WN, WSiN ,TaN 및 CoN의 그룹으로부터 선택된 적어도 2개 박막의 적층 구조일 수 있다. 제1 및 제2 베리어층(103A, 103B)은 비정질 상태 또는 다결정 상태(phase)을 갖는다. 제1베리어층과 제2베리어층(103A, 103B) 중에서 어느 하나는 생략이 가능하나, 저항 소자의 스위칭 특성을 더욱 좋게 하기 위하여 두개의 베리어층이 존재하는 것이 보다 유리하다.The first and
제1 및 제2 전극(102, 106)은 Pt, Ni, W, Au, Ag, Cu, Ti, Zn, Al, Ta, Ru, 및 Ir의 그룹으로부터 선택된 어느 한 박막일 수 있다.The first and
상술한 바와 같이, 저항층(104)과 전극(102, 106) 사이에는 전도성 베리어층(103A, 103B)이 삽입되어 있다. 이 베리어층(103A, 103B)은 저항층(104) 내의 산소가 외부확산되어 전극(102, 106)과의 계면에서 형성될 산소 결함의 수를 감소시키게 된다. 따라서, 개선된 저항 소자는 안정된 저항 변화 특성을 나타내고, 저항성 메모리 장치 역시 스위칭 내구력(Switching endurance) 특성 및 데이터 신뢰성이 향상된다.As described above,
(실시예)(Example)
본 실시예에서는 나노 그레인 사이즈를 갖는 다결정성의 TiO2 박막을 저항층으로 구성하고 백금(Pt)을 전극으로 구성한다. 이러한 저항층과 전극과의 사이에 WN 베리어층이 삽입된 제1샘플과 WN 베리어층을 구비하지 않은 제2샘플의 각각에서 TiO2 박막의 저항 변화 특성을 조사한다.In this embodiment, polycrystalline TiO 2 having nano grain size The thin film is composed of a resistive layer and platinum (Pt) is composed of an electrode. The resistance change characteristics of the TiO 2 thin film were investigated in each of the first sample having the WN barrier layer inserted between the resistive layer and the electrode and the second sample having no WN barrier layer.
Pt/WN/TiO2/WN/PT의 샘플(이하 "샘플1"이라 한다)은 다음과 같은 방법으로 제작된다. SiO2/Si 기판에 100nm 두께의 Pt/Ti 하부 전극을 준비한다. 여기서 Ti는 글루층으로서 기능한다. Pt 하부 전극은 상온(room temperature)에서 DC 마그네트론 스퍼터링을 사용하여 형성한다. 이어서, 2 mTorr의 압력하에서 텅스텐(W) 타겟을 사용한 반응성 RF 스퍼터링에 의해 10nm 두께의 WN 베리어층을 형성한다. 이어서, 250W에서 반응성 RF 스퍼터링에 의해 80nm 두께의 TiO2 저항층을 형성한다. TiO2 저항층은 5m Torr 압력에서 순수 Ti 타겟을 사용하여 증착되며, 증착시 산소와 아르곤의 비율을 2:1로 혼합한 개스 분위기를 유지한다. 계속해서 10nm 두께의 WN 제베리어층과 Pt 상부 전극을 반응성 RF 스퍼터링에 의해 차례로 증착한다.A sample of Pt / WN / TiO 2 / WN / PT (hereinafter referred to as "sample 1") is produced by the following method. A 100 nm thick Pt / Ti bottom electrode was prepared on a SiO 2 / Si substrate. Ti functions here as a glue layer. The Pt bottom electrode is formed using DC magnetron sputtering at room temperature. Subsequently, a 10 nm thick WN barrier layer is formed by reactive RF sputtering using a tungsten (W) target under a pressure of 2 mTorr. A 80 nm thick TiO 2 resistive layer is then formed by reactive RF sputtering at 250W. The TiO 2 resistive layer is deposited using a pure Ti target at 5m Torr pressure, and maintains a gas atmosphere in which the ratio of oxygen and argon is 2: 1 during deposition. Subsequently, a 10 nm thick WN Jverier layer and a Pt upper electrode are sequentially deposited by reactive RF sputtering.
Pt/TiO2/PT의 샘플(이하 "샘플2"라 한다)은 WN을 생략하고 그 밖에는 동일한 방법으로 제작된다.A sample of Pt / TiO 2 / PT (hereinafter referred to as “
도 2a는 Pt/Ti/SiO2/Si 기판에 RF 반응 스퍼터링에 의해 증착된 다결정 TiO2 박막의 XRD 스펙트라(spectra)이다. 도 2b는 다결정 TiO2 박막 표면의 SEM 이미지 이다.2A is an XRD spectra of a polycrystalline TiO 2 thin film deposited by RF reactive sputtering on a Pt / Ti / SiO 2 / Si substrate. 2B is an SEM image of the surface of a polycrystalline TiO 2 thin film.
도 2a 및 도 2b를 참조하면, DC 스퍼터링에 의해 형성된 Pt 박막은 양질의 결정성을 갖으며, TiO2 박막은 약 200 nm 이하의 나노 그레인 사이즈를 갖는다. 2A and 2B, the Pt thin film formed by DC sputtering has good crystallinity, and the TiO 2 thin film has a nano grain size of about 200 nm or less.
상술한 바와 같이 제작된 샘플1과 샘플2의 각각에 대한 저저항 상태에서 고저항 상태로의 스위칭("set"이고 한다)과, 고저항 상태에서 저저항 상태로의 스위칭("reset"이라고 한다)에 대한 특성을 살펴보기 위해, 전압 인가에 따른 전류값을 측정하였다. The switching from the low resistance state to the high resistance state (hereinafter referred to as "set") and the switching from the high resistance state to the low resistance state (called "reset") for each of the
도 3a는 베리어층이 없는 샘플2에 대한 것이고, 도 3b는 베리어층이 삽인된 샘플1에 대한 것이다. 베리어층이 없는 경우(도 3a) 보다 베리어층이 존재하는 경우(도 3b) 저항 상태의 변화가 급격하게 이루어지는 것을 알 수 있다. 즉, WN 베리어층을 갖는 저항 소자(샘플 1)의 스위칭 특성이 더 우수함을 알 수 있다.3A is for
또한, 제1 및 제2 샘플에 대해 스위칭 펄스 전압을 인가하는 것에 의해서, 셋과 리셋을 반복시켜 스위칭 내구력을 테스트하였다. 도 4a는 베리어층이 없는 샘플2에 펄스 신호를 인가하여 저항값의 변화를 관찰한 그래프이고, 도 4b는 베리어층이 삽인된 샘플1에 펄스 신호를 인가하여 저항값의 변화를 관찰한 그래프이다. 베리어층이 없는 경우(도 4a) 보다 베리어층이 존재하는 경우(도 4b), 펄스 인가 주기에 따른 일정한 스위칭 특성이 보여짐을 알 수 있다. 즉, WN 베리어층을 갖는 저항 소자(샘플 1)의 스위칭 내구력이 더 우수함을 알 수 있다.In addition, the switching durability was tested by repeating the set and reset by applying the switching pulse voltage to the first and second samples. 4A is a graph illustrating a change in resistance value by applying a pulse signal to sample 2 having no barrier layer, and FIG. 4B is a graph illustrating a change in resistance value by applying a pulse signal to sample 1 having a barrier layer inserted therein. . When the barrier layer is present (FIG. 4B) than when there is no barrier layer (FIG. 4A), it can be seen that a constant switching characteristic according to the pulse application period is shown. That is, it can be seen that the switching durability of the resistive element (sample 1) having the WN barrier layer is better.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been specifically recorded in accordance with the above-described preferred embodiments, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
도 1은 본 발명의 일실시예에 따른 저항성 소자를 나타내는 단면도.1 is a cross-sectional view showing a resistive element according to an embodiment of the present invention.
도 2a는 Pt/Ti/SiO2/Si 기판에 RF 반응 스퍼터링에 의해 증착된 다결정 TiO2 박막의 XRD 스펙트라(spectra). FIG. 2A is an XRD spectra of a polycrystalline TiO 2 thin film deposited by RF reactive sputtering on a Pt / Ti / SiO 2 / Si substrate. FIG.
도 2b는 다결정 TiO2 박막 표면의 SEM 이미지.2B is an SEM image of the surface of a polycrystalline TiO 2 thin film.
도 3a는 베리어층이 없는 샘플2에 대한 I-V 특성 그래프.3A is an I-V characteristic graph for
도 3b는 베리어층이 삽인된 샘플1에 대한 I-V 특성 그래프.3B is an I-V characteristic graph for Sample 1 with a barrier layer inserted.
도 4a는 베리어층이 없는 샘플2에 펄스 신호를 인가하여 저항값의 변화를 관찰한 그래프이고, 도 4b는 베리어층이 삽인된 샘플1에 펄스 신호를 인가하여 저항값의 변화를 관찰한 그래프.4A is a graph illustrating a change in resistance value by applying a pulse signal to sample 2 having no barrier layer, and FIG. 4B is a graph illustrating a change in resistance value by applying a pulse signal to sample 1 having the barrier layer inserted therein.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
102, 106 : 전극102, 106: electrode
103A, 103B : 베리어층103A, 103B: Barrier Layer
104 : 저항층104: resistance layer
Claims (17)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090022138A KR101046725B1 (en) | 2009-03-16 | 2009-03-16 | Resistive memory devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090022138A KR101046725B1 (en) | 2009-03-16 | 2009-03-16 | Resistive memory devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100104015A KR20100104015A (en) | 2010-09-29 |
| KR101046725B1 true KR101046725B1 (en) | 2011-07-07 |
Family
ID=43008322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090022138A KR101046725B1 (en) | 2009-03-16 | 2009-03-16 | Resistive memory devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101046725B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8785899B2 (en) | 2012-02-07 | 2014-07-22 | Samsung Electronics Co., Ltd | Nonvolatile stacked memory structure with a resistance change film between a vertical electrode and horizontal electrodes |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8847196B2 (en) | 2011-05-17 | 2014-09-30 | Micron Technology, Inc. | Resistive memory cell |
| WO2020180247A1 (en) * | 2019-03-05 | 2020-09-10 | Singapore University Of Technology And Design | Physically transient resistive switching memory with ultralow power consumption |
| KR102286867B1 (en) | 2019-09-17 | 2021-08-06 | 아주대학교산학협력단 | Resistive switching device and memory device having the resistive switching device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295168A (en) | 2005-04-06 | 2006-10-26 | Samsung Electronics Co Ltd | Multivalued resistive memory element, and its manufacture and operating method therefor |
| JP2007165873A (en) | 2005-12-12 | 2007-06-28 | Hitachi Global Storage Technologies Netherlands Bv | Unipolar resistor ram (rram) device and perpendicular stack architecture |
| JP2008244397A (en) * | 2007-03-29 | 2008-10-09 | Matsushita Electric Ind Co Ltd | Resistance change element, its manufacturing method and resistance change type memory |
| JP2008294103A (en) | 2007-05-23 | 2008-12-04 | Fujitsu Ltd | Resistance change memory and its manufacturing method |
-
2009
- 2009-03-16 KR KR1020090022138A patent/KR101046725B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295168A (en) | 2005-04-06 | 2006-10-26 | Samsung Electronics Co Ltd | Multivalued resistive memory element, and its manufacture and operating method therefor |
| JP2007165873A (en) | 2005-12-12 | 2007-06-28 | Hitachi Global Storage Technologies Netherlands Bv | Unipolar resistor ram (rram) device and perpendicular stack architecture |
| JP2008244397A (en) * | 2007-03-29 | 2008-10-09 | Matsushita Electric Ind Co Ltd | Resistance change element, its manufacturing method and resistance change type memory |
| JP2008294103A (en) | 2007-05-23 | 2008-12-04 | Fujitsu Ltd | Resistance change memory and its manufacturing method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8785899B2 (en) | 2012-02-07 | 2014-07-22 | Samsung Electronics Co., Ltd | Nonvolatile stacked memory structure with a resistance change film between a vertical electrode and horizontal electrodes |
| US9293700B2 (en) | 2012-02-07 | 2016-03-22 | Samsung Electronics Co., Ltd. | Nonvolatile memory cell and nonvolatile memory device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100104015A (en) | 2010-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8294219B2 (en) | Nonvolatile memory element including resistive switching metal oxide layers | |
| US9112144B2 (en) | Method of fabricating a resistive non-volatile memory device | |
| KR100913395B1 (en) | Memory devices and method for fabricating the same | |
| US8338814B2 (en) | Resistive random access memory, nonvolatile memory, and method of manufacturing resistive random access memory | |
| US7498600B2 (en) | Variable resistance random access memory device and a method of fabricating the same | |
| US8878152B2 (en) | Nonvolatile resistive memory element with an integrated oxygen isolation structure | |
| US7943920B2 (en) | Resistive memory structure with buffer layer | |
| US9177998B2 (en) | Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array | |
| US20130200323A1 (en) | Multifunctional electrode | |
| US9203022B2 (en) | Resistive random access memory devices with extremely reactive contacts | |
| US20120295413A1 (en) | Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device | |
| WO2006075574A1 (en) | Resistance change element and manufacturing method thereof | |
| US8637413B2 (en) | Nonvolatile resistive memory element with a passivated switching layer | |
| US8598560B1 (en) | Resistive memory elements exhibiting increased interfacial adhesion strength, methods of forming the same, and related resistive memory cells and memory devices | |
| KR101570742B1 (en) | Resistive random access memory and method of fabricating the same | |
| US20080185687A1 (en) | Memory device and method for fabricating the same | |
| KR101046725B1 (en) | Resistive memory devices | |
| US8981333B2 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| KR101009441B1 (en) | Fabrication method of room temperature processed thin film structure multi-layered with metal oxide for high device yield resistive random access memory device | |
| US11925129B2 (en) | Multi-layer selector device and method of fabricating the same | |
| WO2010115924A1 (en) | METHOD FOR MANUFACTURING A MEMORY ELEMENT COMPRISING A RESISTIVITY-SWITCHING NiO LAYER AND DEVICES OBTAINED THEREOF | |
| US20130134373A1 (en) | Nonvolatile resistive memory element with a novel switching layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140523 Year of fee payment: 4 |
|
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20160520 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170526 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180521 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190527 Year of fee payment: 9 |