JP2008244359A - 電界効果トランジスタ - Google Patents

Abstract

【課題】リーク電流が少なく、逆方向の耐圧が大きく、高速で低損失のスイッチングが可能な電界効果トランジスタを提供する。
【解決手段】導電性を有する基板２と、前記基板２の第一の面側に略垂直方向に並べて形成される化合物半導体からなる複数のナノコラム３と、前記基板２の第二の面側に形成されるドレイン電極Ｄと、前記ナノコラム３の形成面４に形成されるソース電極Ｓと、前記基板２の第一の面側に形成されるゲート電極Ｇと、を有する電界効果トランジスタ。
【選択図】図１

Description

本発明は、化合物半導体からなる縦型の電界効果トランジスタに関するものである。

ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮなどの窒化物系化合物半導体材料は、ＧａＡｓ系等のIII−Ｖ族化合物半導体材料に比べてバンドギャップエネルギーが大きいので、これらの材料を用いた電子デバイスは耐熱温度が高く高温動作に優れている。そして近年は特にＧａＮを用いた電界効果トランジスタ等の電子デバイスを電源デバイスとして応用することが期待されている。

III−Ｖ族化合物半導体材料を使用した電界効果トランジスタとして、ＡｌＧａＮ／ＧａＮ系のＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が広く研究されている。ここで、このような電界効果トランジスタは、しきい値電圧が＋１Ｖ程度と低い。そこで、ゲート電極と接する最上層のＡｌＧａＮの膜厚をエッチングや選択成長によって薄くし、ゲート電極下の空乏層をＡｌＧａＮ／ＧａＮ界面の２次元電子ガスの領域まで到達させる。そして、ゲート電極に電圧を加えていない状態ではゲート電極直下の２次元電子ガスを遮断させることで、しきい値電圧を上げることが行われている（非特許文献１）。

他に、近年窒化物系化合物半導体を使用することにより、青色領域の波長の光を発光する発光素子が実現され、従来の赤色の波長の光を発光する発光素子とあわせて、可視光領域において短波長から長波長の波長の光を発光する発光素子が得られるようになった。そのため、発光素子において、光の三原色、赤、青、緑のすべてがカバーされフルカラーディスプレイの実現が可能となった。さらに、発光ダイオード等の発光輝度は年々上昇し、発光ダイオードを照明に用いることも行われつつある。

さらに、ＳｉやＧａＡｓ基板上に窒化物系化合物半導体からなるナノコラムを形成することも行われている。このようにして形成されたナノコラム中の欠陥密度は非常に少なく、ナノコラム壁面の表面再結合の時間も非常に長い。そこでその性質を利用してＡｌＧａＩｎＮの全組成において、ナノコラムの結晶成長を行わせて、可視光の全波長帯域での発光も確認されている（非特許文献２）。

M. kuraguchi et al., "Normally-off GaN-MISFET with wellcontrolled threshold voltage," International Workshop of Nitride 2006 (IWN06), WeED1-4, Oct. 2006, Kyoto, Japan. A.Kikuchi,M.Kawai,M.Tada,K.Kishino，Jpn.J.Appl.Phys., Vol.43, No.12A, L1524 (2004).

非特許文献１に記載されている電界効果トランジスタのように、ゲート電極と接する最上層のＡｌＧａＮの膜厚をエッチングや選択成長によって薄くしてしきい値電圧を上げる手法では、ＡｌＧａＮの膜厚の原子層レベルでの制御が必要であり、必ずしも所望の高いしきい値電圧を得られるとは限らないという問題がある。

さらに、ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮなどの窒化物系化合物半導体材料を成長するための格子定数が一致する適切な基板材料は現在のところ存在していない。たとえば、ＡｌＧａＮ／ＧａＮ系のＨＥＭＴにおいて、窒化物系化合物半導体材料を成長するために使用される代表的な基板であるサファイア基板、シリコンカーバイド基板などは、ＧａＮとの格子不整合率は２０％以上もある。そのため、成長した半導体層には多数の欠陥が入り、チャネルにおけるキャリアの移動度が低下してスイッチング速度が低下したり、耐圧が下がったり、リーク電流が増加して損失が大きくなったりするという問題がある。さらに、これらの基板は高価であり、また、基板の大面積化も困難であるので電界効果トランジスタの量産化には適さないという問題がある。

そこで本発明が解決しようとする課題は、リーク電流が少なく、逆方向の耐圧が大きく、高速で低損失のスイッチングが可能な電界効果トランジスタを提供することである。

本発明に係る電界効果トランジスタは、導電性を有する基板と、前記基板の第一の面側に略垂直方向に並べて形成される化合物半導体からなる複数のナノコラムと、前記基板の第二の面側に形成されるドレイン電極と、前記ナノコラムの形成面に形成されるソース電極と、前記基板の第一の面側に形成されるゲート電極と、を有する。

好適には、前記複数のナノコラムの上部に形成され、前記複数のナノコラムの少なくとも一部を接続するナノコラム接続層をさらに有する。

なお、前記複数のナノコラムの、前記基板面に対する垂直方向の長さは５０ｎｍ以上２０μｍ以下である、ことが望ましい。

一層好適には、前記複数のナノコラム同士の間隙は、絶縁体によって充填されている。

好適に、前記ナノコラムの少なくとも一部の導電性はｐ型である。

好適に、前記ナノコラム接続層の少なくとも一部の導電性はｐ型である。

好ましくは、前記基板の第一の面側にバッファ層をさらに有する。

一層好ましくは、前記ゲート電極は絶縁膜を介して形成される。

本発明によれば、リーク電流が少なく、逆方向の耐圧が大きく、高速で低損失のスイッチングが可能な電界効果トランジスタを得ることができる。

図１は、本発明の電界効果トランジスタ１の基本的な構造を示す断面図である。
図１に示した電界効果トランジスタ１は、導電性を有する基板２の表面（第一の面）側に、基板２面に対して略垂直方向に複数本の化合物半導体からなるナノコラム３を並べて形成している。電界効果トランジスタ１のソース電極Ｓ、ドレイン電極Ｄはそれぞれ、基板２の裏面（基板２の第二の面）側、ナノコラム３の形成面４（基板２の第一の面側）に形成する。図１に示した電界効果トランジスタ１では、ナノコラム３の形成面４にソース電極Ｓを形成し、基板２の裏面にドレイン電極Ｄを形成している。

基板２としては、Ｓｉ，ＧａＡｓ，ＩｎＡｓ，ＡｌＡｓ，ＧａＰ，ＩｎＰ，ＡｌＰ，ＧａＳｂ，ＩｎＳｂ，ＡｓＳｂ，ＧａＮ，ＳｉＣ，ＺｎＯの２元系の基板、その他のこれらの組み合わせた多元系の基板などを使用することができる。また、ナノコラム３の材料としてＺｎＯ，ＧａＮ，ＡｌＮ，ＩｎＮその他、ＺｎＭｇＣｄＯ（酸化物系），ＡｌＧａＩｎＮ（窒化物系）などの多次元系の化合物の組み合わせを使用することができる。

基板２は例えばｎ型の導電性を有しており、ナノコラム３は基板２の第一の面に対して略垂直に形成されている。また、ソース電極Ｓとドレイン電極Ｄはそれぞれ、基板２の第二の面とナノコラム３の形成面４に対して形成している。そのため、ナノコラム３のコラム方向（基板と略垂直方向）がソース電極Ｓとドレイン電極Ｄの間を流れる電流経路となる。すなわち、ナノコラム３の電流経路を流れる電流が、ソース電極Ｓとドレイン電極Ｄによって取り出される。

このように、結晶性が良好なナノコラム３のコラム方向がソース電極Ｓとドレイン電極Ｄを流れる電流経路となるので、ドレイン電流のリークを少なくすることができる。また、ナノコラム３の結晶性は良好であるため、以下に説明するようにゲート電極Ｇに電圧が加わっていない状態では、ソース電極Ｓとドレイン電極Ｄの電流経路となる「コンタクト部８−ナノコラム３−基板２」により構成されるｎｐｎ構造において、ナノコラム３のｐ型の領域の逆耐圧を向上させることができる。

電界効果トランジスタ１のゲート電極Ｇは、図１に示したようにナノコラム３の形成面４に対して直接もしくは、ゲート絶縁膜５を介して形成されている（すなわち、基板２の第一の面側に形成されている。）。ゲート電極Ｇは以下で説明するように、ナノコラム３の導電性の制御を行い、ソース電極Ｓとドレイン電極Ｄの間を流れる電流の制御を行う。

また、ナノコラム３のコラム方向（基板２に対して略垂直方向）において、ナノコラム３の形成面４から所定の範囲までの長さのナノコラム３は、互いに接続するナノコラム接続層６を有している。これにより、ナノコラム３の形成面４は一様な平面またはそれに近い状態となり、ナノコラム３の形成面４に形成されたソース電極Ｓ（またはドレイン電極Ｄ）において、ナノコラム３を流れるソース電極Ｓとドレイン電極Ｄの間を流れるべき電流の取り出し効率が向上する。

ナノコラム３が互いに接続する箇所のナノコラム３のコラム方向（基板２に対して略垂直方向）において、ナノコラム３の形成面４から所定の範囲までの長さ、すなわち、ナノコラム接続層６の基板２と垂直方向に対する高さは具体的には、１０ｎｍ以上１μｍ以下とすれば、上記の電流取り出し効率の向上を図ることができる。

一方で、ナノコラム３が形成される基板２の第一の面において、ナノコラム３の形成箇所、すなわち基板２とナノコラム３との接続点となる基板面の箇所では、上記のようなナノコラム接続層６を有さないようにする。

基板２面に対して略垂直方向に複数本の形成されたナノコラム３において、ナノコラム３同士の間隔が、５０ｎｍ以上３００ｎｍ以下であることが望ましい。ナノコラム３同士の間隔が近すぎると、トンネル効果により互いに隣接するナノコラム３間同士で電流が流れるという不具合が発生するためである。すなわち、本発明の電界効果トランジスタ１では、ナノコラム３がコラム方向において結晶性が良好である性質を利用し、コラム方向を電流経路の方向と一致させているので、上記のようにナノコラム３間同士で電流が流れると、電流経路の方向がナノコラム３のコラム方向以外に変化してしまうためである。また、ナノコラム３同士の間隔が遠すぎると、基板２面に対して形成されるナノコラム３の全体の本数が少なくなるので流せる電流が減少し、本発明の電界効果トランジスタ１を大電流の電源デバイスとして使用する場合に不利になるためである。

基板２面に対して略垂直方向に形成されたナノコラム３の直径は、１０ｎｍ以上５００ｎｍ以下であることが望ましい。本発明の電界効果トランジスタ１は、ナノコラム３を電流経路として使用しているので、ナノコラム３の直径が小さすぎると抵抗が増大し、大電流の電源デバイスとして使用する場合に不利になるためである。また、ナノコラム３の直径が大きすぎると、ナノコラム内に結晶欠陥が入りやすくなり、電界効果トランジスタ１のリーク電流が増大するためである。

また、基板２面に対して略垂直方向に形成されたナノコラム３のコラム方向の長さは５０ｎｍ以上２０μｍ以下であることが望ましい。本発明の電界効果トランジスタ１においてオフの状態では、電流経路のナノコラム３は良好な逆導電性（基板２の導電性とコンタクト部８の導電性と逆）を示すが、ナノコラム３が短すぎると逆方向の耐圧が低下し、ナノコラム３が長すぎるとピンチオフがナノコラム３全長にわたって行われないためである。

さらに、基板２面に対して略垂直方向に複数本の形成されたナノコラム３において、ナノコラム３同士の間隙は、絶縁体７によって充填されていることが望ましい。すなわち、電界効果トランジスタ１においてオフの状態において、ナノコラム３同士の間隙に絶縁性の高い絶縁体７によって充填されることにより、逆方向の耐圧を向上させるためである。

絶縁体としては具体的に絶縁性が高い、ＳｉＯ₂，ＳｉＮ_x，ＳｉＯ_1-xＮ_x，Ａｌ₂Ｏ₃，ＣｄＯ，ＭｇＯなどを使用することができる。

なお、電界効果トランジスタ１において、ノーマリーオフの特性を実現したい場合は、
ナノコラム３の少なくとも一部の導電性をｐ型とするようにする。具体的には、ナノコラム３の導電性はｐ型とし、実効アクセプタ濃度が５×１０¹⁵ｃｍ^-3以上５×１０¹⁷ｃｍ^-3以下とすればよい。

複数本のナノコラム３の形成面４にソース電極Ｓが形成される場合には、ソース電極Ｓとナノコラム３とのコンタクト抵抗を低減させるため、少なくともソース電極Ｓが形成されるナノコラム３の形成面４の箇所（コンタクト部８）の導電型をｎ型とし、実効ドナー濃度が５×１０¹⁸ｃｍ^-3以上５×１０²²ｃｍ^-3以下とするのが望ましい。なお、ナノコラム接続層６が形成される場合には、ｎ型のコンタクト部８が形成されていない箇所のナノコラム接続層６の導電型はｐ型とする。

ソース電極Ｓが形成されるナノコラム３の形成面４の箇所の導電型をｎ型としてコンタクト部８を形成するためには、形成面４に対してｎ型のイオンを注入するイオン注入法、ｎ型半導体層を形成面４に選択成長させる選択成長法、形成面４に対してｎ型の物質を拡散させる熱拡散法を採用することができる。

基板２面に対して略垂直方向に複数本の形成されたナノコラム３は、基板２に対して直接形成するだけではなく、基板２面に形成されたバッファ層を介して形成されるようにすると、平滑なバッファ層面にナノコラム３を形成することができる観点から好ましい。

なお、ゲート電極Ｇは、ゲート絶縁膜５を介してナノコラム３の形成面４に形成されるようにすると、ゲート絶縁膜５の厚さを２０ｎｍ以上２００ｎｍ以下に制御することで、しきい値電圧を制御させることができる。

ゲート絶縁膜５の材料としては具体的、ＳｉＯ₂，ＳｉＮ_x，ＳｉＯ_1-xＮ_x，Ａｌ₂Ｏ₃，ＣｄＯ，ＭｇＯなどを使用することができる。

（実施例１）
図１は、本発明の実施例の１つにおける電界効果トランジスタ１の断面図である。
図１に示した電界効果トランジスタ１は、ｎ型の導電性を有するＳｉ（１１１）基板２上に、図示しない厚さが１００ｎｍのＺｎＯからなるバッファ層を形成し、ＺｎＯバッファ層上に、ｐ型の導電性を有するＧａＮからなる直径が１５０ｎｍ、長さが１０μｍのナノコラム３を１００ｎｍの間隔で基板２に対して略垂直方向に並べて形成されている。さらに、Ｓｉ基板２上に形成されたナノコラム３同士の間隙には、ＳｉＯ₂からなる絶縁体７で充填されている。

ナノコラム３のコラム方向（基板２に対して略垂直方向）において、ナノコラム３の形成面４から３００ｎｍの長さまでのナノコラム３は、互いに接続するナノコラム接続層６を有している。
ナノコラム３の形成面４には、厚さが５０ｎｍのＳｉＯ₂からなるゲート絶縁膜５が形成され、ゲート絶縁膜５上にはＴｉ／Ａｕからなるゲート電極Ｇが形成されている。そして、ゲート電極Ｇが形成されている箇所と異なるナノコラム３の形成面４には、Ｔｉ／Ａｌからなるソース電極Ｓが形成されている。

ここで、ナノコラム３の導電型はｐ型であるが、ソース電極Ｓが形成されるナノコラム３の形成面４の箇所の導電型はＳｉイオンが注入されたｎ⁺型とし、厚さが３００ｎｍ程度のコンタクト部８としている。なお、イオン注入が行われていないナノコラム３の形成面４のナノコラム接続層６は、ｐ型となっている。
さらに、Ｓｉ基板２の裏面には、Ｔｉ／Ａｌからなるドレイン電極Ｄが形成されている。

以上の構成からなる電界効果トランジスタ１は以下のような工程を経て製造することができる。説明は図２を参照しながら行う。
まず図２（ａ）に示したように、ＭＯＣＶＤ法(有機金属気相成長)を使用した成長装置にｎ型の導電性を有するＳｉ（１１１）基板２を搬送する。そして、基板２上に図示しないＺｎＯバッファ層を１００ｎｍ成長する。バッファ層を成長後、ナノコラム３の成長を行う。すなわち、原料ガスとしてトリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ₃）、ｐ型ドーパントのＭｇ用のガスとしてビスシクロペンタジエニルマグネシウム（ＣＰ₂Ｍｇ）を使用して成長温度７００℃でＺｎＯバッファ層上にナノコラム３を成長する。

ナノコラム３の成長が終盤に差し掛かると、トリメチルガリウム（ＴＭＧ）の流量を増加させて成長するナノコラム３の直径が太くなるようにする。そうすると図２（ｂ）に示したように、形成面４付近のナノコラム３同士が互いに接続しナノコラム接続層６が形成される。

なお、ナノコラム３の先端同士が接続することにより、ナノコラム接続層６を形成する代わりに、ナノコラム３の成長の終盤に当該ナノコラム３の成長を終了させてもよい。そしてその後、ナノコラム３が成長された面に、一様に半導体層を形成することにより、その形成された箇所によってナノコラム３同士が接続されるナノコラム接続層６を形成しても良い。
その後、基板２を成長装置から搬出し、ＰＥＣＶＤ法（プラズマ化学気相成長）等によりＳｉＯ₂がＳｉ基板２上に形成されたナノコラム３同士の間隙に充填されるようにし、絶縁体７が形成される。

次に、ソース電極Ｓが形成面４において形成されるべき箇所にコンタクト部８を形成する。図２（ｃ）に示したように、ＰＥＣＶＤ法等により、厚さが１．５μｍ程度のＳｉＯ₂膜を形成面４に堆積する。そして、ドライエッチングにより、ソース電極Ｓが形成される箇所について開口してマスク９を形成する。マスク９を形成後、Ｓｉイオン注入を行い、図２（ｃ）に示したように、コンタクト部８が形成される。ここで、イオンの加速エネルギーは、注入深さが３００ｎｍ程度となるように調整した。

イオン注入が終了後、ＰＥＣＶＤ方により、ゲート絶縁膜５の形成を行う。すなわち、基板温度３００℃、プラズマ電力１００Ｗ、ＳｉＨ₄流量５ｓｃｃｍ、Ｎ₂Ｏ流量５００ｓｃｃｍで、形成面４に厚さ５０ｎｍのＳｉＯ₂膜を成膜し、図２（ｄ）に示したようにフォトリソグラフィーとエッチングにより、ゲート絶縁膜５の形成を行う。

ゲート絶縁膜５を形成後、ＥＢ蒸着法等により、Ｔｉ／Ａｌからなるソース電極ＳとＴｉ／Ａｕからなるゲート電極Ｇを形成する。そして最後に、Ｔｉ／Ａｌからなるドレイン電極Ｄを基板２の裏面に形成して図１に示した電界効果トランジスタ１が完成する。

（実施例２）
図３は、本発明の別の実施例における電界効果トランジスタ１の断面図である。
図３に示した電界効果トランジスタ１は、ｎ型の導電性を有するＳｉ（１１１）基板２上に、ｐ型の導電性を有するＧａＮからなる直径が５００ｎｍ、長さが１０μｍのナノコラム３を１００ｎｍの間隔で基板２に対して略垂直方向に並べて形成されている。さらに、Ｓｉ基板２上に形成されたナノコラム３同士の間隙には、ＳｉＯ₂からなる絶縁体７で充填されている。

ナノコラム３の形成面４には、厚さが５０ｎｍのＳｉＯ₂からなるゲート絶縁膜５が形成されている。ゲート絶縁膜５上にはＴｉ／Ａｕからなるゲート電極Ｇが形成されている。そして、ナノコラム３の形成面４には、ゲート絶縁膜５を挟んでＴｉ／Ａｌからなるソース電極Ｓが形成されている。さらに、ソース電極Ｓは、絶縁体７を跨ぐように形成されている。

ここで、ナノコラム３の導電型はｐ型であるが、ソース電極Ｓが形成されるナノコラム３の形成面４の箇所の導電型はＳｉイオンが注入されたｎ型とし、厚さが３００ｎｍ程度のコンタクト部８としている。さらに、Ｓｉ基板２の裏面には、Ｔｉ／Ａｌからなるドレイン電極Ｄが形成されている。

実施例１の説明において図１に示した電界効果トランジスタ１と、本実施例の電界効果トランジスタ１とで根本的に異なる点は、本実施例の電界効果トランジスタ１では、ナノコラム接続層６を有していない点である。これにより、本実施例の電界効果トランジスタ１を製造するために、基板２上にナノコラム３を形成する際に、ナノコラム接続層６を形成する工程を省略することができ、また、構造も簡素化する。

もちろん、実施例１の電界効果トランジスタ１と同様にして、結晶性が良好なナノコラム３のコラム方向がソース電極Ｓとドレイン電極Ｄを流れる電流経路となるので、ドレイン電流のリークを少なくすることができ、逆方向の耐圧も向上する。

図３に示した電界効果トランジスタ１を製造する工程は、図２を参照しながら説明した実施例１の電界効果トランジスタ１を製造する工程と共通する。ただし、図３に示した電界効果トランジスタ１を製造する際は、図２（ｂ）で示したナノコラム接続層６を形成する工程は不要である。

（実施例３）
図４は、本発明の別の実施例における電界効果トランジスタ１の断面図である。
まず図４（ａ）に示した、電界効果トランジスタ１ａは、ソース−ドレイン電流が流れやすいように垂直方向の電流経路を基板上に作るスーパージャンクション型となっている。
図４（ａ）に示した電界効果トランジスタ１ａは、実施例２に示した電界効果トランジスタ１と同様にして、ｎ型の導電性を有するＳｉ（１１１）基板２上に、ｐ型の導電性を有するＧａＮからなる直径が３００ｎｍ、長さが１０μｍのナノコラム３を３００ｎｍの間隔で並べて形成されている。さらに、Ｓｉ基板２上に形成されたナノコラム３同士の間隙には、ＳｉＯ₂からなる絶縁体７で充填されている。

図４（ａ）に示した電界効果トランジスタ１ａが実施例１，２に示した電界効果トランジスタ１と異なる点は、ナノコラム３における導電型の形成態様と、ゲート電極Ｇ，ソース電極Ｓの形成態様である。
すなわち、図４（ａ）に示した電界効果トランジスタ１ａを構成するナノコラム３は、上部ナノコラム３ｕと下部ナノコラム３ｌにおける導電型を互いに異ならせている。上部ナノコラム３ｕの導電型はｐ型とし、下部ナノコラム３ｌの導電型はｎ型とする。すなわち、ナノコラム３の少なくとも一部の導電型をｐ型としている。

ソース電極Ｓは、上部ナノコラム３ｕの形成面４の一部の箇所をイオン注入法等によりｎ型の導電性として形成したコンタクト部８上に形成されている。

ゲート電極Ｇは下部ナノコラム３ｌにまで達する位置を含む絶縁体７の位置を埋め込み底面として絶縁体７内部において埋め込まれている。

以上の構成からなる電界効果トランジスタ１ａにおける、ソース電極Ｓ−ドレイン電極Ｄ間の電流経路は、ソース電極Ｓ−コンタクト部８−上部ナノコラム３ｕ−下部ナノコラム３ｌ−基板２−ドレイン電極Ｄとなっている。すなわち、電界効果トランジスタ１ａにおいて「コンタクト部８−上部ナノコラム３ｕ−下部ナノコラム３ｌ」により構成されるｎｐｎ構造が形成されている。

そのため、電界効果トランジスタ３ａは、上部ナノコラム３ｕの部分に対して電界を加えるゲート電極Ｇに電圧を加えていないときは、ソースＳ−ドレインＤ電流が流れないノーマリーオフ型の電界効果トランジスタとなる。そして、ゲート電極Ｇに電圧を加えると、絶縁体７と上部ナノコラム３ｕの境界において、発生する反転層によりｎ型の導電性を有するチャネル１０が形成され、ソースＳ−ドレインＤ電流が流れる。

図４（ａ）に示した電界効果トランジスタ１ａを製造する際は、基板２上に、ＭＯＣＶＤ法(有機金属気相成長)を使用し、原料ガスとしてトリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ₃）を用いて成長温度７００℃で、基板２上にナノコラム３の成長を行う。
ただし、ナノコラム３のうち、上部ナノコラム３ｕと下部ナノコラム３ｌの成長は連続して行い、下部ナノコラム３ｌを成長する際は、ｎ型ドーパントのＳｉ用のガスとしてＳｉＨ₄）を使用し、下部ナノコラム３ｌの成長が終了後、ドーパントのガスをｐ型ドーパントのＭｇ用のガスとしてビスシクロペンタジエニルマグネシウム（ＣＰ₂Ｍｇ）に変更して上部ナノコラム３ｕを成長する。

ナノコラム３の成長が終了後、マスキングとイオン注入法により、コンタクト部８を形成面４の一部の箇所に形成する。そして、ゲート電極Ｇを形成する箇所に相当する箇所のナノコラム３のエッチングを行い、エッチング箇所に絶縁体７を埋め込む。さらに、絶縁体７に底が下部ナノコラム３ｌに相当する位置にまで達する開口を設け、その開口内にゲート電極Ｇの材料を埋め込む。そして、ソース電極Ｓとドレイン電極Ｄを形成して、図４（ａ）に示した電界効果トランジスタ１ａが完成する。

図４（ａ）に示した電界効果トランジスタ１ａにおいて、コンタクト部８は、形成面４の一部の箇所にのみ形成されていたが、図４（ｂ）に示した電界効果トランジスタ１ｂのように、コンタクト部８は形成面４の全面に形成されていても良い。このようなコンタクト部８を形成するためには、上述した図４（ａ）に示した電界効果トランジスタ１ａの製造において、マスキングを施さずにイオン注入を行えばよい。

本発明に係る電界効果トランジスタの断面図である。 本発明の実施例に係る電界効果トランジスタを製造する工程を示した図である。 本発明の他の実施例に係る電界効果トランジスタの断面図である。 本発明のさらに他の実施例に係る電界効果トランジスタの断面図である。

符号の説明

１…電界効果トランジスタ， ２…基板， ３…ナノコラム，４…形成面， ５…ゲート絶縁膜， ６…ナノコラム接続層， ７…絶縁体， ８…コンタクト部， ９…マスク，１０…チャネル

Claims (8)

1. 導電性を有する基板と、
   前記基板の第一の面側に略垂直方向に並べて形成される化合物半導体からなる複数のナノコラムと、
   前記基板の第二の面側に形成されるドレイン電極と、
   前記ナノコラムの形成面に形成されるソース電極と、
   前記基板の第一の面側に形成されるゲート電極と、
   を有する電界効果トランジスタ。
2. 前記複数のナノコラムの上部に形成され、前記複数のナノコラムの少なくとも一部を接続するナノコラム接続層をさらに有する請求項１に記載の電界効果トランジスタ。
3. 前記複数のナノコラムの、前記基板面に対する垂直方向の長さは５０ｎｍ以上２０μｍ以下である請求項１または請求項２に記載の電界効果トランジスタ。
4. 前記複数のナノコラム同士の間隙は、絶縁体によって充填されている請求項１から請求項３のいずれか１項に記載の電界効果トランジスタ。
5. 前記ナノコラムの少なくとも一部の導電性はｐ型である請求項１から請求項４のいずれか１項に記載の電界効果トランジスタ。
6. 前記ナノコラム接続層の少なくとも一部の導電性はｐ型である請求項２から請求項５のいずれか１項に記載の電界効果トランジスタ。
7. 前記基板の第一の面側にバッファ層をさらに有する請求項１から請求項６のいずれか１項に記載の電界効果トランジスタ。
8. 前記ゲート電極は絶縁膜を介して形成される請求項１から請求項７のいずれか１項に記載の電界効果トランジスタ。

Images