JP2008236085A - 画像処理装置 - Google Patents

Abstract

【課題】入力された画像データを低価格な機器構成で高速に回転処理することができるようにする。
【解決手段】画像入力装置１０に入力された画像データは画像蓄積装置２０にデータバス７０を介して転送され、画像蓄積手段２０に転送された画像データは画像回転手段４０の入力バッファメモリ４１にデータバス７０を介して転送される。入力バッファメモリ４１に転送された画像データはライトアドレス生成手段４４が生成するライトアドレスに従って画像回転用メモリ４２に入力された後、リードアドレス生成手段４５によって生成されるリードアドレスに従って出力され、出力バッファメモリ４６に供給される。アドレス切換手段４３はライトアドレスおよびリードアドレスを切り替えて画像回転用メモリ４２に供給する。出力バッファメモリ４６から出力された画像データはデータバス７０を介して画像出力手段３０に転送される。
【選択図】図１

Description

本発明は画像処理装置に関し、特に、画像に対して回転処理を行う画像処理装置に関するものである。

特許文献１記載の発明では、画像入力手段から出力された画像データを画像バッファに入力し、画像を回転するデータの順序で画像バッファからデータを出力し、バスを経由して画像蓄積手段に回転後の画像データを入力する技術が開示されている。
また、特許文献２に記載の発明では、複数の回転バッファメモリとバースト転送用の回転メモリとを組合せ、入力画像を分割して複数の回転バッファに入力し、分割画像毎に画像を回転させ、その後、後段の回転メモリに複数個の分割画像をまとめて入力し、バースト転送で回転後の画像データを出力する技術が開示されている。
特開２０００−２３１６３１公報 特開２００５−３４６４３６公報

しかしながら、特許文献１記載の発明では、画像入力手段と回転手段が直結されているので、画像蓄積手段の画像回転ができない。また、回転処理が不要な場合の画像入力が、画像バッファを通過する分だけ遅くなる。また、入力画像データをそのまま一旦画像蓄積手段に蓄積し、画像蓄積手段から読み出した画像データを回転して画像出力手段に出力する形態にも適用可能なことが記されていが、これを実現する具体的な実施例は開示されていない。また、画像蓄積手段から読み出した画像データを回転して画像出力手段に出力するためには、画像蓄積手段から画像バスを経由して、画像バッファに画像データを転送し、画像回転手段を経由して画像送出手段へ画像データを転送する必要があるが、画像蓄積手段から画像バッファへの画像データの転送経路がなく、画像入力手段と画像蓄積手段と画像バッファと画像バスと画像回転手段との接続構成が不明である。
特許文献２に記載の発明では、メモリを多く使用するため、コスト高となるという問題がある。また、回転バッファ内のデータを再び後段の回転メモリに入力しているので、処理が遅くなるという問題もある。
本発明はこのような状況に鑑みてなされたものであり、上記問題点を解決し、小容量メモリを使用して低価格で、回転処理を高速化でき、蓄積画像も回転でき、回転不要な画像入力を高速化する画像処理装置を提供することを目的とする。

請求項１に記載の画像処理装置は、画像データを入力する入力画像保持手段と、前記入力画像保持手段によって保持された前記画像データを入出力する画像回転処理手段と、前記画像回転処理手段に前記画像データを入力するときのライトアドレスを生成するライトアドレス生成手段と、前記画像回転処理手段から前記画像データを出力するときのリードアドレスを生成するリードアドレス生成手段と、前記ライトアドレス生成手段によって生成されたライトアドレスと、前記リードアドレス生成手段によって生成されたリードアドレスと、を切り替えて前記画像回転処理手段に供給するアドレス切換手段と、前記画像回転処理手段が出力した前記画像データを保持して出力する出力画像保持手段とを有し、前記画像データは連続転送により前記入力画像保持手段に入力され、前記入力画像保持手段に入力され、保持された前記画像データは、前記アドレス切換手段が出力する前記ライトアドレス順に前記画像回転処理手段に入力され、前記アドレス切換手段が出力する前記リードアドレス順に前記画像回転処理手段から画像データが出力され、前記出力画像保持手段に入力され、前記出力画像保持手段から前記画像データが連続転送により、９０度、あるいは１８０度、あるいは２７０度回転した画像データとして出力されることを特徴とする。

請求項２に記載の画像処理装置は、画像入力手段と、画像蓄積手段と、画像回転手段と、画像出力手段とからなる画像処理装置であって、前記画像回転手段は、画像データを入力する入力画像保持手段と、入力画像保持手段によって入力され、保持された前記画像データを入出力する画像回転処理手段と、前記画像回転処理手段に前記画像データを入力するときのライトアドレスを生成するライトアドレス生成手段と、前記画像回転処理手段から前記画像データを出力するときのリードアドレスを生成するリードアドレス生成手段と、ライトアドレス生成手段によって生成されたライトアドレスと、リードアドレス生成手段によって生成されたリードアドレスとを切り替えて前記画像回転処理手段に供給するアドレス切換手段と、前記画像回転処理手段が出力した前記画像データを保持して出力する出力画像保持手段とを有し、前記画像回転処理手段の前記入力画像保持手段および前記出力画像保持手段と、前記画像入力手段と、前記画像蓄積手段と、前記画像出力手段とがデータバスで接続され、前記画像データは前記画像入力手段に入力され、前記画像入力手段に入力された前記画像データは前記画像蓄積手段に転送され、前記画像蓄積手段に転送された前記画像データは前記画像回転手段の前記入力画像保持手段に入力され、前記入力画像保持手段に入力され、保持された前記画像データは、前記アドレス切換手段が出力する前記ライトアドレス順に前記画像回転処理手段に入力され、前記アドレス切換手段が出力する前記リードアドレス順に前記画像回転処理手段から画像データが出力され、前記出力画像保持手段に入力され、前記出力画像保持手段から前記画像データが連続転送により、９０度、あるいは１８０度、あるいは２７０度回転した画像データとして前記画像蓄積手段に転送され、前記画像蓄積手段に転送された前記画像データが前記画像出力手段に転送され、前記画像出力手段から前記画像データが出力されることを特徴とする。

請求項３に記載の画像処理装置は、画像データを入力する入力画像保持手段と、前記入力画像保持手段によって保持された前記画像データを入出力する画像回転処理手段と、前記画像回転処理手段に前記画像データを入力するときのライトアドレスを生成するライトアドレス生成手段と、前記画像回転処理手段から前記画像データを出力するときのリードアドレスを生成するリードアドレス生成手段と、ライトアドレス生成手段によって生成された前記ライトアドレスと、リードアドレス生成手段によって生成された前記リードアドレスと、を切り替えて前記画像回転処理手段に供給するアドレス切換手段と、前記画像回転処理手段が出力した前記画像データを保持して出力する出力画像保持手段と、を回路書き換え可能な半導体デバイスによって構成し、前記回路を、入力された前記画像データを９０度回転した画像データとして出力する回路に書き換えるための第１の回路データと、入力された前記画像データを１８０度回転した画像データとして出力する回路に書き換えるための第２の回路データと、入力された前記画像データを２７０度回転した画像データとして出力する回路に書き換えるための第３の回路データとを記憶する回路データ記憶手段と、前記回路データ記憶手段に記憶されている前記第１の回路データ、または前記第２の回路データ、または前記第３の回路データに基づいて前記回路を書き換える回路書換手段とを有し、前記画像データは連続転送により前記入力画像保持手段に入力され、前記入力画像保持手段によって入力され、保持された前記画像データは、前記アドレス切換手段が出力する前記ライトアドレス順に前記画像回転処理手段に入力され、前記アドレス切換手段が出力する前記リードアドレス順に前記画像回転処理手段から画像データが出力され、前記出力画像保持手段に入力され、前記出力画像保持手段から前記画像データが連続転送により、前記回路書換手段によって書き換えられた回路に従って、９０度、あるいは１８０度、あるいは２７０度回転した画像データとして出力されることを特徴とする。

請求項４に記載の画像処理装置は、所定のタイミングで交互に、画像データを入力する入力画像保持手段、前記入力画像保持手段によって保持された前記画像データを入力する画像回転処理手段、および前記画像回転処理手段に前記画像データを入力するときのライトアドレスを生成するライトアドレス生成手段とからなる第１の回路と、前記画像回転処理手段から前記画像データを出力するときのリードアドレスを生成するリードアドレス生成手段と、前記ライトアドレス生成手段によって生成された前記ライトアドレスに基づいて前記画像データを出力する前記画像回転処理手段と、前記画像回転処理手段が出力した前記画像データを保持して出力する出力画像保持手段とからなる第２の回路と、を回路書き換え可能な半導体デバイスによって構成し、前記第１の回路を、入力された前記画像データを９０度回転した画像データとして出力するように動作する回路に書き換えるための第１の回路データと、前記第２の回路を、入力された前記画像データを９０度回転した画像データとして出力するように動作する回路に書き換えるための第２の回路データと、前記第１の回路を、入力された前記画像データを１８０度回転した画像データとして出力するように動作する回路に書き換えるための第３の回路データと、前記第２の回路を、入力された前記画像データを１８０度回転した画像データとして出力するように動作する回路に書き換えるための第４の回路データと、前記第１の回路を、入力された前記画像データを２７０度回転した画像データとして出力するように動作する回路に書き換えるための第５の回路データと、前記第２の回路を、入力された前記画像データを２７０度回転した画像データとして出力するように動作する回路に書き換えるための第６回路データとを記憶する回路データ記憶手段と、前記回路データ記憶手段に記憶されている前記第１の回路データ、第３の回路データ、第５の回路データに基づいて前記第１の回路を書き換え、前記第２の回路データ、前記第４の回路データ、前記第６の回路データに基づいて、前記画像回転処理手段に入力された前記画像データを保持したまま、前記第２の回路を書き換える回路書換手段と、を有し、前記第１の回路において、前記画像データが連続転送により前記入力画像保持手段に入力され、前記入力画像保持手段によって入力され、保持された前記画像データが、前記アドレス切換手段が出力する前記ライトアドレス順に前記画像回転処理手段に入力され、前記第２の回路において、前記アドレス切換手段が出力する前記リードアドレス順に前記画像回転処理手段から画像データが出力され、前記出力画像保持手段に入力され、前記出力画像保持手段から前記画像データが連続転送により、９０度、あるいは１８０度、あるいは２７０度回転した画像データとして出力されることを特徴とする。

また、前記画像回転処理手段は、前記画像データを画像単位に分割して入出力するようにすることができる。
また、前記ライトアドレス生成手段は、前記画像単位に分割された前記画像データを前記画像回転処理手段に入力するときのライトアドレスを生成し、前記ライトアドレス生成手段は、前記画像単位に分割された前記画像データを前記画像回転処理手段から出力するときのリードアドレスを生成するようにすることができる。
また、前記画像データを９０度回転させるときに前記ライトアドレス生成手段が生成する前記ライトアドレスは、前記画像データを前記画像回転処理手段に主走査方向の順に、かつ副走査方向の順に行が移動する方向に書き込むためのアドレスとすることができる。
また、前記画像データを９０度回転させるときに前記リードアドレス生成手段が生成するリードアドレスは、前記画像回転手段から前記画像データを副走査方向の逆順に、かつ主走査方向の順に列が移動する方向に読み出すためのアドレスとすることができる。

また、前記画像データを１８０度回転させるときに前記ライトアドレス生成手段が生成する前記ライトアドレスは、前記画像データを前記画像回転処理手段に主走査方向の逆順にかつ副走査方向の順に行が移動する方向に書き込むためのアドレスとすることができる。
また、前記画像データを１８０度回転させるときに前記リードアドレス生成手段が生成するリードアドレスは、前記画像回転手段から前記画像データを主走査方向の順に、かつ副走査方向の逆順に行が移動する方向に読み出すためのアドレスとすることができる。
また、前記画像データを２７０度回転させるときに前記ライトアドレス生成手段が生成する前記ライトアドレスは、前記画像データを前記画像回転処理手段に主走査方向の順に、かつ副走査方向の順に行が移動する方向に書き込むためのアドレスとすることができる。
また、前記画像データを２７０度回転させるときに前記リードアドレス生成手段が生成するリードアドレスは、前記画像回転手段から前記画像データを副走査方向の順に、かつ主走査方向の逆順に列が移動する方向に読み出すためのアドレスとすることができる。

請求項１の画像処理装置によれば、入力画像保持手段と出力画像保持手段で、画像データの連続転送を行い、ライトアドレス生成手段が出力するライトアドレス順に画像データを画像回転処理手段に入力し、リードアドレス生成手段が出力するリードアドレス順に画像データを画像回転処理手段から出力して、入力された画像データを９０度、あるいは１８０度、あるいは２７０度回転した画像データとして出力しているので、画像回転処理を行う低価格で高速な画像処理装置を提供することができる。
請求項２の画像処理装置によれば、画像入力手段と、画像蓄積手段と、画像出力手段とがデータバスで接続され、画像データは入力画像保持手段に入力され、入力画像保持手段に入力された画像データは画像蓄積手段に転送され、画像蓄積手段に転送された画像データは画像回転手段の入力画像保持手段に入力されるので、画像蓄積手段に蓄積された画像データも回転させることができ、回転不要な画像データの入力を高速化する画像処理装置を提供することができる。

請求項３の画像処理装置によれば、回路書き換え可能な半導体デバイスによって、回路を入力画像を９０度回転した画像データを出力する回路と、入力画像を１８０度回転した画像データを出力する回路と、入力画像を２７０度回転した画像データを出力する回路とに書き換えるので、小規模な半導体デバイスを使用して、低価格で処理が高速な画像処理装置を提供することができる。
請求項４の画像処理装置によれば、回路書き換え可能な半導体デバイスによって、入力画像保持手段と、画像回転処理手段と、画像回転処理手段に画像データを入力するときのライトアドレスを生成するライトアドレス生成手段とからなる第１の回路を構成して、入力された画像データをライトアドレス生成手段が出力するライトアドレス順に画像回転処理手段に入力した後、画像回転処理手段の画像データを保持したまま回路を書き換えて、出力画像保持手段と、画像回転処理手段と、画像回転処理手段から画像データを出力するときのリードアドレスを生成するリードアドレス生成手段とからなる第２の回路を構成し、リードアドレス生成手段が生成するリードアドレス順に画像回転処理手段から画像データを出力しているので、小規模な半導体デバイスを使用して、入力画像データを９０度、あるいは１８０度、あるいは２７０度回転した画像データを出力する低価格で処理が高速な画像処理装置を提供することができる。
また、画像回転処理手段が、画像データを画像単位に分割して入出力するようにすれば、小容量メモリによる画像回転処理を行う低価格で高速な画像処理装置を提供することができる。

図１に本発明の一実施の形態の構成例を示すブロック図である。本実施の形態は、複写機、プリンタ、複合機（複写機、プリンタ、スキャナ、ファクシミリ装置の機能を有する機器）等における画像処理装置に適用可能である。
図１に示すように、本実施の形態は、画像を入力する画像入力手段１０と、入力した画像データを蓄積する画像蓄積手段２０と、蓄積された画像データを出力する画像出力手段３０と、画像を９０度、あるいは１８０度、あるいは２７０度回転させる画像回転手段と、画像入力手段１０、画像蓄積手段２０、画像出力手段３０、および画像回転手段とを接続し、各種データをやり取りするためのデータバス７０とから構成されている。
画像を回転する必要がない場合、画像入力手段１０により画像データが入力され、入力された画像データがデータバス７０を介して画像蓄積手段２０に供給され、画像蓄積手段２０によって画像データが蓄積され、画像蓄積手段２０からデータバス７０を介して画像出力手段３０に画像データが転送され、画像出力手段３０によって画像データが出力される。
画像を回転する必要がある場合、画像蓄積手段２０からデータバス７０を介して画像回転手段に画像データが転送され、回転後の画像データが再び、画像蓄積手段２０に蓄積される。その後、蓄積された回転後の画像データが、画像蓄積手段２０からデータバス７０を介して画像出力手段３０に転送され、画像が出力される。

図１においては、データバス７０を介しての画像データの転送や装置全体の動作を制御するＣＰＵ（Central Processing Unit）やメモリ等を含む制御手段や、装置を操作するための押しボタンや表示手段等を有するマンマシンインターフェースの図示は省略している。
画像入力手段１０は、例えば、書類を光学的に読取り、画像データに変換するスキャナ１１とすることができる。あるいは、ネットワーク経由でパーソナルコンピュータ等から画像データを入力するネットワークインターフェース１２や、電話回線経由で送信されたファクシミリデータを受信して画像データをデータバス７０に出力するファクシミリデータ受信装置であっても良い。
画像蓄積手段２０は、例えば、ハードディスク装置や半導体メモリや光ディスク装置等の情報記録再生装置とすることができる。画像出力手段３０は、例えば、画像データを紙に印刷して出力する印刷装置３１とすることができる。あるいは、ネットワーク経由でパーソナルコンピュータ等へ画像データを出力するネットワークインターフェース１２や、電話回線経由でファクシミリデータとして画像データを送信するファクシミリデータ送信装置であっても良い。

図２は、図１の画像処理装置が複写機である場合の構成例を示している。この場合、画像入力手段１０はスキャナ１１であり、画像出力手段３０は印刷装置３１である。
図３は、図１の画像処理装置がプリンタである場合の構成例を示している。この場合、画像入力手段１０は画像データを入力するネットワークインターフェース１２であり、画像出力手段３０は印刷装置３１である。
図４は、図１の画像処理装置が、複写機とプリンタとファクシミリ装置の機能を有する複合機である場合の構成例を示している。この場合、スキャナ１１と、画像データを入力するときのネットワークインターフェース１２と、ファクシミリデータを受信するときのファクシミリデータ送受信装置１３とが図１の画像入力手段１０に対応する。印刷装置３１と、画像データを出力するときのネットワークインターフェース１２と、ファクシミリデータを送信するときのファクシミリデータ送受信装置１３が図１の画像出力手段３０に対応する。

次に、図１の画像回転手段の構成および動作について説明する。画像回転手段は、データバス７０から画像データを入力する入力バッファメモリ４１と、入力バッファメモリ４１が出力した画像データを入力する画像回転用メモリ４２と、画像回転用メモリ４２に画像データを入力するときのアドレスを生成するライトアドレス生成手段４４と、画像回転用メモリ４２から画像データを出力するときのアドレスを生成するリードアドレス生成手段４５と、ライトアドレス生成手段４４によって生成されたアドレスと、リードアドレス生成手段４５によって生成されたアドレスと、を切り替えて画像回転用メモリ４２に供給するアドレス切換手段４３と、画像回転用メモリ４２が出力した画像データを入力し、データバス７０へ出力する出力バッファメモリ４６とを有する。

画像回転用メモリ４２は、例えば、ランダムアクセスが可能なＳＲＡＭ（Static Random Access Memory）で構成されている。データバス７０上では、高速にデータを転送するために、データを連続して転送するバースト転送によりデータ転送が行われる。
入力バッファメモリ４１と出力バッファメモリ４６は、バースト転送するときの連続したデータを一時的に保存するためのメモリである。例えば、一例として、１６個の３２ビットデータ（４バイトデータ）を連続して転送する場合であれば、１６個×４バイト＝６４バイト以上のメモリ容量を持ったＦＩＦＯ（First In First Out：先入れ先出しのバッファ回路）により入力バッファメモリ４１と出力バッファメモリ４６を構成する。あるいは、２個の６４バイト、あるいはそれ以上のメモリを使用し、一方のメモリにデータを入力した後、他方のメモリにデータを入力しながら、データを出力して、交互にメモリの入出力を行うメモリ回路でも良い。

図５は、画像回転手段が、入力画像を９０度回転させて出力する場合における、入力画像データと、画像回転用メモリ４２への画像データの入力（ライト）方法および出力（リード）方法と、出力画像データとの関係を示している。
図５（ａ）は、入力画像、図５（ｂ）は、画像回転用メモリ４２、図５（ｃ）は、出力画像である。図５（ｂ）において、画像回転用メモリ４２は２個の矩形で表されているが、実際には１個のメモリで構成されている。画像回転用メモリ４２にデータを入力（ライト）するときと、データを出力（リード）するときとで、画像回転用メモリ４２のアドレスの順序が異なることを示すために、ライトとリードに分けて図示している。
入力画像は、一例として、１画素を８ビットデータとし、主走査方向の画素数を５１２０、副走査方向の画素数（ライン数）を７０４０とし、モノクロの２５６階調の画像とする。一般に、コンピュータシステムのメモリを使用して画像データを入出力するときは、画像データを主走査方向の連続アドレス順に入出力し、データバス７０上で画像データを連続して転送するバースト転送が最も高速である。

主走査方向の逆方向や副走査方向の読出しや書込みは高速にはできない。これはコンピュータシステムのメモリとしてよく使用されるＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）の一般的な特性によるものである。本実施の形態においては、図１における画像蓄積手段２０がＳＤＲＡＭを内蔵し、入力画像データと出力画像データとを記憶する。また、本実施の形態では、画像データを高速に入出力するために、入力画像データと出力画像データをデータバス７０経由で入出力するときには、画像データをそれぞれ主走査方向の順に入出力する。
まず、入力画像を正方形の画像単位の画像データに分割する。ここでは、一例として１２８画素×１２８ラインを画像単位とする。画像回転用メモリ４２に、この画像単位の画像データを入力バッファメモリ４１経由で入力し、画像単位毎に９０度回転させる順序で画像データを出力し、出力バッファメモリ４６経由でデータバス７０に出力する。１画素が８ビットデータ（１バイトデータ）であるので、画像回転用メモリ４２の容量は１２８バイト×１２８ライン＝１６３８４バイト以上あれば良い。

画像回転用メモリ４２に画像データを入力するときは、入力画像に対応する画像データの画像単位内の主走査方向の順に、画像回転手段に画像データを入力し、画像回転用メモリ４２の主走査方向に画像データを入力する。このときは、ライトアドレス生成手段４４が画像回転用メモリ４２のアドレスを生成し、アドレス切換手段４３によって画像回転用メモリ４２のアドレス端子にアドレス値を入力する。主走査方向の画像データの入力は、副走査方向に繰り返される。即ち、主走査方向に最初の（最上部の）１ライン分の画像データの画像回転用メモリ４２への入力が終了すると、次のライン（下に隣接するライン）について同様に主走査方向に画像データを画像回転用メモリ４２に入力する。以下同様にして、画像単位内の画像データが画像回転用メモリ４２に入力される。
１画像単位の画像データを画像回転用メモリ４２に入力し終えたら、アドレス切換手段４３によって、画像回転用メモリ４２のアドレス端子に、リードアドレス生成手段４５が生成するアドレスが入力される。画像回転用メモリ４２から画像データを出力するときは、画像回転用メモリ４２の副走査方向の逆順に画像データが出力される。更に、副走査方向の逆順の画像データ出力が主走査方向に繰り返される。即ち、副走査方向の逆順に左端の１列分の画像データの画像回転用メモリ４２への入力が終了すると、次の列（右隣の列）について副走査方向の逆順に画像データが画像回転用メモリ４２に入力される。以下同様にして、画像単位内の画像データが画像回転用メモリ４２に入力される。

このとき、リードアドレス生成手段４５は、図５（ｂ）に示すように、副走査方向の逆順に対応するアドレスを生成し、１列分の画像データの出力が終了すると、次の列について同様に副走査方向の逆順に対応するアドレスを生成する。リードアドレス生成手段４５によって生成されたアドレスの順序で画像回転用メモリ４２から出力された画像データは、出力バッファメモリ４６経由でデータバス７０に出力される。画像データの出力先のアドレスを、出力画像を画像単位に分割したときのアドレスとし、図５（ｃ）に示すように、出力先において主走査方向順に出力することにより、１画像単位の９０度回転処理が終了する。
この例では、図５（ａ）に示すように、入力画像は、主走査方向に５１２０÷１２８＝４０個の画像単位に分割し、副走査方向に７０４０÷１２８＝５５個の画像単位に分割しているので、４０×５５＝２２００個の画像単位に対して上記の処理が繰り返される。図５（ｃ）に示すように、出力画像は、主走査方向に５５個の画像単位、副走査方向に４０個の画像単位に分割された画像になる。出力画像の各画像単位の画像は、該当する入力画像の各画像単位の画像を９０度回転させた画像となる。このようにして、入力画像を９０度回転して出力することができる。

図６は、画像回転手段で入力画像を１８０度回転させて出力するときの、入力画像データと画像回転用メモリ４２への画像データの入力（ライト）方法および出力（リード）方法と、出力画像データとの関係を示している。図５の場合と同様に、図６（ａ）は入力画像、図６（ｂ）は画像回転用メモリ４２、図６（ｃ）は出力画像である。図６（ｂ）において、画像回転用メモリ４２は２個の矩形で表されているが１個のメモリである。画像回転用メモリ４２にデータを入力（ライト）するときと、データを出力（リード）するときとで、画像回転用メモリ４２のアドレスの順序が異なることを示すために、ライトとリードに分けて図示している。
ここでも、入力画像は、１画素を８ビットデータとし、主走査方向の画素数を５１２０、副走査方向の画素数（ライン数）を７０４０とし、モノクロの２５６階調の画像とする。まず、入力画像を複数ライン分の画像単位に分割する。ここでは、一例として５１２０画素×１０ラインを画像単位とする。画像回転手段のメモリに、この画像単位の画像データを入力バッファメモリ４１経由で入力し、画像単位毎に１８０度回転させた順序で画像データを出力し、出力バッファメモリ４６経由でデータバス７０に出力する。１画素が８ビットデータ（１バイトデータ）であるので、画像回転用メモリ４２の容量は５１２０バイト×１０ライン＝５１２００バイトで良い。

即ち、画像回転用メモリ４２に画像データを入力するときは、入力画像の主走査方向の順に画像データを入力し、画像回転用メモリ４２の主走査方向の逆方向に画像データを入力する。これにより、画像単位の画像は左右が逆転する。このときは、アドレス切換手段４３によって、画像回転用メモリ４２のアドレス端子に、ライトアドレス生成手段４４が生成したアドレスを入力する。
１画像単位の画像データを画像回転用メモリ４２に入力し終えたら、アドレス切換手段４３によって、画像回転用メモリ４２のアドレス端子に、リードアドレス生成手段４５が生成するアドレスを入力する。画像回転用メモリ４２から画像データを出力するときは、画像回転用メモリ４２の主走査方向に出力し、１ライン分の画像データを出力し終えたら、副走査方向の逆方向に画像データを出力する。

リードアドレス生成手段４５は、図６（ｂ）に示すように、主走査方向の順に画像データを出力するようにアドレスを生成し、１ライン分の画像データが出力されたら副走査方向の逆方向の次のライン（図６（ｂ）では上に隣接するライン）の画像データを出力するようにアドレスを生成する。以下、同様にして、図６（ｂ）に示したような順に画像単位内の画像データを出力するためのアドレスを生成する。
これにより、画像回転用メモリ４２上の画像は、上下が逆転して出力される。この順序で出力された画像データは、出力バッファメモリ４６経由でデータバス７０に出力される。出力先のアドレスを、出力画像を画像単位に分割したときのアドレス値とし、主走査方向順に出力することにより、１画像単位の１８０度回転処理が終了する。
入力画像は、副走査方向に７０４０÷１０＝７０４個の画像単位に分割しているので、７０４個の画像単位に対して上記の処理を繰り返す。出力画像は、副走査方向に７０４個の画像単位に分割された画像になる。出力画像の各画像単位の画像は、該当する入力画像の各画像単位の画像の左右と上下を逆転させた、つまり１８０度回転させた画像となる。このようにして、入力画像を１８０度回転して出力することができる。

図７は、画像回転手段で入力画像を２７０度回転させて出力するときの、入力画像データと、画像回転用メモリ４２への画像データの入力（ライト）方法および出力（リード）方法と、出力画像データとの関係を示している。図５および図６の場合と同様に、図７（ａ）は、入力画像、図７（ｂ）は、画像回転用メモリ４２、図７（ｃ）は、出力画像を示している。図７（ｂ）において、画像回転用メモリ４２は２個の矩形で表されているが実際には１個のメモリである。画像回転用メモリ４２にデータを入力（ライト）するときと、データを出力（リード）するときとで、画像回転用メモリ４２のアドレスの順序が異なることを示すために、ライトとリードに分けて図示している。
ここでも、入力画像は１画素を８ビットデータとし、主走査方向の画素数を５１２０、副走査方向の画素数（ライン数）を７０４０とし、モノクロの２５６階調の画像とする。まず、入力画像を正方形の画像単位に分割する。図５に示した９０度回転の場合と同様に、１２８画素×１２８ラインを画像単位とする。画像回転用メモリ４２に、この画像単位の画像データを入力バッファメモリ４１経由で入力し、画像単位毎に２７０度回転させるような順序で画像データを出力し、出力バッファメモリ４６経由でデータバス７０に出力する。１画素が８ビットデータ（１バイトデータ）であるので、画像回転用メモリ４２の容量は１２８バイト×１２８ライン＝１６３８４バイト以上あれば良い。

画像回転用メモリ４２に画像データを入力するときは、入力画像データの画像単位内の主走査方向の順に、画像回転手段に画像データを入力し、画像回転用メモリ４２の主走査方向に画像データを入力する。このときは、アドレス切換手段４３によって、画像回転用メモリ４２のアドレス端子に、ライトアドレス生成手段４４が生成したアドレスを入力する。
１画像単位の画像データを画像回転用メモリ４２に入力し終えたら、アドレス切換手段４３によって、画像回転用メモリ４２のアドレス端子に、リードアドレス生成手段４５が生成するアドレスを入力する。画像回転用メモリ４２から画像データを出力するときは、画像回転用メモリ４２の副走査方向に画像データを出力する。更に、副走査方向の画像データ出力を主走査方向の逆順に繰り返す。
即ち、リードアドレス生成手段４５は、図７（ｂ）に示す方向の順に画像データを出力するようにアドレスを生成する。この順序で出力した画像データを出力バッファメモリ４６経由でデータバス７０に出力する。出力先の画像データのアドレスを、出力画像を画像単位に分割したときのアドレス値とし、主走査方向順に出力して、１画像単位の２７０度回転処理が終了する。

入力画像は、主走査方向に５１２０÷１２８＝４０個の画像単位に分割され、副走査方向に７０４０÷１２８＝５５個の画像単位に分割されているので、４０×５５＝２２００個の画像単位に対して上記の処理が繰り返される。出力画像は、主走査方向に５５個の画像単位、副走査方向に４０個の画像単位に分割された画像になる。出力画像の各画像単位の画像は、該当する入力画像の各画像単位の画像を２７０度回転させた画像である。このようにして、入力画像を２７０度回転して出力することができる。
以上説明したように、入力バッファメモリ４１と出力バッファメモリ４６を使用して、データバス７０上はバースト転送によってデータを高速転送し、入力画像と出力画像のどちらも主走査方向順にデータを入出力し、入力画像を分割した画像単位の小容量の画像回転用メモリ４２を使用して、画像単位毎の９０度、あるいは１８０度、あるいは２７０度の回転処理を行うことにより、小容量メモリによる高速処理ができる。

また、図１では、画像回転手段と、画像入力手段１０と、画像蓄積手段２０と、画像出力手段３０とをデータバス７０で接続し、画像入力手段１０から画像蓄積手段２０への画像データ転送と、画像蓄積手段２０から画像出力手段３０への画像データ転送と、画像蓄積手段２０と画像回転手段との間の画像データ転送ができるので、蓄積画像の回転処理ができるとともに、回転不要な画像入力を高速化することができる。
また、上述した画像回転手段は、ＡＳＩＣ（Application Specific Integrated Circuit）として実現できる。９０度回転処理回路と１８０度回転処理回路と２７０度回転処理回路とを含む回路としてＡＳＩＣ化することができる。あるいは、９０度回転処理回路と１８０度回転処理回路と２７０度回転処理回路に共通の部分は１組の回路のみを内蔵し、ライトアドレス生成手段４４とリードアドレス生成手段４５のみを、９０度回転処理用と１８０度回転処理用と２７０度回転処理用とをそれぞれ内蔵して切換える等の方法でも実現できる。
画像回転手段は、回路書き換えが可能な半導体デバイスを使用して実現することができる。回路書き換えが可能な半導体デバイスとしては、ＦＰＧＡ（Field Programmable Gate Array）やＰＬＤ（Programmable Logic Device）等がある。どちらも、半導体デバイス内部に回路を書き換えるための制御部を内蔵し、外部から回路データを入力することで、内部に回路を実現する。そして、異なる回路データを入力することで、内部回路の書き換えができる。

図８は、ＦＰＧＡ５１を使用した画像回転手段５０の構成例を示すブロック図である。画像回転手段５０は、画像回転処理を行うＦＰＧＡ５１と、ＦＰＧＡ５１に回路データを入力するための制御を行うＣＰＵ５３と、回路データを記憶するＣＰＵ用メモリと５４を有する。ＣＰＵ用メモリ５４には、９０度回転処理回路データと、１８０度回転処理回路データと、２７０度回転処理回路データが記憶される。
ＦＰＧＡ５１で行う画像回転処理の回転角度が９０度の場合は、ＣＰＵ用メモリ５４から９０度回転処理回路データを出力してＦＰＧＡの回路書き換え制御部５２に入力し、回路を９０度回転処理回路に書き換えて、９０度回転処理を実行する。ＦＰＧＡ５１で行う画像回転処理の回転角度が１８０度の場合は、ＣＰＵ用メモリ５４から１８０度回転処理回路データを出力してＦＰＧＡの回路書き換え制御部５２に入力して、回路を１８０度回転処理回路に書き換えて、１８０度回転処理を実行する。ＦＰＧＡ５１で行う画像回転処理の回転角度が２７０度の場合は、ＣＰＵ用メモリ５４から２７０度回転処理回路データを出力してＦＰＧＡの回路書き換え制御部５２に入力して、回路を２７０度回転処理回路に書き換えて、２７０度回転処理を実行する。
このように、ＦＰＧＡ５１に必要な回路データは、ＣＰＵ用メモリ５４から該当する回路データが読み出されてその都度書き換えられ、書き換えられた回路データに基づいて処理が実行される。これにより、３種類の回路を内蔵する必要がないので、小規模な半導体デバイスを使用でき、低価格で処理が高速な画像処理装置を提供できる。

回路書き換えが可能な半導体デバイスには、上記のＦＰＧＡやＰＬＤ以外にも、参考文献（Design Wave Magazine ２００４年８月号 P.30-35 第２章 ＤＡＰＤＮＡのデバイス・アーキテクチャ ＣＱ出版社：添付のＰＤＦファイルは、その雑誌の抜粋資料の一部分であるため、ページは P.12-17 になっている）に記載されているように、ダイナミック・リコンフィギャラブル（動的再構成可能）技術を使ったＬＳＩ（Large Scale Integrated Circuit）の一つとして「ＤＡＰＤＮＡ−２」（登録商標）がある。以下にその概要を説明する。
ＤＡＰＤＮＡ−２は、主にシーケンシャルな処理を行うＲＩＳＣ（Reduced Instruction Set Computer）プロセッサ・コア「ＤＡＰ（Digital Application Processor）」と、大規模なデータ処理や演算処理を行う２次元アレイ構造の「ＤＮＡ（Distributed Network Architecture）マトリックス」を内蔵したＬＳＩである。ＤＮＡマトリックスが動的に回路構成を切り換えられる部分である。回路構成の切り換え制御はＤＡＰが行う。ＤＮＡマトリックス内で構成される回路は、２次元アレイ状に並んだ演算器の接続と、各演算器の動作を設定するデータによって定義される。１つの回路構成を定義するデータをコンフィグレーションデータと呼び、外部メモリに保存できる。

ＤＮＡマトリックス内のコンフィグレーションメモリは、３個のバックグラウンド・バンクと実行用バンクからなり、外部メモリに格納されたコンフィグレーションデータは、いずれのバンクへも転送できる。実行用バンクに転送されたコンフィグレーションデータによって、ＤＮＡマトリックス内に回路が構成される。バックグラウンド・バンクから実行用バンクへコンフィグレーションデータを転送することで、ＤＮＡマトリックスの回路構成を変更できる。つまり回路を書き換えることができる。バックグラウンド・バンクから実行用バンクへのコンフィグレーションデータの転送は１クロックで行うことができる。また、ＤＮＡマトリックス内には、ＲＡＭを内蔵する演算器もあり、内部メモリとして使用できる。更に、ＲＡＭの内容は回路を書き換えても保持される。
以上概説したように、ＤＡＰＤＮＡ−２はＦＰＧＡやＰＬＤとは異なり、高速の回路書き換えが可能で、内部のメモリの内容を保持したまま回路書き換えが可能である。

図９は、ＤＡＰＤＮＡ−２（６１）を使用した画像回転手段の実施の形態を示している。画像回転手段は、ＤＡＰＤＮＡ−２（６１）と、ＳＤＲＡＭ６８と、ＲＯＭ（Read Only Memory）６９とからなる。ＤＡＰＤＮＡ−２（６１）内のＰＣＩ（Peripheral Component Interconnect）インターフェース６１でデータバス７０とＤＡＰＤＮＡ−２（６１）とを接続し、画像入力手段１０、画像蓄積手段２０、画像出力手段３０との間で画像データの転送を行う。また、ＳＤＲＡＭインターフェース６３を介してＳＤＲＡＭ６８を接続し、データバス７０から入力した画像データをＳＤＲＡＭ６８に入力したり、ＳＤＲＡＭ６８上の画像データをデータバス７０に出力したりする。また、ＲＯＭインターフェース６４を介してＲＯＭ６９を接続し、ＤＡＰ６６で実行するプログラムやＤＮＡマトリックス６７内の回路を構成するためのコンフィグレーションデータをＲＯＭ６９からＤＡＰＤＮＡ−２（６１）に入力する。
ＲＯＭ６９に記憶させるコンフィグレーションデータは以下である。
（１）９０度回転メモリライト処理回路データ
（２）９０度回転メモリリード処理回路データ
（３）１８０度回転メモリライト処理回路データ
（４）１８０度回転メモリリード処理回路データ
（５）２７０度回転メモリライト処理回路データ
（６）２７０度回転メモリリード処理回路データ

以下に、図９の実施の形態で、入力画像を９０度回転して出力するときの動作について説明する。まず、ＲＯＭ６９から９０度回転メモリライト処理回路データと、９０度回転メモリリード処理回路データとをリードし、ＤＮＡマトリックス６７内の２個のバックグラウンド・バンクに格納する。次に、１個のバックグラウンド・バンク内の９０度回転メモリライト処理回路データを実行用バンクに転送する。これにより、ＤＮＡマトリックス６７内には、図１０の上部に示す回路（入力バッファメモリ４１、画像回転用メモリ４２、ライトアドレス生成手段４４からなる回路）が構成される。
そして、データバス７０経由で入力画像を入力し、ＳＤＲＡＭ６８に記憶する。ＳＤＲＡＭ６８は、入力画像のデータ量と、入力画像を９０度回転させた後の出力画像のデータ量（入力画像と同じデータ量）とを合わせたデータ量以上のデータ容量を持つ。ＳＤＲＡＭ６８上の入力画像を、図５に示した方法で９０度回転させ、出力画像をＳＤＲＡＭ６８に出力する。９０度回転処理がすべて終了した後は、ＳＤＲＡＭ６８上には、入力画像と出力画像が記憶される。

入力画像を分割した画像単位の画像データを、ＳＤＲＡＭ６８からＳＤＲＡＭインターフェース６３とスイッチバス６５を経由して、バースト転送でＤＮＡマトリックス６７に転送する。ＤＮＡマトリックス６７内の入力バッファメモリ４１に入力された画像データを画像回転用メモリ４２に、ライトアドレス生成手段４４が生成するアドレス順に入力する。
１画像単位の画像データを画像回転用メモリ４２に入力し終えたら、９０度回転メモリリード処理回路データをバックグラウンド・バンクから実行用バンクに転送する。これにより、ＤＮＡマトリックス６７内には、図１０の下部に示す回路（出力バッファメモリ４６、画像回転用メモリ４２、リードアドレス生成手段４５からなる回路）が構成される。つまり、回路が書き換えられる。このとき、画像回転用メモリ４２内の画像データは保持されている。

その後、画像回転用メモリ４２内の画像データをリードアドレス生成手段４５が生成するアドレス順に出力し、出力バッファメモリ４６に入力する。そして、出力バッファメモリ４６からＳＤＲＡＭ６８へ、スイッチバス６５とＳＤＲＡＭインターフェース６３を介してバースト転送で画像データを転送する。１画像単位の画像データを画像回転用メモリ４２からＳＤＲＡＭ６８へ転送し終えたら、再び、９０度回転メモリライト処理回路データをバックグラウンド・バンクから実行用バンクに転送する。これにより、ＤＮＡマトリックス６７内には、再び図１０の上部に示す回路が構成される。即ち、再び回路が書き換えられる。
そして、次の画像単位の画像データを画像回転用メモリ４２に入力する。１画像単位の画像データを画像回転用メモリ４２に入力し終えたら、９０度回転メモリリード処理回路データをバックグラウンド・バンクから実行用バンクに転送し、ＤＮＡマトリックス６７内の回路を図１０の下部に示す回路に書き換える。そして、画像回転用メモリ４２内の画像データを出力する。このようにして、１画像単位毎に、図１０の上部と下部に示した回路に書き換え、画像回転用メモリ４２への画像データの入出力を行って、入力画像の９０度回転処理を行う。

以下に、図９の実施の形態で、入力画像を１８０度回転して出力するときの動作を説明する。まず、ＲＯＭ６９から１８０度回転メモリライト処理回路データと、１８０度回転メモリリード処理回路データとをリードし、ＤＮＡマトリックス６７内の２個のバックグラウンド・バンクに格納する。次に、１個のバックグラウンド・バンク内の１８０度回転メモリライト処理回路データを実行用バンクに転送する。これにより、ＤＮＡマトリックス６７内には、図１０の上部に示す回路が構成される。
そして、データバス７０経由で入力画像を入力し、ＳＤＲＡＭ６８に記憶する。ＳＤＲＡＭ６８上の入力画像を、図６に示した方法で１８０度回転させ、出力画像をＳＤＲＡＭ６８に出力する。１８０度回転処理がすべて終了した後は、ＳＤＲＡＭ６８上には、入力画像と出力画像が記憶される。

入力画像を分割した画像単位の画像データを、ＳＤＲＡＭ６８からＳＤＲＡＭインターフェース６３とスイッチバス６５を経由して、バースト転送でＤＮＡマトリックス６７に転送する。ＤＮＡマトリックス６７内の入力バッファメモリ４１に入力された画像データを画像回転用メモリ４２に、ライトアドレス生成手段４４が生成するアドレス順に入力する。
１画像単位の画像データを画像回転用メモリ４２に入力し終えたら、１８０度回転メモリリード処理回路データをバックグラウンド・バンクから実行用バンクに転送する。これにより、ＤＮＡマトリックス６７内には、図１０の下部に示す回路が構成される。つまり、回路が書き換えられる。このとき、画像回転用メモリ４２内の画像データは保持されている。

その後、画像回転用メモリ４２内の画像データをリードアドレス生成手段４５が生成するアドレス順に出力し、出力バッファメモリ４６に入力する。そして、出力バッファメモリ４６からＳＤＲＡＭ６８へ、スイッチバス６５とＳＤＲＡＭインターフェース６３を介してバースト転送で画像データを転送する。１画像単位の画像データを画像回転用メモリ４２からＳＤＲＡＭ６８へ転送し終えたら、再び、１８０度回転メモリライト処理回路データをバックグラウンド・バンクから実行用バンクに転送する。これにより、ＤＮＡマトリックス６７内には、再び図１０の上部に示す回路が構成される。即ち、再び回路が書き換えられる。
そして、次の画像単位の画像データを画像回転用メモリ４２に入力する。１画像単位の画像データを画像回転用メモリ４２に入力し終えたら、１８０度回転メモリリード処理回路データをバックグラウンド・バンクから実行用バンクに転送し、ＤＮＡマトリックス６７内の回路を図１０の下部に示す回路に書き換える。そして、画像回転用メモリ４２内の画像データを出力する。このようにして、１画像単位毎に、図１０の上部と下部に示した回路に書き換え、画像回転用メモリ４２への画像データの入出力を行って入力画像の１８０度回転処理を行う。

以下に、図９の実施の形態で、入力画像を２７０度回転して出力するときの動作を説明する。まず、ＲＯＭ６９から２７０度回転メモリライト処理回路データと、２７０度回転メモリリード処理回路データとをリードし、ＤＮＡマトリックス６７内の２個のバックグラウンド・バンクに格納する。次に、１個のバックグラウンド・バンク内の２７０度回転メモリライト処理回路データを実行用バンクに転送する。これにより、ＤＮＡマトリックス６７内には、図１０の上部に示す回路が構成される。
そして、データバス７０経由で入力画像を入力し、ＳＤＲＡＭ６８に記憶する。ＳＤＲＡＭ６８上の入力画像を、図７に示した方法で２７０度回転させ、出力画像をＳＤＲＡＭ６８に出力する。２７０度回転処理がすべて終了した後は、ＳＤＲＡＭ６８上には、入力画像と出力画像が記憶される。

入力画像を分割した画像単位の画像データを、ＳＤＲＡＭ６８からＳＤＲＡＭインターフェース６３とスイッチバス６５を経由して、バースト転送でＤＮＡマトリックス６７に転送する。ＤＮＡマトリックス６７内の入力バッファメモリ４１に入力された画像データを画像回転用メモリ４２に、ライトアドレス生成手段４４が生成するアドレス順に入力する。
１画像単位の画像データを画像回転用メモリ４２に入力し終えたら、２７０度回転メモリリード処理回路データをバックグラウンド・バンクから実行用バンクに転送する。これにより、ＤＮＡマトリックス６７内には、図１０の下部に示す回路が構成される。つまり、回路が書き換えられる。このとき、画像回転用メモリ４２内の画像データは保持されている。

その後、画像回転用メモリ４２内の画像データをリードアドレス生成手段４５が生成するアドレス順に出力し、出力バッファメモリ４６に入力する。そして、出力バッファメモリ４６からＳＤＲＡＭ６８へ、スイッチバス６５とＳＤＲＡＭインターフェース６３を介してバースト転送で画像データを転送する。１画像単位の画像データを画像回転用メモリ４２からＳＤＲＡＭ６８へ転送し終えたら、再び、２７０度回転メモリライト処理回路データをバックグラウンド・バンクから実行用バンクに転送する。これにより、ＤＮＡマトリックス６７内には、再び図１０の上部に示す回路が構成される。即ち、再び回路が書き換えられる。
そして、次の画像単位の画像データを画像回転用メモリ４２に入力する。１画像単位の画像データを画像回転用メモリ４２に入力し終えたら、２７０度回転メモリリード処理回路データをバックグラウンド・バンクから実行用バンクに転送し、ＤＮＡマトリックス６７内の回路を図１０の下部に示す回路に書き換える。そして、画像回転用メモリ４２内の画像データを出力する。このようにして、１画像単位毎に、図１０の上部と下部に示した回路に書き換え、画像回転用メモリ４２への画像データの入出力を行って入力画像の２７０度回転処理を行う。

ＤＡＰＤＮＡ−２（６１）は、高速の回路書き換えが可能なので、書き換えによって処理時間が長くなることはない。しかも、画像回転用メモリ４２への画像データの入力時と出力時とで回路を分けているので、ＤＮＡマトリックス６７の規模は小さくて済む。従って、小規模な半導体デバイスを使用して、低価格で処理が高速な９０度、あるいは、１８０度、あるいは２７０度回転処理を行う画像処理装置を提供できる。
なお、上記実施の形態の構成及び動作は例であって、本発明の趣旨を逸脱しない範囲で適宜変更することができることは言うまでもない。

本発明は、複写機、プリンタ、スキャナ１１、ファクシミリ装置等の画像処理装置に限らず、画像に対して回転処理を行うその他の装置にも適用することができる。

本発明の一実施の形態の構成例を示すブロック図である。 図１の画像処理装置が複写機である場合の構成例を示す図である。 図１の画像処理装置がプリンタである場合の構成例を示す図である。 図１の画像処理装置が、複写機とプリンタとファクシミリ装置の機能を有する複合機である場合の構成例を示す図である。 画像回転手段が、入力画像を９０度回転させて出力する場合における、入力画像データと、画像回転用メモリ４２への画像データの入力（ライト）方法および出力（リード）方法と、出力画像データとの関係を示す図である。 画像回転手段で入力画像を１８０度回転させて出力するときの、入力画像データと画像回転用メモリ４２への画像データの入力（ライト）方法および出力（リード）方法と、出力画像データとの関係を示す図である。 画像回転手段で入力画像を２７０度回転させて出力するときの、入力画像データと、画像回転用メモリ４２への画像データの入力（ライト）方法および出力（リード）方法と、出力画像データとの関係を示す図である。 ＦＰＧＡ５１を使用した画像回転手段の構成例を示すブロック図である。 ＤＡＰＤＮＡ−２を使用した画像回転手段の実施の形態を示すブロック図である。 ＤＮＡマトリックスの回路構成例を示すブロック図である。

符号の説明

１０ 画像入力手段、１０、１１ スキャナ、１１、１２ ネットワークインターフェース、１２、１３ ファクシミリデータ送受信装置、１３、２０ 画像蓄積手段、２０、３０ 画像出力手段、３０、３１ 印刷装置、３１、４０、５０、６０ 画像回転手段、４１ 入力バッファメモリ、４１、４２ 画像回転用メモリ、４２、４３ アドレス切換手段、４３、４４ ライトアドレス生成手段、４４、４５ リードアドレス生成手段、４５、４６ 出力バッファメモリ、４６、５１ ＦＰＧＡ、５２ 回路書き換え制御部、５３ ＣＰＵ、５４ ＣＰＵ用メモリ、６１ ＤＡＰＤＮＡ−２、６２ ＰＣＩインターフェース、６３ ＳＤＲＡＭインターフェース、６４ ＲＯＭインターフェース、６５ スイッチバス、６６ ＤＡＰ、６７ ＤＮＡマトリックス、６８ ＳＤＲＡＭ、６９ ＲＯＭ、７０ データバス

Claims (12)

1. 画像データを入力する入力画像保持手段と、
   前記入力画像保持手段によって保持された前記画像データを入出力する画像回転処理手段と、
   前記画像回転処理手段に前記画像データを入力するときのライトアドレスを生成するライトアドレス生成手段と、
   前記画像回転処理手段から前記画像データを出力するときのリードアドレスを生成するリードアドレス生成手段と、
   前記ライトアドレス生成手段によって生成された前記ライトアドレスと、前記リードアドレス生成手段によって生成されたリードアドレスとを切り替えて前記画像回転処理手段に供給するアドレス切換手段と、
   前記画像回転処理手段が出力した前記画像データを保持して出力する出力画像保持手段と、を有し、
   前記画像データは連続転送により前記入力画像保持手段に入力され、
   前記入力画像保持手段に入力され、保持された前記画像データは、前記アドレス切換手段が出力する前記ライトアドレス順に前記画像回転処理手段に入力され、
   前記アドレス切換手段が出力する前記リードアドレス順に前記画像回転処理手段から画像データが出力され、前記出力画像保持手段に入力され、
   前記出力画像保持手段から前記画像データが連続転送により、９０度、あるいは１８０度、あるいは２７０度回転した画像データとして出力されることを特徴とする画像処理装置。
2. 画像入力手段と、画像蓄積手段と、画像回転手段と、画像出力手段とからなる画像処理装置であって、
   前記画像回転手段は、
   画像データを入力する入力画像保持手段と、
   入力画像保持手段によって入力され、保持された前記画像データを入出力する画像回転処理手段と、
   前記画像回転処理手段に前記画像データを入力するときのライトアドレスを生成するライトアドレス生成手段と、
   前記画像回転処理手段から前記画像データを出力するときのリードアドレスを生成するリードアドレス生成手段と、
   ライトアドレス生成手段によって生成されたライトアドレスと、リードアドレス生成手段によって生成されたリードアドレスとを切り替えて前記画像回転処理手段に供給するアドレス切換手段と、
   前記画像回転処理手段が出力した前記画像データを保持して出力する出力画像保持手段と、を有し、
   前記画像回転処理手段の前記入力画像保持手段および前記出力画像保持手段と、前記画像入力手段と、前記画像蓄積手段と、前記画像出力手段とがデータバスで接続され、
   前記画像データは前記画像入力手段に入力され、
   前記画像入力手段に入力された前記画像データは前記画像蓄積手段に転送され、
   前記画像蓄積手段に転送された前記画像データは前記画像回転手段の前記入力画像保持手段に入力され、
   前記入力画像保持手段に入力され、保持された前記画像データは、前記アドレス切換手段が出力する前記ライトアドレス順に前記画像回転処理手段に入力され、
   前記アドレス切換手段が出力する前記リードアドレス順に前記画像回転処理手段から画像データが出力され、前記出力画像保持手段に入力され、
   前記出力画像保持手段から前記画像データが連続転送により、９０度、あるいは１８０度、あるいは２７０度回転した画像データとして前記画像蓄積手段に転送され、
   前記画像蓄積手段に転送された前記画像データが前記画像出力手段に転送され、
   前記画像出力手段から前記画像データが出力されることを特徴とする画像処理装置。
3. 画像データを入力する入力画像保持手段と、
   前記入力画像保持手段によって保持された前記画像データを入出力する画像回転処理手段と、
   前記画像回転処理手段に前記画像データを入力するときのライトアドレスを生成するライトアドレス生成手段と、
   前記画像回転処理手段から前記画像データを出力するときのリードアドレスを生成するリードアドレス生成手段と、
   ライトアドレス生成手段によって生成された前記ライトアドレスと、リードアドレス生成手段によって生成された前記リードアドレスとを切り替えて前記画像回転処理手段に供給するアドレス切換手段と、
   前記画像回転処理手段が出力した前記画像データを保持して出力する出力画像保持手段と、を回路書き換え可能な半導体デバイスによって構成し、
   前記回路を、入力された前記画像データを９０度回転した画像データとして出力する回路に書き換えるための第１の回路データと、入力された前記画像データを１８０度回転した画像データとして出力する回路に書き換えるための第２の回路データと、入力された前記画像データを２７０度回転した画像データとして出力する回路に書き換えるための第３の回路データとを記憶する回路データ記憶手段と、
   前記回路データ記憶手段に記憶されている前記第１の回路データ、または前記第２の回路データ、または前記第３の回路データに基づいて前記回路を書き換える回路書換手段と、を有し、
   前記画像データは連続転送により前記入力画像保持手段に入力され、
   前記入力画像保持手段によって入力され、保持された前記画像データは、前記アドレス切換手段が出力する前記ライトアドレス順に前記画像回転処理手段に入力され、
   前記アドレス切換手段が出力する前記リードアドレス順に前記画像回転処理手段から画像データが出力され、前記出力画像保持手段に入力され、
   前記出力画像保持手段から前記画像データが連続転送により、前記回路書換手段によって書き換えられた回路に従って、９０度、あるいは１８０度、あるいは２７０度回転した画像データとして出力されることを特徴とする画像処理装置。
4. 所定のタイミングで交互に、画像データを入力する入力画像保持手段、前記入力画像保持手段によって保持された前記画像データを入力する画像回転処理手段、および前記画像回転処理手段に前記画像データを入力するときのライトアドレスを生成するライトアドレス生成手段とからなる第１の回路と、前記画像回転処理手段から前記画像データを出力するときのリードアドレスを生成するリードアドレス生成手段と、前記ライトアドレス生成手段によって生成された前記ライトアドレスに基づいて前記画像データを出力する前記画像回転処理手段と、前記画像回転処理手段が出力した前記画像データを保持して出力する出力画像保持手段とからなる第２の回路を回路書き換え可能な半導体デバイスによって構成し、
   前記第１の回路を、入力された前記画像データを９０度回転した画像データとして出力するように動作する回路に書き換えるための第１の回路データと、前記第２の回路を、入力された前記画像データを９０度回転した画像データとして出力するように動作する回路に書き換えるための第２の回路データと、前記第１の回路を、入力された前記画像データを１８０度回転した画像データとして出力するように動作する回路に書き換えるための第３の回路データと、前記第２の回路を、入力された前記画像データを１８０度回転した画像データとして出力するように動作する回路に書き換えるための第４の回路データと、前記第１の回路を、入力された前記画像データを２７０度回転した画像データとして出力するように動作する回路に書き換えるための第５の回路データと、前記第２の回路を、入力された前記画像データを２７０度回転した画像データとして出力するように動作する回路に書き換えるための第６回路データとを記憶する回路データ記憶手段と、
   前記回路データ記憶手段に記憶されている前記第１の回路データ、第３の回路データ、第５の回路データに基づいて前記第１の回路を書き換え、前記第２の回路データ、前記第４の回路データ、前記第６の回路データに基づいて、前記画像回転処理手段に入力された前記画像データを保持したまま、前記第２の回路を書き換える回路書換手段と、を有し、
   前記第１の回路において、
   前記画像データが連続転送により前記入力画像保持手段に入力され、
   前記入力画像保持手段によって入力され、保持された前記画像データが、前記アドレス切換手段が出力する前記ライトアドレス順に前記画像回転処理手段に入力され、
   前記第２の回路において、
   前記アドレス切換手段が出力する前記リードアドレス順に前記画像回転処理手段から画像データが出力され、前記出力画像保持手段に入力され、
   前記出力画像保持手段から前記画像データが連続転送により、９０度、あるいは１８０度、あるいは２７０度回転した画像データとして出力されることを特徴とする画像処理装置。
5. 前記画像回転処理手段は、前記画像データを画像単位に分割して入出力することを特徴とする請求項１乃至４のいずれか一項に記載の画像処理装置。
6. 前記ライトアドレス生成手段は、前記画像単位に分割された前記画像データを前記画像回転処理手段に入力するときのライトアドレスを生成し、前記ライトアドレス生成手段は、前記画像単位に分割された前記画像データを前記画像回転処理手段から出力するときのリードアドレスを生成することを特徴とする請求項５に記載の画像処理装置。
7. 前記画像データを９０度回転させるときに前記ライトアドレス生成手段が生成する前記ライトアドレスは、前記画像データを前記画像回転処理手段に主走査方向の順に、かつ副走査方向の順に行が移動する方向に書き込むためのアドレスであることを特徴とする請求項１乃至６のいずれか一項に記載の画像処理装置。
8. 前記画像データを９０度回転させるときに前記リードアドレス生成手段が生成するリードアドレスは、前記画像回転手段から前記画像データを副走査方向の逆順に、かつ主走査方向の順に列が移動する方向に読み出すためのアドレスであることを特徴とする請求項７に記載の画像処理装置。
9. 前記画像データを１８０度回転させるときに前記ライトアドレス生成手段が生成する前記ライトアドレスは、前記画像データを前記画像回転処理手段に主走査方向の逆順にかつ副走査方向の順に行が移動する方向に書き込むためのアドレスであることを特徴とする請求項１乃至６のいずれか一項に記載の画像処理装置。
10. 前記画像データを１８０度回転させるときに前記リードアドレス生成手段が生成するリードアドレスは、前記画像回転手段から前記画像データを主走査方向の順に、かつ副走査方向の逆順に行が移動する方向に読み出すためのアドレスであることを特徴とする請求項９に記載の画像処理装置。
11. 前記画像データを２７０度回転させるときに前記ライトアドレス生成手段が生成する前記ライトアドレスは、前記画像データを前記画像回転処理手段に主走査方向の順に、かつ副走査方向の順に行が移動する方向に書き込むためのアドレスであることを特徴とする請求項１乃至６のいずれか一項に記載の画像処理装置。
12. 前記画像データを２７０度回転させるときに前記リードアドレス生成手段が生成するリードアドレスは、前記画像回転手段から前記画像データを副走査方向の順に、かつ主走査方向の逆順に列が移動する方向に読み出すためのアドレスであることを特徴とする請求項１１に記載の画像処理装置。

Images