JP2008229003A - 遊技機用表示制御装置 - Google Patents

Abstract

【課題】表示装置が変更されても表示制御基板の配線パターンを変更する必要がないように、画像処理用ＬＳＩの出力端子と出力されるデジタルＲＧＢ信号との組み合わせをソフトウェア変更により組み替えることが可能な遊技機用表示制御装置を提供する。
【解決手段】抽選結果に基づく演出表示を行う液晶表示装置にデジタルＲＧＢ信号を出力するＶＤＰ１３４を備える遊技機用表示制御装置において、ＶＤＰ１３４の色信号を出力する出力端子ＯＵＴ０〜ＯＵＴ２３とＶＤＰ１３４から出力されるデジタルＲＧＢ信号との組み合わせを設定可能な出力端子信号選択レジスタ３９９を備え、出力端子信号選択レジスタ３９９に設定された組み合わせに基づいてＶＤＰ１３４の色信号を出力する出力端子ＯＵＴ０〜ＯＵＴ２３に出力するデジタルＲＧＢ信号を選択するセレクタ回路４００〜４２３を備える。
【選択図】図７

Description

本発明は遊技機用表示制御装置に関し、特にパチンコ遊技機等の弾球遊技機，スロットマシンやパチスロ機等の回胴式遊技機，ポーカーゲーム機等の各種ゲーム機で使用される遊技機用表示制御装置に関する。

図９は、遊技機における表示装置の解像度の変遷を説明する図である。表示装置の解像度は、初期の頃には３２０×２４０のアナログ出力であるＱＶＧＡ（Quarter Video Graphic Array）が主流であったが、次第に６４０×４８０のデジタル出力であるＶＧＡ（Video Graphic Array）へと遷移していった。最近では、８００×６００または１０２４×７６８のデジタルＬＶＤＳ（Low Voltage Differential Signaling）出力であるＳＶＧＡ（Super Extended Graphic Array）またはＸＧＡ（Extended Graphic Array）が主流となっており、初期に比べて高解像度の表示装置が使用されている。

近年の表示装置であるＬＣＤ（Liquid Crystal Display：液晶表示装置）、特にＳＶＧＡクラス以上のＬＣＤは、デジタルＲＧＢ（Red，Green，Blue）信号を入力して表示動作するようになっており、遊技機に設けられる表示装置においてもデジタルＲＧＢ信号を受け付けるようになっている。つまり、従来、遊技機の表示装置内の表示制御基板に設けられたＤ−Ａ（Digital-Analog）コンバータは必要なくなり、さらに高解像度に対応するため、画像処理用ＬＳＩ（Large Scaled Integration）であるＶＤＰ（Video Display Processor）はノイズなどの影響を受け付けにくいＬＶＤＳ方式で表示装置にデータ転送を行っている。

例えば、特許文献１には、従来技術として、図３０に、ＬＤＶＳを採用した画像表示システムの全体構成が例示されている。この画像表示システムは、グラフィックコントローラ１１０（本発明の画像処理用ＬＳＩに相当）からの画像データ出力側にＬＶＤＳの差動変調部１２０を設ける一方、液晶表示装置の側においては、液晶表示部１４０のデータ入力側にＬＶＤＳの差動復調部１３０を設け、差動変調部１２０によってデジタル信号２１０を電圧振幅の小さい差動シリアル信号２２０に変調し、差動復調部１３０において再びデジタル画像データ２３０に変換するようにしたものである。しかし、この従来の画像表示システムについては、グラフィックコントローラ１１０から出力される画像データの出力端子の詳細およびそれらを変更する技術については一切記載されていない。また、特許文献１には、図１等に、信号線駆動回路に入力される伝送路におけるＥＭＩ（Electro-Magnetic Interference:電磁波妨害）を低減するために、さらに垂直差分伝送方式を採用した画像表示装置が開示されている。すなわち、この画像表示装置は、デジタル画像データを入力し、保持しているデータに対する差分を差分デジタルデータとして出力する差分変調部１２と、差分変調部１２から出力される差分デジタルデータをシリアル信号に変換して出力する差動信号変調部１４と、シリアル信号を伝送する１対以上の差動信号伝送路と、差動信号伝送路を介して伝送されたシリアル信号を差分デジタルデータに復調する差動信号復調部１６と、差動信号復調部１６により復調された差分デジタルデータを入力し、保持しているデータを加算してデジタル画像データを出力する垂直差分復調部１８と、垂直差分復調部１８から出力されたデジタル画像データを入力して画像を表示する画像表示部と、を備え、差分デジタルデータは、符号を表す少なくとも１ビットの符号データと、絶対値を表す複数ビットの差分絶対値データと、を含み、差動信号変調部１６は、１画素分の差分絶対値データのうちの上位ビット側のデータをその１画素分のシリアル信号を出力する期間の前半もしくは後半に出力し、その１画素分の差分絶対値データの下位ビット側のデータをその１画素分のシリアル信号を出力する期間の後半もしくは前半に出力するようにしたものである。しかし、この画像表示装置についても、グラフィックコントローラ１０から出力される画像データの出力端子の詳細およびそれらを変更する技術については一切記載されていない。
特開２００４−１７７７４３号公報

ところで、従来は、ＬＤＶＳの有無に関わらず、表示装置が受け付けるデジタルＲＧＢ信号の入力端子の組み合わせが表示装置の製造元により異なっているため、表示装置が変更されると、そのたびに表示制御基板の配線パターンを変更しなければならないという問題があった。

本発明は、このような事情に鑑みてなされたものであり、表示装置が変更されても表示制御基板の配線パターンを変更する必要がないように、画像処理用ＬＳＩの各出力端子と各出力端子から出力されるデジタルＲＧＢ信号との組み合わせをソフトウェア変更により組み替えることが可能な遊技機用表示制御装置を提供することを課題とする。

課題を解決するための手段及び発明の効果

上記課題を解決するために、請求項１記載の遊技機用表示制御装置は、遊技機に設けられ、遊技に関する情報を表示する表示手段を制御する遊技機用表示制御装置において、前記表示手段に対しデジタルＲＧＢ信号を出力する複数の出力端子が設けられた画像処理用ＬＳＩと、前記画像処理用ＬＳＩの各出力端子と出力されるデジタルＲＧＢ信号との組み合わせを設定する設定手段と、前記設定手段により設定された組み合わせに基づいて各出力端子に出力するデジタルＲＧＢ信号を選択する選択手段と、を備えることを特徴とする。請求項１記載の遊技機用表示制御装置によれば、出力端子信号選択設定手段と選択手段とを設け、画像処理用ＬＳＩの各出力端子と画像処理用ＬＳＩから出力されるデジタルＲＧＢ信号との組み合わせを設定変更可能としたことにより、採用する表示装置の製造元に影響されることなく、共通の表示制御基板を採用することが可能になり、採用する表示装置を変更しても表示制御基板の配線パターンを変更することなく制御プログラムのソフトウェア変更だけで対応することが可能になる。これにより、新しい遊技機を低コスト、かつ短期スケジュールで開発することができるようになるとともに、表示制御基板の汎用性を広げることで在庫リスクを低減させることができる。

請求項２記載の遊技機用表示制御装置は、請求項１記載の遊技機用表示制御装置において、前記画像処理用ＬＳＩと接続されるＬＶＤＳトランスミッタを備え、前記ＬＶＤＳトランスミッタは、前記画像処理用ＬＳＩの各出力端子から出力されるパラレルのデジタルＲＧＢ信号をシリアルの差動信号に変換して前記表示手段の備えるＬＶＤＳレシーバへ送信し、前記ＬＶＤＳレシーバは、前記ＬＶＤＳトランスミッタより受信したシリアルの差動信号をパラレルのデジタルＲＧＢ信号に変換して前記表示手段の各入力端子に出力することを特徴とする。請求項２記載の遊技機用表示制御装置によれば、ＬＶＤＳトランスミッタ，ＬＶＤＳレシーバを使用することにより、少ないライン数で画像データを表示装置に送信することができるとともに、低電圧の差動信号を使用するので、画像データの伝送によるＥＭＩ（Electro-Magnetic Interference：電磁波妨害）を低減することができるというＬＶＤＳ方式を採用した場合の本来の効果があるのはもちろん、ＬＶＤＳ方式の規格は表示装置の製造元によらず共通なので、ＬＶＤＳ方式を採用している（ＬＶＤＳレシーバを備えた）表示装置であればその製造元に影響されることなく共通の表示制御基板を採用することが可能になる。これにより、採用する表示装置を変更しても表示制御基板の配線パターンを変更することなく制御プログラムのソフトウェア変更だけで対応することが可能になり、新しい遊技機を低コスト、かつ短期スケジュールで開発することができるようになるとともに、表示制御基板の汎用性を広げることで在庫リスクを低減させることができる。

遊技機用表示制御装置において、採用する表示装置が変更されたときに表示制御基板の配線パターンを変更せずに対応するという目的を、画像処理用ＬＳＩの各出力端子と画像処理用ＬＳＩから出力されるデジタルＲＧＢ信号との組み合わせを、画像処理用ＬＳＩ内でソフトウェア変更可能にすることにより達成した。

以下、本発明の遊技機用表示制御装置の実施例について、図面を参照して説明する。

図１は、本発明の実施例１に係る遊技機用表示制御装置を搭載する遊技機の一例としてのパチンコ遊技機１の正面模式図である。このパチンコ遊技機１は、所謂セブン機タイプ（第１種）のパチンコ遊技機であり、台枠に取り付けられた透明ガラス板でなる前面扉２と、台枠の内側に配置されて前面扉２によって覆われる遊技盤３と、遊技盤３の左右斜め下方に配置された一対のスピーカ４と、遊技盤３の上方位置等に配置された装飾ランプ類５と、遊技盤３の下方に設けられた貯留皿６と、貯留皿６の右方（図１で見て）に設けられ、発射停止ボタン７１を備える発射ハンドル７とを含んで構成されている。

遊技盤３は、遊技盤３のほぼ中央位置に配設された遊技機用表示装置１０と、遊技機用表示装置１０の左方に設けられた通過ゲート１１と、遊技盤３上に植設された多数本（図示は４本）の釘１２と、いわゆる電動チューリップ（以下、電チューと略記する）である始動入賞装置１３と、始動入賞装置１３の下方に設けられた大入賞装置１４と、大入賞装置１４の下方に設けられた玉排出口１５と、遊技盤３の左縁寄り中程に配置されたＬＥＤ（Light Emitting Diode）でなる普図（普通図柄）表示部１６と、普図表示部１６の下方に連設された４つのＬＥＤでなる普図保留表示部１７とを含んで構成されている。

発射ハンドル７は、発射停止ボタン７１を備える回転操作部材でなり、発射停止ボタン７１を押圧することなしに回転操作されると、その回転操作量を表す回転操作信号を発射制御回路１５０（図２参照）に出力する。なお、発射停止ボタン７１を押圧しているときは、発射ハンドル７の回転操作量に関わらず回転操作信号は出力されない。

遊技機用表示装置１０は、特図（特別図柄）の抽選結果により決定された３桁のアラビア数字等のキャラクタでなる特図を上下２段または１段に表示して遊技者に特図の抽選結果を報知する液晶表示装置（本発明の表示手段に相当）２００と、液晶表示装置２００の窓枠下辺に配設された４つのＬＥＤでなる特図（特別図柄）保留表示部９とから構成されている。

通過ゲート１１は、賞球がないゲートであり、通過ゲート１１に玉を通過させると、普図の抽選処理が行われる。普図表示部１６では、普図の抽選結果に基づいて図柄変動（ＬＥＤの点滅動作）が行われ、所定時間経過後に点灯表示すれば当たりとなり、後述する始動入賞装置１３の可動羽根を所定時間開放する。普図の図柄変動中や始動入賞装置１３の開放動作中に新たな普図の抽選処理が行われると、その抽選結果は一時記憶（保留）され、普図保留表示部１７は、最大４つまで保留できる普図の抽選結果の数に応じて点灯表示する。先の図柄変動や開放動作が終了すると、普図表示部１６では保留された普図の抽選結果に基づいて新たな図柄変動を開始する。

始動入賞装置１３は、開口部に一対の可動羽根を有する、いわゆる電チューと呼ばれる可変入賞装置でなる。始動入賞装置１３は、普図表示部１６にて当たり表示がなされると、可動羽根を所定時間開放する。始動入賞装置１３に玉が入賞すると、特図の抽選処理が行われる。液晶表示装置２００では、特図の抽選結果に基づいて図柄変動が行われる。詳しくは、３桁の図柄が同時に変動を開始し、所定時間経過後に停止し、３つの同じ数字が並べば大当たりとなり、大当たり処理が行われる。特図の図柄変動中や大当たり処理中に新たな特図の抽選処理が行なわれると、その抽選結果は一時記憶（保留）され、特図保留表示部９は、最大４つまで保留できる特図の抽選結果の数に応じて点灯表示する。先の図柄変動や大当たり処理が終了すると、液晶表示装置２００では保留された特図の抽選結果に基づいて新たな図柄変動を開始する。

大入賞装置１４は、いわゆるアタッカーと呼ばれる可変入賞装置であり、開口部と蓋部材とから構成され、蓋部材が移動することにより開口部の閉鎖状態と開放状態とを呈する。大入賞装置１４は、大当たりに当選すると、１回の大当たり処理で、例えば、開放してから１０個入賞または２５秒経過で閉鎖するまでの処理を１ラウンドとして、１５ラウンド継続する処理を行う。

玉排出口１５は、遊技盤３の最下部に開口されており、遊技盤３の盤面上を流下し終わった玉を遊技機外部に排出する。

図２を参照すると、パチンコ遊技機１は、主回路１１０を搭載する主制御基板１００と、主回路１１０に接続された特図保留表示部９，普図表示部１６および普図保留表示部１７と、主回路１１０に接続され装飾ランプ類５ならびにアンプ４０およびスピーカ４を制御する副制御回路１２０の搭載された副制御基板と、副制御回路１２０に接続され液晶表示装置２００を制御する表示制御回路１３０（本発明の遊技機用表示制御装置に相当）の搭載された表示制御基板と、主回路１１０に接続され払出装置１４１を制御する払出制御回路１４０の搭載された払出制御基板と、払出制御回路１４０に接続され発射ハンドル７からの回転操作信号に基づいて発射装置１５１を制御する発射制御回路１５０の搭載された発射制御基板と、通過ゲート１１に併設され主回路１１０に接続されたゲート通過検出器１６１と、始動入賞装置１２に併設され主回路１１０に接続された始動入賞検出器１６２と、大入賞装置１４に併設され主回路１１０に接続された大入賞検出器１６３と、主回路１１０に接続され電チューである始動入賞装置１３の可動羽根を開閉する電チューソレノイド１６６と、主回路１１０に接続され大入賞装置１４を開閉する大入賞ソレノイド１６７と、各基板に所定電圧を供給する電源回路１６８とを含んで構成されている。

なお、パチンコ遊技機１を制御する各回路の搭載された各基板はパチンコ遊技機１の背面側に配置されており、表示制御回路１３０の搭載された表示制御基板は液晶表示装置２００の背面側に配置されている。

主回路１１０は、ＣＰＵ（Central Processing Unit）１１１，プログラム格納用のＲＯＭ（Read Only Memory）１１２，ワークエリアや各種カウンタ等が割り当てられるＲＡＭ（Random Access Memory）１１３，Ｉ／Ｏ（Input/Output）１１４等を備える。

なお、その他の各回路の基板の各回路も、個別にＣＰＵやメモリを備える構成が一般的であるが、図２では省略している。

副制御回路１２０は、主回路１１０より入力される音声制御信号に応じてアンプ４０を介してスピーカ４より音声を出力させる。また、副制御回路１２０は、主回路１１０より入力されるランプ制御信号に応じて装飾ランプ類５の点灯／消灯を制御する。

払出制御回路１４０は、主回路１１０より入力される賞球払出信号に応じて払出装置１４１を制御し、貯留皿６に所定数の賞球を払い出させる。

発射制御回路１５０は、遊技者による発射ハンドル７の回転操作に応じて発射装置１５１を作動させる。発射ハンドル７の回転操作量に応じて、発射装置１５１による玉の発射強度（玉の飛距離）を調節することが可能となっている。発射装置１５１より発射された玉は、遊技盤３上へと放出され自重によって流下する。

表示制御回路１３０は、副制御回路１２０から入力される表示制御コマンドに応じて液晶表示装置２００に画像を表示させるための処理を実行する。

図３は、表示制御回路１３０の構成を示す回路ブロック図である。表示制御回路１３０は、表示制御用ＣＰＵ１３１と、表示制御用ＣＰＵ１３１に第１バス１３２を介して接続されたプログラムＲＯＭ１３３と、表示制御用ＣＰＵ１３１に第１バス１３２を介して接続されたＶＤＰ（Video Display Processor：本発明の画像処理用ＬＳＩに相当する）１３４と、ＶＤＰ１３４に第２バス１３５を介して接続されたキャラクタＲＯＭ１３６と、ＶＤＰ１３４に第２バス１３５を介して接続されたＶＲＡＭ（Video Random Access Memory）１３７と、ＶＤＰ１３４に接続されたＬＶＤＳトランスミッタ１３８と、ＬＶＤＳトランスミッタ１３８に接続された出力コネクタ１３９とを備えて構成されている。

同じく、図３に示すように、液晶表示装置２００は、表示制御回路１３０にケーブル３００を経由して接続されており、一端が出力コネクタ１３９に接続されたケーブル３００の他端が接続される入力コネクタ２０１と、入力コネクタ２０１から入力したシリアルの低電圧差動信号をパラレルのデジタルＲＧＢ信号に変換して出力するＬＶＤＳレシーバ２０２と、ＬＶＤＳレシーバ２０２から出力されたデジタルＲＧＢ信号に基づいて画像を表示するＬＣＤ２０３とを備えて構成されている。

プログラムＲＯＭ１３３は、プログラムコードおよび各種パラメータからなる制御プログラムを格納する。例えば、プログラムＲＯＭ１３３として３２〜１２８ＭビットのＲＯＭを使用した場合、プログラムコードは数１００Ｋビット程度で、残りは各種パラメータとなる。

キャラクタＲＯＭ１３６には、表示内容に対応した図柄やキャラクタなどの圧縮された画像データが格納されている。

ＶＲＡＭ１３７は、図柄やキャラクタなどの画像データを展開して画面データを作成するフレームバッファ領域などを備えるメモリである。

表示制御用ＣＰＵ１３１は、自身のＲＡＭ（図示せず）を内蔵しており、副制御回路１２０から受信した表示制御コマンドの内容をプログラムＲＯＭ１３３から読み出した制御プログラムのプログラムコードに従って解析する。表示制御用ＣＰＵ１３１は、その解析結果に基づいて必要な各種パラメータをプログラムＲＯＭ１３３に格納された制御プログラムから読み出して演算し、１フレームごとの画面情報（ディスプレイリスト）を作成してＶＤＰ１３４へ転送する。また、表示制御用ＣＰＵ１３１は、ＶＤＰ１３４に対しＬＣＤ２０３の解像度，ドットクロックに関する情報，キャラクタＲＯＭ１３６へのリードタイミングに関する情報などの、ＶＤＰ１３４の処理に必要な情報を送信する。特に、本実施例１では、表示制御用ＣＰＵ１３１は、ＶＤＰ１３４の出力端子ＯＵＴ０〜ＯＵＴ２３に関する設定情報（図７に示す出力端子信号選択レジスタ３９９の設定値）をＶＤＰ１３４に出力する。

ＶＤＰ１３４は、画面情報（ディスプレイリスト）に従い、キャラクタＲＯＭ１３６から圧縮された画像データを読み出してＶＲＡＭ１３７上のフレームバッファに描画して１フレーム分の画像を作成し、デジタルＲＧＢ信号としてＬＶＤＳトランスミッタ１３８に出力する。詳しくは、ＶＤＰ１３４は、画面情報（ディスプレイリスト）に従って、図柄やキャラクタなどが格納されたキャラクタＲＯＭ１３６から必要な図柄やキャラクタなどを読み出すとともに解凍し、読み出した図柄やキャラクタなどのドットのアドレス，表示色，回転，拡大および縮小などを画面情報（ディスプレイリスト）に基づいて演算し、演算結果をＶＲＡＭ１３７上のフレームバッファに展開する。続いて、ＶＤＰ１３４は、ＶＲＡＭ１３７に展開されている１フレーム分の画像に基づいてデジタルＲＧＢ信号をＬＶＤＳトランスミッタ１３８に送出する。なお、ＶＲＡＭ１３７は、ＶＤＰ１３４に内蔵していてもよい。

図４（ａ），（ｂ）は、表示制御基板と、ある製造元（以下、Ａ社という）製の液晶表示装置２００とを接続した場合の、ＬＶＤＳのタイミングダイアグラムと、表示制御基板と液晶表示装置２００との間の端子間接続とを説明する図である。以下、この場合を、例１という。

ＶＤＰ１３４は、図４（ｂ）に示すように、色信号を出力する出力端子ＯＵＴ０〜ＯＵＴ２３（図７参照）からデジタルＲＧＢ信号である、８階調の赤色信号ＲＥＤ０〜ＲＥＤ７（以下、単に「Ｒ０」〜「Ｒ７」と記載する），８階調の緑色信号ＧＲＥＥＮ０〜ＧＲＥＥＮ７（以下、単に「Ｇ０」〜「Ｇ７」と記載する），および８階調の青色信号ＢＬＵＥ０〜ＢＬＵＥ７（以下、単に「Ｂ０」〜「Ｂ７」と記載する）を出力する。また、ＶＤＰ１３４は、水平同期信号Ｈｓｙｎｃ，垂直同期信号Ｖｓｙｎｃ，ディスプレイイネーブル信号ＤＥ（Display Enable），およびクロック信号Ｃｌｏｃｋを出力する。なお、電源ＯＮ時には、所定の初期情報に基づいてＶＤＰ１３４の色信号を出力する出力端子ＯＵＴ０〜ＯＵＴ２３に何れかのデジタルＲＧＢ信号が設定されているものとする。図４（ｂ）では、ＶＤＰ１３４の色信号を出力する出力端子ＯＵＴ０〜ＯＵＴ２３（図４（ｂ）において水平同期信号Ｈｓｙｎｃ，垂直同期信号Ｖｓｙｎｃ，ディスプレイイネーブル信号ＤＥ（Display Enable），およびクロック信号Ｃｌｏｃｋを除いて上から順に並んでいるものとする）からは、赤色信号Ｒ７，赤色信号Ｒ５，緑色信号Ｇ０，緑色信号Ｇ１，緑色信号Ｇ２，緑色信号Ｇ６，緑色信号Ｇ７，緑色信号Ｇ３，緑色信号Ｇ４，緑色信号Ｇ５，青色信号Ｂ０，青色信号Ｂ６，青色信号Ｂ７，青色信号Ｂ１，青色信号Ｂ２，青色信号Ｂ３，青色信号Ｂ４，青色信号Ｂ５，赤色信号Ｒ６，赤色信号Ｒ０，赤色信号Ｒ１，赤色信号Ｒ２，赤色信号Ｒ３，および赤色信号Ｒ４がそれぞれ出力されるようになっている。

ＬＶＤＳトランスミッタ１３８は、図４（ｂ）に示すように、各入力端子Ｎｏ．２〜Ｎｏ．５６（番号抜け有り）より入力されるパラレルのデジタルＲＧＢ信号をシリアルの低電圧差動信号に変換し、特定の組み合わせで出力端子ＯＵＴ０−，ＯＵＴ０＋，ＯＵＴ１−，ＯＵＴ１＋，ＯＵＴ２−，ＯＵＴ２＋，ＣＬＫＯＵＴ−，ＣＬＫＯＵＴ＋，ＯＵＴ３−，ＯＵＴ３＋に出力する。詳しくは、図４（ａ）に示すように、ＬＶＤＳトランスミッタ１３８は、１サイクルの間に、出力端子ＯＵＴ０−，ＯＵＴ０＋にシリアルの低電圧差動信号Ｇ０，Ｒ５，Ｒ４，Ｒ３，Ｒ２，Ｒ１，Ｒ０（対応する色信号等の符号を付して示す。以下同様）を出力し、出力端子ＯＵＴ１−，ＯＵＴ１＋にシリアルの低電圧差動信号Ｂ１，Ｂ０，Ｇ５，Ｇ４，Ｇ３，Ｇ２，Ｇ１を出力し、出力端子ＯＵＴ２−，ＯＵＴ２＋にシリアルの低電圧差動信号ＤＥ，Ｖｓｙｎｃ，Ｈｓｙｎｃ，Ｂ５，Ｂ４，Ｂ３，Ｂ２を出力し、出力端子ＯＵＴ３−，ＯＵＴ３＋にシリアルの低電圧差動信号ＮＡ（Not Available），Ｂ７，Ｂ６，Ｇ７，Ｇ６，Ｒ７，Ｒ６を出力する。

ケーブル３００は、図４（ｂ）で上から順番に、ペアラインＲＸＩＮ０−，ＲＸＩＮ０＋，ペアラインＲＸＩＮ１−，ＲＸＩＮ１＋，ペアラインＲＸＩＮ２−，ＲＸＩＮ２＋，ペアラインＲＸＣＫＩＮ，ＲＸＣＫＩＮ，ペアラインＲＸＩＮ３−，ＲＸＩＮ３＋の５組のペアラインからなり、各ペアラインの一端は、出力コネクタ１３９を通じて、ＬＶＤＳトランスミッタ１３８の出力端子ＯＵＴ０−，ＯＵＴ０＋，ＯＵＴ１−，ＯＵＴ１＋，ＯＵＴ２−，ＯＵＴ２＋，ＣＬＫＯＵＴ−，ＣＬＫＯＵＴ＋，ＯＵＴ３−，ＯＵＴ３＋にそれぞれ接続されている。また、各ペアラインの他端は、入力コネクタ２０１を通じて、ＬＶＤＳレシーバ２０２の入力端子ＩＮ０−，ＩＮ０＋，ＩＮ１−，ＩＮ１＋，ＩＮ２−，ＩＮ２＋，ＣＬＫＩＮ−，ＣＬＫＩＮ＋，ＩＮ３−，ＩＮ３＋にそれぞれ接続されている。

ＬＶＤＳレシーバ２０２は、特定の組み合わせで入力したシリアルの低電圧差動信号をパラレルのデジタルＲＧＢ信号に変換し、ＬＣＤ２０３へ出力する。詳しくは、ＬＶＤＳレシーバ２０２は、図４（ａ）に示すように、１サイクルの間に、入力端子ＩＮ０−，ＩＮ０＋に入力されるシリアルの低電圧差動信号Ｇ０，Ｒ５，Ｒ４，Ｒ３，Ｒ２，Ｒ１，Ｒ０を、パラレルのデジタルＲＧＢ信号の色信号Ｇ０，Ｒ５，Ｒ４，Ｒ３，Ｒ２，Ｒ１，Ｒ０に変換して、ＬＣＤ２０３の対応する各入力端子に出力する。また、１サイクルの間に、入力端子ＩＮ１−，ＩＮ１＋に入力されるシリアルの低電圧差動信号Ｂ１，Ｂ０，Ｇ５，Ｇ４，Ｇ３，Ｇ２，Ｇ１を、パラレルのデジタルＲＧＢ信号の色信号Ｂ１，Ｂ０，Ｇ５，Ｇ４，Ｇ３，Ｇ２，Ｇ１に変換して、ＬＣＤ２０３の対応する各入力端子に出力する。さらに、１サイクルの間に、入力端子ＩＮ２−，ＩＮ２＋に入力されるシリアルの低電圧差動信号ＤＥ，Ｖｓｙｎｃ，Ｈｓｙｎｃ，Ｂ５，Ｂ４，Ｂ３，Ｂ２を、パラレルのデジタルＲＧＢ信号であるディスプレイイネーブル信号ＤＥ，垂直同期信号Ｖｓｙｎｃ，水平同期信号Ｈｓｙｎｃ，色信号Ｂ５，Ｂ４，Ｂ３，Ｂ２に変換して、ＬＣＤ２０３の対応する各入力端子に出力する。さらにまた、１サイクルの間に、入力端子ＩＮ３−，ＩＮ３＋に入力されるシリアルの低電圧差動信号ＮＡ，Ｂ７，Ｂ６，Ｇ７，Ｇ６，Ｒ７，Ｒ６を、パラレルのデジタルＲＧＢ信号である色信号Ｂ７，Ｂ６，Ｇ７，Ｇ６，Ｒ７，Ｒ６に変換して、ＬＣＤ２０３の対応する各入力端子に出力する。

ＬＶＤＳトランスミッタ１３８，ＬＶＤＳレシーバ２０２およびケーブル３００の規格はその製造元によらずに統一されているので、ＬＶＤＳトランスミッタ１３８の入力端子とＬＶＤＳレシーバ２０２の出力端子との関係は、表示装置の製造元によらず共通である。（ＬＶＤＳトランスミッタ１３８の所定の入力端子から入力された色信号は、必ずＬＶＤＳレシーバ２０２の所定の出力端子から出力される。）ＬＶＤＳレシーバ２０２とＬＣＤ２０３とは液晶表示装置２００として製造元にて一体形成されているが、液晶表示装置２００の製造元に応じて、ＬＶＤＳレシーバ２０２の出力端子に要求されるデジタルＲＧＢ信号の順番が異なっている。よって、液晶表示装置２００の製造元に応じて、ＶＤＰ１３４からデジタルＲＧＢ信号が出力される出力端子ＯＵＴ０〜ＯＵＴ２３とＬＶＤＳトランスミッタ１３８の入力端子Ｎｏ．２〜Ｎｏ．５６とを接続する組み合わせが異なるため、表示制御基板上の配線パターンも異なることになり、液晶表示装置２００の製造元別に表示制御基板を用意する必要があった（液晶表示装置２００の製造元が変わるたびに表示制御基板の配線パターンを変える必要があった）。

図５（ａ），（ｂ）は、図４（ｂ）に示したのと同じ表示制御基板（ＶＤＰ１３４）と、他の製造元（以下、Ｂ社という）製の液晶表示装置２００とを接続した場合の、ＬＶＤＳのタイミングダイアグラムと、表示制御基板と液晶表示装置２００との間の端子間接続とを説明する図である。この場合（以下、例２という）には、表示制御基板のＶＤＰ１３４〜ＬＶＤＳトランスミッタ１３８間の配線パターンを変更する必要がある。

Ｂ社製の液晶表示装置２００では、図５（ａ）に示すように、ＬＶＤＳレシーバ２０２の入力端子ＩＮ０−，ＩＮ０＋（ケーブルラインＲＸＩＮ０−，ＲＸＩＮ０＋）に、１サイクルで、低電圧差動信号Ｇ２，Ｒ７，Ｒ６，Ｒ５，Ｒ４，Ｒ３，Ｒ２を入力し、入力端子ＩＮ１−，ＩＮ１＋（ケーブルラインＲＸＩＮ１−，ＲＸＩＮ１＋）に、１サイクルで、低電圧差動信号Ｂ３，Ｂ２，Ｇ７，Ｇ６，Ｇ５，Ｇ４，Ｇ３を入力し、入力端子ＩＮ２−，ＩＮ２＋（ケーブルラインＲＸＩＮ２−，ＲＸＩＮ２＋）に、１サイクルで、低電圧差動信号ＤＥ，Ｖｓｙｎｃ，Ｈｓｙｎｃ，Ｂ７，Ｂ６，Ｂ５，Ｂ４を入力し、入力端子ＩＮ３−，ＩＮ３＋（ケーブルラインＲＸＩＮ３−，ＲＸＩＮ３＋）に、１サイクルで、低電圧差動信号ＮＡ，Ｂ１，Ｂ０，Ｇ１，Ｇ０，Ｒ１，Ｒ０を入力する仕様となっている。

このため、ＬＶＤＳトランスミッタ１３８では、出力端子ＯＵＴ０−，ＯＵＴ０＋に、１サイクルで、低電圧差動信号Ｇ２，Ｒ７，Ｒ６，Ｒ５，Ｒ４，Ｒ３，Ｒ２を出力し、出力端子ＯＵＴ１−，ＯＵＴ１＋に、１サイクルで、低電圧差動信号Ｂ３，Ｂ２，Ｇ７，Ｇ６，Ｇ５，Ｇ４，Ｇ３を出力し、出力端子ＯＵＴ２−，ＯＵＴ２＋に、１サイクルで、低電圧差動信号ＤＥ，Ｖｓｙｎｃ，Ｈｓｙｎｃ，Ｂ７，Ｂ６，Ｂ５，Ｂ４を出力し、出力端子ＯＵＴ３−，ＯＵＴ３＋に、１サイクルで、低電圧差動信号ＮＡ，Ｂ１，Ｂ０，Ｇ１，Ｇ０，Ｒ１，Ｒ０を出力しなければならない。

このような低電圧差動信号の出力シーケンスを実現するためには、図５（ｂ）に示すように、ＶＤＰ１３４とＬＶＤＳトランスミッタ１３８との間で、ＬＶＤＳトランスミッタ１３８の入力端子Ｎｏ．２に赤色信号Ｒ１（出力端子ＯＵＴ２０）、入力端子Ｎｏ．３に赤色信号Ｒ７（出力端子ＯＵＴ０）、入力端子Ｎｏ．４に緑色信号Ｇ２（出力端子ＯＵＴ４）、入力端子Ｎｏ．６に緑色信号Ｇ３（出力端子ＯＵＴ７）、入力端子Ｎｏ．７に緑色信号Ｇ４（出力端子ＯＵＴ８）、入力端子Ｎｏ．８に緑色信号Ｇ０（出力端子ＯＵＴ２）、入力端子Ｎｏ．１０に緑色信号Ｇ１（出力端子ＯＵＴ３）、入力端子Ｎｏ．１１に緑色信号Ｇ５（出力端子ＯＵＴ９）、入力端子Ｎｏ．１２に緑色信号Ｇ６（出力端子ＯＵＴ５）、入力端子Ｎｏ．１４に緑色信号Ｇ７（出力端子ＯＵＴ６）、入力端子Ｎｏ．１５に青色信号Ｂ２（出力端子ＯＵＴ１４）、入力端子Ｎｏ．１６に青色信号Ｂ０（出力端子ＯＵＴ１０）、入力端子Ｎｏ．１８に青色信号Ｂ１（出力端子ＯＵＴ１３）、入力端子Ｎｏ．１９に青色信号Ｂ３（出力端子ＯＵＴ１５）、入力端子Ｎｏ．２０に青色信号Ｂ４（出力端子ＯＵＴ１６）、入力端子Ｎｏ．２２に青色信号Ｂ５（出力端子ＯＵＴ１７）、入力端子Ｎｏ．２３に青色信号Ｂ６（出力端子ＯＵＴ１１）、入力端子Ｎｏ．２４に青色信号Ｂ７（出力端子ＯＵＴ１２）、入力端子Ｎｏ．５０に赤色信号Ｒ０（出力端子ＯＵＴ１９）、入力端子Ｎｏ．５１に赤色信号Ｒ２（出力端子ＯＵＴ２１）、入力端子Ｎｏ．５２に赤色信号Ｒ３（出力端子ＯＵＴ２２）、入力端子Ｎｏ．５４に赤色信号Ｒ４（出力端子ＯＵＴ２３）、入力端子Ｎｏ．５５に赤色信号Ｒ５（出力端子ＯＵＴ１）、入力端子Ｎｏ．５６に赤色信号Ｒ６（出力端子ＯＵＴ１８）を入力するような配線パターンを形成する必要がある。このような配線パターンでは、図５（ｂ）に示すように、配線が互いに交差することになり、実際の配線は困難である。

そこで、本実施例１では、図７に示すように、ＶＤＰ１３４の色信号を出力する出力端子ＯＵＴ０〜ＯＵＴ２３の前段に、２４個の色信号を入力し、出力端子信号選択レジスタ（本発明の出力端子信号選択手段に相当）３９９の設定値に基づいてそれぞれ異なる色信号を出力端子ＯＵＴ０〜ＯＵＴ２３に出力する２４個のセレクタ回路（本発明の設定手段に相当）４００〜４２３を設けている。

図８は、表示制御用ＣＰＵ１３１が、ＶＤＰ１３４の出力端子ＯＵＴ０〜ＯＵＴ２３に出力される色信号を切り換えさせる選択変更処理を示すフローチャートである。

表示制御用ＣＰＵ１３１は、プログラムＲＯＭ１３３に格納された制御プログラムに基づいてＶＤＰ１３４に出力端子信号選択レジスタ３９９の書替え命令を出す（図８のＳ１０１）。すると、ＶＤＰ１３４は、書替え命令に従って出力端子信号レジスタ３９９の設定値（ＶＤＰ１３４の出力端子ＯＵＴ０〜ＯＵＴ２３に関する設定情報）を書き替える（図８のＳ１０２）。これにより、セレクタ回路４００〜４２３が切り替わり、各出力端子ＯＵＴ０〜ＯＵＴ２３から出力されるデジタルＲＧＢ信号が変更される。すなわち、ＶＤＰ１３４の色信号を出力する各出力端子ＯＵＴ０〜ＯＵＴ２３と、ＶＤＰ１３４から出力されるデジタルＲＧＢ信号との組み合わせが設定変更される。

いま、表示制御用ＣＰＵ１３１が、ＶＤＰ１３４の色信号を出力する出力端子ＯＵＴ０〜ＯＵＴ２３から赤色信号Ｒ１，赤色信号Ｒ７，緑色信号Ｇ２，緑色信号Ｇ３，緑色信号Ｇ４，緑色信号Ｇ０，緑色信号Ｇ１，緑色信号Ｇ５，緑色信号Ｇ６，緑色信号Ｇ７，青色信号Ｂ２，青色信号Ｂ０，青色信号Ｂ１，青色信号Ｂ３，青色信号Ｂ４，青色信号Ｂ５，青色信号Ｂ６，青色信号Ｂ７，赤色信号Ｒ０，赤色信号Ｒ２，赤色信号Ｒ３，赤色信号Ｒ４，赤色信号Ｒ５，および赤色信号Ｒ６の順に出力するように、ＶＤＰ１３４に対し出力端子信号レジスタ３９９の書替え命令を出すと、ＶＤＰ１３４内部では、その書替え命令に従って出力端子信号レジスタ３９９の設定値が書き替えられる。

この書き替えられた出力端子信号レジスタ３９９の設定値に基づいて、ＶＤＰ１３４内部では、セレクタ回路４００〜４２３が選択番号１，選択番号７，選択番号１０，選択番号１１，選択番号１２，選択番号８，選択番号９，選択番号１３，選択番号１４，選択番号１５，選択番号１８，選択番号１６，選択番号１７，選択番号１９，選択番号２０，選択番号２１，選択番号２２，選択番号２３，選択番号０，選択番号２，選択番号３，選択番号４，および選択番号５に切り替わり、図６（ｂ）に示すように、ＶＤＰ１３４外部の対応する出力端子ＯＵＴ０〜ＯＵＴ２３からは、赤色信号Ｒ１，赤色信号Ｒ７，緑色信号Ｇ２，緑色信号Ｇ３，緑色信号Ｇ４，緑色信号Ｇ０，緑色信号Ｇ１，緑色信号Ｇ５，緑色信号Ｇ６，緑色信号Ｇ７，青色信号Ｂ２，青色信号Ｂ０，青色信号Ｂ１，青色信号Ｂ３，青色信号Ｂ４，青色信号Ｂ５，青色信号Ｂ６，青色信号Ｂ７，赤色信号Ｒ０，赤色信号Ｒ２，赤色信号Ｒ３，赤色信号Ｒ４，赤色信号Ｒ５，および赤色信号Ｒ６がそれぞれ出力されるように切り換えられる。

このように切り換えられた場合（以下、例３という）には、図６（ｂ）に示すように、ＶＤＰ１３４とＬＶＤＳトランスミッタ１３８との間で、端子間の配線パターンをすべて平行にすることができる。この配線パターンは、図４（ｂ）に示したＡ社製の液晶表示装置２００を接続する場合と同様になり、ＶＤＰ１３４とＬＶＤＳトランスミッタ１３８との間の配線パターンが異なる表示制御基板を製造する必要がなくなる。これにより、表示制御基板の配線パターンを変更することなく、異なる製造元の液晶表示装置２００に対応することが可能になる。ハードウェア変更が必要ない分、開発コストが削減でき、汎用性が広がることにより在庫リスクを低減させることができる。

詳しくは、図６（ｂ）に示すような配線パターンであっても、図５（ａ）に示したＬＶＤＳレシーバ２０２の低電圧差動信号の入力シーケンスと一致する、図６（ａ）に示すようなＬＶＤＳトランスミッタ１３８の低電圧差動信号の出力シーケンスを実現することができる。すなわち、図６（ａ）に示すように、ＬＶＤＳトランスミッタ１３８の出力端子ＯＵＴ０−，ＯＵＴ０＋（ケーブルラインＲＸＩＮ０−，ＲＸＩＮ０＋）に、１サイクルで、低電圧差動信号Ｇ２，Ｒ７，Ｒ６，Ｒ５，Ｒ４，Ｒ３，Ｒ２が出力され、出力端子ＯＵＴ１−，ＯＵＴ１＋（ケーブルラインＲＸＩＮ１−，ＲＸＩＮ１＋）に、１サイクルで、低電圧差動信号Ｂ３，Ｂ２，Ｇ７，Ｇ６，Ｇ５，Ｇ４，Ｇ３が出力され、出力端子ＯＵＴ２−，ＯＵＴ２＋（ケーブルラインＲＸＩＮ２−，ＲＸＩＮ２＋）に、１サイクルで、低電圧差動信号ＤＥ，Ｖｓｙｎｃ，Ｈｓｙｎｃ，Ｂ７，Ｂ６，Ｂ５，Ｂ４が出力され、出力端子ＯＵＴ３−，ＯＵＴ３＋（ケーブルラインＲＸＩＮ３−，ＲＸＩＮ３＋）に、１サイクルで、低電圧差動信号ＮＡ，Ｂ１，Ｂ０，Ｇ１，Ｇ０，Ｒ１，Ｒ０が出力されることになる。

ＬＶＤＳレシーバ２０２は、特定の組み合わせで入力したシリアルの低電圧差動信号をパラレルのデジタルＲＧＢ信号に変換し、ＬＣＤ２０３へ出力する。詳しくは、ＬＶＤＳレシーバ２０２は、図６（ａ）に示すように、１サイクルの間に、入力端子ＩＮ０−，ＩＮ０＋に入力されるシリアルの低電圧差動信号Ｇ２，Ｒ７，Ｒ６，Ｒ５，Ｒ４，Ｒ３，Ｒ２を、パラレルのデジタルＲＧＢ信号の色信号Ｇ２，Ｒ７，Ｒ６，Ｒ５，Ｒ４，Ｒ３，Ｒ２に変換して、ＬＣＤ２０３の対応する各入力端子に出力する。また、１サイクルの間に、入力端子ＩＮ１−，ＩＮ１＋に入力されるシリアルの低電圧差動信号Ｂ３，Ｂ２，Ｇ７，Ｇ６，Ｇ５，Ｇ４，Ｇ３を、パラレルのデジタルＲＧＢ信号の色信号Ｂ３，Ｂ２，Ｇ７，Ｇ６，Ｇ５，Ｇ４，Ｇ３に変換して、ＬＣＤ２０３の対応する各入力端子に出力する。さらに、１サイクルの間に、入力端子ＩＮ２−，ＩＮ２＋に入力されるシリアルの低電圧差動信号ＤＥ，Ｖｓｙｎｃ，Ｈｓｙｎｃ，Ｂ７，Ｂ６，Ｂ５，Ｂ４を、パラレルのデジタルＲＧＢ信号であるディスプレイイネーブル信号ＤＥ，垂直同期信号Ｖｓｙｎｃ，水平同期信号Ｈｓｙｎｃ，色信号Ｂ７，Ｂ６，Ｂ５，Ｂ４に変換して、ＬＣＤ２０３の対応する各入力端子に出力する。さらにまた、１サイクルの間に、入力端子ＩＮ３−，ＩＮ３＋に入力されるシリアルの低電圧差動信号ＮＡ，Ｂ１，Ｂ０，Ｇ１，Ｇ０，Ｒ１，Ｒ０を、パラレルのデジタルＲＧＢ信号である色信号Ｂ１，Ｂ０，Ｇ１，Ｇ０，Ｒ１，Ｒ０に変換して、ＬＣＤ２０３の対応する各入力端子に出力する。

なお、本実施例１に係る遊技機用表示制御装置を配設するパチンコ遊技機１の動作については、パチンコ遊技機１が遊技機の単なる一例であり、また本発明とは直接関係がないので、詳しい説明を割愛する。

実施例１によれば、採用する液晶表示装置２００の製造元に影響されることなく、共通の表示制御基板を採用することが可能なり、採用する液晶表示装置２００を変更しても表示制御基板の配線パターンを変更することなく制御プログラムのソフトウェア変更だけで対応することが可能になるので、新しい遊技機を低コスト、かつ短期スケジュールで開発することができるようになるとともに、表示制御基板の汎用性を広げることで在庫リスクを低減させることができる。

なお、実施例１では、表示装置を液晶表示装置２００としたが、ＰＤＰ（Plasma Display Panel），有機ＥＬ（Electroluminescence），ＳＥＤ（Surface-conduction Electron-emitter Display），ＣＲＴ（Cathode Ray Tube）等のその他の表示装置であってもよいことはもちろんである。

また、実施例１では、出力端子と出力信号との対応関係を設定する設定手段として出力端子信号選択レジスタ３９９を例示したが、その他の書替え可能な設定記憶手段としてもよいことはいうまでもない。例えば、ＶＤＰ１３４の内部または外部に設けたディップスイッチによって設定を切り換えるようにすることもできる。

実施例１では、ＬＶＤＳ方式によりＶＤＰ１３４から出力されたデジタルＲＧＢ信号を液晶表示装置２００のＬＣＤ２０３へ出力するようにしたが、規格が統一された手段であれば他の方式であっても採用できる。

以上、本発明の実施例１を説明したが、これはあくまでも例示にすぎず、本発明はこれに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。

本発明の実施例１に係る遊技機用表示制御装置を搭載する遊技機の一例としてのパチンコ遊技機の正面模式図。 パチンコ遊技機の回路ブロック図。 表示制御基板の回路ブロック図。 （ａ），（ｂ）は表示制御基板と表示装置との接続の例１を示すタイミングダイアグラムおよび端子接続図。 （ａ），（ｂ）は表示制御基板と表示装置との接続の例２を示すタイミングダイアグラムおよび端子接続図。 （ａ），（ｂ）は表示制御基板と表示装置との接続の例３を示すタイミングダイアグラムおよび端子接続図。 色信号と出力端子との対応関係を変更する仕組みの一例を説明する図。 色信号と出力端子との対応関係を変更する手順を示すフローチャート。 表示装置の変遷を説明する図。

符号の説明

１ パチンコ遊技機（遊技機）
１０ 遊技機用表示装置
１００ 主制御基板
１１０ 主回路
１２０ 副制御回路
１３０ 表示制御基板（遊技機用表示制御装置）
１３１ ＣＰＵ
１３２ 第１バス
１３３ プログラムＲＯＭ
１３４ ＶＤＰ（画像処理用ＬＳＩ）
１３５ 第２バス
１３６ キャラクタＲＯＭ
１３７ ＶＲＡＭ
１３８ ＬＶＤＳトランスミッタ
１３９ 出力コネクタ
２００ 液晶表示装置（表示装置）
２０１ 入力コネクタ
２０２ ＬＶＤＳレシーバ
２０３ ＬＣＤ
３００ ケーブル
３９９ 出力端子信号選択レジスタ（設定手段）
４００〜４２３ セレクタ回路（選択手段）

Claims (2)

1. 遊技機に設けられ、遊技に関する情報を表示する表示手段を制御する遊技機用表示制御装置において、
   前記表示手段に対しデジタルＲＧＢ信号を出力する複数の出力端子が設けられた画像処理用ＬＳＩと、
   前記画像処理用ＬＳＩの各出力端子と出力されるデジタルＲＧＢ信号との組み合わせを設定する設定手段と、
   前記設定手段により設定された組み合わせに基づいて各出力端子に出力するデジタルＲＧＢ信号を選択する選択手段と、
   を備えることを特徴とする遊技機用表示制御装置。
2. 前記画像処理用ＬＳＩと接続されるＬＶＤＳトランスミッタを備え、
   前記ＬＶＤＳトランスミッタは、前記画像処理用ＬＳＩの各出力端子から出力されるパラレルのデジタルＲＧＢ信号をシリアルの差動信号に変換して前記表示手段の備えるＬＶＤＳレシーバへ送信し、
   前記ＬＶＤＳレシーバは、前記ＬＶＤＳトランスミッタより受信したシリアルの差動信号をパラレルのデジタルＲＧＢ信号に変換して前記表示手段の各入力端子に出力する請求項１記載の遊技機用表示制御装置。

Images