上記課題を解決するために、請求項1記載の遊技機用表示制御装置は、遊技機に設けられ、遊技に関する情報を表示する表示手段を制御する遊技機用表示制御装置において、前記表示手段に対しデジタルRGB信号を出力する複数の出力端子が設けられた画像処理用LSIと、前記画像処理用LSIの各出力端子と出力されるデジタルRGB信号との組み合わせを設定する設定手段と、前記設定手段により設定された組み合わせに基づいて各出力端子に出力するデジタルRGB信号を選択する選択手段と、を備えることを特徴とする。請求項1記載の遊技機用表示制御装置によれば、出力端子信号選択設定手段と選択手段とを設け、画像処理用LSIの各出力端子と画像処理用LSIから出力されるデジタルRGB信号との組み合わせを設定変更可能としたことにより、採用する表示装置の製造元に影響されることなく、共通の表示制御基板を採用することが可能になり、採用する表示装置を変更しても表示制御基板の配線パターンを変更することなく制御プログラムのソフトウェア変更だけで対応することが可能になる。これにより、新しい遊技機を低コスト、かつ短期スケジュールで開発することができるようになるとともに、表示制御基板の汎用性を広げることで在庫リスクを低減させることができる。
請求項2記載の遊技機用表示制御装置は、請求項1記載の遊技機用表示制御装置において、前記画像処理用LSIと接続されるLVDSトランスミッタを備え、前記LVDSトランスミッタは、前記画像処理用LSIの各出力端子から出力されるパラレルのデジタルRGB信号をシリアルの差動信号に変換して前記表示手段の備えるLVDSレシーバへ送信し、前記LVDSレシーバは、前記LVDSトランスミッタより受信したシリアルの差動信号をパラレルのデジタルRGB信号に変換して前記表示手段の各入力端子に出力することを特徴とする。請求項2記載の遊技機用表示制御装置によれば、LVDSトランスミッタ,LVDSレシーバを使用することにより、少ないライン数で画像データを表示装置に送信することができるとともに、低電圧の差動信号を使用するので、画像データの伝送によるEMI(Electro-Magnetic Interference:電磁波妨害)を低減することができるというLVDS方式を採用した場合の本来の効果があるのはもちろん、LVDS方式の規格は表示装置の製造元によらず共通なので、LVDS方式を採用している(LVDSレシーバを備えた)表示装置であればその製造元に影響されることなく共通の表示制御基板を採用することが可能になる。これにより、採用する表示装置を変更しても表示制御基板の配線パターンを変更することなく制御プログラムのソフトウェア変更だけで対応することが可能になり、新しい遊技機を低コスト、かつ短期スケジュールで開発することができるようになるとともに、表示制御基板の汎用性を広げることで在庫リスクを低減させることができる。
図1は、本発明の実施例1に係る遊技機用表示制御装置を搭載する遊技機の一例としてのパチンコ遊技機1の正面模式図である。このパチンコ遊技機1は、所謂セブン機タイプ(第1種)のパチンコ遊技機であり、台枠に取り付けられた透明ガラス板でなる前面扉2と、台枠の内側に配置されて前面扉2によって覆われる遊技盤3と、遊技盤3の左右斜め下方に配置された一対のスピーカ4と、遊技盤3の上方位置等に配置された装飾ランプ類5と、遊技盤3の下方に設けられた貯留皿6と、貯留皿6の右方(図1で見て)に設けられ、発射停止ボタン71を備える発射ハンドル7とを含んで構成されている。
遊技盤3は、遊技盤3のほぼ中央位置に配設された遊技機用表示装置10と、遊技機用表示装置10の左方に設けられた通過ゲート11と、遊技盤3上に植設された多数本(図示は4本)の釘12と、いわゆる電動チューリップ(以下、電チューと略記する)である始動入賞装置13と、始動入賞装置13の下方に設けられた大入賞装置14と、大入賞装置14の下方に設けられた玉排出口15と、遊技盤3の左縁寄り中程に配置されたLED(Light Emitting Diode)でなる普図(普通図柄)表示部16と、普図表示部16の下方に連設された4つのLEDでなる普図保留表示部17とを含んで構成されている。
発射ハンドル7は、発射停止ボタン71を備える回転操作部材でなり、発射停止ボタン71を押圧することなしに回転操作されると、その回転操作量を表す回転操作信号を発射制御回路150(図2参照)に出力する。なお、発射停止ボタン71を押圧しているときは、発射ハンドル7の回転操作量に関わらず回転操作信号は出力されない。
遊技機用表示装置10は、特図(特別図柄)の抽選結果により決定された3桁のアラビア数字等のキャラクタでなる特図を上下2段または1段に表示して遊技者に特図の抽選結果を報知する液晶表示装置(本発明の表示手段に相当)200と、液晶表示装置200の窓枠下辺に配設された4つのLEDでなる特図(特別図柄)保留表示部9とから構成されている。
通過ゲート11は、賞球がないゲートであり、通過ゲート11に玉を通過させると、普図の抽選処理が行われる。普図表示部16では、普図の抽選結果に基づいて図柄変動(LEDの点滅動作)が行われ、所定時間経過後に点灯表示すれば当たりとなり、後述する始動入賞装置13の可動羽根を所定時間開放する。普図の図柄変動中や始動入賞装置13の開放動作中に新たな普図の抽選処理が行われると、その抽選結果は一時記憶(保留)され、普図保留表示部17は、最大4つまで保留できる普図の抽選結果の数に応じて点灯表示する。先の図柄変動や開放動作が終了すると、普図表示部16では保留された普図の抽選結果に基づいて新たな図柄変動を開始する。
始動入賞装置13は、開口部に一対の可動羽根を有する、いわゆる電チューと呼ばれる可変入賞装置でなる。始動入賞装置13は、普図表示部16にて当たり表示がなされると、可動羽根を所定時間開放する。始動入賞装置13に玉が入賞すると、特図の抽選処理が行われる。液晶表示装置200では、特図の抽選結果に基づいて図柄変動が行われる。詳しくは、3桁の図柄が同時に変動を開始し、所定時間経過後に停止し、3つの同じ数字が並べば大当たりとなり、大当たり処理が行われる。特図の図柄変動中や大当たり処理中に新たな特図の抽選処理が行なわれると、その抽選結果は一時記憶(保留)され、特図保留表示部9は、最大4つまで保留できる特図の抽選結果の数に応じて点灯表示する。先の図柄変動や大当たり処理が終了すると、液晶表示装置200では保留された特図の抽選結果に基づいて新たな図柄変動を開始する。
大入賞装置14は、いわゆるアタッカーと呼ばれる可変入賞装置であり、開口部と蓋部材とから構成され、蓋部材が移動することにより開口部の閉鎖状態と開放状態とを呈する。大入賞装置14は、大当たりに当選すると、1回の大当たり処理で、例えば、開放してから10個入賞または25秒経過で閉鎖するまでの処理を1ラウンドとして、15ラウンド継続する処理を行う。
玉排出口15は、遊技盤3の最下部に開口されており、遊技盤3の盤面上を流下し終わった玉を遊技機外部に排出する。
図2を参照すると、パチンコ遊技機1は、主回路110を搭載する主制御基板100と、主回路110に接続された特図保留表示部9,普図表示部16および普図保留表示部17と、主回路110に接続され装飾ランプ類5ならびにアンプ40およびスピーカ4を制御する副制御回路120の搭載された副制御基板と、副制御回路120に接続され液晶表示装置200を制御する表示制御回路130(本発明の遊技機用表示制御装置に相当)の搭載された表示制御基板と、主回路110に接続され払出装置141を制御する払出制御回路140の搭載された払出制御基板と、払出制御回路140に接続され発射ハンドル7からの回転操作信号に基づいて発射装置151を制御する発射制御回路150の搭載された発射制御基板と、通過ゲート11に併設され主回路110に接続されたゲート通過検出器161と、始動入賞装置12に併設され主回路110に接続された始動入賞検出器162と、大入賞装置14に併設され主回路110に接続された大入賞検出器163と、主回路110に接続され電チューである始動入賞装置13の可動羽根を開閉する電チューソレノイド166と、主回路110に接続され大入賞装置14を開閉する大入賞ソレノイド167と、各基板に所定電圧を供給する電源回路168とを含んで構成されている。
なお、パチンコ遊技機1を制御する各回路の搭載された各基板はパチンコ遊技機1の背面側に配置されており、表示制御回路130の搭載された表示制御基板は液晶表示装置200の背面側に配置されている。
主回路110は、CPU(Central Processing Unit)111,プログラム格納用のROM(Read Only Memory)112,ワークエリアや各種カウンタ等が割り当てられるRAM(Random Access Memory)113,I/O(Input/Output)114等を備える。
なお、その他の各回路の基板の各回路も、個別にCPUやメモリを備える構成が一般的であるが、図2では省略している。
副制御回路120は、主回路110より入力される音声制御信号に応じてアンプ40を介してスピーカ4より音声を出力させる。また、副制御回路120は、主回路110より入力されるランプ制御信号に応じて装飾ランプ類5の点灯/消灯を制御する。
払出制御回路140は、主回路110より入力される賞球払出信号に応じて払出装置141を制御し、貯留皿6に所定数の賞球を払い出させる。
発射制御回路150は、遊技者による発射ハンドル7の回転操作に応じて発射装置151を作動させる。発射ハンドル7の回転操作量に応じて、発射装置151による玉の発射強度(玉の飛距離)を調節することが可能となっている。発射装置151より発射された玉は、遊技盤3上へと放出され自重によって流下する。
表示制御回路130は、副制御回路120から入力される表示制御コマンドに応じて液晶表示装置200に画像を表示させるための処理を実行する。
図3は、表示制御回路130の構成を示す回路ブロック図である。表示制御回路130は、表示制御用CPU131と、表示制御用CPU131に第1バス132を介して接続されたプログラムROM133と、表示制御用CPU131に第1バス132を介して接続されたVDP(Video Display Processor:本発明の画像処理用LSIに相当する)134と、VDP134に第2バス135を介して接続されたキャラクタROM136と、VDP134に第2バス135を介して接続されたVRAM(Video Random Access Memory)137と、VDP134に接続されたLVDSトランスミッタ138と、LVDSトランスミッタ138に接続された出力コネクタ139とを備えて構成されている。
同じく、図3に示すように、液晶表示装置200は、表示制御回路130にケーブル300を経由して接続されており、一端が出力コネクタ139に接続されたケーブル300の他端が接続される入力コネクタ201と、入力コネクタ201から入力したシリアルの低電圧差動信号をパラレルのデジタルRGB信号に変換して出力するLVDSレシーバ202と、LVDSレシーバ202から出力されたデジタルRGB信号に基づいて画像を表示するLCD203とを備えて構成されている。
プログラムROM133は、プログラムコードおよび各種パラメータからなる制御プログラムを格納する。例えば、プログラムROM133として32〜128MビットのROMを使用した場合、プログラムコードは数100Kビット程度で、残りは各種パラメータとなる。
キャラクタROM136には、表示内容に対応した図柄やキャラクタなどの圧縮された画像データが格納されている。
VRAM137は、図柄やキャラクタなどの画像データを展開して画面データを作成するフレームバッファ領域などを備えるメモリである。
表示制御用CPU131は、自身のRAM(図示せず)を内蔵しており、副制御回路120から受信した表示制御コマンドの内容をプログラムROM133から読み出した制御プログラムのプログラムコードに従って解析する。表示制御用CPU131は、その解析結果に基づいて必要な各種パラメータをプログラムROM133に格納された制御プログラムから読み出して演算し、1フレームごとの画面情報(ディスプレイリスト)を作成してVDP134へ転送する。また、表示制御用CPU131は、VDP134に対しLCD203の解像度,ドットクロックに関する情報,キャラクタROM136へのリードタイミングに関する情報などの、VDP134の処理に必要な情報を送信する。特に、本実施例1では、表示制御用CPU131は、VDP134の出力端子OUT0〜OUT23に関する設定情報(図7に示す出力端子信号選択レジスタ399の設定値)をVDP134に出力する。
VDP134は、画面情報(ディスプレイリスト)に従い、キャラクタROM136から圧縮された画像データを読み出してVRAM137上のフレームバッファに描画して1フレーム分の画像を作成し、デジタルRGB信号としてLVDSトランスミッタ138に出力する。詳しくは、VDP134は、画面情報(ディスプレイリスト)に従って、図柄やキャラクタなどが格納されたキャラクタROM136から必要な図柄やキャラクタなどを読み出すとともに解凍し、読み出した図柄やキャラクタなどのドットのアドレス,表示色,回転,拡大および縮小などを画面情報(ディスプレイリスト)に基づいて演算し、演算結果をVRAM137上のフレームバッファに展開する。続いて、VDP134は、VRAM137に展開されている1フレーム分の画像に基づいてデジタルRGB信号をLVDSトランスミッタ138に送出する。なお、VRAM137は、VDP134に内蔵していてもよい。
図4(a),(b)は、表示制御基板と、ある製造元(以下、A社という)製の液晶表示装置200とを接続した場合の、LVDSのタイミングダイアグラムと、表示制御基板と液晶表示装置200との間の端子間接続とを説明する図である。以下、この場合を、例1という。
VDP134は、図4(b)に示すように、色信号を出力する出力端子OUT0〜OUT23(図7参照)からデジタルRGB信号である、8階調の赤色信号RED0〜RED7(以下、単に「R0」〜「R7」と記載する),8階調の緑色信号GREEN0〜GREEN7(以下、単に「G0」〜「G7」と記載する),および8階調の青色信号BLUE0〜BLUE7(以下、単に「B0」〜「B7」と記載する)を出力する。また、VDP134は、水平同期信号Hsync,垂直同期信号Vsync,ディスプレイイネーブル信号DE(Display Enable),およびクロック信号Clockを出力する。なお、電源ON時には、所定の初期情報に基づいてVDP134の色信号を出力する出力端子OUT0〜OUT23に何れかのデジタルRGB信号が設定されているものとする。図4(b)では、VDP134の色信号を出力する出力端子OUT0〜OUT23(図4(b)において水平同期信号Hsync,垂直同期信号Vsync,ディスプレイイネーブル信号DE(Display Enable),およびクロック信号Clockを除いて上から順に並んでいるものとする)からは、赤色信号R7,赤色信号R5,緑色信号G0,緑色信号G1,緑色信号G2,緑色信号G6,緑色信号G7,緑色信号G3,緑色信号G4,緑色信号G5,青色信号B0,青色信号B6,青色信号B7,青色信号B1,青色信号B2,青色信号B3,青色信号B4,青色信号B5,赤色信号R6,赤色信号R0,赤色信号R1,赤色信号R2,赤色信号R3,および赤色信号R4がそれぞれ出力されるようになっている。
LVDSトランスミッタ138は、図4(b)に示すように、各入力端子No.2〜No.56(番号抜け有り)より入力されるパラレルのデジタルRGB信号をシリアルの低電圧差動信号に変換し、特定の組み合わせで出力端子OUT0−,OUT0+,OUT1−,OUT1+,OUT2−,OUT2+,CLKOUT−,CLKOUT+,OUT3−,OUT3+に出力する。詳しくは、図4(a)に示すように、LVDSトランスミッタ138は、1サイクルの間に、出力端子OUT0−,OUT0+にシリアルの低電圧差動信号G0,R5,R4,R3,R2,R1,R0(対応する色信号等の符号を付して示す。以下同様)を出力し、出力端子OUT1−,OUT1+にシリアルの低電圧差動信号B1,B0,G5,G4,G3,G2,G1を出力し、出力端子OUT2−,OUT2+にシリアルの低電圧差動信号DE,Vsync,Hsync,B5,B4,B3,B2を出力し、出力端子OUT3−,OUT3+にシリアルの低電圧差動信号NA(Not Available),B7,B6,G7,G6,R7,R6を出力する。
ケーブル300は、図4(b)で上から順番に、ペアラインRXIN0−,RXIN0+,ペアラインRXIN1−,RXIN1+,ペアラインRXIN2−,RXIN2+,ペアラインRXCKIN,RXCKIN,ペアラインRXIN3−,RXIN3+の5組のペアラインからなり、各ペアラインの一端は、出力コネクタ139を通じて、LVDSトランスミッタ138の出力端子OUT0−,OUT0+,OUT1−,OUT1+,OUT2−,OUT2+,CLKOUT−,CLKOUT+,OUT3−,OUT3+にそれぞれ接続されている。また、各ペアラインの他端は、入力コネクタ201を通じて、LVDSレシーバ202の入力端子IN0−,IN0+,IN1−,IN1+,IN2−,IN2+,CLKIN−,CLKIN+,IN3−,IN3+にそれぞれ接続されている。
LVDSレシーバ202は、特定の組み合わせで入力したシリアルの低電圧差動信号をパラレルのデジタルRGB信号に変換し、LCD203へ出力する。詳しくは、LVDSレシーバ202は、図4(a)に示すように、1サイクルの間に、入力端子IN0−,IN0+に入力されるシリアルの低電圧差動信号G0,R5,R4,R3,R2,R1,R0を、パラレルのデジタルRGB信号の色信号G0,R5,R4,R3,R2,R1,R0に変換して、LCD203の対応する各入力端子に出力する。また、1サイクルの間に、入力端子IN1−,IN1+に入力されるシリアルの低電圧差動信号B1,B0,G5,G4,G3,G2,G1を、パラレルのデジタルRGB信号の色信号B1,B0,G5,G4,G3,G2,G1に変換して、LCD203の対応する各入力端子に出力する。さらに、1サイクルの間に、入力端子IN2−,IN2+に入力されるシリアルの低電圧差動信号DE,Vsync,Hsync,B5,B4,B3,B2を、パラレルのデジタルRGB信号であるディスプレイイネーブル信号DE,垂直同期信号Vsync,水平同期信号Hsync,色信号B5,B4,B3,B2に変換して、LCD203の対応する各入力端子に出力する。さらにまた、1サイクルの間に、入力端子IN3−,IN3+に入力されるシリアルの低電圧差動信号NA,B7,B6,G7,G6,R7,R6を、パラレルのデジタルRGB信号である色信号B7,B6,G7,G6,R7,R6に変換して、LCD203の対応する各入力端子に出力する。
LVDSトランスミッタ138,LVDSレシーバ202およびケーブル300の規格はその製造元によらずに統一されているので、LVDSトランスミッタ138の入力端子とLVDSレシーバ202の出力端子との関係は、表示装置の製造元によらず共通である。(LVDSトランスミッタ138の所定の入力端子から入力された色信号は、必ずLVDSレシーバ202の所定の出力端子から出力される。)LVDSレシーバ202とLCD203とは液晶表示装置200として製造元にて一体形成されているが、液晶表示装置200の製造元に応じて、LVDSレシーバ202の出力端子に要求されるデジタルRGB信号の順番が異なっている。よって、液晶表示装置200の製造元に応じて、VDP134からデジタルRGB信号が出力される出力端子OUT0〜OUT23とLVDSトランスミッタ138の入力端子No.2〜No.56とを接続する組み合わせが異なるため、表示制御基板上の配線パターンも異なることになり、液晶表示装置200の製造元別に表示制御基板を用意する必要があった(液晶表示装置200の製造元が変わるたびに表示制御基板の配線パターンを変える必要があった)。
図5(a),(b)は、図4(b)に示したのと同じ表示制御基板(VDP134)と、他の製造元(以下、B社という)製の液晶表示装置200とを接続した場合の、LVDSのタイミングダイアグラムと、表示制御基板と液晶表示装置200との間の端子間接続とを説明する図である。この場合(以下、例2という)には、表示制御基板のVDP134〜LVDSトランスミッタ138間の配線パターンを変更する必要がある。
B社製の液晶表示装置200では、図5(a)に示すように、LVDSレシーバ202の入力端子IN0−,IN0+(ケーブルラインRXIN0−,RXIN0+)に、1サイクルで、低電圧差動信号G2,R7,R6,R5,R4,R3,R2を入力し、入力端子IN1−,IN1+(ケーブルラインRXIN1−,RXIN1+)に、1サイクルで、低電圧差動信号B3,B2,G7,G6,G5,G4,G3を入力し、入力端子IN2−,IN2+(ケーブルラインRXIN2−,RXIN2+)に、1サイクルで、低電圧差動信号DE,Vsync,Hsync,B7,B6,B5,B4を入力し、入力端子IN3−,IN3+(ケーブルラインRXIN3−,RXIN3+)に、1サイクルで、低電圧差動信号NA,B1,B0,G1,G0,R1,R0を入力する仕様となっている。
このため、LVDSトランスミッタ138では、出力端子OUT0−,OUT0+に、1サイクルで、低電圧差動信号G2,R7,R6,R5,R4,R3,R2を出力し、出力端子OUT1−,OUT1+に、1サイクルで、低電圧差動信号B3,B2,G7,G6,G5,G4,G3を出力し、出力端子OUT2−,OUT2+に、1サイクルで、低電圧差動信号DE,Vsync,Hsync,B7,B6,B5,B4を出力し、出力端子OUT3−,OUT3+に、1サイクルで、低電圧差動信号NA,B1,B0,G1,G0,R1,R0を出力しなければならない。
このような低電圧差動信号の出力シーケンスを実現するためには、図5(b)に示すように、VDP134とLVDSトランスミッタ138との間で、LVDSトランスミッタ138の入力端子No.2に赤色信号R1(出力端子OUT20)、入力端子No.3に赤色信号R7(出力端子OUT0)、入力端子No.4に緑色信号G2(出力端子OUT4)、入力端子No.6に緑色信号G3(出力端子OUT7)、入力端子No.7に緑色信号G4(出力端子OUT8)、入力端子No.8に緑色信号G0(出力端子OUT2)、入力端子No.10に緑色信号G1(出力端子OUT3)、入力端子No.11に緑色信号G5(出力端子OUT9)、入力端子No.12に緑色信号G6(出力端子OUT5)、入力端子No.14に緑色信号G7(出力端子OUT6)、入力端子No.15に青色信号B2(出力端子OUT14)、入力端子No.16に青色信号B0(出力端子OUT10)、入力端子No.18に青色信号B1(出力端子OUT13)、入力端子No.19に青色信号B3(出力端子OUT15)、入力端子No.20に青色信号B4(出力端子OUT16)、入力端子No.22に青色信号B5(出力端子OUT17)、入力端子No.23に青色信号B6(出力端子OUT11)、入力端子No.24に青色信号B7(出力端子OUT12)、入力端子No.50に赤色信号R0(出力端子OUT19)、入力端子No.51に赤色信号R2(出力端子OUT21)、入力端子No.52に赤色信号R3(出力端子OUT22)、入力端子No.54に赤色信号R4(出力端子OUT23)、入力端子No.55に赤色信号R5(出力端子OUT1)、入力端子No.56に赤色信号R6(出力端子OUT18)を入力するような配線パターンを形成する必要がある。このような配線パターンでは、図5(b)に示すように、配線が互いに交差することになり、実際の配線は困難である。
そこで、本実施例1では、図7に示すように、VDP134の色信号を出力する出力端子OUT0〜OUT23の前段に、24個の色信号を入力し、出力端子信号選択レジスタ(本発明の出力端子信号選択手段に相当)399の設定値に基づいてそれぞれ異なる色信号を出力端子OUT0〜OUT23に出力する24個のセレクタ回路(本発明の設定手段に相当)400〜423を設けている。
図8は、表示制御用CPU131が、VDP134の出力端子OUT0〜OUT23に出力される色信号を切り換えさせる選択変更処理を示すフローチャートである。
表示制御用CPU131は、プログラムROM133に格納された制御プログラムに基づいてVDP134に出力端子信号選択レジスタ399の書替え命令を出す(図8のS101)。すると、VDP134は、書替え命令に従って出力端子信号レジスタ399の設定値(VDP134の出力端子OUT0〜OUT23に関する設定情報)を書き替える(図8のS102)。これにより、セレクタ回路400〜423が切り替わり、各出力端子OUT0〜OUT23から出力されるデジタルRGB信号が変更される。すなわち、VDP134の色信号を出力する各出力端子OUT0〜OUT23と、VDP134から出力されるデジタルRGB信号との組み合わせが設定変更される。
いま、表示制御用CPU131が、VDP134の色信号を出力する出力端子OUT0〜OUT23から赤色信号R1,赤色信号R7,緑色信号G2,緑色信号G3,緑色信号G4,緑色信号G0,緑色信号G1,緑色信号G5,緑色信号G6,緑色信号G7,青色信号B2,青色信号B0,青色信号B1,青色信号B3,青色信号B4,青色信号B5,青色信号B6,青色信号B7,赤色信号R0,赤色信号R2,赤色信号R3,赤色信号R4,赤色信号R5,および赤色信号R6の順に出力するように、VDP134に対し出力端子信号レジスタ399の書替え命令を出すと、VDP134内部では、その書替え命令に従って出力端子信号レジスタ399の設定値が書き替えられる。
この書き替えられた出力端子信号レジスタ399の設定値に基づいて、VDP134内部では、セレクタ回路400〜423が選択番号1,選択番号7,選択番号10,選択番号11,選択番号12,選択番号8,選択番号9,選択番号13,選択番号14,選択番号15,選択番号18,選択番号16,選択番号17,選択番号19,選択番号20,選択番号21,選択番号22,選択番号23,選択番号0,選択番号2,選択番号3,選択番号4,および選択番号5に切り替わり、図6(b)に示すように、VDP134外部の対応する出力端子OUT0〜OUT23からは、赤色信号R1,赤色信号R7,緑色信号G2,緑色信号G3,緑色信号G4,緑色信号G0,緑色信号G1,緑色信号G5,緑色信号G6,緑色信号G7,青色信号B2,青色信号B0,青色信号B1,青色信号B3,青色信号B4,青色信号B5,青色信号B6,青色信号B7,赤色信号R0,赤色信号R2,赤色信号R3,赤色信号R4,赤色信号R5,および赤色信号R6がそれぞれ出力されるように切り換えられる。
このように切り換えられた場合(以下、例3という)には、図6(b)に示すように、VDP134とLVDSトランスミッタ138との間で、端子間の配線パターンをすべて平行にすることができる。この配線パターンは、図4(b)に示したA社製の液晶表示装置200を接続する場合と同様になり、VDP134とLVDSトランスミッタ138との間の配線パターンが異なる表示制御基板を製造する必要がなくなる。これにより、表示制御基板の配線パターンを変更することなく、異なる製造元の液晶表示装置200に対応することが可能になる。ハードウェア変更が必要ない分、開発コストが削減でき、汎用性が広がることにより在庫リスクを低減させることができる。
詳しくは、図6(b)に示すような配線パターンであっても、図5(a)に示したLVDSレシーバ202の低電圧差動信号の入力シーケンスと一致する、図6(a)に示すようなLVDSトランスミッタ138の低電圧差動信号の出力シーケンスを実現することができる。すなわち、図6(a)に示すように、LVDSトランスミッタ138の出力端子OUT0−,OUT0+(ケーブルラインRXIN0−,RXIN0+)に、1サイクルで、低電圧差動信号G2,R7,R6,R5,R4,R3,R2が出力され、出力端子OUT1−,OUT1+(ケーブルラインRXIN1−,RXIN1+)に、1サイクルで、低電圧差動信号B3,B2,G7,G6,G5,G4,G3が出力され、出力端子OUT2−,OUT2+(ケーブルラインRXIN2−,RXIN2+)に、1サイクルで、低電圧差動信号DE,Vsync,Hsync,B7,B6,B5,B4が出力され、出力端子OUT3−,OUT3+(ケーブルラインRXIN3−,RXIN3+)に、1サイクルで、低電圧差動信号NA,B1,B0,G1,G0,R1,R0が出力されることになる。
LVDSレシーバ202は、特定の組み合わせで入力したシリアルの低電圧差動信号をパラレルのデジタルRGB信号に変換し、LCD203へ出力する。詳しくは、LVDSレシーバ202は、図6(a)に示すように、1サイクルの間に、入力端子IN0−,IN0+に入力されるシリアルの低電圧差動信号G2,R7,R6,R5,R4,R3,R2を、パラレルのデジタルRGB信号の色信号G2,R7,R6,R5,R4,R3,R2に変換して、LCD203の対応する各入力端子に出力する。また、1サイクルの間に、入力端子IN1−,IN1+に入力されるシリアルの低電圧差動信号B3,B2,G7,G6,G5,G4,G3を、パラレルのデジタルRGB信号の色信号B3,B2,G7,G6,G5,G4,G3に変換して、LCD203の対応する各入力端子に出力する。さらに、1サイクルの間に、入力端子IN2−,IN2+に入力されるシリアルの低電圧差動信号DE,Vsync,Hsync,B7,B6,B5,B4を、パラレルのデジタルRGB信号であるディスプレイイネーブル信号DE,垂直同期信号Vsync,水平同期信号Hsync,色信号B7,B6,B5,B4に変換して、LCD203の対応する各入力端子に出力する。さらにまた、1サイクルの間に、入力端子IN3−,IN3+に入力されるシリアルの低電圧差動信号NA,B1,B0,G1,G0,R1,R0を、パラレルのデジタルRGB信号である色信号B1,B0,G1,G0,R1,R0に変換して、LCD203の対応する各入力端子に出力する。
なお、本実施例1に係る遊技機用表示制御装置を配設するパチンコ遊技機1の動作については、パチンコ遊技機1が遊技機の単なる一例であり、また本発明とは直接関係がないので、詳しい説明を割愛する。
実施例1によれば、採用する液晶表示装置200の製造元に影響されることなく、共通の表示制御基板を採用することが可能なり、採用する液晶表示装置200を変更しても表示制御基板の配線パターンを変更することなく制御プログラムのソフトウェア変更だけで対応することが可能になるので、新しい遊技機を低コスト、かつ短期スケジュールで開発することができるようになるとともに、表示制御基板の汎用性を広げることで在庫リスクを低減させることができる。
なお、実施例1では、表示装置を液晶表示装置200としたが、PDP(Plasma Display Panel),有機EL(Electroluminescence),SED(Surface-conduction Electron-emitter Display),CRT(Cathode Ray Tube)等のその他の表示装置であってもよいことはもちろんである。
また、実施例1では、出力端子と出力信号との対応関係を設定する設定手段として出力端子信号選択レジスタ399を例示したが、その他の書替え可能な設定記憶手段としてもよいことはいうまでもない。例えば、VDP134の内部または外部に設けたディップスイッチによって設定を切り換えるようにすることもできる。
実施例1では、LVDS方式によりVDP134から出力されたデジタルRGB信号を液晶表示装置200のLCD203へ出力するようにしたが、規格が統一された手段であれば他の方式であっても採用できる。
以上、本発明の実施例1を説明したが、これはあくまでも例示にすぎず、本発明はこれに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。