JP2008227046A - 積層チップインダクタの製造方法 - Google Patents

積層チップインダクタの製造方法 Download PDF

Info

Publication number
JP2008227046A
JP2008227046A JP2007061482A JP2007061482A JP2008227046A JP 2008227046 A JP2008227046 A JP 2008227046A JP 2007061482 A JP2007061482 A JP 2007061482A JP 2007061482 A JP2007061482 A JP 2007061482A JP 2008227046 A JP2008227046 A JP 2008227046A
Authority
JP
Japan
Prior art keywords
fired body
chip inductor
multilayer chip
manufacturing
firing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007061482A
Other languages
English (en)
Other versions
JP2008227046A5 (ja
Inventor
Hiroyuki Yamada
博之 山田
Hideki Tanaka
秀樹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007061482A priority Critical patent/JP2008227046A/ja
Publication of JP2008227046A publication Critical patent/JP2008227046A/ja
Publication of JP2008227046A5 publication Critical patent/JP2008227046A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】本発明は、めっきの延びを確実に防止することができる積層チップインダクタの製造方法を提供することを目的とするものである。
【解決手段】本発明の積層チップインダクタの製造方法は、第1〜第4の導体パターン2〜5と第1〜第5の磁性層1a〜1eを積層することにより積層体7を形成する工程と、この積層体7を焼成して焼成体7aを形成する工程と、この焼成体7aを研磨する工程と、前記研磨した後の焼成体7aに第1〜第4の外部電極8a〜8dを形成する工程とを備え、前記焼成体7aを研磨した後に前記焼成体7aを再焼成する工程を設けたものである。
【選択図】図3

Description

本発明は、デジタル機器やAV機器、情報通信端末等の各種電子機器に使用される積層チップインダクタの製造方法に関するものである。
従来のこの種の積層チップインダクタの製造方法は、図4に示すように、成形されたグリーンシートからなる磁性層と導体パターンとを積層して積層体を形成し、そしてこの積層体をバレル研磨し、その後、この積層体の表面にコバルトフェライト粉末をまぶし、この積層体およびコバルトフェライト粉末を焼成して積層体の表面にコバルトフェライト層を形成し、その後、この積層体を焼成するとともに、この焼成した積層体に外部電極を形成し、その後、この外部電極にめっき層を形成するようにしていた。このように、従来の積層チップインダクタの製造方法においては、積層体の表面にコバルトフェライト層を形成することによって、積層体の内部にめっき層のめっきが延びるのを防止していた。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平5−275240号公報
しかしながら、上記した従来の積層チップインダクタの製造方法においては、積層体の表面にコバルトフェライト粉末をまぶすようにしているため、このコバルトフェライト粉末の量やまぶす際の条件のばらつきにより、積層体の表面全体にコバルトフェライト粉末を付着させることができず、その結果、めっき層を形成するめっきが積層体の内部に延びるのを防止できない場合があるという課題を有していた。
本発明は上記従来の課題を解決するもので、めっきの延びを確実に防止することができる積層チップインダクタの製造方法を提供することを目的とするものである。
上記目的を達成するために、本発明は以下の構成を有するものである。
本発明の請求項1に記載の発明は、導体パターンと磁性層を積層することにより積層体を形成する工程と、この積層体を焼成して焼成体を形成する工程と、この焼成体を研磨する工程と、前記研磨した後の焼成体に外部電極を形成する工程とを備え、前記焼成体を研磨した後に前記焼成体を再焼成する工程を設けたもので、この製造方法によれば、焼成体を研磨した後に焼成体を再焼成する工程を設けているため、この再焼成時の焼成温度やその時間を規定することによって、めっき層を形成するめっきが積層体の内部に延びるのを確実に防止することができるという作用効果が得られるものである。
本発明の請求項2に記載の発明は、特に、焼成体を再焼成する工程における再焼成を、積層体を焼成して焼成体を形成するときの焼成温度以下の温度で行うようにしたもので、この製造方法によれば、焼成体の磁気特性が変化して、インピーダンス等の特性が変化するのを防ぐことができるという作用効果が得られるものである。
本発明の請求項3に記載の発明は、特に、焼成体を再焼成する工程を、外部電極を形成する工程の前に設けたもので、この製造方法によれば、外部電極が酸化して、めっき層を形成することができなかったり、実装不良が発生したりするのを防ぐことができるという作用効果が得られるものである。
以上のように本発明の積層チップインダクタの製造方法は、焼成体を研磨した後に前記焼成体を再焼成する工程を設けているため、この再焼成時の焼成温度やその時間を規定することによって、めっき層を形成するめっきが積層体の内部に延びるのを確実に防止することができるという優れた効果を奏するものである。
以下、本発明の一実施の形態における積層チップインダクタの製造方法について、図面を参照しながら説明する。
図1は本発明の一実施の形態における積層チップインダクタの斜視図、図2は同積層チップインダクタの分解斜視図である。
本発明の一実施の形態における積層チップインダクタは、図1、図2に示すように、磁性材料からなる第1〜第5の絶縁層1a〜1eと、前記第1〜第4の絶縁層1a〜1dの上面にそれぞれ設けられた第1〜第4の導体パターン2〜5とを備え、そして前記第2の導体パターン3と第3の導体パターン4とを互いに対向させるとともに、これらを一体化して図1に示すような積層体7を構成し、そしてこの積層体7の両端部に第1〜第4の外部電極8a〜8dを形成しているものである。なお、前記第2の絶縁層1bは第1のビア6aを形成し、また第4の絶縁層1dは第2のビア6bを形成しているもので、第1のビア6aを介して第1の導体パターン2と第2の導体パターン3とを接続し、さらに第2のビア6bを介して第3の導体パターン4と第4の導体パターン5とを接続している。
上記した本発明の一実施の形態における積層チップインダクタは、第1の導体パターン2と第2の導体パターン3とからなるコイルと、第3の導体パターン4と第4の導体パターン5とからなるコイルを有しているため、この2つのコイルが磁気結合することによってコモンモードノイズを除去できるコモンモードノイズフィルタとなっている。
なお、上記本発明の一実施の形態においては、第1〜第5の絶縁層1a〜1eをすべて磁性材料で構成したものについて説明したが、一部の絶縁層を非磁性材料で構成してもよい。
次に、本発明の一実施の形態における積層チップインダクタの製造方法について説明する。
なお、図3は、本発明の一実施の形態における積層チップインダクタの製造方法を示す製造工程図である。
図3において、まず、磁性材料の粉体および樹脂からなるスラリーを調整し、このスラリーを支持フィルム上にドクターブレード法によりシート状にしてグリーンシートを成形する。
次に、グリーンシートを切断して、複数の所定形状のグリーンシートを形成し、さらに、その中の所定枚数のグリーンシートに第1のビア6a、第2のビア6bを形成する。その後、グリーンシートから支持フィルムを剥がしながら、複数のグリーンシート(第1〜第5の絶縁層1a〜1e)と第1〜第4の導体パターン2〜5とを交互に積層して積層体7を形成する。
このとき、第1の導体パターン2と第2の導体パターン3とを第1のビア6aを介して接続し、かつ第3の導体パターン4と第4の導体パターン5とを第2のビア6bを介して接続し、さらに、第2の導体パターン3と第3の導体パターン4とを互いに対向させる。そして、第1〜第4の導体パターン2〜5の端部を積層体7の端面にそれぞれ露出させる。なお、前記第1〜第4の導体パターン2〜5は、印刷や蒸着、めっき等の手段により形成するものである。
次に、前記積層体7を850℃〜930℃の温度で焼成して焼成体7aを形成する。
次に、この焼成体7aについて、湿式バレルまたは乾式バレルにより焼成体7aの面取りを行う。すなわち、焼成体7aを研磨することにより焼成体7aの角隅部および稜線部を丸くする。
次に、前記焼成体7aを再焼成する。この再焼成は、約10℃/分の割合で昇温させた後、ピーク温度850℃で10分間キープし、その後、自然冷却させるようにする。このようにすることにより、短時間での処理が可能になる。なお、この場合、再焼成を焼成温度以下の温度で行うようにすれば、焼成体7aの磁気特性が変化して、インピーダンス等の特性が変化するのを防ぐことができる。また、再焼成時における最高温度は、積層体7を焼成して焼成体7aを形成するときの焼成温度以下の温度であれば、850℃以外の温度でもよい。
次に、焼成体7aの端部にAg等の電極材料を塗布し、ピーク温度約730℃で10分間焼付け処理することにより、第1〜第4の外部電極8a〜8dを形成する。このとき、積層体7(焼成体7a)の端面に露出した第1〜第4の導体パターン2〜5の端部と第1〜第4の外部電極8a〜8dとをそれぞれ接続する。
なお、前記焼成体7aを再焼成する工程を、第1〜第4の外部電極8a〜8dを形成する工程の前に設ける、すなわち、焼成体7aの再焼成を、第1〜第4の外部電極8a〜8dを形成する前に行うようにすれば、第1〜第4の外部電極8a〜8dが酸化して、めっき層を形成することができなかったり、実装不良が発生したりするのを防ぐことができるものである。
最後に、第1〜第4の外部電極8a〜8dの表面にNiめっきを施し、さらにこのNiめっきの表面にSnめっきを施すことにより、第1〜第4の外部電極8a〜8dの表面にめっき層(図示せず)を形成する。このようにして、本発明の一実施の形態における積層チップインダクタは製造される。
上記した本発明の一実施の形態においては、焼成体7aを研磨した後に焼成体7aを再焼成するようにしているため、この再焼成時の焼成温度やその時間を規定することによって、めっきの延びを確実に防止することができるものである。すなわち、再焼成する際の温度、時間は比較的容易に一定の値に管理することができ、また、大量の製品を同時にバッチ処理しても温度がばらつくことも少ないため、焼成体7aの表面の絶縁抵抗を確実に高くすることができ、これにより、めっきの延びを確実に防止できる。さらに、再焼成する際の温度を、より効果的に焼成体7aの表面の絶縁抵抗を高くできる温度に管理することも容易にできるものである。
ここで、焼成体7aを研磨すると、焼成体7aの角隅部および稜線部以外の箇所も研磨されてしまうため、焼成体7aの表面は活性化され、表面の絶縁抵抗は下がってしまう。これを再焼成することにより、活性化された焼成体7aの表面を酸化、安定させることができるため、焼成体7aの表面の絶縁抵抗を再度高くできる。
そして、上記した本発明の一実施の形態のように、めっきが積層体7の内部に延びるのを防止できれば、第1〜第4の導体パターン2〜5間の距離が短くなって、信号漏れが発生したり、極端な場合は端子間でショートが発生したりすることによる信頼性の劣化を防ぐことができるものである。一方、再焼成しない場合は、焼成体7aの表面の絶縁抵抗が下がったままであるため、焼き付けて形成した外部電極8a〜8d上にめっき層を形成する際に、外部電極8a〜8dに近接する焼成体7aの表面から内部にNiめっきやSnめっきがはみ出し(めっきが延び)、第1〜第4の導体パターン2〜5間の距離が短くなって、信号漏れが発生したり、極端な場合は端子間でショートが発生したりして、信頼性が低下してしまうものである。
なお、上記した本発明の一実施の形態における焼成体7aを50個作製し、再焼成の有無によるめっきの延びの発生について確認したところ、再焼成した場合は、めっきの延びは発生しなかったが、再焼成しない場合は、38個のめっきの延びが発生した。
さらに、上記した本発明の一実施の形態においては、積層体7を焼成することにより、焼成体7aの表面を均一に処理できるという効果も得られるものである。
また、研磨によって焼成体7aの表面に再付着したセラミック粉を再焼成によって、焼成体7aに再融着させることができるため、第1〜第4の外部電極8a〜8dの焼成体7aへの接合強度を高めることもできる。
さらにまた、従来例のようにコバルトフェライト粉末のような積層チップインダクタとして余分な材料は不要となるため、コスト面で有利であり、また、異種材料同士を接着させるための長時間での焼成が不要になり、生産性を悪化させることもなくなる。
そして、再焼成することによって、研磨した際に生じたマイクロクラックを修復できるという効果も期待できるものである。
なお、上記本発明の一実施の形態における積層チップインダクタの製造方法においては、積層チップインダクタの一例としてコモンモードノイズフィルタについて説明したが、他の積層チップインダクタ、例えば、チップビーズ等の内部に導体を有し、かつ焼成体をフェライト材料で構成するものであれば、同様の効果が得られるものである。
本発明に係る積層チップインダクタの製造方法は、めっきの延びを確実に防止することができるという効果を有するものであり、特にデジタル機器やAV機器、情報通信端末等の各種電子機器に使用される積層チップインダクタ等において有用となるものである。
本発明の一実施の形態における積層チップインダクタの斜視図 同積層チップインダクタの分解斜視図 同積層チップインダクタの製造方法を示す製造工程図 従来の積層チップインダクタの製造方法を示す製造工程図
符号の説明
1a〜1e 第1〜第5の絶縁層
2〜5 第1〜第4の導体パターン
7 積層体
7a 焼成体
8a〜8d 第1〜第4の外部電極

Claims (3)

  1. 導体パターンと磁性層を積層することにより積層体を形成する工程と、この積層体を焼成して焼成体を形成する工程と、この焼成体を研磨する工程と、前記研磨した後の焼成体に外部電極を形成する工程とを備え、前記焼成体を研磨した後に前記焼成体を再焼成する工程を設けた積層チップインダクタの製造方法。
  2. 焼成体を再焼成する工程における再焼成を、積層体を焼成して焼成体を形成するときの焼成温度以下の温度で行うようにした請求項1記載の積層チップインダクタの製造方法。
  3. 焼成体を再焼成する工程を、外部電極を形成する工程の前に設けた請求項1記載の積層チップインダクタの製造方法。
JP2007061482A 2007-03-12 2007-03-12 積層チップインダクタの製造方法 Pending JP2008227046A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007061482A JP2008227046A (ja) 2007-03-12 2007-03-12 積層チップインダクタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007061482A JP2008227046A (ja) 2007-03-12 2007-03-12 積層チップインダクタの製造方法

Publications (2)

Publication Number Publication Date
JP2008227046A true JP2008227046A (ja) 2008-09-25
JP2008227046A5 JP2008227046A5 (ja) 2010-04-15

Family

ID=39845330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007061482A Pending JP2008227046A (ja) 2007-03-12 2007-03-12 積層チップインダクタの製造方法

Country Status (1)

Country Link
JP (1) JP2008227046A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297946A (ja) * 2000-04-12 2001-10-26 Murata Mfg Co Ltd 複合電子部品およびその製造方法
JP2006100469A (ja) * 2004-09-29 2006-04-13 Murata Mfg Co Ltd 積層コイル部品およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297946A (ja) * 2000-04-12 2001-10-26 Murata Mfg Co Ltd 複合電子部品およびその製造方法
JP2006100469A (ja) * 2004-09-29 2006-04-13 Murata Mfg Co Ltd 積層コイル部品およびその製造方法

Similar Documents

Publication Publication Date Title
US7944336B2 (en) Laminated coil component and method for manufacturing the same
US8058964B2 (en) Laminated coil component
JP7131658B2 (ja) 電子部品
JP2017212372A (ja) コイル部品
JP6376000B2 (ja) 電子部品およびその製造方法
EP1067568A1 (en) Lamination type coil component and method of producing the same
US20120062348A1 (en) Laminated coil
JP2006237078A (ja) 積層電子部品及び積層セラミックコンデンサ
JP2001044039A (ja) チップフェライト部品およびその製造方法
JP2002093623A (ja) 積層インダクタ
JP4525066B2 (ja) 積層セラミック電子部品の製造方法
JP2008227046A (ja) 積層チップインダクタの製造方法
JP3685720B2 (ja) 積層型複合デバイス及びその製造方法
JP2000323345A (ja) 高周波電子部品及びその製造方法
JP4635430B2 (ja) 積層コイル部品
JP2005203629A (ja) 電子部品
JP3601096B2 (ja) 積層インダクタの製造方法
JP5245645B2 (ja) 積層型コイル部品の製造方法
JP2004221268A (ja) 積層セラミック電子部品の製造方法
JP2002164215A (ja) 積層セラミック電子部品及びその製造方法
JP2001167929A (ja) 積層チップ部品及びその製造方法
JPH06325978A (ja) 複合電子部品とその製造方法
JP2010199210A (ja) 電子部品
JP2005093971A (ja) 積層セラミック電子部品
JP2001196253A (ja) 積層型電子部品の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100302

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

A131 Notification of reasons for refusal

Effective date: 20111129

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321