JP2008224294A

JP2008224294A - 半導体加速度センサ

Info

Publication number: JP2008224294A
Application number: JP2007060149A
Authority: JP
Inventors: Kenji Kato; 健二加藤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2007-03-09
Filing date: 2007-03-09
Publication date: 2008-09-25
Also published as: US20080216573A1

Abstract

【課題】感度の低下を抑制しつつ薄肉化に寄与する半導体加速度センサ及びその製造方法を提供すること。
【解決手段】本発明は、半導体基板を用いて製造される半導体加速度センサにおいて、前記半導体基板によって成形される外枠と；前記半導体基板によって成形され、前記外枠に連結された複数の梁部と；前記半導体基板によって成形され、前記梁部に連結された第一錘部と；前記第一錘部の前記梁部と反対側の端面に連結された第二錘部とを備える。そして、前記第二錘部は、前記第一錘部よりも比重の大きな材質で成形されていることを特徴とする。
【選択図】図７

Description

本発明は、半導体基板を用いて製造される半導体加速度センサ及びその製造方法に関する。

半導体加速度センサは、ピエゾ抵抗体が形成されている可撓部によって支持されている錘部の位置が変化することにより可撓部が撓んだときのピエゾ抵抗体の抵抗値の変化を検出することにより加速度等を検出する。このような半導体加速度センサは、例えば走行中の自動車に加わる進行方向又は横方向の加速度の測定や、ビデオカメラの手ぶれの測定などに用いられる。

従来の、ＸＹＺ３方向の加速度を検出可能なピエゾ抵抗検出方式の３軸加速度センサについて図１〜図６を用いて説明する。図１に、従来の３軸加速度センサの概略図を示す。この加速度センサ１０は、半導体基板からなり、エッチング等の半導体加工技術を用いて作製される。全体は、外枠１２が形成され、その内側の一部には貫通された開口部１４を有している。外枠１２の底面はパッケージ若しくはパッケージに固定された台座に固定される（パッケージ及び台座は図示しない）。中心部には厚みが外枠１２とほぼ同等の錘１８が形成され、その錘１８は、肉薄な４本の梁１６によって四方より外枠１２に連結されている。

４本の梁１６のうち、２本の梁は、その中心線がＸ軸上に配置される。他の２本の梁１６はＹ軸上に配置される。Ｘ方向検出用のピエゾ抵抗２０をＲＸ１〜ＲＸ４、Ｙ方向検出用のピエゾ抵抗２０をＲＹ１〜ＲＹ４、Ｚ方向検出用のピエゾ抵抗２０をＲＺ１〜ＲＺ４に示す。ＲＸ１〜ＲＸ４は、Ｘ軸方向の梁１６上に形成される。ＲＹ１〜ＲＹ４と、ＲＺ１〜ＲＺ４は、Ｙ軸方向の梁１６上に形成される。各ピエゾ抵抗２０は、錘１８の変形時に、大きな応力を発生する梁１６の根元近辺に配置されている。Ｘ軸方向の梁１６上では、ＲＸ１〜ＲＸ４までの抵抗が、梁１６の中心軸上に配置されている。Ｙ軸方向の梁１６上では、ＲＹ１〜ＲＹ４までの抵抗及びＲＺ１〜ＲＺ４までの抵抗が、それぞれＹ軸方向の梁１６の中心軸からある距離隔てたところで直線に並んで配置されている。

ここで、加速度検出原理について簡単に説明する。加速度センサ１０に対してＺ方向に加速度が加わったときは、錘１８は、図２に示すように、−Ｚ方向に平行移動する。このとき、外枠１２側に配置されたピエゾ抵抗素子ＲＺ１とＲＺ４には引張応力が、ＲＺ２とＲＺ３には圧縮応力がかかる。その応力に応じてピエゾ抵抗ＲＺ１〜ＲＺ４の抵抗値が変化する。ＲＺ１〜ＲＺ４は、図４（Ａ）のようにブリッジ回路に構成されることにより、印加加速度相当の電圧変化（Ｖｏ１−Ｖｏ２）として出力される。

加速度センサ１０に対して＋Ｙ方向に加速度が加わったときは、錘１８は図３に示すように、Ｙ方向（Ｘ方向も同様）に傾く。このとき、ピエゾ抵抗素子ＲＹ１（ＲＸ１）とＲＹ３（ＲＸ３）には引張応力が、ＲＹ２（ＲＸ２）とＲＹ４（ＲＸ４）には圧縮応力がかかる。図４（Ｂ）のように構成されたブリッジ回路により、印加加速度相当の電圧変化（Ｖｏ１−Ｖｏ２）として出力される。

図５〜図６に従来の半導体３軸加速度センサ１０の製造工程概略図を示す。まず、半導体基板１１を用意し(１０−１)、イオンインプラ技術等を用いることにより、その表面近郊にピエゾ抵抗２０を形成する（１０−２）。次に、表面側から半導体基板１１をエッチングし、梁１６のパターンを形成する（１０−３）。

次に、図６に示すように、裏面側から半導体基板１１をエッチングし、一部貫通させることにより錘１８と外枠１２のパターンを形成する（１０−４）。最後に、ダイシング等の切削技術を用いて個々にチップを切り離し、ダイスボンド材２４を用いてパッケージ底部２６及びパッケージに固定された台座に外枠１２の底面を固着する（１０−５）。これら各工程におけるパターン形成には、半導体製造等に使用されるフォトリソグラフィ技術を用いることにより、高精度な加工が実現される。

しかしながら、近年、携帯電話やノートＰＣのような機器類の薄化に伴い、それらに搭載される加速度センサ自体への薄化への要求も大きくなっている。センサを薄くする場合、枠や錘の厚みを小さくすることが一案と考えられる。しかし、枠や錘の厚みを小さくすると、錘質量が減少し、感度の低下が懸念される。特に、錘を薄くした場合には、Ｚ方向に比べＸ方向及びＹ方向の感度低下が著しい。

例えば、図１のＺ方向に１Ｇの加速度が加えられた場合には、梁１６に加わる曲げモーメントは、梁１６の長さＬ１と錘１８の質量ｍの積で表される。これに対し、Ｙ（Ｘ）方向に１Ｇの加速度が加えられた場合には、梁１６を通る平面から錘１８の重心までの距離Ｌ２と錘１８の質量ｍの積で示される。つまり、錘１８が薄くなった場合、曲げモーメントは錘１８の質量ｍにのみ比例するため、Ｚ方向のセンサ感度は１次関数的に減少する。しかし、曲げモーメントは、錘１８の重心までの距離Ｌ２及び錘１８の質量ｍに比例するため、Ｙ（Ｘ）方向のセンサ感度は、２次関数的に大きく減少する。すなわち、錘１８を薄くすることで、Ｚ方向に比べてＸ及びＹ方向の感度の落ち込みが大きくなり、Ｚ方向とＸ方向及びＹ方向との感度バランスが崩れるという問題が発生する。また、梁１６の長さＬ１を大きくすることにより、Ｘ方向およびＹ方向の感度低下を１次関数的にすることは可能となるが、この場合、センサ１０自体のサイズが大きくなるという問題が発生する。

なお、本発明とは直接関係ないが、加速度センサの錘の構造に関する発明が特許文献１に開示されている。
特開２００６−２５０６５３号公報

本発明は、上記のような状況に鑑みてなされたものであり、感度の低下を抑制しつつ薄肉化に寄与する半導体加速度センサ及びその製造方法を提供することを目的とする。

上記目的を達成するために、本発明の第一の態様は、半導体基板を用いて製造される半導体加速度センサにおいて、前記半導体基板によって成形される外枠と；前記半導体基板によって成形され、前記外枠に連結された複数の梁部と；前記半導体基板によって成形され、前記梁部に連結された第一錘部と；前記第一錘部の前記梁部と反対側の端面に連結された第二錘部とを備える。そして、前記第二錘部は、前記第一錘部よりも比重の大きな材質で成形されていることを特徴とする。

本発明の第二の態様に係る半導体加速度センサの製造方法は、半導体基板の表面付近にＸ、Ｙ、Ｚのそれぞれの加速度を検出するピエゾ抵抗素子を形成する工程と；前記半導体基板を表面側から加工して前記ピエゾ抵抗素子を形成した４本の梁部を形成する工程と；前記半導体基板を裏面側から加工して、錘部の形成領域に段差部を形成する工程と；前記段差部の一部に前記半導体基板より比重の大きい材料をメッキ法で積層して第二錘部を形成する工程と；前記第二錘部を残すようにして前記半導体基板を裏面側から加工して、前記梁部で支えられた第一錘部を形成する工程とを含む。そして、前記錘部が、前記半導体基板より成形される第一錘部と前記第二錘部とから成ることを特徴とする。

本発明によれば、半導体基板からなる第一錘部の下に比重の大きな第二錘部を連結しているため、センサ感度の低下を伴うことなく錘を薄くすることができる。また、第二錘部についてもフォトリソグラフィ技術等の半導体製造技術を用いて形成できるため、第一錘部との位置ずれを抑制でき、安定した特性のセンサを多数製造することが可能となる。

図７は、本発明の実施例を示す３軸半導体加速度センサの概略図である。加速度センサ１１０は、半導体基板からなり、エッチング等の半導体加工技術を用いて作製される。全体は、外枠１１２が形成され、その内側の一部には貫通された開口部１１４を有している。外枠１１２の底面はパッケージ若しくはパッケージに固定された台座に固定される（パッケージ及び台座は図示しない）。中心部には厚みが外枠１１２とほぼ同等の錘１１８（１１８ａ＋１１８ｂ）が形成され、その錘１１８は、肉薄な４本の梁１１６によって四方より外枠１１２に連結されている。ここで、半導体基板としては、半導体材料のみからなる基板の他、内部に絶縁膜が形成されたＳＯＩ（Silicon-on-Insulator）基板を採用することも可能である。

本実施例においては、錘１１８は、半導体基板から成る第１錘部１１８ａと、その下方（梁１１６から遠い方）に形成された金属製の第２錘部１１８ｂとから構成されている。第１の梁１１８ａは、半導体材料、例えばシリコンで形成される。一方、第２錘部１１８ｂは半導体材料より比重（密度）の大きい材料、例えば、金、銅、タングステン、ニッケルの金属等で形成される。半導体材料より比重の大きい材料が、第１錘部１１８ａの下方に形成されることで、錘１１８をシリコンだけで形成した場合に比べ、錘１１８全体の質量が大きくなる。更に、錘１１８全体の重心位置を錘１１８の厚さ方向の中間点より下方に配置することができる。つまり、錘１１８を薄くした場合においても、錘１１８の重心位置が高くなることが抑制され、Ｚ方向感度に比べてＸ方向及びＹ方向感度が著しく低下する課題を克服することが可能となる。

４本の梁１１６のうち、２本の梁は、その中心線がＸ軸上に配置される。他の２本の梁１１６はＹ軸上に配置される。Ｘ方向検出用のピエゾ抵抗１２０をＲＸ１〜ＲＸ４、Ｙ方向検出用のピエゾ抵抗１２０をＲＹ１〜ＲＹ４、Ｚ方向検出用のピエゾ抵抗１２０をＲＺ１〜ＲＺ４に示す。ＲＸ１〜ＲＸ４は、Ｘ軸方向の梁１１６上に形成される。ＲＹ１〜ＲＹ４と、ＲＺ１〜ＲＺ４は、Ｙ軸方向の梁１１６上に形成される。各ピエゾ抵抗１２０は、錘１１８の変形時に、大きな応力を発生する梁１１６の根元近辺に配置されている。Ｘ軸方向の梁１１６上では、ＲＸ１〜ＲＸ４までの抵抗が、梁１１６の中心軸上に配置されている。Ｙ軸方向の梁１１６上では、ＲＹ１〜ＲＹ４までの抵抗及びＲＺ１〜ＲＺ４までの抵抗が、それぞれＹ軸方向の梁１１６の中心軸からある距離隔てたところで直線に並んで配置されている。

従来の技術と重複するが、ここで、加速度検出原理について簡単に説明する。加速度センサ１１０に対してＺ方向に加速度が加わったときは、錘１１８は、図２に示すように、−Ｚ方向に平行移動する。このとき、外枠１１２側に配置されたピエゾ抵抗素子ＲＺ１とＲＺ４には引張応力が、ＲＺ２とＲＺ３には圧縮応力がかかる。その応力に応じてピエゾ抵抗ＲＺ１〜ＲＺ４の抵抗値が変化する。ＲＺ１〜ＲＺ４は、図４（Ａ）のようにブリッジ回路に構成されることにより、印加加速度相当の電圧変化（Ｖｏ１−Ｖｏ２）として出力される。

加速度センサ１１０に対して＋Ｙ方向に加速度が加わったときは、錘１１８は図３に示すように、Ｙ方向（Ｘ方向も同様）に傾く。このとき、ピエゾ抵抗素子ＲＹ１（ＲＸ１）とＲＹ３（ＲＸ３）には引張応力が、ＲＹ２（ＲＸ２）とＲＹ４（ＲＸ４）には圧縮応力がかかる。図４（Ｂ）のように構成されたブリッジ回路により、印加加速度相当の電圧変化（Ｖｏ１−Ｖｏ２）として出力される。

図８〜図９に本発明の実施例に係る半導体３軸加速度センサ１１０の製造工程概略図を示す。まず、半導体基板１１１を用意し(１００−１)、イオンインプラ技術等を用いることにより、その表面近郊にピエゾ抵抗１２０を形成する（１００−２）。次に、表面側から半導体基板１１１をエッチングし、梁１１６のパターンを形成する（１００−３）。

次に、半導体基板１１１を裏面よりエッチングして、凹部１１１ａを形成する（１００−４）。エッチング量は、第２錘部１１８ｂを積層する厚み相当とする。次に、凹部１１１ａ内に第２錘部１１８ｂを形成する（１００−５）。第２錘部１１８ｂは、半導体材料、例えばシリコンより比重（密度）の大きい材料、例えば金、タングステン、ニッケル等からなる。第２錘部１１８ｂは、メッキ法等の十分な厚みが得られるような積層法により形成される。なお、第２錘部１１８ｂの積層法は、メッキ法に限らず、スパッタ法や蒸着法を用いても構わない。

第２錘部１１８ｂをメッキ法によって成形する場合には、例えば、下地の金属層を凹部１１１ａ内に形成し、その金属層の表面に電界メッキによって金属層を厚み方向に成長させることによって所望の厚みを得る。十分な厚みを得る点においては、スパッタ法や蒸着に比べてメッキ法が適している。従って、第２錘部１１８ｂの材質、比重、必要な厚みに応じて当該錘１１８ｂの形成方法を選択することが好ましい。

第１錘部１１８ａをシリコンで成形し、第２錘部１１８ｂを金で成形した場合、比重（シリコン：金）は約１：８となる。シリコン（第１錘部）のみで錘１１８を形成した場合（厚み：３４０μｍ）と同等の感度を得るためには、第１錘部１１８ａと第２錘部１１８ｂの厚みは、図１０に示すようになる。

次に、裏面側から半導体基板１１１の一部を貫通させるようにエッチングし、錘１１８（第１錘部１１８ａ）及び外枠１１２のパターンを形成する（１００−６）。その後、切削等によりチップを個片化し、ダイスボンド材１２４によりパッケージ底部１２６及びパッケージに固定された台座に、外枠１１２の底面を固着する（１００−７）。

これら各工程におけるパターン形成は、半導体製造等に用いるフォトリソグラフィ技術を使用する。これにより、各部の形成において高精度な加工が実現する。第２錘部１１８ｂもこのような半導体製造技術を用いて形成する為、第１錘部１１８ａとの位置ずれを抑制できる。よって、安定した特性のセンサを多数製造することが可能となる。

以上、本発明の実施例について説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲に示された技術的思想の範疇において変更可能なものである。図８−図９に示す各工程の順位は、ここに示すものに限らない。例えば、本実施例では、梁１１６のエッチング（１００−３）を錘１１８ａのエッチング（１００−６）の前に行ったが、錘１１８ａのエッチング後に梁１１６のエッチングを行っても良い。

図１は従来の３軸半導体加速度センサの概略を示し、（Ａ）が平面図であり、（Ｂ）が（Ａ）図のＹ０−Ｙ１方向の断面図である。図２は、３軸半導体加速度センサによる原理を示す説明図であり、Ｚ方向への変位を示す。図３は、３軸半導体加速度センサによる原理を示す説明図であり、Ｙ方向への変位を示す。図４は、３軸半導体加速度センサの原理を示す回路図である。図５は、従来の３軸半導体加速度センサの製造工程を示す断面図である。図６は、従来の３軸半導体加速度センサの製造工程を示す断面図である。図７は本発明に係る３軸半導体加速度センサの概略を示し、（Ａ）が平面図であり、（Ｂ）が（Ａ）図のＹ０−Ｙ１方向の断面図である。図８は、本発明に係る３軸半導体加速度センサの製造工程を示す断面図である。図９は、本発明に係る３軸半導体加速度センサの製造工程を示す断面図である。図１０は、本発明に係る３軸半導体加速度センサにおける錘の厚みを示す表である。

符号の説明

１１０３軸半導体加速度センサ
１１１半導体基板
１１２外枠
１１６梁
１１８錘
１１８ａ第１錘部
１１８ｂ第２錘部
１２０ピエゾ抵抗素子

Claims

半導体基板を用いて製造される半導体加速度センサにおいて、
前記半導体基板によって成形される外枠と；
前記半導体基板によって成形され、前記外枠に連結された複数の梁部と；
前記半導体基板によって成形され、前記梁部に連結された第一錘部と；
前記第一錘部の前記梁部と反対側の端面に連結された第二錘部とを備え、
前記第二錘部は、前記第一錘部よりも比重の大きな材質で成形されていることを特徴とする半導体加速度センサ。
前記第二錘部は金属であることを特徴とする請求項１に記載の半導体加速度センサ。
前記金属は、金、タングステン又はニッケルであることを特徴とする請求項２に記載の半導体加速度センサ。
前記前記第二錘部はメッキ法によって形成されることを特徴とする請求項２又は３に記載の半導体加速度センサ。
半導体基板を用いて製造され、Ｘ，Ｙ，Ｚの３軸の加速度を検出する３軸半導体加速度センサにおいて、
前記半導体基板からなり、Ｚ方向に中心部が貫通した外枠部と；
前記半導体基板からなり、前記外枠部とＸ及びＹ方向に距離を隔てて内側に配置され、前記外枠部と略同等のＺ厚みを有する第一錘部と；
前記半導体基板からなり、前記外枠部のＺ方向に垂直な１面及び前記外枠部のＺ方向に垂直な１面と略同一面内に存在し、Ｘ及びＹ方向より前記外枠部の内面から前記錘部を支えるＺ方向厚みの薄い４本の梁部とを備え、
前記第一錘部の、前記４本の梁が接続されていないＺ方向に垂直な１面において、前記第一錘部より比重の大きい第二錘部が積層されていることを特徴とする３軸半導体加速度センサ。
前記第二錘部がメッキ法で前記第一錘部上に積層されることを特徴とする請求項５に記載の３軸半導体加速度センサ。
半導体基板の表面付近にＸ、Ｙ、Ｚのそれぞれの加速度を検出するピエゾ抵抗素子を形成する工程と；
前記半導体基板を表面側から加工して前記ピエゾ抵抗素子を形成した４本の梁部を形成する工程と、
前記半導体基板を裏面側から加工して、錘部の形成領域に段差部を形成する工程と；
前記段差部の一部に前記半導体基板より比重の大きい材料をメッキ法で積層して第二錘部を形成する工程と；
前記第二錘部を残すようにして前記半導体基板を裏面側から加工して、前記梁部で支えられた第一錘部を形成する工程とを含み、
前記錘部が、前記半導体基板より成形される第一錘部と前記第二錘部とから成ることを特徴とする３軸半導体加速度センサの製造方法。
前記第二錘部がメッキ法で前記第一錘部上に積層されることを特徴とする請求項７に記載の３軸半導体加速度センサの製造方法。
前記第二錘部は、金、タングステン又はニッケルであることを特徴とする請求項７又は８に記載の半導体加速度センサの製造方法。