JP2008224276A - 薄膜磁気センサ及びその製造方法 - Google Patents

Abstract

【課題】抵抗値のばらつきを抑制し、オフセット電圧を低減する薄膜磁気センサ及びその製造方法を提案する。
【解決手段】所定のパターンを有するフォトマスクを用いて形成され、少なくとも第１及び第２の磁気抵抗素子を含んだ第１の抵抗ブリッジ回路と、前記フォトマスクを用いて形成され、前記少なくとも第１及び第２の磁気抵抗素子に対応する第３及び第４の磁気抵抗素子を含んだ前記第１の抵抗ブリッジ回路に対応する第２の抵抗ブリッジ回路とを備え、前記第１及び第２の抵抗ブリッジ回路を積層して構成され、前記第１及び第４の磁気抵抗素子の合成によって第１の合成磁気抵抗素子が形成され、前記第２及び第３の磁気抵抗素子の合成によって第２の合成磁気抵抗素子が形成されていることを特徴とする薄膜磁気センサ及びその製造方法を提供する。
【選択図】図４

Description

本発明は、抵抗ブリッジ回路を有する薄膜磁気センサ及びその製造方法に関し、特に抵抗ブリッジ回路の抵抗値のばらつきを抑制し、オフセット電圧を低減する薄膜磁気センサ及びその製造方法に関する。

従来の技術として、磁気抵抗効果を有する強磁性体薄膜を折り返し形状に形成した２つの強磁性膜パターンを備えた２つの磁界検出層を絶縁層で挟んで基板上に積層するとともに、２つの磁界検出層の間に電気的接続を行うことによって４つの強磁性膜パターンを有する抵抗ブリッジ回路を備えた磁気抵抗素子が知られている（例えば、特許文献１）。

この磁気抵抗素子によると、磁界検出層の面積を小さく抑えながら、必要な抵抗値を実現することができ、かつ磁界検出層の面積を小さく抑えることによって、レジスト塗布厚分布等に起因するパターン変換誤差を抑制して強磁性膜パターンの抵抗値のばらつきを抑え、オフセット電圧の低減を可能にしている。
特開平８−１３０３３８号公報

しかし、従来の磁気抵抗素子によると、フォトマスクに画かれたパターンの誤差やパターンを転写する際のレンズの歪み等に起因する誤差は避けられないので、抵抗値のばらつきの抑制に限界があった。

従って、本発明の目的は、抵抗値のばらつきを抑制できる薄膜磁気センサ及びその製造方法を提案することにある。

本発明は上記目的を達成するため、所定のパターンを有するフォトマスクを用いて形成され、少なくとも第１及び第２の磁気抵抗素子を含んだ第１の抵抗ブリッジ回路と、前記フォトマスクを用いて形成され、前記少なくとも第１及び第２の磁気抵抗素子に対応する第３及び第４の磁気抵抗素子を含んだ前記第１の抵抗ブリッジ回路に対応する第２の抵抗ブリッジ回路とを備え、前記第１及び第２の抵抗ブリッジ回路を積層して構成され、前記第１及び第４の磁気抵抗素子の合成によって第１の合成磁気抵抗素子が形成され、前記第２及び第３の磁気抵抗素子の合成によって第２の合成磁気抵抗素子が形成されていることを特徴とする薄膜磁気センサを提供する。

本発明によれば、抵抗値のばらつきを抑制できる薄膜磁気センサ及びその製造方法を提供することができる。

以下に、本発明の薄膜磁気センサの実施の形態を図面を参考にして詳細に説明する。

[第１の実施の形態]
（磁気センサの構成）
図１は、本発明の第１の実施の形態に関する磁気センサの概略構成図の一例であり、図２は、本発明の第１の実施の形態に係る磁気センサの回路図の一例である。

薄膜磁気センサとしての磁気センサ１は、シリコン等で形成された基板２と、基板２上に形成された第１の合成磁気抵抗素子としての第１ＭＲ（Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔａｎｃｅ）素子１０、第２の合成磁気抵抗素子としての第２ＭＲ素子１１、第３の合成磁気抵抗素子としての第３ＭＲ素子１２及び第４の合成磁気抵抗素子としての第４ＭＲ素子１３と、他の基板や装置等とはんだ等を用いて接続されるパッドＰ１、Ｐ２、Ｐ３及びＰ４とで構成されている。

この第１ＭＲ素子１０、第２ＭＲ素子１１、第３ＭＲ素子１２及び第４ＭＲ素子１３は、基板２上にニッケル鉄（ＮｉＦｅ）、ニッケルコバルト（ＮｉＣｏ）、またはニッケル鉄コバルト（ＮｉＦｅＣｏ）等の強磁性体を後述する製造方法によって積層することによって作成され、例えば、第１ＭＲ素子１０の積層された第１の磁気抵抗素子としての第１層ＭＲ素子膜４ａ及び第６の磁気抵抗素子としての第２層ＭＲ素子膜７ａは、コンタクト部１４ａで配線６ａによって電気的に接続されており、各ＭＲ素子膜は、検出方向がそれぞれ相隣接する他のＭＲ素子膜と互いに角度が９０度異なるように配置されている。なお、各ＭＲ素子膜は、１つのＭＲ素子膜が必要な抵抗値の半分の値を持ち、積層しそれぞれを接続することで、所望の抵抗値を有するものとする。なお、第１層ＭＲ素子膜４ａから４ｄは、第１の抵抗ブリッジ回路、第２層ＭＲ素子膜７ａから７ｄは、第２の抵抗ブリッジ回路を形成している。なお、各実施の形態において、磁気センサを例に用いて説明するが、抵抗ブリッジ回路を有するセンサであれば、光や圧力等を検出するセンサでも良く、これに限定されない。

また、図２に示すように、例えば、第１層のＭＲ素子膜のパターンを時計回りに第１の磁気抵抗素子としての（Ａ）、第２の磁気抵抗素子としての（Ｂ）、第３の磁気抵抗素子としての（Ｃ）及び第４の磁気抵抗素子としての（Ｄ）とし、第２層は、基板２またはフォトマスクを時計回りに９０度回転させて、第１層のパターン（Ａ）には、第６の磁気抵抗素子としてのパターン（Ｄ）が、第１層のパターン（Ｂ）には、第７の磁気抵抗素子としてのパターン（Ａ）が、第１層のパターン（Ｃ）には、第８の磁気抵抗素子としてのパターン（Ｂ）が、第１層のパターン（Ｄ）には、第５の磁気抵抗素子としてのパターン（Ｃ）がそれぞれ積層されるように、パターンを転写する。

また、第１ＭＲ素子１０のコンタクト部１４ｂは、第１層ＭＲ素子膜４ａと配線６ｂとが電気的に接続しており、他のＭＲ素子も同様に各パッドに繋がる配線６ｂと対応する各ＭＲ素子膜とが電気的に接続されている。

また、パッド及び配線は、基板２上にアルミ（Ａｌ）等の配線用材を真空蒸着することにより形成されるが、これに限定されない。

これら第１ＭＲ素子１０、第２ＭＲ素子１１、第３ＭＲ素子１２及び第４ＭＲ素子１３は、抵抗ブリッジ回路を形成しており、パッドＰ２は接地され、パッドＰ４に電圧Ｖが印加されており、磁界が磁気センサ１に作用するとＰ１にはＶ２が、Ｐ３にはＶ３が出力され、図２のＰ１とＰ３間の電位差は、Ｖ３−Ｖ２となる。

図３（ａ）は、本発明の第１の実施の形態に係るコンタクト部１４ａの断面図の一例であり、磁気センサ１のコンタクト部１４ａは、基板２と、基板２上に設けられたフィールド酸化膜３と、第１層ＭＲ素子膜４ａと、第１層ＭＲ素子膜４ａと第２層ＭＲ素子膜７ａを絶縁する層間絶縁膜５と、第１層ＭＲ素子膜４ａと第２層ＭＲ素子膜７ａとを電気的に接続する配線６ａと、第２層ＭＲ素子膜７ａと、磁気センサ１を保護する保護膜８とで構成されている。

図３（ｂ）は、本発明の第１の実施の形態に係るコンタクト部１４ｂの断面図の一例であり、配線６ｂは、第１層ＭＲ素子膜４ａとのみ電気的に接続され、パッドＰ１を介して、第２ＭＲ素子１１に接続されている。

（第１の実施の形態の動作）
以下に、本発明の第１の実施の形態の動作を図１から図５を参照しながら詳細に説明する。

（磁気抵抗センサの製造方法）
図４は、本発明の第１の実施の形態に係る磁気センサの製造方法に関する概略図の一例である。磁気センサ１は、一例として、フォトリソグラフィを用いて次の製造工程を経て製造される。

（１）第１層ＭＲ素子膜のパターニング
まずフィールド酸化膜３が、基板２上に形成され、続いて第１層ＭＲ素子膜４ａがスパッタリング等により成膜される。ＭＲ素子のパターンが描かれたフォトマスクが露光装置にセットされ、ＭＲ素子のパターンが基板２上に転写される。

第１層ＭＲ素子膜４ａは、ニッケル鉄（ＮｉＦｅ）、ニッケルコバルト（ＮｉＣｏ）、またはニッケル鉄コバルト（ＮｉＦｅＣｏ）等の強磁性体を用いて成膜される。

（２）層間絶縁膜形成及び配線
層間絶縁膜５が、第１層ＭＲ素子膜４ａが成膜された基板２上に形成される。続いてフォトリソ工程によって第１ＭＲ素子の接続部となるコンタクト部１４ｂが形成される。その後、アルミ（Ａｌ）等によって配線６ｂとパッドＰ１〜４とが第１層ＭＲ素子膜４ａに電気的に接続するように配線される（第１の工程）。

（３）及び（４）基板の９０度回転と第２層ＭＲ素子のパターニング
第２層ＭＲ素子膜７ａが、スパッタリング等で成膜される。その後、第２層ＭＲ素子膜７ａのパターニングのとき、基板を９０度回転させてパターニングを行う。これは、下記の理由による。

図５（ａ）、（ｂ）及び（ｃ）は、本発明の第１の実施の形態に係る変換誤差に関する概略図の一例である。フォトリソグラフィは、フォトマスクに画かれたパターンを基板２上に転写するとき、局所的な変換誤差が生じ、縦横寸法に差が生じる。

例えば、局所的な変換誤差は、基板２上に塗布されたレジストの塗布厚の差によって生じる。また、別の誤差としては、フォトマスク上に画かれたパターンの製造誤差がある。

フォトマスク上に画かれたパターンは、一例として、ＭＲ素子膜の線幅を９μｍ、厚さを２０ｎｍで作成することを予定していたとする。

しかし、実際は、上記の理由により、その幅等に誤差が生じる。その誤差は、場所によって異なるので、一例として、図５の（ａ）のＥ及びＦ部分を拡大した（ｂ）及び（ｃ）のように表される。

（ｂ）は、（ａ）のＥの一部分を拡大した図であり、幅が０．１μｍ予定した幅よりも狭く、厚みが０．１ｎｍ予定した厚みよりも厚かったとする。

同様に（ｃ）は、（ａ）のＦの一部分を拡大した図であり、幅が０．２μｍ予定した幅よりも広く、厚みが０．３ｎｍ予定した厚みよりも厚かったとする。

一般的に電気抵抗は、同じ線の長さＬで考えるなら、線の断面積の関数になる。しかし、高さＨは、ｎｍの単位であり、幅はμｍの単位であるから、この場合、高さＨは定数として、断面積は幅のみの関数として考えて良い。よって図５において、高さＨは、同じＨを用いている。

通常の磁気抵抗素子は、図５の（ａ）ように、第１層に抵抗ブリッジ回路を形成するように基板２上に転写されるが、（ｂ）及び（ｃ）に示したように変換誤差等に起因する断面積の差が生じる。

この断面積Ｓ１及びＳ２は、異なっているので、各ＭＲ素子膜が持つ抵抗値にばらつきが生じる。

一般に、磁気センサにおける抵抗ブリッジ回路は、パッドＰ４とＰ２に電圧Ｖを印加したとき、Ｐ１とＰ２で検出される電圧（オフセット電圧）をゼロにするように、各抵抗値を設定する。そうすることによって、各ＭＲ素子膜が電界の影響を受けたことによる抵抗値の変化の検出が容易になるからである。

しかし、抵抗値にばらつきがある場合、オフセット電圧はゼロにならないので、例えば、製造した各磁気センサのオフセット電圧を測定して、抵抗値や接続される装置を調整しなければならなかった。

しかし、図４（３）のように、基板２を９０度回転させ図４（４）によって、隣のＭＲ素子膜のパターンを積層することによって、隣り合う積層されたＭＲ素子膜の抵抗値が平均化されるので、隣り合う積層されたＭＲ素子膜の抵抗値のばらつきが低減し、オフセット電圧が低減される。

例えば、図５の（ｃ）に（ｂ）を積層して接続すると、断面積の平均は、（９μｍ＋０．０５μｍ）×Ｈｎｍとなり（高さＨは一定としている）、予定していた９μｍ×Ｈｎｍに値が近づくのみならず、各ＭＲ素子膜の断面積が平均化され、抵抗値も平均化されるので、オフセット電圧が低減する。

なお、フォトマスクを９０度回転させることで、同様の効果を期待することができるが、フォトマスクのパターンを転写する際に使用されるレンズの歪みに起因する誤差があるので、抵抗値の低減には限界があるが、フォトマスクを９０度回転させる製造方法をとっても良いし、これに限定されない。

また、基板（フォトマスク）を９０度回転させられることが可能なように、チップレイアウト、パターンレイアウト、アライメントの基準点の配置が行われる。

転写されたＭＲ素子のパターンは、強磁性体を用いてＭＲ素子膜が形成される。

また、第１層ＭＲ素子膜４ａと第２層ＭＲ素子膜７ａが、コンタクト部１４ａにおいてそれぞれ電気的に接続されるよう配線される（第３から第６工程）。

第１層ＭＲ素子膜４ａと第２層ＭＲ素子膜７ａとＡｌ配線の接続方法は、どの構造であっても良くこれに限定されない。

（５）保護膜形成
保護膜８が、工程（４）で作成された第２層目のＭＲ素子膜上に形成され、磁気センサ１が完成する。なお、各パッドの表面は、外部の装置等とワイヤで接続されるので、層間絶縁膜５及び保護膜８は形成されない。

こうして完成した磁気センサ１は、電界が作用しないとき、各ＭＲ素子の抵抗値のばらつきが抑制されるので、パッドＰ１とＰ３間のオフセット電圧が低減される。

（第１の実施の形態の効果）
上記した第１の実施の形態によると、縦横寸法の誤差を含むＭＲ素子膜を９０度回転させて積層することによって、抵抗値のばらつきを抑制できるので、オフセット電圧を低減することがきる。

[第２の実施の形態]
図６（ａ）は、本発明の第２の実施の形態に係る磁気センサの概略図の一例であり、（ｂ）は、本発明の第２の実施の形態に係るＡとＢの拡大図の一例である。なお、以下の説明において、第１の実施の形態と同一の構成及び機能を有する部分については共通の符号を付している。

第１の実施の形態における磁気センサ１は、抵抗値のばらつきを抑制するために、ＭＲ素子膜を積層したが、積層せずに（ｂ）に示すように同一平面上に配置するようにしても良い。

この磁気センサ１は、第１の実施の形態と同様に各抵抗値が平均化され、パッドＰ１とＰ３に発生するオフセット電圧を低減することができる。

[第３の実施の形態]
図７（ａ）は、本発明の第３の実施の形態に係る磁気センサの概略図の一例であり、（ｂ）は、本発明の第３の実施の形態に係るＭＲ素子の拡大図の一例である。

第１及び第２の実施の形態における磁気センサ１は、それを構成するＭＲ素子が、４つの場合であったが、本実施の形態における磁気センサ１は２つの磁気センサをアルミ等の配線６ｃによって電気的に接続して、感度を向上させたものである。

（ｂ）は、８つあるＭＲ素子のうちの１つを拡大したものであり、第１の実施の形態における磁気センサと同様に第１層ＭＲ素子膜４ｅと第２層ＭＲ素子膜７ｅとを積層し、アルミ等の配線６ｃによって各パッドＰ５〜１６と積層したＭＲ素子膜を電気的に接続した構造となっている。

この磁気センサ１は、第１の実施の形態と同様に製造され、各抵抗値のばらつきが抑制されるので、オフセット電圧を低減することができる。

なお、本発明は、上記した実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々の変形が可能である。

本発明の第１の実施の形態に関する磁気センサの概略構成図の一例である。 本発明の第１の実施の形態に係る磁気センサの回路図の一例である。 （ａ）は、本発明の第１の実施の形態に係るコンタクト部１４ａの断面図の一例であり、（ｂ）は、本発明の第１の実施の形態に係るコンタクト部１４ｂの断面図の一例である。 本発明の第１の実施の形態に係る磁気センサの製造方法に関する概略図の一例である。 （ａ）、（ｂ）及び（ｃ）は、本発明の第１の実施の形態に係る変換誤差に関する概略図の一例である。 （ａ）は、本発明の第２の実施の形態に係る磁気センサの概略図の一例であり、（ｂ）は、本発明の第２の実施の形態に係るＡとＢの拡大図の一例である。 （ａ）は、本発明の第３の実施の形態に係る磁気センサの概略図の一例であり、（ｂ）は、本発明の第３の実施の形態に係るＭＲ素子の拡大図の一例である。

符号の説明

１・・・磁気センサ、２・・・基板、３・・・フィールド酸化膜、４ａ〜４ｅ・・・第１層ＭＲ素子膜、５・・・層間絶縁膜、６ａ〜６ｃ・・・配線、７ａ〜７ｅ・・・第２層ＭＲ素子膜、８・・・保護膜、１０・・・第１ＭＲ素子、１１・・・第２ＭＲ素子、１２・・・第３ＭＲ素子、１３・・・第４ＭＲ素子、１４ａ、１４ｂ・・・コンタクト部、Ｂ１〜Ｂ４・・・基準点、Ｈ・・・高さ、Ｌ・・・長さ、Ｐ１〜Ｐ１６・・・パッド、Ｓ１、Ｓ２・・・断面積、Ｖ、Ｖ２、Ｖ３・・・電圧

Claims (3)

1. 所定のパターンを有するフォトマスクを用いて形成され、少なくとも第１及び第２の磁気抵抗素子を含んだ第１の抵抗ブリッジ回路と、
   前記フォトマスクを用いて形成され、前記少なくとも第１及び第２の磁気抵抗素子に対応する第３及び第４の磁気抵抗素子を含んだ前記第１の抵抗ブリッジ回路に対応する第２の抵抗ブリッジ回路とを備え、
   前記第１及び第２の抵抗ブリッジ回路を積層して構成され、前記第１及び第４の磁気抵抗素子の合成によって第１の合成磁気抵抗素子が形成され、前記第２及び第３の磁気抵抗素子の合成によって第２の合成磁気抵抗素子が形成されていることを特徴とする薄膜磁気センサ。
2. 所定のパターンを有するフォトマスクを用いて形成され、第１より第４の磁気抵抗素子を含んだ第１の抵抗ブリッジ回路と、
   前記フォトマスクを用いて形成され、前記第１より第４の磁気抵抗素子に対応する第５より第８の磁気抵抗素子を含んだ前記第１の抵抗ブリッジ回路に対応する第２の抵抗ブリッジ回路とを備え、
   前記第１及び第２の抵抗ブリッジ回路に９０度の相対回転を与えて前記第１及び第２の抵抗ブリッジ回路を積層して構成され、前記第１及び第６の磁気抵抗素子の合成によって第１の合成磁気抵抗素子が形成され、前記第２及び第７の磁気抵抗素子の合成によって第２の合成磁気抵抗素子が形成され、前記第３及び第８の磁気抵抗素子の合成によって第３の合成磁気抵抗素子が形成され、前記第４及び第５の磁気抵抗素子の合成によって第４の合成磁気抵抗素子が形成されていることを特徴とする薄膜磁気センサ。
3. 所定のパターンを有するフォトマスクを用いて形成され、第１より第４の磁気抵抗素子を含んだ第１の抵抗ブリッジ回路を作成する第１の工程と、
   前記フォトマスクを用いて形成され、前記第１より第４の磁気抵抗素子に対応する第５より第８の磁気抵抗素子を含んだ前記第１の抵抗ブリッジ回路に対応する第２の抵抗ブリッジ回路を作成する第２の工程と、
   前記第１及び第２の抵抗ブリッジ回路に９０度の相対回転を与えて前記第１及び第２の抵抗ブリッジ回路を積層して構成され、前記第１及び第６の磁気抵抗素子の合成によって形成された第１の合成磁気抵抗素子を作成する第３の工程と、
   前記第２及び第７の磁気抵抗素子の合成によって形成された第２の合成磁気抵抗素子を作成する第４の工程と、
   前記第３及び第８の磁気抵抗素子の合成によって形成された第３の合成磁気抵抗素子を作成する第５の工程と、
   前記第４及び第５の磁気抵抗素子の合成によって形成された第４の合成磁気抵抗素子を作成する第６の工程とを含むことを特徴とする薄膜磁気センサの製造方法。

Images