JP2008219102A - ノイズフィルタ及びコイル - Google Patents

Abstract

【課題】制御回路の破損を防止しつつ、周波数特性を調整可能なノイズフィルタを提供する。
【解決手段】本発明の一実施形態に係るノイズフィルタ１は、共有磁路２０をそれぞれ含む第１の閉磁路１６、第２の閉磁路１７及び第３の閉磁路１８，１９を有するコア１０と、第１の閉磁路１６の非共有磁路１６ａに巻かれた第１の巻線２１と、共有磁路２０において第１の閉磁路１６からの磁束と同一方向の磁束を発生するように、第２の閉磁路１７の非共有磁路１７ａに巻かれた第２の巻線２２と、共有磁路２０において第１の閉磁路１６からの磁束及び第２の閉磁路１７からの磁束と同一方向の磁束を発生するように、第３の閉磁路１８，１９の非共有磁路１８ａに巻かれた第３の巻線２３と、第１の巻線２１と第２の巻線２２との間のノードに接続された容量素子３０とを備える。
【選択図】図１

Description

本発明は、ノイズフィルタ及びコイルに関するものである。

従来、周波数特性を調整可能なノイズフィルタが要望されている。ノイズフィルタとしては、インダクタ（例えば、コイル）と容量素子とで構成されたものが一般的に知られている。この種のノイズフィルタにおいて周波数特性を調整するためには、インダクタのインダクタンス又は容量素子の容量値を調整することが考えられる。特許文献１及び２には、インダクタンスを可変とすることが可能な可変インダクタが記載されている。

特許文献１及び２に記載の可変インダクタでは、主巻線と制御巻線とが同一の閉磁路に巻かれており、制御巻線に流れる電流が変更されることによって閉磁路における磁束の飽和度合いが調整され、主巻線におけるインダクタンスが調整される。
特開２００４−２０７７２９号公報 特開平３−１６２０５号広報

しかしながら、特許文献１及び２に記載の可変インダクタでは、主巻線と制御巻線とが同一の閉磁路に巻かれているので、主巻線に流れる電流に応じた電流が制御巻線に流れ、制御巻線の電流を制御するための制御回路が破損する恐れがある。

そこで、本発明は、制御回路の破損を防止しつつ、周波数特性を調整可能なノイズフィルタ、及びインダクタンスを調整可能にすることによってこのノイズフィルタに適用可能なコイルを提供することを目的としている。

本発明のノイズフィルタは、（ａ）互いに磁路の一部を共有する共有磁路をそれぞれ含む第１の閉磁路、第２の閉磁路及び第３の閉磁路を有するコアと、（ｂ）入力端子に接続された一端を有し、第１の閉磁路における共有磁路以外の非共有磁路に巻かれた第１の巻線と、（ｃ）第１の巻線の他端に接続された一端と出力端子に接続された他端とを有し、共有磁路において第１の閉磁路からの磁束と同一方向の磁束を発生するように、第２の閉磁路における共有磁路以外の非共有磁路に巻かれた第２の巻線と、（ｄ）共有磁路において第１の閉磁路からの磁束及び第２の閉磁路からの磁束と同一方向の磁束を発生するように、第３の閉磁路における共有磁路以外の非共有磁路に巻かれた第３の巻線と、（ｅ）第１の巻線の他端とグランド端子との間に接続された容量素子とを備える。

このノイズフィルタによれば、第３の巻線が、共有磁路において第１の閉磁路からの磁束及び第２の閉磁路からの磁束と同一方向の磁束を発生するように第３の閉磁路に巻かれているので、共有磁路において磁気飽和を生じさせることができる。その結果、第３の巻線に流す電流の大きさに応じて、すなわち、第３の閉磁路からの磁束の大きさに応じて、第１の閉磁路の磁束の大きさ及び第２の閉磁路の磁束の大きさを調整することができ、第１の巻線に発生するインダクタンス及び第２の巻線に発生するインダクタンスを調整することができる。したがって、このノイズフィルタによれば、容量素子、第１の巻線及び第２の巻線からなるノイズフィルタの周波数特性を調整することができる。

更に、このノイズフィルタによれば、第１の巻線、第２の巻線及び第３の巻線が、それぞれ、第１の閉磁路における共有磁路以外の非共有磁路、第２の閉磁路における共有磁路以外の非共有磁路、第３の閉磁路における共有磁路以外の非共有磁路に巻かれているので、第１の巻線及び第２の巻線に流れる電流に応じた電流が第３の巻線に流れることがない。したがって、このノイズフィルタによれば、第３の巻線の電流を制御するための制御回路が、第１の巻線及び第２の巻線に流れる電流に起因して破損することを防止することができる。

上記した第３の閉磁路における非共有磁路は、第１の閉磁路及び第２の閉磁路に対して直交することが好ましい。

この構成によれば、第１の巻線、第２の巻線及び第３の巻線を、それぞれ、第１の閉磁路における共有磁路以外の非共有磁路、第２の閉磁路における共有磁路以外の非共有磁路、第３の閉磁路における共有磁路以外の非共有磁路に巻くことが容易となる。

上記したノイズフィルタは、第３の巻線の一端と他端との間に接続された可変電流源を含む制御回路を更に備えてもよい。
本発明のコイルは、（ａ）互いに磁路の一部を共有する共有磁路をそれぞれ含む第１の閉磁路、第２の閉磁路及び第３の閉磁路を有するコアと、（ｂ）入力端子に接続された一端を有し、第１の閉磁路における共有磁路以外の非共有磁路に巻かれた第１の巻線と、（ｃ）第１の巻線の他端に接続された一端と出力端子に接続された他端とを有し、共有磁路において第１の閉磁路からの磁束と同一方向の磁束を発生するように、第２の閉磁路における共有磁路以外の非共有磁路に巻かれた第２の巻線と、（ｄ）第３の閉磁路における共有磁路以外の非共有磁路に巻かれた第３の巻線とを備え、（ｅ）第3の閉磁路における非共有磁路は、第1の閉磁路及び第2の閉磁路に対して直交するように形成されていることを特徴とする。
このコイルによれば、第3の巻線に流す電流を制御することにより、第1及び第2の巻線で形成されるインダクタンスを可変とすることができる。従って、第1の巻線の他端とグランド端子との間にコンデンサを接続すれば、フィルタとしての周波数特性を可変できるフィルタを実現することができる。

本発明によれば、制御回路の破損を防止しつつ、周波数特性を調整可能なノイズフィルタ、及びインダクタンスを調整可能にすることによってこのノイズフィルタに適用可能なコイルを得ることができる。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。

図１は、本発明の実施形態に係るノイズフィルタの構成を示す図である。図１に示すノイズフィルタ１は、入力端子２と、出力端子３と、グランド端子４と、制御端子５，６と、コア１０と、第１の巻線２１と、第２の巻線２２と、第３の巻線２３と、容量素子３０と、可変電流源（制御回路）４０とを備えている。なお、入力端子２と、出力端子３と、制御端子５，６と、コア１０と、第１の巻線２１と、第２の巻線２２と、第３の巻線２３とがコイル（インダクタ）を形成している。

コア１０は、磁性体からなり、枠体１１と、中脚１２，１３と、直交脚１４とを有している。枠体１１は、ＸＹＺ直行座標系においてＸＹ平面上を１周回して閉磁路を形成しており、Ｘ軸方向に二分割した第１の部分１１ａと第２の部分１１ｂとを有している。これらの第１の部分１１ａと第２の部分１１ｂとの境界部には、中脚１２，１３が結合されている。

中脚１２，１３は、それぞれＹ軸方向に延びる平板状をなしており、略平行にＺ軸方向に離間している。中脚１２，１３の両端は、それぞれ、枠体１１における第１の部分１１ａと第２の部分１１ｂとの境界部に結合されている。中脚１２，１３の間におけるＹ軸方向の中央部には、直交脚１４が結合されている。

直交脚１４は、Ｚ軸方向に延びる角柱状をなしており、その両端はそれぞれ中脚１２，１３の中央部に結合されている。

この構成によって、枠体１１の第１の部分１１ａと中脚１２，１３とが第１の閉磁路１６を形成し、枠体１１の第２の部分１１ｂと中脚１２，１３とが第２の閉磁路１７を形成している。また、中脚１２，１３と直交脚１４とが、第１の閉磁路１６及び第２の閉磁路１７に直交する第３の閉磁路１８，１９を形成している。

また、中脚１２，１３は、第１の閉磁路１６、第２の閉磁路１７及び第３の閉磁路１８，１９の一部を共有する共有磁路２０を形成している。また、枠体１１の第１の部分１１ａ及び第２の部分１１ｂ、並びに直交脚１４が、それぞれ、第１の閉磁路１６の非共有磁路１６ａ、第２の閉磁路１７の非共有磁路１７ａ、第３の閉磁路１８，１９の非共有磁路１８ａを形成している。

枠体１１の第１の部分１１ａには、第１の巻線２１が巻かれており、第２の部分１１ｂには、中脚１２，１３において第１の部分１１ａからの磁束と同一方向の磁束を発生するように、第２の巻線２２が巻かれている。また、直交脚１４には、中脚１２，１３において第１の部分１１ａからの磁束及び第２の部分１１ｂからの磁束と同一方向の磁束を発生するように、第３の巻線２３が巻かれている。

すなわち、第１の巻線２１は、第１の閉磁路１６における共有磁路２０以外の非共有磁路１６ａに巻かれており、第２の巻線２２は、共有磁路２０において第１の閉磁路１６からの磁束と同一方向の磁束を発生するように、第２の閉磁路１７における共有磁路２０以外の非共有磁路１７ａに巻かれている。また、第３の巻線２３は、共有磁路２０において第１の閉磁路１６からの磁束及び第２の閉磁路１７からの磁束と同一方向の磁束を発生するように、第３の閉磁路１８，１９における共有磁路２０以外の非共有磁路１８ａに巻かれている。

第１の巻線２１の一端は入力端子２に接続されており、他端は第２の巻線２２の一端に接続されている。第２の巻線２２の他端は出力端子３に接続されており、第１の巻線２１の他端及び第２の巻線２２の一端とグランド端子４との間には容量素子３０が接続されている。また、第３の巻線２３の一端及び他端は、それぞれ、制御端子５，６に接続されており、制御端子５，６の間には、可変電流源（制御回路）４０が接続されている。

次に、本実施形態のノイズフィルタ１の動作を説明する。入力端子２と出力端子３との間に、すなわち、第１の巻線２１及び第２の巻線２２に電流が流れると、この電流の大きさに応じて第１の閉磁路１６及び第２の閉磁路１７に磁束が発生する。ここで、可変電流源４０によって制御端子５，６間に、すなわち、第３の巻線２３に電流を流すと、第３の閉磁路１８，１９に磁束が発生する。

この第３の巻線２３の電流によって発生する磁束は、第３の閉磁路１８における共有磁路２０の第１の領域１８ｂ及び第３の閉磁路１９における共有磁路２０の第１の領域１９ｂにおいて、第１の閉磁路１６からの磁束及び第２の閉磁路１７からの磁束を打ち消すように作用する。一方、第３の閉磁路１８における共有磁路２０の第２の領域１８ｃ及び第３の閉磁路１９における共有磁路２０の第２の領域１９ｃにおいては、第３の巻線２３の電流によって発生する磁束は、第１の閉磁路１６からの磁束及び第２の閉磁路１７からの磁束を強めるように、すなわち、磁気飽和を生じさせるように作用する。

このように共有磁路２０の第１の領域１８ｂ、１９ｂにおいては磁束を打ち消しあい、共有磁路２０の第２の領域１８ｃ，１９ｃにおいては磁気飽和が生じると、共有磁路２０では磁束が通りづらくなり、その結果、第１の閉磁路１６の非共有磁路１６ａからの磁束は第２の閉磁路１７の非共有磁路１７ａへ向かい、第２の閉磁路１７の非共有磁路１７ａからの磁束は第１の閉磁路１６の非共有磁路１６ａへ向かうこととなる。すなわち、第１の巻線２１の電流の大きさによって発生する磁束及び第２の巻線２２の電流の大きさによって発生する磁束は、枠体１１が形成する閉磁路に閉じ込められることとなる。

枠体１１の閉磁路に閉じ込められた磁束は互いに打ち消し合うように作用するので、第１の巻線２１に発生するインダクタンス及び第２の巻線２２に発生するインダクタンス（すなわち、コイルのインダクタンス）が低下する。これらのインダクタンスの低下量は、第３の巻線２３の電流の大きさによって調整することができる。

このように、本実施形態のノイズフィルタ１によれば、第３の巻線２３の電流の大きさに応じて、容量素子３０、第１の巻線２１及び第２の巻線２２からなるノイズフィルタの周波数特性を調整することができる。

更に、本実施形態のノイズフィルタ１によれば、第１の巻線２１、第２の巻線２２及び第３の巻線２３が、それぞれ、第１の閉磁路１６における共有磁路２０以外の非共有磁路１６ａ、第２の閉磁路１７における共有磁路２０以外の非共有磁路１７ａ、第３の閉磁路１８，１９における共有磁路２０以外の非共有磁路１８ａに巻かれているので、第１の巻線２１及び第２の巻線２２に流れる電流に応じた電流が第３の巻線２３に流れることがない。したがって、本実施形態のノイズフィルタ１によれば、第３の巻線２３の電流を制御するための可変電流源（制御回路）４０に、第１の巻線２１及び第２の巻線２２に流れる電流に起因して過大な電流が流れることがなく、可変電流源４０の破損することを防止することができる。

以下では、本実施形態のノイズフィルタ１を更に解析する。図２は、図１に示すノイズフィルタの回路図である。図２に示すノイズフィルタ１は、第１の巻線２１に発生する第１のインダクタ５１と、第２の巻線２２に発生する第２のインダクタ５２と、第３の巻線２３に発生する第３のインダクタ５３とを有している。

第１のインダクタ５１の一端は入力端子２に接続されており、他端は第２のインダクタ５２の一端に接続されている。第２のインダクタ５２の他端は出力端子３に接続されており、第１のインダクタ５１の他端と第２のインダクタ５２の一端とグランド端子４との間には容量素子３０が接続されている。第１のインダクタ５１と第２のインダクタ５２とは、コア１０、具体的には、枠体１１と中脚１２，１３とによって電磁気的に結合している。

また、第３のインダクタ５３は、制御端子５，６間に接続されており、制御端子５，６間には、可変電流源４０が接続されている。第３のインダクタ５３と第１のインダクタ５１とは、コア１０、具体的には、枠体１１と中脚１２，１３と直交脚１４とによって電磁気的に直交して結合しており、同様に、第３のインダクタ５３と第２のインダクタ５２とは、コア１０、具体的には、枠体１１と中脚１２，１３と直交脚１４とによって電磁気的に直交して結合している。

図３は、図２に示すノイズフィルタを等価的に示す回路図である。上記したように、第３の巻線２３の電流を調整することによって、共有磁路２０の第２の領域１８ｃ，１９ｃにおいて磁気飽和を生じさせることができ、その結果、枠体１１に形成される閉磁路において第１の巻線２１に流れる電流による磁束と第２の巻線２２に流れる電流による磁束との打ち消し度合い、すなわち、第１のインダクタ５１と第２のインダクタ５２との電磁気結合の度合いを調整することができる。したがって、図３（ａ）に示すように、第３の巻線２３の電流を調整することは、第１のインダクタ５１と第２のインダクタ５２との電磁気結合の結合係数の値Ｋを調整することとなる。

また、図３（ｂ）に示すように、第１のインダクタ５１と第２のインダクタ５２とは、電磁気的に結合しているので、２つのインダクタ５６，５７と負性インダクタ（負性誘導素子）５８とで等価的に表すことができる。具体的には、インダクタ５６の一端は入力端子２に接続されており、他端はインダクタ５７の一端及び負性インダクタ５８の一端に接続されている。インダクタ５７の他端は出力端子３に接続されており、負性インダクタ５８の他端とグランド端子４との間には容量素子３０が接続されている。

ここで、第１のインダクタ５１のインダクタンス、第２のインダクタ５２のインダクタンス及び容量素子３０の容量値を、それぞれＬ５１、Ｌ５２、Ｃ３０とし、第１のインダクタ５１と第２のインダクタ５２との結合係数の値をＫとすると、インダクタ５６のインダクタンスＬ５６、インダクタ５７のインダクタンスＬ５７及び負性インダクタ５８のインダクタンスＬ５８は、それぞれ、以下のように表される。
Ｌ５６＝Ｌ５１−Ｋ×Ｌ５２
Ｌ５７＝Ｌ５２−Ｋ×Ｌ５１
Ｌ５８＝Ｋ×√（Ｌ５１×Ｌ５２）

また、ノイズフィルタ１の共振周波数ｆは、以下のように表される。
ｆ＝１／（２π√（Ｋ×Ｃ３０×√（Ｌ５１×Ｌ５２）））

上記式より、結合係数の値Ｋが大きいほど、共振周波数ｆが低周波側へ移動することがわかる。これより、第３の巻線２３の電流を調整することによって、フィルタの帯域幅を調整することができ、フィルタとしての周波数特性を調整することができる。

図４は、図３に示すノイズフィルタ等価回路の減衰特性のシミュレーション結果を示す図である。図４には、図３（ａ）に示す等価回路において、Ｌ５１＝５００μＨ、Ｌ５２＝５００μＨ、Ｃ３０＝４７００ｐＦとし、結合係数の値Ｋをパラメータとした減衰量の周波数特性シミュレーション結果が示されている。曲線６１，６２，６３は、結合係数の値Ｋをそれぞれ０．０２、０．０５、０．１としたときの周波数に対する減衰特性である。図４によれば、結合係数の値Ｋが大きいほど、すなわち、第３の巻線２３の電流が増加するほど、共振周波数ｆが低周波側へ移動することがわかる。

上記の説明では、理想的なインダクタの等価回路を示したが、実際には、インダクタには無視できないレベルの浮遊容量が存在する場合がある。図５は、図２に示すノイズフィルタを等価的に示す回路図である。図５（ａ）に示すように、実際には、第１の巻線２１の両端間に、すなわち、第１のインダクタ５１に並列に浮遊容量７１が存在し、第２の巻線２２の両端間に、すなわち、第２のインダクタ５２に並列に浮遊容量７２が存在する。また、入力端子２と出力端子３との間に浮遊容量７３が存在する。なお、図５（ａ）に示すノイズフィルタ１の回路は、図３（ｂ）と同様に、図５（ｂ）に示すように等価的に表すことができる。

図６は、図５に示すノイズフィルタ等価回路の減衰特性のシミュレーション結果を示す図である。図６には、図５（ａ）に示す等価回路において、Ｌ５１＝５００μＨ、Ｌ５２＝５００μＨ、Ｃ３０＝４７００ｐＦ、Ｃ７１＝１ｐＦ、Ｃ７２＝１ｐＦ、Ｃ７３＝０．１ｐＦとし、結合係数の値Ｋをパラメータとした減衰量の周波数特性シミュレーション結果が示されている。曲線６６，６７，６８は、結合係数の値Ｋをそれぞれ０．０２、０．０５、０．１としたときの周波数に対する減衰特性である。

図６によれば、結合係数の値Ｋが大きいほど、すなわち、第３の巻線２３の電流が増加するほど、容量素子３０による第１の共振周波数ｆ1が低周波側へ移動し、浮遊容量７３による第２の共振周波数ｆ２が高周波側へ移動することがわかる。その結果、帯域幅が広がっていることがわかる。なお、浮遊容量７１，７２による共振周波数は更に高周波側に存在する。

図７は、図１に示すノイズフィルタの減衰特性の測定結果を示す図である。図７には、第３の巻線２３に流す電流を順に増加したときの減衰量の周波数特性が、曲線８１，８２，８３，８４，８５に示されている。図７によれば、図６に示すシミュレーション結果と同様に、第３の巻線２３の電流を増加するほど、容量素子３０による第１の共振周波数ｆ1が低周波側へ移動し、浮遊容量７３による第２の共振周波数ｆ２が高周波側へ移動することによって、帯域幅が広がっていることがわかる。

ところで、スイッチングコンバータやインバータでは、動作モードによってノイズが発生する周波数帯域が異なる。顕著な例としては、スイッチング素子（半導体）のオンオフ期間を周波数によって変化させる場合である。このような制御において、負荷電流を大きくする場合、スイッチング周波数を低くする。その場合、比較的低周波側の狭帯域においてピーク値が大きいノイズが発生する。一方、負荷電流が小さい場合には、低周波から高周波に渡って広帯域に比較的ピーク値が小さいノイズが発生する。このようなスイッチングコンバータやインバータに、本実施形態のノイズフィルタ１が好適に適用可能である。

なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、本実施形態のノイズフィルタ１は、更にインダクタを備えることによって、減衰量を増加してもよい。
［変形例１］

図８は、本発明の変形例１に係るノイズフィルタの回路図である。図８に示すノイズフィルタ１Ａは、ノイズフィルタ１において、入力端子２と第１のインダクタ５１との間及び第２のインダクタ５２と出力端子３との間に、それぞれ、インダクタ５４、インダクタ５５を更に有している。変形例１では、インダクタ５４とインダクタ５５とは、コアによって電磁気的に結合されている。例えば、インダクタ５４を発生する巻線とインダクタ５５を発生する巻線とが同一のコアに巻かれている構成となっている。

図９は、図８に示すノイズフィルタの減衰特性の測定結果を示す図である。図９には、第３の巻線２３に流す電流を順に増加したときの減衰量の周波数特性が、曲線８６，８７，８８，８８に示されている。図９によれば、図８に示す測定結果と比較して、比較的低周波側の減衰量が大きいことがわかる。このように、変形例１のノイズフィルタ１Ａによれば、本実施形態のノイズフィルタ１にインダクタ５４及びインダクタ５５を更に備えることによって、比較的低周波側の減衰量を大きくすることができる。

また、本実施形態のノイズフィルタ１は、以下のような可変電流源（制御回路）を備えることが好ましい。
［変形例２］

図１０は、本発明の変形例２に係るノイズフィルタの回路図である。図１０に示すノイズフィルタ１Ｂは、フォトカプラ９１と、トランジスタ９２と、抵抗素子９３〜９７とを有する可変電流源を備えている。フォトカプラ９１の一対の入力端子間には、抵抗素子９３を介して可変電圧源からの制御電圧が入力される。フォトカプラ９１の一方の出力端子には、基準電圧源に直列に接続された抵抗素子９４，９５の中間ノードに接続されており、他方の出力端子は接地されている。抵抗素子９４，９５の中間ノードは、抵抗素子９６を介してトランジスタ９２のベースに接続されている。トランジスタ９２のコレクタは抵抗素子９７を介して制御端子５に接続されており、制御端子６は基準電源に接続されている。トランジスタのエミッタは接地されている。

このような構成により、可変電圧源からの制御電圧の電圧値を調整することによって、制御端子５，６間、すなわち、第３の巻線２３に流す電流を調整することができる。更に、変形例２のノイズフィルタ１Ｂによれば、フォトカプラ９１を用いているので、第３の巻線２３と可変電圧源との間でノイズの回り込みを低減することができる。また、１次側と２次側との絶縁を要するスイッチングコンバータやインバータに好適に適用可能である。

本発明の実施形態に係るノイズフィルタの構成を示す図である。 図１に示すノイズフィルタの回路図である。 図２に示すノイズフィルタを等価的に示す回路図である。 図３に示すノイズフィルタ等価回路の減衰特性のシミュレーション結果を示す図である。 図２に示すノイズフィルタを等価的に示す回路図である。 図５に示すノイズフィルタ等価回路の減衰特性のシミュレーション結果を示す図である。 図１に示すノイズフィルタの減衰特性の測定結果を示す図である。 本発明の変形例１に係るノイズフィルタの回路図である。 図８に示すノイズフィルタの減衰特性の測定結果を示す図である。 本発明の変形例２に係るノイズフィルタの回路図である。

符号の説明

１…ノイズフィルタ、２…入力端子、３…出力端子、４…グランド端子、５，６…制御端子、１０…コア、１１…枠体、１２，１３…中脚、１４…直交脚、１６…第１の閉磁路、１６ａ…非共有磁路、１７…第２の閉磁路、１７ａ…非共有磁路、１８，１９…第３の閉磁路、１８ａ…非共有磁路、２０…共有磁路、２１…第１の巻線、２２…第２の巻線、２３…第３の巻線、３０…容量素子、４０…可変電流源（制御回路）。

Claims (4)

1. 互いに磁路の一部を共有する共有磁路をそれぞれ含む第１の閉磁路、第２の閉磁路及び第３の閉磁路を有するコアと、
   入力端子に接続された一端を有し、前記第１の閉磁路における前記共有磁路以外の非共有磁路に巻かれた第１の巻線と、
   前記第１の巻線の他端に接続された一端と出力端子に接続された他端とを有し、前記共有磁路において前記第１の閉磁路からの磁束と同一方向の磁束を発生するように、前記第２の閉磁路における前記共有磁路以外の非共有磁路に巻かれた第２の巻線と、
   前記共有磁路において前記第１の閉磁路からの磁束及び前記第２の閉磁路からの磁束と同一方向の磁束を発生するように、前記第３の閉磁路における前記共有磁路以外の非共有磁路に巻かれた第３の巻線と、
   前記第１の巻線の他端とグランド端子との間に接続された容量素子と、
   を備える、ノイズフィルタ。
2. 前記第３の閉磁路における前記非共有磁路は、前記第１の閉磁路及び前記第２の閉磁路に対して直交する、
   請求項１に記載のノイズフィルタ。
3. 前記第３の巻線の一端と他端との間に接続された可変電流源を含む制御回路を更に備える、
   請求項１又は２に記載のノイズフィルタ。
4. 互いに磁路の一部を共有する共有磁路をそれぞれ含む第１の閉磁路、第２の閉磁路及び第３の閉磁路を有するコアと、
   入力端子に接続された一端を有し、前記第１の閉磁路における前記共有磁路以外の非共有磁路に巻かれた第１の巻線と、
   前記第１の巻線の他端に接続された一端と出力端子に接続された他端とを有し、前記共有磁路において前記第１の閉磁路からの磁束と同一方向の磁束を発生するように、前記第２の閉磁路における前記共有磁路以外の非共有磁路に巻かれた第２の巻線と、
   前記第３の閉磁路における前記共有磁路以外の非共有磁路に巻かれた第３の巻線と、
   を備え、
   前記第3の閉磁路における前記非共有磁路は、前記第1の閉磁路及び前記第2の閉磁路に対して直交するように形成されている
   ことを特徴とするコイル。
   

Images