JP2008219060A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2008219060A JP2008219060A JP2008160559A JP2008160559A JP2008219060A JP 2008219060 A JP2008219060 A JP 2008219060A JP 2008160559 A JP2008160559 A JP 2008160559A JP 2008160559 A JP2008160559 A JP 2008160559A JP 2008219060 A JP2008219060 A JP 2008219060A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- substrate
- electrodes
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】半導体チップマウント封止サブ基板100に設けた突起をパッケージ基板10上に接着している。この半導体チップマウント封止サブ基板100とパッケージ基板10との間に形成される空間に半導体ベアチップ31と32とを配置し、ワイヤリングを可能にしている。
【選択図】図10
Description
Package)技術が注目されている。例えば図13に示すように、パッケージ基板10の上に半導体ベアチップ30をマウントし、この半導体ベアチップ30の上にさらに別の半導体ベアチップ31をマウントし、これらの半導体ベアチップ30、31とパッケージ基板10との間をワイヤ60でワイヤボンディングしている(非特許文献1参照)。
日経エレクトロニクス2002,2−11 no.815 p108 「第1部 チップがダメならパッケージがある」
20‐半導体パッケージ
21‐半導体パッケージ
22‐半導体パッケージ
30‐半導体ベアチップ
31‐半導体ベアチップ
32‐半導体ベアチップ
33‐半導体ベアチップ
34‐半導体ベアチップ
40‐電極
41‐電極
50‐半導体チップマウントサブ基板
60‐ワイヤ
61‐ワイヤ
70‐インターポーザー
80‐封止樹脂
81‐封止樹脂
90‐スペーサー
100‐半導体チップマウント封止サブ基板
110‐試験用電極
120‐実装用電極
130‐内部電極
Claims (10)
- 下面には、複数の第1の電極(130)が形成され、上面には、ほぼ行列状に配列された複数の第2の電極(110)と、上面の一辺に沿って前記複数の第2の電極(110)よりも小さいピッチで列状に配列された複数の第3の電極(120)とが形成されたインターポーザー(70)の下面に第1の半導体ベアチップ(30)をマウントして半導体チップマウントサブ基板(50)とし、
前記複数の第1の電極(130)と前記第1の半導体ベアチップ(30)のワイヤリングを行って、前記第1の半導体ベアチップ(30)と前記インターポーザー(70)の前記下面とを樹脂封止して半導体チップマウント封止サブ基板(100)とし、
パッケージ基板(10)上にマウントした第2の半導体ベアチップ(34)と前記半導体チップマウント封止サブ基板(100)とを、前記複数の第3の電極(120)と前記半導体パッケージ基板(10)とのワイヤリングを行ったうえで樹脂封止してSIP化することを特徴とする半導体パッケージの製造方法。 - 請求項1記載の半導体パッケージの製造方法において、前記パッケージ基板(10)上にマウントした半導体ベアチップ(34)と前記半導体チップマウント封止サブ基板(100)とを樹脂封止してSIP化する際に、前記第2の半導体ベアチップ(34)と前記半導体チップマウント封止サブ基板(100)との間にスペーサー(90)を挿入することを特徴とする半導体パッケージの製造方法。
- 請求項1記載の半導体パッケージの製造方法において、
前記第2の電極(110)は円形状であり、前記第3の電極(120)は矩形状であることを特徴とする半導体パッケージの製造方法。 - 請求項1記載の半導体パッケージの製造方法において、
前記半導体チップマウント封止サブ基板(100)をSIP化する前に、前記半導体チップマウント封止サブ基板(100)を前記複数の第2の電極(110)を用いてテストすることを特徴とする半導体パッケージの製造方法。 - 上面及び下面を有するインターポーザー(70)と、前記インターポーザー(70)の下面に搭載された第1の半導体チップ(30)とから構成され、前記インターポーザー(70)の下面には、前記第1の半導体チップ(30)と電気的接続をとるための複数の第1の電極(130)が形成され、前記インターポーザー(70)の上面には、前記第1の半導体チップ(30)の電極ピッチよりも大きいピッチでほぼ行列状に配列された複数の第2の電極(110)と、前記インターポーザー(70)の一辺に沿って前記複数の第2の電極(110)よりも小さいピッチで列状に配列された複数の第3の電極(120)とが形成され、前記インターポーザーの下面と前記第1の半導体チップ(30)とが樹脂封止された半導体チップマウント封止サブ基板(100)を準備し、
パッケージ基板(10)上にマウントした第2の半導体チップ(34)と前記半導体チップマウント封止サブ基板(100)とを、前記複数の第3の電極(120)と前記半導体パッケージ基板(10)とのワイヤリングを行ったうえで樹脂封止してSIP化することを特徴とする半導体パッケージの製造方法。 - 請求項5記載の半導体パッケージの製造方法において、前記パッケージ基板(10)上にマウントした第2の半導体チップ(34)と前記半導体チップマウント封止サブ基板(100)とを樹脂封止してSIP化する際に、前記第2の半導体チップ(34)と前記半導体チップマウント封止サブ基板(100)との間にスペーサー(90)を挿入することを特徴とする半導体パッケージの製造方法。
- 請求項5記載の半導体パッケージの製造方法において、
前記第2の電極(110)は円形状であり、前記第3の電極(120)は矩形状であることを特徴とする半導体パッケージの製造方法。 - 請求項5記載の半導体パッケージの製造方法において、
前記半導体チップマウント封止サブ基板(100)をSIP化する前に、前記半導体チップマウント封止サブ基板(100)が予め前記複数の第2の電極(110)を用いてテストされていることを特徴とする半導体パッケージの製造方法。 - 第1の半導体チップを樹脂封止して構成し、行列状に配置された電極を介して予めテストされた半導体チップマウント封止サブ基板(100)を準備し、
パッケージ基板(10)上にマウントした第2の半導体チップ(34)と前記半導体チップマウント封止サブ基板(100)とを樹脂封止してSIP化することを特徴とする半導体パッケージの製造方法。 - 前記第1の半導体チップを樹脂封止して構成し、行列状に配置された電極を介して予めテストされた半導体チップマウント封止サブ基板(100)を準備し、
パッケージ基板(10)上にマウントした第2の半導体チップ(34)と前記半導体チップマウント封止サブ基板(100)とを樹脂封止してSIP化することを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160559A JP4388989B2 (ja) | 2008-06-19 | 2008-06-19 | 半導体チップマウント封止サブ基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160559A JP4388989B2 (ja) | 2008-06-19 | 2008-06-19 | 半導体チップマウント封止サブ基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005336256A Division JP4388926B2 (ja) | 2005-11-21 | 2005-11-21 | 半導体装置のパッケージ構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008219060A true JP2008219060A (ja) | 2008-09-18 |
JP4388989B2 JP4388989B2 (ja) | 2009-12-24 |
Family
ID=39838645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008160559A Expired - Fee Related JP4388989B2 (ja) | 2008-06-19 | 2008-06-19 | 半導体チップマウント封止サブ基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4388989B2 (ja) |
-
2008
- 2008-06-19 JP JP2008160559A patent/JP4388989B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4388989B2 (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100843137B1 (ko) | 반도체 소자 패키지 | |
KR100690922B1 (ko) | 반도체 소자 패키지 | |
US20050090050A1 (en) | Stacked semiconductor packages | |
US20120056178A1 (en) | Multi-chip packages | |
US20130256865A1 (en) | Semiconductor module | |
US8076179B2 (en) | Fabrication method for integrated circuit chip component, multi-chip module, and their integration structure | |
US20080211078A1 (en) | Semiconductor packages and method of manufacturing the same | |
JP2002040095A (ja) | 半導体装置及びその実装方法 | |
JP4388926B2 (ja) | 半導体装置のパッケージ構造 | |
JP2009188325A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP3842272B2 (ja) | インターポーザー、半導体チップマウントサブ基板および半導体パッケージ | |
KR20040080739A (ko) | 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지 | |
US7952186B2 (en) | Semiconductor package land grid array substrate and plurality of first and second electrodes | |
JP5885332B2 (ja) | 半導体装置の製造方法 | |
JP2005123542A (ja) | 半導体装置のパッケージ構造およびパッケージ化方法 | |
JP4303772B2 (ja) | 半導体パッケージ | |
US7420206B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
JP4388989B2 (ja) | 半導体チップマウント封止サブ基板 | |
JP2011123015A (ja) | 半導体装置の製造方法 | |
KR101096453B1 (ko) | 적층 반도체 패키지 | |
JP2004031946A (ja) | 半導体装置及びその製造方法 | |
JP2006222109A (ja) | マルチチップモジュール | |
WO1999060619A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication dudit dispositif | |
JP2005353687A (ja) | 半導体装置用基板および半導体装置の製造方法 | |
KR20080090199A (ko) | 멀티 스택 패키지 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R255 | Notification that request for automated payment was rejected |
Free format text: JAPANESE INTERMEDIATE CODE: R2525 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R255 | Notification that request for automated payment was rejected |
Free format text: JAPANESE INTERMEDIATE CODE: R2525 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |