JP2008211134A - バイポーラトランジスタ装置 - Google Patents
バイポーラトランジスタ装置 Download PDFInfo
- Publication number
- JP2008211134A JP2008211134A JP2007048901A JP2007048901A JP2008211134A JP 2008211134 A JP2008211134 A JP 2008211134A JP 2007048901 A JP2007048901 A JP 2007048901A JP 2007048901 A JP2007048901 A JP 2007048901A JP 2008211134 A JP2008211134 A JP 2008211134A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- semiconductor element
- transistor device
- element mounting
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【課題】LCRを外付け可能で、汎用性が高く容量、抵抗及びインダクタンスを自由に調整することができ、さらなる高周波領域での要求に耐え得るバイポーラトランジスタ装置を提供する。
【解決手段】半導体素子搭載部と、前記半導体素子搭載部の相対向する2辺に沿って配列された複数のリードとを具備したリードフレームと、バイポーラトランジスタと、前記バイポーラトランジスタに接続された回路要素とが搭載され、高周波信号入力端子を構成する入力パッドと高周波信号出力端子を構成する出力パッドとが相対向する辺上に、相対向するように配列され、前記半導体素子搭載部に搭載されると共に電気的接続のなされた半導体素子と、前記素子搭載部に搭載された前記半導体素子を覆うとともに、前記リードの先端を導出するように形成された封止体とを備え、前記半導体素子搭載部と前記リードのひとつとが一体的に形成されたことを特徴とする。
【選択図】図1
【解決手段】半導体素子搭載部と、前記半導体素子搭載部の相対向する2辺に沿って配列された複数のリードとを具備したリードフレームと、バイポーラトランジスタと、前記バイポーラトランジスタに接続された回路要素とが搭載され、高周波信号入力端子を構成する入力パッドと高周波信号出力端子を構成する出力パッドとが相対向する辺上に、相対向するように配列され、前記半導体素子搭載部に搭載されると共に電気的接続のなされた半導体素子と、前記素子搭載部に搭載された前記半導体素子を覆うとともに、前記リードの先端を導出するように形成された封止体とを備え、前記半導体素子搭載部と前記リードのひとつとが一体的に形成されたことを特徴とする。
【選択図】図1
Description
本発明はバイポーラトランジスタ装置にかかり、特に高周波バイポーラトランジスタの実装構造に関するものである。
近年、携帯電話に代表される移動体通信機器の高性能化や小型化、さらには製品の需要サイクルの短期化が進む中、モジュール部品等に搭載されるトランジスタには、高性能化・小型化・低コスト化への要求はいうまでもなく、フレキシブルな容量調整、短期間での開発および供給への要求が高まっている。
これらの通信装置において極めて重要な役割を果たす部品の一つにVCO(Voltage Controlled Oscillator:電圧制御型発振回路)モジュールがある。これは一般に、共振回路・発振回路・バッファ回路からなり、通信に必要な搬送波の高周波信号を、温度変化などの環境変化に対しても安定に提供する回路である。これらの回路は例えば、印加電圧Vtにより容量値が変化する可変容量やインダクタなどを備えた共振回路と、上記共振回路の共振周波数に応じた発振周波数をもつ信号を生成する発振回路と、この発振回路で得られた発振信号を増幅するバッファ回路などを具備している。
ここで、発振回路に注目すると、バイポーラトランジスタT1に接続されるバランス容量が必要となる。これらの容量は、元来発振周波数の微調整や出力の調整、さらには電源電圧変動や発振回路の重要な要素となるC/N(位相雑音)特性の調整に用いられている。
これらの回路は、携帯電話では、小型化を企図してディスクリート素子をモジュール化したり、IC化したりしたものが用いられている。
しかしながら上記構成では、バランス容量がトランジスタ側でなく、発振回路側に外付け回路として形成されるため、回路Q(インダクタンスもしくはキャパシタンス成分とレジスタンス成分の比)が低くなり、結果として発振回路のC/Nが劣化するという課題があった。
そこで本発明者らは、このバランス容量をディスクリートデバイスであるバイポーラトランジスタ上に、ICのように製造コストを増加させることなく取り込み、高い高周波性能をもつバイポーラトランジスタを提案している(特許文献1)。
このバイポーラトランジスタは、真性半導体領域から絶縁膜上まで引き出された引出配線に接続するワイヤボンディング用のパッドに接続するように容量調整用配線を形成することにより、基板と容量調整用配線との間に形成される容量を、バランス容量として用いるものである。
上述したように、小型化、高周波数化への要求を満たすための手段の1つとして、1枚の半導体基板上で必要とする容量を、配線面積を変更することで、自由にコントロール調整することができるバイポーラトランジスタを実現している。
このバイポーラトランジスタは、真性半導体領域から絶縁膜上まで引き出された引出配線に接続するワイヤボンディング用のパッドに接続するように容量調整用配線を形成することにより、基板と容量調整用配線との間に形成される容量を、バランス容量として用いるものである。
上述したように、小型化、高周波数化への要求を満たすための手段の1つとして、1枚の半導体基板上で必要とする容量を、配線面積を変更することで、自由にコントロール調整することができるバイポーラトランジスタを実現している。
しかしながら、近年、携帯電話用VCOモジュールの周波数帯は800MHz〜6.0GHzの高周波数帯となってきており、このような高周波数帯域では、コンダクタンスC、レジスタンスR、インダクタンスL全てのマッチングが重要となる。
このため、携帯電話用VCOモジュールにおいても、著しく小型化が進む中で、高度の高周波特性が求められるようになってきており、コレクタ(C)―ベース(B)間容量を調整するために、ベース配線の容量調整用配線の配線面積を調整すると、ベース(B)―エミッタ(E)間容量も変化することになり、コンダクタンスC、レジスタンスR、インダクタンスL全てのマッチングが重要となるような高周波数帯域では、調整が極めて困難な状態となっている。
また少量多品種化に備えて、種々の仕様に対応しうるモジュールが必要であるが、LCR全てをIC化してしまうと汎用性がないという問題もある。
さらにまた、LCRすべてをIC化すると、DC検査ができなくなるという問題もある。
さらにまた、LCRすべてをIC化すると、DC検査ができなくなるという問題もある。
また、パッケージの小型化も進んでおり、リード間の間隔も小さくなっているため、外付け回路としてLCRを付加する場合には、端子の位置によって、ノイズの原因となり易い。このため、実装に際しては端子配列も深刻な問題となっている。
本発明は、前記実情に鑑みてなされたもので、LCRを外付け可能で、汎用性が高く容量、抵抗及びインダクタンスを自由に調整することができ、さらなる高周波領域での要求に耐え得るバイポーラトランジスタを提供することを目的とする。
また微細化の可能なバイポーラトランジスタの実装構造を提供することを目的とする。
また微細化の可能なバイポーラトランジスタの実装構造を提供することを目的とする。
上記目的を達成するために、本発明のバイポーラトランジスタ装置は、半導体素子搭載部と、前記半導体素子搭載部の相対向する2辺に沿って配列された複数のリードとを具備したリードフレームと、バイポーラトランジスタと、前記バイポーラトランジスタに接続された回路要素とが搭載され、高周波信号入力端子を構成する入力パッドと高周波信号出力端子を構成する出力パッドとが相対向する辺上に、相対向するように配列され、前記半導体素子搭載部に搭載されると共に電気的接続のなされた半導体素子と、前記素子搭載部に搭載された前記半導体素子を覆うとともに、前記リードの先端を導出するように形成された封止体とを備え、前記半導体素子搭載部と前記リードのひとつとが一体的に形成されたことを特徴とする。
この構成によれば、半導体素子搭載部とリードの1つが一体形成されており、小型化および配線抵抗の低減をはかることができ、従ってパッケージ全体としての小型化及びノイズの低減をはかることができる。また入力端子と出力端子が相対向する位置に設けられており、信号の干渉を低減しノイズの低減を図りつつも配線抵抗を低減し高速化をはかることができる。また、LCRを外付け可能で、汎用性が高く容量、抵抗及びインダクタンスを自由に調整することができ、さらなる高周波領域での要求に耐え得るものとなる。
この構成によれば、半導体素子搭載部とリードの1つが一体形成されており、小型化および配線抵抗の低減をはかることができ、従ってパッケージ全体としての小型化及びノイズの低減をはかることができる。また入力端子と出力端子が相対向する位置に設けられており、信号の干渉を低減しノイズの低減を図りつつも配線抵抗を低減し高速化をはかることができる。また、LCRを外付け可能で、汎用性が高く容量、抵抗及びインダクタンスを自由に調整することができ、さらなる高周波領域での要求に耐え得るものとなる。
また本発明は、上記バイポーラトランジスタ装置において、前記回路要素は、温度補償回路および増幅回路であるものを含む。
この構成により、温度変化による出力のばらつきを低減することができ、安定した出力を得ることができる。
この構成により、温度変化による出力のばらつきを低減することができ、安定した出力を得ることができる。
また本発明は、上記バイポーラトランジスタ装置において、前記リードは前記半導体素子搭載部の1辺に沿って配列された第1乃至第3のリードと、前記1辺に相対向する辺に沿って前記第1乃至第3のリードに対応して配列された第4乃至第6のリードとを含む。
この構成により、既成の汎用型リードフレームを用いて実装することができ、コストの低減をはかることができる。
この構成により、既成の汎用型リードフレームを用いて実装することができ、コストの低減をはかることができる。
また本発明は、上記バイポーラトランジスタ装置において、前記半導体素子搭載部に接続された前記リードは接地電位に接続されるリードであるものを含む。
この構成により、安定した出力を得ることができる。
この構成により、安定した出力を得ることができる。
また本発明は、上記バイポーラトランジスタ装置において、前記半導体素子は、第1の辺に沿って、接地端子、エミッタ端子、高周波信号入力端子が順次配列されると共に、前記第1の辺に対向する第2の辺に沿って、前記接地端子に相対向して配置され、抵抗を接続可能な制御端子と、電源端子と、高周波信号出力端子とが順次配列され、前記リードフレームの前記第1乃至第6のリードにそれぞれ接続されたものを含む。
この構成によれば、さらなる微細化に際しても低ノイズで高速特性を持つバイポーラトランジスタ装置を提供することができる。
この構成によれば、さらなる微細化に際しても低ノイズで高速特性を持つバイポーラトランジスタ装置を提供することができる。
以上詳述したように、本発明は小型化および配線抵抗の低減をはかることができ、従ってパッケージ全体としての小型化及びノイズの低減をはかることができる。また入力端子と出力端子との信号の干渉を低減しノイズの低減を図りつつも配線抵抗を低減し高速化をはかることができる。また、LCRを外付け可能で、汎用性が高く容量、抵抗及びインダクタンスを自由に調整することができ、さらなる高周波領域での要求に耐え得る優れたバイポーラトランジスタ装置を実現するものである。
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
(実施の形態)
図1は本発明の実施の形態のバイポーラトランジスタ装置を上面から見た構成図、図2はこのバイポーラトランジスタのリードフレームを示す概念図、図3(a)乃至(d)はこのバイポーラトランジスタの外観を示す上面図、断面図、側面図及び下面図、図4はこのバイポーラトランジスタ装置の等価回路図である。このバイポーラトランジスタ装置は、半導体素子搭載部10と、前記半導体素子搭載部10の相対向する2辺に沿って配列された第1乃至第6のリード11,12,13,14,15、16とを具備したリードフレームの、半導体素子搭載部10にバイポーラトランジスタを搭載した素子チップ7が搭載されている。この素子チップ7には、バイポーラトランジスタと、このバイポーラトランジスタに接続された回路要素としての、温度補償回路8と、増幅回路9とが搭載されている。そしてこの素子チップ7の周縁には、第1の辺に沿って、第1の端子としての接地端子1、第2の端子としてのエミッタ端子2、高周波信号入力端子3が順次配列されると共に、前記第1の辺に対向する第2の辺に沿って、前記接地端子に相対向して配置された第3の端子としての入力端子、抵抗を接続可能な第4の端子としての制御端子と、第5の端子としての電源端子と、第6の端子としての高周波信号出力端子とが順次配列され、高周波信号入力端子と高周波信号出力端子とが相対向する辺上に、相対向するように配列されてなるものである。そして半導体素子及び第1乃至第6のリードを、先端を導出するように被覆する封止体17とを備えている。
(実施の形態)
図1は本発明の実施の形態のバイポーラトランジスタ装置を上面から見た構成図、図2はこのバイポーラトランジスタのリードフレームを示す概念図、図3(a)乃至(d)はこのバイポーラトランジスタの外観を示す上面図、断面図、側面図及び下面図、図4はこのバイポーラトランジスタ装置の等価回路図である。このバイポーラトランジスタ装置は、半導体素子搭載部10と、前記半導体素子搭載部10の相対向する2辺に沿って配列された第1乃至第6のリード11,12,13,14,15、16とを具備したリードフレームの、半導体素子搭載部10にバイポーラトランジスタを搭載した素子チップ7が搭載されている。この素子チップ7には、バイポーラトランジスタと、このバイポーラトランジスタに接続された回路要素としての、温度補償回路8と、増幅回路9とが搭載されている。そしてこの素子チップ7の周縁には、第1の辺に沿って、第1の端子としての接地端子1、第2の端子としてのエミッタ端子2、高周波信号入力端子3が順次配列されると共に、前記第1の辺に対向する第2の辺に沿って、前記接地端子に相対向して配置された第3の端子としての入力端子、抵抗を接続可能な第4の端子としての制御端子と、第5の端子としての電源端子と、第6の端子としての高周波信号出力端子とが順次配列され、高周波信号入力端子と高周波信号出力端子とが相対向する辺上に、相対向するように配列されてなるものである。そして半導体素子及び第1乃至第6のリードを、先端を導出するように被覆する封止体17とを備えている。
すなわち、このバイポーラトランジスタは、GaAsなどの化合物半導体を用いてヘテロ接合バイポーラトランジスタ(HBT)を構成するもので半導体基板内に、バイポーラトランジスタを構成するトランジスタ動作領域と、上記回路要素としての温度補償回路8と、増幅回路9とが集積化されており、このトランジスタ動作領域から絶縁膜を貫通するエミッタ引出配線およびベース引出配線と、上記引出配線に接続され、組立時にワイヤボンディングが施される第1乃至第6のパッド1〜6とを具備している。この半導体基板はコレクタ領域を構成しており、コレクタ電極は半導体基板の裏面に形成される。すなわちこの構造は基板コレクタ構造をなすものである。
実装に際してはリードフレームの半導体素子搭載部10に素子チップ7をダイボンディングにより接続し、第2乃至第6の端子と第2乃至第6のリードの先端とをワイヤボンディングにより電気的に接続したのち、樹脂封止により封止体17を形成し、図示しないサポートバー、サイドバーを切除し、図3(a)乃至(d)に示したようなバイポーラトランジスタ装置が完成する。
このバイポーラトランジスタ装置を用いて、図1に示すように、第1のリード11を接地電位に接続する。また第2のリード12をコンダクタンスL1を介して接地する。第3のリード13を容量素子C1を介して高周波信号に接続する。そして第4のリード14を容量素子C2を介して出力とする。また第5のリード15を電源Vccに接続すると共に容量素子C3を介して接地する。また第4のリード14と第5のリードの間にはインダクタンスL2が挿入される。また第6のリードは抵抗Rを介して接地される。
以上のように、本実施の形態によれば、LCRが容易に調整可能であるため、発振特性を高精度に調整することができ、低ノイズで出力の安定したバイポーラトランジスタ装置を提供することができる。
このバイポーラトランジスタ装置を発振回路に用いる場合、バイポーラトランジスタに接続されるバランス容量が必要となる。これらの容量は、元来発振周波数の微調整や出力の調整、さらには電源電圧変動や発振回路の重要な要素となるC/N(位相雑音)特性の調整に用いられているが、この容量を自在に調整することができ、高品質の発振回路を提供することが可能となる。
このバイポーラトランジスタ装置を発振回路に用いる場合、バイポーラトランジスタに接続されるバランス容量が必要となる。これらの容量は、元来発振周波数の微調整や出力の調整、さらには電源電圧変動や発振回路の重要な要素となるC/N(位相雑音)特性の調整に用いられているが、この容量を自在に調整することができ、高品質の発振回路を提供することが可能となる。
なお前記実施の形態では、リードが6本のリードフレームを用いたが、これに限定されることなく、複数のリードを有するリードフレームにおいて適用可能である。
また、前記実施の形態では、ワイヤボンディングを用いる例について説明したが、ワイヤボンディングに限定されることなくフリップチップなどダイレクトボンディングを用いた場合にも適用可能であることはいうまでもない。
さらにまた、前記実施の形態では、化合物半導体基板を用いたHBTについて説明したが、シリコン基板を用いたバイポーラトランジスタにも適用可能である。
本発明のバイポーラトランジスタ装置によれば、LCRを外付け可能で汎用性が高く、LCRを自由に調整することができ、またDC検査も容易に実行できることから、800MHz〜6.0GHzの高周波数帯域をもつ携帯電話用VCOモジュールなどに適用可能である。
1〜6 パッド
7 半導体素子チップ
8 絶縁膜
9 エミッタ引出配線
10 半導体素子搭載部
11〜16 リード
17 封止体
7 半導体素子チップ
8 絶縁膜
9 エミッタ引出配線
10 半導体素子搭載部
11〜16 リード
17 封止体
Claims (5)
- 半導体素子搭載部と、前記半導体素子搭載部の相対向する2辺に沿って配列された複数のリードとを具備したリードフレームと、
バイポーラトランジスタと、前記バイポーラトランジスタに接続された回路要素とが搭載され、高周波信号入力端子を構成する入力パッドと高周波信号出力端子を構成する出力パッドとが相対向する辺上に、相対向するように配列され、前記半導体素子搭載部に搭載されると共に電気的接続のなされた半導体素子と、
前記素子搭載部に搭載された前記半導体素子を覆うとともに、前記リードの先端を導出するように形成された封止体とを備え、
前記半導体素子搭載部と前記リードのひとつとが一体的に形成されたバイポーラトランジスタ装置。 - 請求項1に記載のバイポーラトランジスタ装置であって、
前記回路要素は、温度補償回路および増幅回路であるバイポーラトランジスタ装置。 - 請求項2に記載のバイポーラトランジスタ装置であって、
前記リードは前記半導体素子搭載部の1辺に沿って配列された第1乃至第3のリードと、前記1辺に相対向する辺に沿って前記第1乃至第3のリードに対応して配列された第4乃至第6のリードとを含むバイポーラトランジスタ装置。 - 請求項3に記載のバイポーラトランジスタ装置であって、
前記半導体素子搭載部に接続された前記リードは接地電位に接続されるリードであるバイポーラトランジスタ装置。 - 請求項1に記載のバイポーラトランジスタ装置であって、
前記半導体素子は、第1の辺に沿って、接地端子、エミッタ端子、高周波信号入力端子が順次配列されると共に、前記第1の辺に対向する第2の辺に沿って、前記接地端子に相対向して配置され抵抗を接続可能な制御端子と、電源端子と、高周波信号出力端子とが順次配列され、
前記リードフレームの前記第1乃至第6のリードにそれぞれ接続されたバイポーラトランジスタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007048901A JP2008211134A (ja) | 2007-02-28 | 2007-02-28 | バイポーラトランジスタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007048901A JP2008211134A (ja) | 2007-02-28 | 2007-02-28 | バイポーラトランジスタ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008211134A true JP2008211134A (ja) | 2008-09-11 |
Family
ID=39787155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007048901A Withdrawn JP2008211134A (ja) | 2007-02-28 | 2007-02-28 | バイポーラトランジスタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008211134A (ja) |
-
2007
- 2007-02-28 JP JP2007048901A patent/JP2008211134A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100993277B1 (ko) | 반도체장치 및 전자 장치 | |
JP4012840B2 (ja) | 半導体装置 | |
US10271448B2 (en) | Thin leadframe QFN package design of RF front-ends for mobile wireless communication | |
JP2004296613A (ja) | 半導体装置 | |
JP2005198051A (ja) | 高周波モジュール | |
US7605450B2 (en) | High frequency arrangement | |
US9997477B2 (en) | Method of manufacturing semiconductor package | |
KR100993579B1 (ko) | 반도체장치 및 전자 장치 | |
KR20050039650A (ko) | 압전 발진기와 전자 기기 및 압전 발진기의 제조방법 | |
JP2007158766A (ja) | 半導体集積装置 | |
US20120194284A1 (en) | Oscillation circuit having shield wire, and electronic apparatus | |
JP2008211134A (ja) | バイポーラトランジスタ装置 | |
JP2004087532A (ja) | バイポーラトランジスタ、発振回路および電圧制御型発振装置 | |
JP2005110017A (ja) | 高周波フィルタモジュール及びその製造方法 | |
JP2007324499A (ja) | 高周波用半導体装置 | |
JP2006013346A (ja) | バイポーラトランジスタ | |
US20050045987A1 (en) | Integrated circuit package having inductance loop formed from same-pin-to-same-bonding-pad structure | |
JP2011187662A (ja) | 半導体パッケージ、基板、電子部品、及び半導体パッケージの実装方法 | |
KR950021431A (ko) | 휴대전화기 고주파(rf) 수신부 다중칩 모듈 플라스틱 패키지 구조 및 제조방법 | |
JP4799150B2 (ja) | 回路基板装置 | |
KR20140057704A (ko) | 온도보상 수정발진기 및 온도보상 수정발진기의 실장방법 | |
JP2006024744A (ja) | 半導体装置および半導体装置の製造方法 | |
Shi et al. | 1mW 4-5GHz packaged VCO with bonding-to-ground inductors | |
JP2006086664A (ja) | 水晶振動子及び水晶発振器並びにその組立て方法及び携帯通信端末 | |
KR20090090717A (ko) | 시스템 인 패키지 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090622 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Effective date: 20111107 Free format text: JAPANESE INTERMEDIATE CODE: A761 |