JP2008209512A - ガンマ補正回路 - Google Patents
ガンマ補正回路 Download PDFInfo
- Publication number
- JP2008209512A JP2008209512A JP2007044346A JP2007044346A JP2008209512A JP 2008209512 A JP2008209512 A JP 2008209512A JP 2007044346 A JP2007044346 A JP 2007044346A JP 2007044346 A JP2007044346 A JP 2007044346A JP 2008209512 A JP2008209512 A JP 2008209512A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- gamma
- reference voltage
- gamma correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
【課題】ガンマカーブの大局的なバラツキを削減可能なガンマ補正回路を提供する。
【解決手段】ガンマ補正回路は、ガンマ参照電圧生成回路1と、ガンマ補正電圧生成回路2と、バッファ3〜5と、スイッチSW1,SW2,SW3と、スイッチ制御回路6とを備えている。ガンマ参照電圧生成回路1の対称位置から一対のガンマ参照電圧を出力可能としておき、対称位置2箇所から出力されたガンマ参照電圧を交互に選択してガンマ補正電圧生成回路2に供給するため、ガンマ参照電圧に含まれる抵抗バラツキ成分を相殺でき、最終的に得られるガンマカーブを目標のガンマカーブに近づけることができる。
【選択図】図3
【解決手段】ガンマ補正回路は、ガンマ参照電圧生成回路1と、ガンマ補正電圧生成回路2と、バッファ3〜5と、スイッチSW1,SW2,SW3と、スイッチ制御回路6とを備えている。ガンマ参照電圧生成回路1の対称位置から一対のガンマ参照電圧を出力可能としておき、対称位置2箇所から出力されたガンマ参照電圧を交互に選択してガンマ補正電圧生成回路2に供給するため、ガンマ参照電圧に含まれる抵抗バラツキ成分を相殺でき、最終的に得られるガンマカーブを目標のガンマカーブに近づけることができる。
【選択図】図3
Description
本発明は、ガンマ補正特性に合わせて電圧の調整を行うガンマ補正回路に関する。
液晶パネルを駆動する駆動回路は、液晶パネル内に列設された信号線に階調に応じた電圧を供給する。供給する電圧は、液晶パネルの種類に応じて決まり、供給電圧と階調との関係は液晶パネルごとに異なっている。これは、液晶パネルの電気的特性は、例えば採用する表示方式(例えば、PVA:Patterned Vertical Alignment、OCB:Optical Compensated Birefringence、IPS:In-Plane-Switching)により物理現象が異なり、表示結果も異なるためである。
目的とする階調に対する輝度特性は、例えば規格としてsRGB、ITU709、SMPTE240M等の特性で与えられる。特定の輝度特性を与えるために各階調に対してどのような電圧を与えるかを規定するものがガンマ補正である。
ガンマ補正用のガンマ電圧を発生させるために、抵抗列を用いたDACを用いる手法がよく知られている。この手法において、低消費電力で簡単な回路構成により低コスト化を行い、ICドライバの製造バラツキを低減させ、各社、各パネルの特性に対して柔軟に対応できる機能を併せ持った例として、マスタスライス・ガンマ技術が知られている(特許文献1参照)。
この技術では、一様な抵抗列を利用するという意味では製造バラツキの削減を図っているが、さらなる製造バラツキの削減が求められている。
液晶パネルの製造バラツキに伴うガンマ補正カーブを補正する技術として、液晶の電気光学的特性(VTカーブ)を各液晶パネルごとに測定し、測定されたVTカーブを補間して、階調電圧の期待値を逆計算する技術が提案されている(非特許文献1参照)。
この技術には、個別にパネル特性を毎回測定する必要があるという問題がある。特にバラツキが大きいと、調整幅が広くなり、個別調整コストが大きくなる。また、調整用のプログラマブル回路の追加が必要となるという問題もある。調整幅を広くとろうとすると、回路規模もそれに応じて急激に増加してしまう。スイッチで希望する電圧を選択するので、スイッチ回路そのもの面積よりも、配線領域の面積がばかにならない。
一方、最終段の出力オペアンプのオフセット・バラツキを削減する手段として、トランジスタペアをダイナミックに切り替える技術(ダイナミック・マッチング技術)が一般に知られている(特許文献1参照)。また、オフセット・バラツキの大きいバッファ駆動回路の初期駆動が終了した後、バラツキの少ない参照電圧で直接駆動する技術も知られている。ところが、これら技術は個別階調に関しての局所的なバラツキを削減するために役立つが、大局的なガンマカーブのバラツキを削減する効果はない。ここで、大局的とは、全輝度領域にわたって、ガンマカーブのばらつきを削減することをいう。
特開平11−249623号公報
特開2005−344416号公報
Jaeho Oh, Seung-Woo Lee, Kwan-Young Oh, Taesung Kim, Brian H. Berkeley and Sang Soo Kim. Automatic LCD Gamma Curve Optimization, SID Symposium 2006, P-53, pp. 394 - 397.
本発明は、ガンマカーブの大局的なバラツキを削減可能なガンマ補正回路を提供するものである。
本発明の一態様によれば、縦続接続された複数の第1抵抗ユニット間の任意の接続ノードからガンマ参照電圧を出力するガンマ参照電圧生成回路と、
前記ガンマ参照電圧生成回路と同じ回路構成で、前記複数の第1抵抗ユニットの抵抗比と同じ抵抗比をもち縦続接続された複数の第2抵抗ユニット間の任意の接続ノードから階調電圧を出力するガンマ補正電圧生成回路と、
前記複数の第1抵抗ユニットの一端に第1の基準電圧または第2の基準電圧を印加する切替制御を行う第1の切替回路と、
前記複数の第1抵抗ユニットの他端に前記第2の基準電圧または前記第1の基準電圧を印加する切替制御を行う第2の切替回路と、
前記複数の第1抵抗ユニットの接続方向における対称位置2箇所の接続ノードのいずれか一方を選択して、選択した接続ノードの電圧を前記複数の第2抵抗ユニット内のいずれかの接続ノードに供給する第3の切替回路と、
前記第1〜第3の切替回路が同期して切替動作を行うように、前記第1〜第3の切替回路の切替動作を制御する切替制御回路と、を備えることを特徴とするガンマ補正回路が提供される。
前記ガンマ参照電圧生成回路と同じ回路構成で、前記複数の第1抵抗ユニットの抵抗比と同じ抵抗比をもち縦続接続された複数の第2抵抗ユニット間の任意の接続ノードから階調電圧を出力するガンマ補正電圧生成回路と、
前記複数の第1抵抗ユニットの一端に第1の基準電圧または第2の基準電圧を印加する切替制御を行う第1の切替回路と、
前記複数の第1抵抗ユニットの他端に前記第2の基準電圧または前記第1の基準電圧を印加する切替制御を行う第2の切替回路と、
前記複数の第1抵抗ユニットの接続方向における対称位置2箇所の接続ノードのいずれか一方を選択して、選択した接続ノードの電圧を前記複数の第2抵抗ユニット内のいずれかの接続ノードに供給する第3の切替回路と、
前記第1〜第3の切替回路が同期して切替動作を行うように、前記第1〜第3の切替回路の切替動作を制御する切替制御回路と、を備えることを特徴とするガンマ補正回路が提供される。
また、本発明の一態様によれば、縦続接続された複数の第1抵抗ユニット間の任意の接続ノードからガンマ参照電圧を出力するガンマ参照電圧生成回路と、
前記ガンマ参照電圧生成回路と同じ回路構成で、前記複数の第1抵抗ユニットの抵抗比と同じ抵抗比をもち縦続接続された複数の第2抵抗ユニット間の任意の接続ノードから階調電圧を出力するガンマ補正電圧生成回路と、
前記複数の第2抵抗ユニットの一端に第1の基準電圧または第2の基準電圧を印加する切替制御を行う第1の切替回路と、
前記複数の第2抵抗ユニットの他端に前記第2の基準電圧または前記第1の基準電圧を印加する切替制御を行う第2の切替回路と、
前記複数の第2抵抗ユニットの接続方向における対称位置2箇所の接続ノードのいずれか一方を選択して、選択した接続ノードの電圧を前記階調電圧として出力する第3の切替回路と、
前記複数の第1抵抗ユニット間の少なくとも一つの接続ノードと、該接続ノードに対応する前記ガンマ補正電圧生成回路の接続ノードとの間に接続される少なくとも一つのバッファと、
前記第1〜第3の切替回路が同期して切替動作を行うように、前記第1〜第3の切替回路の切替動作を制御する切替制御回路と、を備えることを特徴とするガンマ補正回路が提供される。
前記ガンマ参照電圧生成回路と同じ回路構成で、前記複数の第1抵抗ユニットの抵抗比と同じ抵抗比をもち縦続接続された複数の第2抵抗ユニット間の任意の接続ノードから階調電圧を出力するガンマ補正電圧生成回路と、
前記複数の第2抵抗ユニットの一端に第1の基準電圧または第2の基準電圧を印加する切替制御を行う第1の切替回路と、
前記複数の第2抵抗ユニットの他端に前記第2の基準電圧または前記第1の基準電圧を印加する切替制御を行う第2の切替回路と、
前記複数の第2抵抗ユニットの接続方向における対称位置2箇所の接続ノードのいずれか一方を選択して、選択した接続ノードの電圧を前記階調電圧として出力する第3の切替回路と、
前記複数の第1抵抗ユニット間の少なくとも一つの接続ノードと、該接続ノードに対応する前記ガンマ補正電圧生成回路の接続ノードとの間に接続される少なくとも一つのバッファと、
前記第1〜第3の切替回路が同期して切替動作を行うように、前記第1〜第3の切替回路の切替動作を制御する切替制御回路と、を備えることを特徴とするガンマ補正回路が提供される。
本発明によれば、ガンマカーブの大局的なバラツキを削減できるため、ガンマ補正回路の調整コストも抑制できる。
まず、本発明の原理を説明する。本発明は、ガンマカーブの大局的なバラツキを削減できるという特徴を有する。以下では、DAC(デジタル/アナログ変換器)を用いてガンマ電圧を生成する例を説明する。
図1は最も簡易なDACの回路図である。図1のDACは、電源端子VDDと接地端子GNDの間に縦続接続された2つの抵抗R1,R2を備えており、これら抵抗R1,R2が同じ抵抗値Rを有する場合には、VDD/2が出力される。
また、図2は縦続接続された抵抗R1,R2の両端に印加される電圧を図1とは逆にした回路図である。図2の場合も、両抵抗R1,R2が同じ抵抗値Rを有する場合には、VDD/2が出力される。
図1や図2の回路を半導体基板上に実際に形成すると、抵抗R1,R2の抵抗値は必ずしも同じにはならず、バラツキが生じる。このバラツキをΔRとし、抵抗R1,R2の抵抗値の総和を2Rとし、抵抗R1=R+ΔR、抵抗R2=R−ΔRとする。
この場合、図1の回路の出力は、(R−ΔR)・VDD/2Rで表され、図2の回路の出力は、(R+ΔR)・VDD/2Rとなる。いずれの回路の出力も、理論値VDD/2との差分は、(ΔR・VDD)/2Rであり、この差分がバラツキとして出力される。
このようなΔRによる出力のばらつきは、図1の回路と図2の回路の出力端子を共通化して、各回路から交互に出力電圧を出力することにより、相殺可能である。
すなわち、図1の回路の出力(R−ΔR)・VDD/2Rと図2の回路の出力(R+ΔR)・VDD/2Rを平均化すると、ΔRの項が相殺されて、VDD/2となる。この平均化した電圧VDD/2は、バラツキ成分ΔRを含んでおらず、バラツキの影響を受けないことがわかる。
このように、抵抗の接続形態を変化させることにより、回路自身の抵抗バラツキを相殺することができる。上述したように、回路の接続形態をダイナミックに変化させて素子のバラツキを抑制する手法はダイナミック・マッチングと呼ばれる。上記では、バラツキを完全に相殺する例を示したが、抵抗数が増えた場合には、完全にバラツキを相殺することはできないが、同様の手法でバラツキを抑制することができる。
以下、本発明の実施形態を詳細に説明する。
(第1の実施形態)
図3は本発明の第1の実施形態によるガンマ補正回路の概略構成を示すブロック図である。図3のガンマ補正回路は、ガンマ参照電圧生成回路1と、ガンマ補正電圧生成回路2と、バッファ3〜5と、スイッチSW1,SW2,SW3と、スイッチ制御回路6とを備えている。
図3は本発明の第1の実施形態によるガンマ補正回路の概略構成を示すブロック図である。図3のガンマ補正回路は、ガンマ参照電圧生成回路1と、ガンマ補正電圧生成回路2と、バッファ3〜5と、スイッチSW1,SW2,SW3と、スイッチ制御回路6とを備えている。
ガンマ参照電圧生成回路1は、縦続接続された複数の第1抵抗ユニット11を有する。ガンマ補正電圧生成回路2は、縦続接続された複数の第2抵抗ユニット12を有する。ガンマ補正電圧生成回路2は、ガンマ参照電圧生成回路1と同じ回路で構成されており、複数の第1抵抗ユニット11間の抵抗比と、複数の第2抵抗ユニット12間の抵抗比は同じに設定されている。ただし、第1抵抗ユニット11の抵抗値と第2抵抗ユニット12の抵抗値が同じである必要はない。
ガンマ参照電圧生成回路1内の複数の第1抵抗ユニット11の両端にはそれぞれバッファ3,4の出力端子が接続され、これらバッファ3,4の入力端子にはスイッチSW1,SW2が接続されている。スイッチSW1はバッファ3,4の入力端子に接地電圧を供給するか否かを切り替え、スイッチSW2はバッファ3,4の入力端子に電源電圧VDDを供給するか否かを切り替える。スイッチSW1,SW2は連動して動作し、バッファ3,4の一方には必ず電源電圧VDDが供給され、他方には接地電圧が供給される。
ガンマ参照電圧生成回路1は、複数の第1抵抗ユニット11の接続方向における対称位置2箇所から一対のガンマ参照電圧を出力する。ここで、対称位置とは、図3のガンマ参照電圧生成回路1内の第1抵抗ユニット11の上から数えてn番目の第1抵抗ユニット11に接続された接続ノードと、ガンマ参照電圧生成回路1内の第1抵抗ユニット11の下から数えてn番目の第1抵抗ユニット11に接続された接続ノードとを指している。
これら対称位置から2種類のガンマ参照電圧を取り出すことで、図1および図2で説明した本発明の原理により、抵抗値のバラツキを抑制したガンマ参照電圧を生成可能となる。
図1の二点鎖線は、ガンマ参照電圧生成回路1の対称軸7を示しており、この対称軸7を挟んで上下の対称位置2箇所からガンマ参照電圧が出力される。これら対称位置には、スイッチSW3の一端が接続され、このスイッチSW3の他端にはバッファ5の入力端子が接続されている。スイッチSW3は、一対のガンマ参照電圧のいずれか一つを選択して、バッファ5の入力端子に供給する。
バッファ5の出力端子は、ガンマ補正電圧生成回路2内の所定の接続ノードに接続されており、この接続ノードにはガンマ参照電圧生成回路1から出力されて、スイッチSW3で選択されたガンマ参照電圧が供給される。
ガンマ補正電圧生成回路2内の縦続接続された複数の第2抵抗ユニット12の一端には電源電圧VDDが印加され、他端は接地されている。
図3では、ガンマ参照電圧生成回路1内の複数の第1抵抗ユニット11を飛び飛びに縦続接続する例を示しているが、これは一例であり、すべての第1抵抗ユニット11を縦続接続してもよい。図3のように、飛び飛びに縦続接続した場合、接続されていない抵抗ユニットを事後的に直列または並列に接続して抵抗値を調整する、いわゆるマスタスライス型の回路を構成することができる。
なお、マスタスライス型の回路構成にすることは、本発明の本質部分ではないため、図3に示す未接続の抵抗をすべて削除してもよい。また、マスタスライス型の回路構成にする場合でも、第1抵抗ユニット11や第2抵抗ユニット12は単に直列接続する場合だけでなく、部分的に並列接続したり、あるいは中央付近の接続を複雑化して、ガンマ参照電圧の中間値付近で細かい単位でガンマ参照電圧を出力できるようにしてもよい。
図3における第1抵抗ユニット11のそれぞれは、単一の抵抗素子で構成してもよいし、複数の抵抗素子を直列または並列に接続したものを個々の第1抵抗ユニット11としてもよい。第2抵抗ユニット12についても同様である。
また、図3では、ガンマ参照電圧生成回路1とガンマ補正電圧生成回路2の間にバッファ5を一つだけ配置しているが、バッファ5を複数個配置してもよい。この場合、個々のバッファ5の入力端子に別個のスイッチSW3が接続され、各スイッチSW3はガンマ参照電圧生成回路1内の対称位置2箇所から出力されるガンマ参照電圧を切り替える。
スイッチ制御回路6は、スイッチSW1〜SW3を同期して交互に切り替える。図4はスイッチSW1〜SW3の切替論理の一例を示す図である。図4に示すように、スイッチ制御回路6は、周期P1,P2を交互に繰り返して、スイッチSW1〜SW3を切り替える。
周期P1では、バッファ3の入力端子は電源端子VDDに接続され、バッファ4の入力端子は接地され、バッファ5の入力端子はガンマ参照電圧生成回路1の対称軸7の上側の対称位置に接続される。
周期P2では、バッファ3の入力端子は接地され、バッファ4の入力端子は電源端子VDDに接続され、バッファ5の入力端子はガンマ参照電圧生成回路1の対称軸7の下側の対称位置に接続される。
図5は周期P1の信号経路を示す図、図6は周期P2の信号経路を示す図である。図5の場合、ガンマ参照電圧生成回路1の対称軸7よりも上側の対称位置からガンマ参照電圧が出力される。図5において、ガンマ参照電圧に影響を与える抵抗は図示の抵抗ストリングr1の部分である。
図6の場合、ガンマ参照電圧生成回路1の対称軸7よりも下側の対称位置からガンマ参照電圧が出力される。図6において、ガンマ参照電圧に影響を与える抵抗は図示の抵抗ストリングr2の部分である。
図5の抵抗ストリングr1と図6の抵抗ストリングr2は、いずれも同じ回路で構成されている。したがって、図5のガンマ参照電圧と図6のガンマ参照電圧を交互に選択すれば、抵抗ストリングr1,r2による抵抗バラツキを相殺することができる。
なお、バッファ3,4は、ガンマ参照電圧生成回路1の両端部に電源電圧を供給するか、あるいは接地電圧を供給するかを切り替えているが、これらバッファ3,4を設けることにより、却ってバッファ3,4の電気的特性のバラツキによる電圧変動をガンマ参照電圧生成回路1に与えるおそれもある。したがって、電源電圧と接地電圧に十分な駆動能力があれば、バッファ3,4は省略してもよい。
図7は本実施形態によるガンマ補正回路を用いた表示装置のガンマカーブを示す図、図8および図9は従来のガンマカーブを示す図である。これらの図において、横軸は階調レベル、縦軸は輝度値である。図7において、曲線cb1は目標とするガンマカーブであり、例えばγ=2.2の累乗の特性を持っている。曲線cb2とcb3は本実施形態の対策を施さない場合のガンマカーブである。曲線cb2とcb3は、目標とするガンマカーブcb1とはかなりずれていることがわかる。特に、中間階調でのずれが最大となる。
実際には、ガンマ補正回路への印加電圧と輝度値は異なるため、ガンマ補正電圧の電源電圧VDDの1/2で輝度バラツキが最大になるとは限らないが、ほぼ中央の輝度付近で輝度値のバラツキが最大となる。
これに対して、曲線cb4は本実施形態によるガンマカーブである。中間階調でスイッチSW1〜SW3が切り替わって、抵抗値のずれが相殺されるため、中間階調でのずれはほとんど生じない。このように、本実施形態によれば、輝度値のバラツキが最も大きい中間階調付近で、バラツキを最小化することができる。
本実施形態の場合、図7に示すように、最大階調の1/4付近の階調レベルと最大階調の3/4付近の階調レベルで輝度値のバラツキが最大になるが、中間輝度付近でのバラツキを抑制している影響で、バラツキの最大値もかなり抑制される。
直感的には、図7の曲線cb2,cb3で囲まれる領域の面積が従来のバラツキの程度を表しており、これに対して、本実施形態のバラツキは曲線cb4で囲まれる領域の面積で表され、大幅にバラツキが削減されていることがわかる。
図3に示したスイッチ制御回路6は、1画素表示期間、1水平ライン表示期間または1フレーム表示期間ごとにスイッチSW1〜SW3の切替を行う。例えば、1フレーム表示期間ごとにスイッチSW1〜SW3の切替を行うとした場合、本実施形態のガンマ補正回路は、フレームごとに図8のガンマカーブcb2の特性と図9のガンマカーブcb3の特性を交互に切り替えることになる。
図8のガンマカーブcb2と図9のガンマカーブcb3はいずれも、目標とするガンマカーブcb1とはかけ離れているが、両者を交互に切り替えることにより、視覚的には平均化されて、目標とするガンマカーブcb1に見かけ上近づく。このような制御を輝度値のバラツキとして見れば、図7のガンマカーブcb4の領域で囲まれる領域の面積となり、バラツキが削減することが理解される。
本実施形態では、ガンマ参照電圧生成回路1内の複数の第1抵抗ユニット11の両端に印加する電圧を周期的に切り替えている。この切替により、ガンマ参照電圧生成回路1に過渡的な電流が流れる。この電流は回路の本来の動作に関係しないため、過渡的な電流が流れる頻度をできるだけ減らすのが望ましい。
ガンマカーブのバラツキが小さい場合には、過渡的な電流により表示品質が影響を受けるおそれは少ない。ところが、バラツキが大きい場合、ガンマ参照電圧生成回路1の電源電圧の切替を低速で行うと、フリッカとして知覚されてしまう。
本発明者による検証によると、1フレームに1回程度、(例えば帰線期間内)に電源電圧の切替を行うのが望ましい。仮に、ガンマカーブのバラツキがより小さい場合には、電源電圧の切替周期をさらに延ばして、数フレームに1回の割合で電源電圧の切替を行ってもよい。逆に、ガンマカーブのバラツキが大きい場合には、1〜数ラインごとに電源電圧の切替を行ってもよい。
このように、ガンマ参照電圧生成回路1の電源電圧の切替を行う周期は、限定的に捉えるべきではなく、消費電流、輝度値のバラツキおよび表示品質などを総合的に鑑みて決定すべきである。
図3に示したガンマ参照電圧生成回路1とガンマ補正電圧生成回路2は、必ずしも同じ装置内あるいは同じチップ内に設ける必要はない。例えば、図10に示すように、ガンマ参照電圧生成回路1を液晶表示装置内のドライバIC13に設け、ガンマ補正電圧生成回路2を液晶パネル14側に設けてもよい。もちろん、ガンマ補正回路の全体をドライバIC13内に設けてもよいし、ガンマ補正回路の全体をSOG(Silicon on Glass)として液晶パネル14に実装してもよい。
上述したように、第1の実施形態では、ガンマ参照電圧生成回路1の対称位置から一対のガンマ参照電圧を出力可能としておき、対称位置2箇所から出力されたガンマ参照電圧を交互に選択してガンマ補正電圧生成回路2に供給するため、ガンマ参照電圧に含まれる抵抗バラツキ成分を相殺でき、最終的に得られるガンマカーブを目標のガンマカーブに近づけることができる。
(第2の実施形態)
第1の実施形態では、ガンマ参照電圧生成回路1内の第1抵抗ユニット11の抵抗値のバラツキを相殺する例を説明したが、以下に説明する第2の実施形態は、ガンマ補正電圧生成回路2内の第2抵抗ユニット12の抵抗値のバラツキを相殺するものである。
第1の実施形態では、ガンマ参照電圧生成回路1内の第1抵抗ユニット11の抵抗値のバラツキを相殺する例を説明したが、以下に説明する第2の実施形態は、ガンマ補正電圧生成回路2内の第2抵抗ユニット12の抵抗値のバラツキを相殺するものである。
図11は本発明の第2の実施形態によるガンマ補正回路の概略構成を示すブロック図である。図11では、図3と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
図11のガンマ補正回路は、ガンマ参照電圧生成回路1と、ガンマ補正電圧生成回路2と、バッファ5,15〜17と、スイッチSW4,SW5,SW6と、スイッチ制御回路6とを備えている。
ガンマ参照電圧生成回路1は、縦続接続された複数の第1抵抗ユニット11を有し、その一端には電源電圧VDDが印加され、他端は接地されている。ガンマ参照電圧生成回路1からは、複数の第1抵抗ユニット11にて分圧されたガンマ参照電圧が出力される。
ガンマ補正電圧生成回路2は、縦続接続された複数の第2抵抗ユニット12を有し、その一端にはバッファ15の出力端子が接続され、他端にはバッファ16の出力端子が接続されている。バッファ15,16の入力端子にはスイッチSW4,SW5が接続され、スイッチSW4はバッファ15,16のいずれか一方に接地電圧を供給するか否かの切替動作を行い、スイッチSW5はバッファ15,16のいずれか一方に電源電圧VDDを供給するか否かの切替動作を行う。
ガンマ補正電圧生成回路2の後段側にはスイッチSW6とバッファ17が配置されている。スイッチSW6の一端は、ガンマ補正電圧生成回路2内の複数の第2抵抗ユニット12の接続方向における対称位置2箇所に接続可能とされている。スイッチSW6の他端はバッファ17の入力端子に接続されている。スイッチSW6は、対称位置2箇所を交互に選択して、ガンマ補正電圧生成回路2から出力されたガンマ補正電圧を対応するバッファに供給する。
図11では、スイッチSW6とバッファ16を一つずつ図示しているが、実際には、スイッチSW6とバッファ16は、ガンマ補正電圧生成回路2の出力端子の総数の1/2の数分存在し、いずれのスイッチSW6も、図11の対称軸7を挟んで対称位置2箇所に接続されている。
スイッチ制御回路6は、スイッチSW4〜SW6を同期して切り替える。例えば、ある周期では、スイッチSW4によりバッファ16の入力端子を接地し、スイッチSW5によりバッファ15の入力端子に電源端子VDDを接続し、スイッチSW6によりバッファ17の入力端子をガンマ補正電圧生成回路2内の対称位置2箇所のうち上側の対称位置に接続する。その次の周期では、スイッチSW4によりバッファ15の入力端子を接地し、スイッチSW5によりバッファ16の入力端子に電源電圧VDDを接続し、スイッチSW6によりバッファ17の入力端子をガンマ補正電圧生成回路2内の対称位置2箇所のうち下側の対称位置に接続する。
このように、第2の実施形態では、ガンマ補正電圧生成回路2内の縦続接続された複数の第2抵抗ユニット12の両端に印加する電圧を交互に切り替えて、かつガンマ補正電圧生成回路2内の対称位置にある出力端子を交互に選択してガンマ補正電圧を取り出すため、第2抵抗ユニット12の抵抗値のバラツキの影響を受けないガンマ補正電圧を生成できる。すなわち、個別の階調ごとのバラツキを抑制したガンマ補正電圧を生成可能となる。
(第3の実施形態)
第3の実施形態は、第1および第2の実施形態を組み合わせたものである。
第3の実施形態は、第1および第2の実施形態を組み合わせたものである。
図12は本発明の第3の実施形態によるガンマ補正回路の概略構成を示すブロック図である。図12では、図3と図11と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
図12のガンマ補正回路は、ガンマ参照電圧とガンマ補正電圧の双方について抵抗バラツキを相殺する処理を行う。ガンマ参照電圧生成回路1内の複数の第1抵抗ユニット11の両端の印加電圧はスイッチSW1,SW2により切替可能とされ、ガンマ補正電圧生成回路2内の複数の第2抵抗ユニット12の両端の印加電圧はスイッチSW4,SW5により切替可能とされている。
ガンマ参照電圧生成回路1とガンマ補正電圧生成回路2との間には、2つのバッファ5,18が設けられている。これらバッファ5,18の入力端子にはそれぞれ、ガンマ参照電圧生成回路1内の複数の第1抵抗ユニット11の接続方向における対称位置2箇所が接続可能とされている。また、これらバッファ5,18の出力端子は、ガンマ補正電圧生成回路2内の複数の第2抵抗ユニット12の接続方向における対称位置2箇所にそれぞれ接続されている。
ガンマ補正電圧生成回路2の出力端子には、図11と同様に、スイッチSW6を介してバッファ17が接続されている。図12では、スイッチSW6とバッファ17を一つずつ図示しているが、実際には複数個ずつ設けられる。例えば、256階調分のガンマ補正電圧を生成する場合には、256個のスイッチSW6とバッファ17がガンマ補正電圧生成回路2の出力側に接続される。
このように、図12のガンマ補正回路は、図3や図11に比べて、スイッチSW1〜SW7の切替の組合せが多く、それだけ抵抗のバラツキをより精度よく相殺できる。一般には、スイッチSW1〜SW7の切替の組合せ数nの平方根に逆比例した割合でバラツキを抑制でき、組合せ数が増加することはバラツキを削減することにつながる。
図13は図12のスイッチの切替順序の一例を示す図である。スイッチSW1,SW2は互いに連動して動作するため、図13では1ビットで表している。同様に、スイッチSW4,SW5も1ビットで表している。
スイッチSW1,SW2については、バッファ3の入力端子に電源電圧VDDが供給され、バッファ4の入力端子に接地電圧が供給される場合を「0」とし、バッファ3の入力端子に接地電圧が供給され、バッファ4の入力端子に電源電圧VDDが供給される場合を「1」としている。
スイッチSW3,SW7はスイッチSW1,SW2に連動して動作し、スイッチSW1,SW2が「0」のときは、ガンマ参照電圧生成回路1の対称軸7より上側の対称位置がバッファ5の入力端子に接続され、対称軸7より下側の対称位置がバッファ18の入力端子に接続される。また、スイッチSW1,SW2が「1」のときは、ガンマ参照電圧生成回路1の対称軸7より下側の対称位置がバッファ5の入力端子に接続され、対称軸7より上側の対称位置がバッファ18の入力端子に接続される。
また、スイッチSW4,SW5については、バッファ15の入力端子に電源電圧VDDが供給され、バッファ16の入力端子に接地電圧が供給される場合を「0」とし、バッファ15の入力端子に接地電圧が供給され、バッファ16の入力端子に電源電圧VDDが供給される場合を「1」としている。
スイッチSW6はスイッチSW4,SW5に連動して動作し、スイッチSW4,SW5が「0」のときは、ガンマ補正電圧生成回路2の対称軸7より上側の対称位置がバッファ17の入力端子に接続され、スイッチSW4,SW5が「1」のときは、対称軸7より下側の対称位置がバッファ17の入力端子に接続される。
図13に示すように、スイッチ制御回路6は、周期P1〜P4を交互に順に選択して、スイッチSW1,SW2,SW4,SW5を切り替える。スイッチ制御回路6が切替を行う期間は、例えば1フレーム単位である。この期間は、1画素表示期間ごと、あるいは1水平ライン表示期間ごとでも構わない。
ただし、上述したように、スイッチSW1〜SW7を切り替えると、過渡的な電流が流れて消費電力が増えるため、できるだけ切替回数は少ない方が望ましい。そこで、図13では、スイッチSW1,SW2,SW4,SW5の切替ができるだけ少なくなるように、グレイ符号に合わせて各スイッチの切替を行っている。
ここで、グレイ符号とは、符号を構成する「0」と「1」の遷移数が必ず1になるようにしたものである。図13を見ればわかるように、周期P1〜P4は、周期の変わり目での遷移数が1であり、グレイ符号になっている。例えば、スイッチSW1,SW2は、2周期連続で「0」の後に「1」になる。また、スイッチSW4,SW5は、「0」の次の周期で「1」になり、2周期後に再び「0」になる。また、各周期の変わり目では、一つのスイッチのみの状態が変化し、2つ以上のスイッチの状態が変化することはない。
このように、スイッチ制御回路6は、グレイ符号に従ってスイッチSW1,SW2,SW4,SW5を切り替えるため、各スイッチの切替回数を可能な限り削減でき、スイッチ切替時の過渡的な電流を抑制できることから、消費電力の削減が図れる。
図14は図13の周期P1のスイッチの切替状態を示すブロック図、図15は図13の周期P2のスイッチの切替状態を示すブロック図、図16は図13の周期P3のスイッチの切替状態を示すブロック図、図17は図13の周期P4のスイッチの切替状態を示すブロック図である。
図14の場合、ガンマ補正電圧生成回路2は、対称軸7よりも上側の対称位置からガンマ参照電圧を出力し、この電圧はガンマ補正電圧生成回路2内の対称軸7よりも上側の対称位置に供給される。ガンマ補正電圧生成回路2は、対称軸7よりも上側の対称位置からガンマ補正電圧を出力する。
図15の場合、ガンマ補正電圧生成回路2は、対称軸7よりも上側の対称位置からガンマ参照電圧を出力し、この電圧はガンマ補正電圧生成回路2内の対称軸7よりも下側の対称位置に供給される。ガンマ補正電圧生成回路2は、対称軸7よりも下側の対称位置からガンマ補正電圧を出力する。
図16の場合、ガンマ補正電圧生成回路2は、対称軸7よりも下側の対称位置からガンマ参照電圧を出力し、この電圧はガンマ補正電圧生成回路2内の対称軸7よりも下側の対称位置に供給される。ガンマ補正電圧生成回路2は、対称軸7よりも下側の対称位置からガンマ補正電圧を出力する。
図17の場合、ガンマ補正電圧生成回路2は、対称軸7よりも下側の対称位置からガンマ参照電圧を出力し、この電圧はガンマ補正電圧生成回路2内の対称軸7よりも下側の対称位置に供給される。ガンマ補正電圧生成回路2は、対称軸7よりも上側の対称位置からガンマ補正電圧を出力する。
図18は本実施形態におけるガンマカーブの一例を示す図である。スイッチ制御回路6がスイッチSW1,SW2,SW4,SW5を4通りに切り替えるため、図18に示すように、最大階調の1/4、1/2、3/4の計3箇所で輝度値のバラツキが最小化されるように補正され、目標とするガンマカーブに近接したガンマカーブが得られる。
このように、第3の実施形態では、ガンマ参照電圧生成回路1から2種類のガンマ参照電圧を交互に出力してガンマ補正電圧生成回路2の対称位置に供給し、またガンマ補正電圧生成回路2から2種類のガンマ補正電圧を交互に出力するため、ガンマ参照電圧生成回路1内の第1抵抗ユニット11の抵抗バラツキとガンマ補正電圧生成回路2内の第2抵抗ユニット12の抵抗バラツキとを精度よく相殺できる。
第1〜第3の実施形態では、ガンマ参照電圧生成回路1で生成したガンマ参照電圧をガンマ補正電圧生成回路2に供給した状態で、ガンマ補正電圧生成回路2でガンマ補正電圧を生成する2段構成のガンマ補正回路を説明したが、縦続接続された3段以上の電圧発生回路でガンマ補正回路を構成してもよい。ガンマ補正回路内の電圧発生回路の段数をmとすると、電圧発生回路内の抵抗バラツキは、1/2m/2倍に抑制できる。
ガンマ補正回路を縦続接続された多段の電圧発生回路で構成する場合、各電圧発生回路の電源ラインや段間にスイッチを配置する必要があるが、各スイッチの切替タイミングにはグレイ符号を用いるのが望ましい。これにより、消費電力の削減が図れる。
(第4の実施形態)
第4の実施形態は、表示装置をインパルス駆動する場合に本発明を適用したものである。
第4の実施形態は、表示装置をインパルス駆動する場合に本発明を適用したものである。
動画像のボケを抑制するために、1フレーム内に画像を表示する期間と黒を挿入する期間を設けるインパルス駆動と呼ばれる表示駆動方式がある。
図19はインパルス駆動の駆動タイミングを示す図であり、横軸はフレーム期間、縦軸は輝度値を表している。輝度値は、点線で示すように、ガンマ補正回路内の抵抗バラツキ等により変動している。
図19に示すように、表示期間Dと黒挿入期間Bとが交互に現れる。黒挿入期間B内は、輝度値は0レベルに固定される。人間の目には、表示期間D内の輝度値と黒挿入期間B内の輝度値とが平均化されて視認される。
図20は図19に対応するガンマカーブを示す図であり、上述した第1の実施形態のガンマ補正回路でガンマ補正を行った結果を示している。図20の曲線cb1は表示期間D内の輝度値に対応する目標とするガンマカーブ、曲線cb2,cb3は本実施形態によるガンマ補正を行わない場合のガンマカーブ、曲線cb4は本実施形態によるガンマ補正を行った後の表示期間Dのガンマカーブである。また、曲線cb5は表示期間D内の輝度値と黒挿入期間B内の輝度値とを平均化した目標とするガンマカーブ、曲線cb6,cb7は本実施形態によるガンマ補正を行わない場合の平均化したガンマカーブ、曲線cb8は本実施形態によるガンマ補正を行った場合の平均化したガンマカーブを示す図である。
図20に示すように、インパルス駆動を行う場合も、中間輝度付近で輝度値のバラツキを最小化する処理が行われ、目標とするガンマカーブに近似したガンマカーブが得られる。
このように、第4の実施形態では、インパルス駆動を行う場合であっても、理想的なガンマカーブに近い特性を持ったガンマ補正を行うことができる。
第4の実施形態の応用例として、表示期間Dと黒挿入期間Bとが交互に現れるインパルス駆動において、表示期間内のガンマカーブと黒挿入期間内のガンマカーブとをより高輝度側にシフトさせて平均輝度を向上させる擬似インパルス駆動にも本発明は適用可能である。
また、より高輝度を実現するため、表示期間内のガンマカーブをより高輝度側にシフトさせる、グレイインパルス駆動にも本発明は適用可能である。
このように、本実施形態は、1フレーム期間を単位としてガンマ補正を行えるため、インパルス駆動への適用が容易に行える。
(第5の実施形態)
第5の実施形態は、ガンマ補正電圧生成回路2の後段に接続される出力アンプでのオフセット削減効果を向上させる点に特徴がある。
第5の実施形態は、ガンマ補正電圧生成回路2の後段に接続される出力アンプでのオフセット削減効果を向上させる点に特徴がある。
図21は本発明の第5の実施形態によるガンマ補正回路の概略構成を示すブロック図である。図21のガンマ補正回路は、図3と同様に構成されたガンマ参照電圧生成回路1、ガンマ補正電圧生成回路2、スイッチSW1〜SW3、バッファ3〜5およびスイッチ制御回路6を備えている。この他、図21のガンマ補正回路は、ガンマ補正電圧生成回路2の後段に接続された出力アンプ21と、この出力アンプ21の出力端子に接続されたキャパシタC1とを備えている。出力アンプ21は、ガンマ補正電圧生成回路2で生成されたガンマ補正電圧のゲイン調整を行う。
図22および図23は図21の出力アンプ21の内部構成の一例を示す回路図である。図22に示すように、出力アンプ21は差動増幅器であり、一対の差動トランジスタQ1,Q2と、これらトランジスタQ1,Q2に接続された一対の負荷トランジスタQ3,Q4と、一対の差動トランジスタQ1,Q2に電流を供給する電流源用のトランジスタQ5と、スイッチSW11〜SW14と、出力回路22とを有する。
スイッチSW11は、一対の差動トランジスタQ1,Q2のゲートのいずれか一方に入力信号(ガンマ補正電圧生成回路2の出力信号)を供給する切替制御を行う。スイッチSW12は、一対の差動トランジスタQ1,Q2のいずれか一方に一対の負荷トランジスタQ3,Q4のゲートを接続する切替制御を行う。スイッチSW13は、一対の差動トランジスタQ1,Q2と一対の負荷トランジスタQ3,Q4との接続ノードのいずれか一方を出力回路22の入力端子に接続する切替制御を行う。スイッチSW14は、一対の差動トランジスタQ1,Q2と一対の負荷トランジスタQ3,Q4との接続ノードのいずれか一方を出力回路22の出力端子に接続する切替制御を行う。
図22および図23に示す出力アンプ21は、ダイナミック・マッチング回路である。ここで、ダイナミック・マッチング回路とは、出力アンプ21内の一対の差動トランジスタQ1,Q2を交互に動作させるとともに、一対の負荷トランジスタQ3,Q4を交互に動作させて、一対の差動トランジスタQ1,Q2の電気的特性のバラツキを相殺するものである。
図22と図23では、スイッチSW11〜SW14の切替方向が逆になっている。このように、出力アンプ21は、スイッチSW11〜SW14の切替により2つの動作状態を有する。
図22の場合、入力信号はトランジスタQ1のゲートに供給され、このトランジスタQ1のドレインに負荷トランジスタQ3,Q4のゲートが接続される。出力回路22の入力端子にはトランジスタQ2のドレインが接続され、出力回路22の出力端子はトランジスタQ2のゲートに接続される。一対の差動トランジスタQ1,Q2等で構成される差動増幅器は、ユニット・ゲイン・バッファとして機能する。
図23の場合、入力信号はトランジスタQ2のゲートに供給され、このトランジスタQ2のドレインに負荷トランジスタQ3,Q4のゲートが接続される。出力回路22の入力端子にはトランジスタQ1のドレインが接続され、出力回路22の出力端子はトランジスタQ1のゲートに接続される。この場合も、一対の差動トランジスタQ1,Q2等で構成される差動増幅器は、ユニット・ゲイン・バッファとして機能する。
図21のガンマ参照電圧生成回路1とガンマ補正電圧生成回路2に接続されたスイッチSW1〜SW3も2通りに切り替えられるため、図21のガンマ補正回路全体では、2×2=4通りの動作状態を有する。
図24は図21のガンマ補正回路の動作状態の一例を示す図である。図示のように、4通りの動作状態があり、各動作状態が順繰りに繰り返される。図24では、各動作状態の選択期間を周期P1〜P4で表している。また、図24では、スイッチSW1〜SW3の接点をA1,B1で表し、スイッチSW11〜SW14の接点をA3,B3で表している。
図24に示すように、周期P1と周期P3は全スイッチの切替状態が同じであり、周期P2と周期P4も全スイッチの切替状態が同じである。
このように、図24では、スイッチSW1〜SW3,SW11〜SW14の切替の組合せは2通りしかないが、このような場合でも、ガンマ補正回路内の抵抗値のバラツキの削減と出力アンプ21のオフセットの削減効果は得られる。
図25は図21のガンマ補正回路の動作状態の他の一例を示す図である。図25の場合、4通りの動作状態があり、各動作状態でのスイッチSW1〜SW3,SW11〜SW14の切替状態が互いに異なっている。これにより、図24よりもガンマ補正回路内の抵抗値のバラツキの削減効果と出力アンプ21のオフセットの削減効果がより大きくなる。
図25に示すように、ガンマ補正回路の動作状態の数が増えるほど、バラツキの削減効果が大きくなり、安定したガンマ補正を行うことができる。
図26は図25の変形例であり、スイッチSW1〜SW3,SW11〜SW14の切替パターンがグレイ符号になるようにした例を示す図である。図26の場合、図25と比べて、スイッチSW1〜SW3,SW11〜SW14の切替周期を2倍に延ばすことができ、消費電力の削減が図れる。
図21では、ガンマ参照電圧生成回路1内の抵抗バラツキ相殺処理と出力アンプ21内のオフセット削減処理を行っているが、図11の回路と図22の回路を組み合わせてガンマ補正電圧生成電圧内の抵抗バラツキ相殺処理と出力アンプ21内のオフセット削減処理を行ってもよいし、図12と図22の回路を組み合わせて、ガンマ参照電圧生成回路1およびガンマ補正電圧生成回路2内の抵抗バラツキ相殺処理と出力アンプ21内のオフセット削減処理を行ってもよい。
図12と図22の回路を組み合わせた場合、計計8通りのスイッチSW1〜SW3,SW11〜SW14の切替の組合せが得られる。これにより、ガンマ補正回路内のバラツキ削減と出力アンプ21のオフセット削減とをともに行うことができる。
上述したように、第5の実施形態では、出力アンプ21内にスイッチSW11〜SW14を設けて、ガンマ参照電圧生成回路1の抵抗バラツキ相殺処理のためのスイッチSW1〜SW3と同期してオン・オフすることにより、ガンマ参照電圧の抵抗バラツキによる電圧変動を抑制できるとともに、出力アンプ21のオフセットによる出力電圧の変動を抑制できる。
(その他の実施形態)
上述した各実施形態では、ガンマ参照電圧生成回路1内の複数の第1抵抗ユニット11の一端とガンマ補正電圧生成回路2内の複数の第2抵抗ユニット12の一端に電源電圧VDDを供給し、他端を接地する例を説明したが、両端に互いに異なる基準電圧を供給してもよい。すなわち、他端側は必ずしも接地する必要はない。また、ガンマ参照電圧生成回路1とガンマ補正電圧生成回路2に、互いに異なる電圧レベルの電源電圧を供給してもよい。
上述した各実施形態では、ガンマ参照電圧生成回路1内の複数の第1抵抗ユニット11の一端とガンマ補正電圧生成回路2内の複数の第2抵抗ユニット12の一端に電源電圧VDDを供給し、他端を接地する例を説明したが、両端に互いに異なる基準電圧を供給してもよい。すなわち、他端側は必ずしも接地する必要はない。また、ガンマ参照電圧生成回路1とガンマ補正電圧生成回路2に、互いに異なる電圧レベルの電源電圧を供給してもよい。
また、第1抵抗ユニット11と第2抵抗ユニット12は、必ずしも抵抗素子で構成する必要はなく、例えばC−DACで構成してもよい。
また、第5の実施形態では、出力アンプ21内のトランジスタを時系列に切り替えるダイナミック・マッチング処理を行う例を説明したが、図3等で説明したバッファ内のトランジスタについて同様の原理でダイナミック・マッチング処理を行ってもよい。
1 ガンマ参照電圧生成回路
2 ガンマ補正電圧生成回路
3〜5,15〜18 バッファ
6 スイッチ制御回路
11 第1抵抗ユニット
12 第2抵抗ユニット
21 出力アンプ
22 出力回路
SW1〜SW7,SW11〜SW14 スイッチ
2 ガンマ補正電圧生成回路
3〜5,15〜18 バッファ
6 スイッチ制御回路
11 第1抵抗ユニット
12 第2抵抗ユニット
21 出力アンプ
22 出力回路
SW1〜SW7,SW11〜SW14 スイッチ
Claims (5)
- 縦続接続された複数の第1抵抗ユニット間の任意の接続ノードからガンマ参照電圧を出力するガンマ参照電圧生成回路と、
前記ガンマ参照電圧生成回路と同じ回路構成で、前記複数の第1抵抗ユニットの抵抗比と同じ抵抗比をもち縦続接続された複数の第2抵抗ユニット間の任意の接続ノードから階調電圧を出力するガンマ補正電圧生成回路と、
前記複数の第1抵抗ユニットの一端に第1の基準電圧または第2の基準電圧を印加する切替制御を行う第1の切替回路と、
前記複数の第1抵抗ユニットの他端に前記第2の基準電圧または前記第1の基準電圧を印加する切替制御を行う第2の切替回路と、
前記複数の第1抵抗ユニットの接続方向における対称位置2箇所の接続ノードのいずれか一方を選択して、選択した接続ノードの電圧を前記複数の第2抵抗ユニット内のいずれかの接続ノードに供給する第3の切替回路と、
前記第1〜第3の切替回路が同期して切替動作を行うように、前記第1〜第3の切替回路の切替動作を制御する切替制御回路と、を備えることを特徴とするガンマ補正回路。 - 縦続接続された複数の第1抵抗ユニット間の任意の接続ノードからガンマ参照電圧を出力するガンマ参照電圧生成回路と、
前記ガンマ参照電圧生成回路と同じ回路構成で、前記複数の第1抵抗ユニットの抵抗比と同じ抵抗比をもち縦続接続された複数の第2抵抗ユニット間の任意の接続ノードから階調電圧を出力するガンマ補正電圧生成回路と、
前記複数の第2抵抗ユニットの一端に第1の基準電圧または第2の基準電圧を印加する切替制御を行う第1の切替回路と、
前記複数の第2抵抗ユニットの他端に前記第2の基準電圧または前記第1の基準電圧を印加する切替制御を行う第2の切替回路と、
前記複数の第2抵抗ユニットの接続方向における対称位置2箇所の接続ノードのいずれか一方を選択して、選択した接続ノードの電圧を前記階調電圧として出力する第3の切替回路と、
前記複数の第1抵抗ユニット間の少なくとも一つの接続ノードと、該接続ノードに対応する前記ガンマ補正電圧生成回路の接続ノードとの間に接続される少なくとも一つのバッファと、
前記第1〜第3の切替回路が同期して切替動作を行うように、前記第1〜第3の切替回路の切替動作を制御する切替制御回路と、を備えることを特徴とするガンマ補正回路。 - 前記複数の第2抵抗ユニットの一端に第3の基準電圧または第4の基準電圧を印加する切替制御を行う第4の切替回路と、
前記複数の第2抵抗ユニットの他端に前記第4の基準電圧または前記第3の基準電圧を印加する切替制御を行う第5の切替回路と、
前記複数の第2抵抗ユニットの接続方向における対称位置2箇所の接続ノードのいずれか一方を選択して、選択した接続ノードの電圧を前記階調電圧として出力する第6の切替回路と、を備え、
前記切替制御回路は、前記第1〜第3の切替回路を組にして共通の方向に切替制御し、かつ前記第4〜第6の切替回路を組にして共通の方向に切替制御し、かつ前記第1〜第3の切替回路の切替方向と前記第4〜第6の切替回路の切替方向とをグレイ符号の論理に従って設定することを特徴とする請求項1に記載のガンマ補正回路。 - 前記ガンマ補正電圧生成回路から出力された階調電圧のゲイン調整を行う差動増幅器を備え、
前記差動増幅器は、
対向配置される一対の差動トランジスタと、
前記一対の差動トランジスタのそれぞれに接続される一対の負荷回路と、
前記一対の差動トランジスタに電流を供給する電流源と、
前記一対の負荷回路と前記一対の差動トランジスタとの接続経路を切り替える第7の切替回路と、を有し、
前記切替制御回路は、前記第1〜第7の切替回路を同期して切替制御することを特徴とする請求項3に記載のガンマ補正回路。 - 前記切替制御回路は、1画素表示期間、1水平ライン表示期間または1フレーム表示期間ごとに前記第1〜第3の切替回路を切り替えることを特徴とする請求項1乃至4のいずれかに記載のガンマ補正回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007044346A JP2008209512A (ja) | 2007-02-23 | 2007-02-23 | ガンマ補正回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007044346A JP2008209512A (ja) | 2007-02-23 | 2007-02-23 | ガンマ補正回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008209512A true JP2008209512A (ja) | 2008-09-11 |
Family
ID=39785891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007044346A Pending JP2008209512A (ja) | 2007-02-23 | 2007-02-23 | ガンマ補正回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008209512A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8614720B2 (en) | 2011-04-08 | 2013-12-24 | Samsung Display Co., Ltd. | Driving device and display device including the same |
-
2007
- 2007-02-23 JP JP2007044346A patent/JP2008209512A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8614720B2 (en) | 2011-04-08 | 2013-12-24 | Samsung Display Co., Ltd. | Driving device and display device including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5623883B2 (ja) | 差動増幅器及びデータドライバ | |
JP5179557B2 (ja) | 液晶ディスプレイパネル駆動回路 | |
TWI254893B (en) | Circuit for driving self-emitting display device | |
KR100630654B1 (ko) | 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법 | |
US7633335B2 (en) | Current source circuit and method of outputting current | |
US7994956B2 (en) | Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit | |
KR100402209B1 (ko) | Da 변환기 및 이를 내장한 액정구동장치 | |
JP5137321B2 (ja) | 表示装置、lcdドライバ及び駆動方法 | |
US7479937B2 (en) | Semiconductor device for driving current load device, and display device | |
JP6272712B2 (ja) | 表示デバイスの駆動装置 | |
US20090046083A1 (en) | Digital-to-Analog Converter for display device | |
CN104637429B (zh) | 显示驱动电路和显示装置 | |
KR20060004600A (ko) | 디지털 아날로그 변환기 및 디지털 아날로그 변환기를사용한 구동회로 | |
CN106847197B (zh) | 电路装置、光电装置以及电子设备 | |
JP6147035B2 (ja) | 表示パネルドライバ及び表示装置 | |
JP2006310959A (ja) | 差動増幅器及び表示装置のデータドライバ並びに差動増幅器の駆動方法 | |
JP5017871B2 (ja) | 差動増幅器及びデジタルアナログ変換器 | |
JP2023171531A (ja) | デジタルアナログ変換回路及びデータドライバ | |
KR101423484B1 (ko) | 디코더 회로 | |
US8237691B2 (en) | Display driver circuit and DAC of a display device with partially overlapping positive and negative voltage ranges and reduced transistor breakdown voltage | |
JP2008209512A (ja) | ガンマ補正回路 | |
JP5506843B2 (ja) | 自発光表示用駆動回路 | |
JP5074916B2 (ja) | 複数の出力を備えた信号線駆動装置 | |
US20080158033A1 (en) | Driving device for image display system | |
JP2009258237A (ja) | 液晶駆動装置 |