KR20060004600A - 디지털 아날로그 변환기 및 디지털 아날로그 변환기를사용한 구동회로 - Google Patents

디지털 아날로그 변환기 및 디지털 아날로그 변환기를사용한 구동회로 Download PDF

Info

Publication number
KR20060004600A
KR20060004600A KR1020050006563A KR20050006563A KR20060004600A KR 20060004600 A KR20060004600 A KR 20060004600A KR 1020050006563 A KR1020050006563 A KR 1020050006563A KR 20050006563 A KR20050006563 A KR 20050006563A KR 20060004600 A KR20060004600 A KR 20060004600A
Authority
KR
South Korea
Prior art keywords
output
control circuit
resistor
voltage
switch means
Prior art date
Application number
KR1020050006563A
Other languages
English (en)
Other versions
KR101256001B1 (ko
Inventor
란쉬밍
테라이시토시오
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR20060004600A publication Critical patent/KR20060004600A/ko
Application granted granted Critical
Publication of KR101256001B1 publication Critical patent/KR101256001B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C5/00—Reinforcing elements, e.g. for concrete; Auxiliary elements therefor
    • E04C5/16—Auxiliary parts for reinforcements, e.g. connectors, spacers, stirrups
    • E04C5/162—Connectors or means for connecting parts for reinforcements
    • E04C5/163—Connectors or means for connecting parts for reinforcements the reinforcements running in one single direction
    • E04C5/165—Coaxial connection by means of sleeves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B7/00—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections
    • F16B7/18—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements
    • F16B7/182—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements for coaxial connections of two rods or tubes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

소면적으로 구성되고, 또한 다계조의 전압을 안정하게 출력하는 D/A 변환기를 제공한다. 계조전압으로서 복수의 기준전압을 저항의 전압강하를 이용하여 발생시키는 전압생성회로와, 기준전압의 어느 1개를 제 1 출력으로서 선택하는 제 1 제어회로와, 제 1 출력에 대응하는 계조전압에 인접하는 기준전압을 제 2 출력으로서 선택하는 제 2 제어회로와, 제 1 출력과 제 2 출력에 따라 출력하는 제 3 출력을 갖고, 제 1 출력과 제 3 출력 사이에는 제 1 저항과 제 1 스위치 수단을 가지며, 제 2 출력과 제 3 출력 사이에는 제 2 저항과 제 2 스위치 수단을 갖는 제 3 제어회로를 갖는다.
액정구동회로, 계조표시 전압, D/A 변환회로, 전압생성회로, 스위치

Description

디지털 아날로그 변환기 및 디지털 아날로그 변환기를 사용한 구동회로{D/A CONVERTER AND DRIVING CIRCUIT USING D/A CONVERTER}
도 1은 본 발명의 제 1 실시예에 있어서의 D/A 변환기의 회로도이다.
도 2는 본 발명의 제 2 실시예에 있어서의 D/A 변환기의 회로도이다.
도 3은 종래의 2비트의 D/A 변환기의 회로도이다.
도 4는 종래의 3비트의 D/A 변환기의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: D/A 변환기 101: 전압생성회로
102: 제 1 제어회로 103: 제 2 제어회로
104: 제 3 제어회로 S11: 제 1 스위치
R11: 제 1 저항 Vout1: 제 1 출력
1D: l비트째의 디지털 데이터
본 발명은, 액정구동회로 등에 사용되는 계조표시 전압 발생회로 및 D/A 변환 회로에 관한 것이다.
최근의 액정표시장치의 대형화에 따라, 액정구동장치의 여러가지 성능의 향상이 요구되고 있다. 특히, 선명한 색채를 표시하기 위해, 높은 계조가 요구되고 있다. 최근의 기술에서는, 계조전압이 RGB 각각 10비트(1024)로 약 10억색의 액정표시장치도 등장하고 있다. 따라서, 고계조화를 이루는데에는, 외부로부터 입력된 디지털 신호를 아날로그 신호로 변환하는 D/A 변환기의 성능의 향상은 불가결하다. D/A 변환기에 관한 기술은, 예를 들면, 하기 특허문헌 1 및 특허문헌 2에 기재되어 있다.
[특허문헌 1] 일본 특개소 62-024713호 공보. 특허문헌 1에는, 트랜스미션 게이트의 온 저항을 이용하여 계조전압의 분할을 행하는 D/A 변환기가 기재되어 있다.
[특허문헌 2] 일본 특허공개 2000-183747호 공보
도 3은, 2비트의 스트링 저항방식의 D/A 변환기이고, 도 4는, 3비트의 스트링 저항방식의 D/A 변환기이다. 스트링 저항방식의 D/A 변환기의 경우, 단순히 계조전압의 비트수가 1 증가할 때마다 소자수는 배가 되고 면적도 배가 된다. 특허문헌 2에는, 표시 색수의 증가와 다계조화 등에 의해 필요하게 되는 계조전압이 증가한 경우에도 회로구성 소자수의 급격한 증가를 하지 않고 실현할 수 있는 발명이 기재되어 있다.
그러나, 전술한 특허문헌 1에 개시된 기술에서는, 1개의 스트링 저항에 대하여 병렬로 수백 채널의 출력 디코더 회로를 접속하는 것이 고려되지 않고 있었다. 스트링 저항에 대하여 디코더 회로는 고저항이지만, 병렬로 수백이나 접속함으로써 각 디코더에의 분류가 생겨, 스트링 저항에 있어서의 전압 강하가 변동하여 버릴 우려가 있다.
본 발명은, 상기한 점을 감안해서 이루어진 것으로, 다비트 D/A 변환기이면서, 안정된 계조전압을 추출하는 것을 가능하게 하는 D/A 변환기를 제공함에 있다.
본 발명의 DA 변환기에서는, 전술한 과제를 해결하기 위해, 계조전압으로서 복수의 기준전압을 저항의 전압강하를 이용하여 발생시키는 전압생성회로와, 기준전압의 어느 1개를 제 1 출력으로서 선택하는 제 1 제어회로와, 제 1 출력에 대응하는 계조전압에 인접하는 기준전압을 제 2 출력으로서 선택하는 제 2 제어회로와, 제 1 출력과 제 2 출력에 따라 출력하는 제 3 출력을 갖고, 제 1 출력과 제 3 출력 사이에는 제 1 저항과 제 1 스위치 수단을 가지며, 제 2 출력과 제 3 출력 사이에는 제 2 저항과 제 2 스위치 수단을 갖는 제 3 제어회로를 갖는다.
[실시예]
이하, 도면에 근거하여 본 발명의 실시예를 상세하게 설명한다. 이때, 이하 의 설명 및 첨부도면에 있어서, 대략 동일한 기능 및 구성을 갖는 구성요소에 대하여는, 동일한 부호를 부착함으로써 중복 설명을 생략한다.
[실시예 1]
도 1은, 본 발명의 제 1 실시예에 있어서의 D/A 변환기(100)의 회로도이다. 우선, 본 실시예의 구성을 설명한다. D/A 변환기(100)는, 3비트의 디지털 신호를 아날로그 신호로 변환하는 회로이다. D/A 변환기(100)는, 전압생성회로(101), 제 1 제어회로(102), 제 2 제어회로(103), 제 3 제어회로(104)로 구성되어 있다. 전압생성회로(101)는, 복수의 기준전압을 생성하는 회로로서, 전압 V0로부터 저항 등(스트링 저항으로 부르는 경우도 있다)에 의해 전압강하시킨 V1∼V4를 출력한다. V0∼V4는 V0로부터 V4에 걸쳐서 순차적으로 전압이 낮아지고 있다. 이후, V0∼V4를 총칭하여 계조전압으로 부른다. 도 3 및 도 4에 나타낸 스트링 저항방식의 D/A 변환기에서는, 2n개의 계조전압이 필요하지만, 본 실시예의 D/A 변환기에서는, 2n+1+1개의 계조전압이면 된다. 본 실시예에서는, 5개(2비트+1)의 전압을 출력하고 있지만, 출력되는 전압의 개수의 기본은, 2n+1이지만 한정은 되지 않는다.
제 1 제어회로(102)는, 전압생성회로(101)에서 출력된 복수의 계조전압 중 1개를 선택하여 제 1 출력 Vout1로서 출력한다. 본 실시예에서는, 계조전압 중 짝수번째에 해당하는 전압의 1개를 입력된 3비트의 디지털 신호 중에서, 상위 2비트의 디지털 신호에 따라 선택하고 있다. 제 2 제어회로(103)는, 제 1 제어회로(102)에 서 선택된 계조전압인 제 1 출력 Vout1에 인접하는 계조전압을 상위 2비트의 디지털 신호에 따라 선택하여, 제 2 출력 Vout2로서 출력한다. 본 실시예에서는, 계조전압 중에서 홀수번째에 해당하고, 또한 제 1 출력 Vout1에 인접하는 전압을 선택하고 있다. 제 1 제어회로(102) 및 제 2 제어회로(103)는, 인접하는 2개의 계조전압이 선택되는 제어회로이면 된다. 제 3 제어회로(104)는, 제 1 입력 Vin1과 제 2 입력 Vin2을 갖고 있고, 제 1 입력 Vin1과 제 2 입력 Vin2에 제 1 출력 Vout1과 제 2 출력 Vout2가 접속되어 있다. 단, D/A 변환기는, 계조전압의 단조성을 충족시킬 필요가 있다. 본 실시예의 제 1 제어회로(102) 및 제 2 제어회로(103)에서는, 반드시 Vout1>Vout2로는 되지 않는 경우가 있다. 따라서, 본 실시예에서는, 제 1 제어회로(102) 및 제 2 제어회로(103)에 따라서는, 전환회로(105)를 삽입할 필요가 있다. 전환회로(105)는, 제 1 입력 단자, 제 2 입력 단자, 제 1 출력 단자, 및 제 2 출력 단자를 갖고 있다. 또한, 3비트 디지털 신호 중에서, 중간 비트의 디지털 신호에 의해 제어되어 제 1 입력 단자에서 입력된 신호를 제 1 출력 단자 또는 제 2 출력 단자에 출력한다. 제 2 입력 단자에서 입력된 신호는, 제 1 입력 단자에서 입력된 신호와는 다른 제 1 출력 단자 또는 제 2 출력 단자에 출력된다.
또한, 제 3 제어회로(104)는, 제 1 입력 Vin1과 제 2 입력 Vin2에 따라 제 3 출력 Vout3를 출력한다. 제 1 입력 Vin1으로부터 제 3 출력 Vout3에 걸쳐 순서로 제 1 저항 R11 및 제 1 스위치 수단 S11이 형성되어 있다. 제 2 입력 Vin2로부터 제 3 출력 Vout3에 걸쳐 순서로 제 2 저항 R12 및 제 2 스위치 수단 S12이 형성되어 있다. 제 1 저항 R11과 제 2 저항 R12는, 동일한 저항값을 갖는다. 여기에서, 동일이란, 근사적인 동일을 표시하며, 프로세스 변동에 의한 오차는 동일에 포함된다. 계조전압의 비트수가 많아지면 제 1 출력 Vout1과 제 2 출력 Vout2의 전압차는 작아져 프로세스 변동에 의한 오차는 허용된다. 이하의 실시예에 있어서도 동일한 취급으로 한다.
또한, 제 1 저항 R11 및 제 2 저항 R12의 저항값은, 제 1 제어회로(102) 및 제 2 제어회로(103)에서 도통 상태가 되고 있는 MOS 트랜지스터의 온 저항과, 제 3 출력 Vout3의 앞에 접속되는 증폭기(도시하지 않음)의 입력 용량을 고려하여 결정되고 있다. 설명의 형편상, 입력의 디지털 데이터를 하위 비트로부터 순차적으로 1D, 2D, 3D로 표시한다. 또한, 반전신호를 1DB, 2DB, 3DB로 표시한다.
제 1 제어회로(102) 및 제 2 제어회로(103)는, MOS 트랜지스터의 선택 및 비선택에 의해 제 1 출력 Vout1 및 제 2 출력 Vout2를 결정하고 있다. n 비트의 D/A 변환기이면 n-1의 MOS 트랜지스터가 선택되어 제 1 출력 Vout1 또는 제 2 출력 Vout2가 출력된다. 따라서, 제 1 제어회로(102) 및 제 2 제어회로(103)의 MOS 트랜지스터의 온 저항은, n-1개의 MOS 트랜지스터의 온 저항의 총합이 된다. 본 실시예를 예로 들면, 3 비트의 D/A 변환기로서, 1D 또는 1DB, 2D 또는 2DB, 및 3D 또는 3DB로 제어되는 3개의 MOS 트랜지스터의 온 저항의 총합이다. 이때, 1D보다 2D, 2D보다 3D로 제어되는 MOS 트랜지스터쪽이 면적으로 크고, 또한 온 저항은 작다.
최근의 액정표시장치의 구동회로 등에 있어서 사용되는 D/A 변환기에서는, 1개의 스트링 저항에 200개의 제 1 제어회로(102) 또는 제 2 제어회로(103)가 병렬로 접속된다. 스트링 저항의 변동을 1% 이하로 억제하기 위해서는, 병렬로 접속되 는 채널수를 X, 스트링 저항 RA, 제 1 제어회로(102)의 MOS 트랜지스터의 온 저항을 RB, 제 1 저항을 RC라고 하면, 100*X*RA≤RB+RC의 조건을 만족시키도록 제 1 저항 R11을 설정할 필요가 있다. 제 2 저항 R12도 고려하면, 제 1 저항 R11 및 제 2 저항 R12을 직렬로 접속한 것이 스트링 저항 RA에 대하여 병렬로 접속되어 있기 때문에 실제로는, 100*X*RA≤2(RB+RC)의 조건을 만족시키도록 제 1 저항 R11 및 제 2 저항 R12을 설정할 필요가 있다. 상기 채널수가 200인 경우에는 약 10000배가 된다.
또한, 동작 속도를 고려하면, D/A 변환기의 후단에 접속되는 증폭기의 입력 용량을 고려할 필요가 있다. 증폭기의 입력 용량을 C라 한다. 설정값에 대하여 90%의 값까지의 상승의 시간을 1μS라 하면, 시정수는, 1≥ln10(RB+RC)C를 만족시킬 필요가 있어, RB+RC≤C/ln10을 충족시킴으로써 필요한 동작 속도를 얻는 것이 가능하다. 단, 스트링 저항의 변동량은 사양에 따라 다양하므로 Y%로 하면,
(50/Y)*X*RA≤RB+RC≤C/ln10
을 만족시키도록 제 1 저항 R11을 삽입한다. 제 2 저항 R12에 관해서도 동일하다.
다음에, 동작의 설명을 행한다. 제 2 제어회로(102)는, 입력의 디지털 데이터 2D, 2DB, 3D, 3DB에 따라 계조전압 중에서 짝수번째의 전압을 선택한다. 제 3 제어회로(103)는, 입력의 디지털 데이터 3D, 3DB에 따라 계조전압 중에서 홀수번째의 전압을 선택한다. 여기에서, 제 1 출력 Vout1과 제 2 출력 Vout2은, 인접하는 계조전압이 선택된다.
예를 들면, 1D=0인 경우, 제 3 제어회로(104)는, 제 1 출력 Vout1과 제 2 출 력 Vout2를 전환회로(105)를 경유하여, 최하위 1비트의 디지털 신호에 의해 제 1 입력 Vin1과 제 2 입력 Vin2을 입력으로 하고, 제 1 스위치 S12를 온시킴으로써, 제 2 입력 Vin2를 제 3 출력 Vout3으로서 출력한다. 1D=1인 경우, 제 1 스위치 S11 및, 제 2 스위치 S12를 온한다. 제 1 제어회로 및 제 2 제어회로의 MOS 트랜지스터의 온 저항과 제 1 저항 R11 및 제 2 저항 R12의 저항값은 모두 동일한 것에 의해 제 3 출력 Vout3에는, 제 1 입력 Vin1과 제 2 입력 Vin2의 중간의 전압이 출력된다.
본 실시예의 D/A 변환기의 구성에 따르면, 전압생성회로(101)에서 생성되는 계조전압은 종래와 마찬가지로 출력이 가능하며, 또한, 제 1 제어회로(102), 제 2 제어회로(103), 및 제 3 제어회로(104), 전환회로(105)를 구비함으로써, 제 1 입력 Vin1과 제 2 입력 Vin2과의 중간전압을 생성하는 것이 가능하게 되어 계조전압의 단조성을 유지하는 것도 가능해진다.
또한, 종래기술과 같은 n비트의 계조전압을 출력하는 D/A 변환기로부터 n+1 비트의 계조전압을 출력하는 D/A 변환기로 변경하는 경우, n비트의 D/A 변환기를 2개 합친 것과 동등한 면적이 되어, 약 2배의 면적이 되고 있었다. 본 실시예의 구성에 따르면, n비트의 계조전압을 출력하는 D/A 변환기와 동일한 면적 규모의 제 1 제어회로(102)와 제 2 제어회로(103)에 덧붙여 제 3 제어회로(104) 및 전환회로(105)의 제어에 의해 n+1 비트의 계조전압을 생성하는 것을 가능하게 되어, 면적의 증대를 삭감하는 것이 가능해진다. 특히, n의 값이 커지면 커질수록 효과는 커진다.
또한, 제 1 제어회로(102) 및 제 2 제어회로(103)의 접속 개수가 많아졌다고 하더라도, 합성 저항의 값을 조정하는 것이 가능한 제 1 저항 R11 및 제 2 저항 R12를 삽입함으로써, 각 계조 전압의 정밀도를 높게 유지하는 것이 가능하게 된다. 또한, D/A 변환기의 후단에 접속되는 증폭기의 입력 용량을 고려하여 제 1 저항 R11 및 제 2 저항 R12을 삽입함으로써, 고속의 동작이 실현 가능해진다.
[실시예 2]
도 2는, 본 발명의 제 2 실시예에 있어서의 D/A 변환기이다. 이하의 설명에 있어서 제 1 실시예와 동일한 부분에 관한 설명은 생략한다. 본 실시예는, 4비트의 D/A 변환기이다. 따라서, 설명의 편의상, 입력의 디지털 데이터를 하위 비트로부터 순차적으로 1D, 2D, 3D, 4D로 표시한다.
본 발명의 제 2 실시예에 있어서의 제 3 제어회로(204)는, 제 1 실시예의 제 3 제어회로(104)에 덧붙여, 직렬로 접속된 제 3 저항 R23, 제 3 스위치 수단(206), 제 4 스위치 수단(207), 및 제 4 저항 R24가 제 1 저항과 제 1 스위치 수단 사이의 노드 및 제 2 저항과 제 2 스위치 수단 사이의 노드에 접속되어 있다. 이때, 제 3 스위치 수단 및 제 4 스위치 수단은, 제 1 제어회로 및 제 2 제어회로를 구성하고 있는 MOS 트랜지스터와 동일한 종류로 구성되어 있다. 예를 들면, 본 실시예에 있어서는, 제 3 스위치 수단 및 제 4 스위치 수단은, 1D 또는 1DB로 제어되는 트랜지스터, 2D 또는 2DB로 제어되는 트랜지스터, 및 3D 또는 3DB로 제어되는 트랜지스터를 각각 1개씩 직렬접속한 것이다.
다음에, 동작의 설명을 행한다. 예를 들면 1D=0, 2D=0인 경우에는, 제 1 스위치 수단 S22을 온시키고, 제 2 스위치 수단 S22, 제 3 스위치 수단(206) 및 제 4 스위치 수단(207)을 오프함으로써, 제 2 입력 Vin2를 직접 제 3 출력 Vout3로서 출력한다. 다음에, 1D=0, 2D=1인 경우에는, 제 2 스위치 S22, 제 3 스위치(206), 및 제 4 스위치(207)가 온되고, 제 1 스위치 S21이 오프함으로써, 제 3 출력 Vout3는, 제 2 입력 Vin2보다 제 1 입력 Vin1과 제 2 입력 Vin2의 전압의 차이의 1/4만큼 높은 전압을 출력한다. 다음에, 1D=1, 2D=0인 경우에는, 제 1 스위치 S21 및 제 2 스위치 S22가 온되고, 제 3 스위치(206) 및 제 4 스위치(207)가 오프함으로써, 제 3 출력 Vout3는, 제 1 입력 Vin1과 제 2 입력 Vin2의 중간전압을 출력한다. 마지막으로, 1D=1, 2D=1인 경우에는, 제 1 스위치 S21, 제 3 스위치(206), 및 제 4 스위치 S24가 온되고, 제 2 스위치 S22가 오프함으로써, 제 3 출력 Vout3는, 제 2 입력 Vin2보다 제 1 입력 Vin1과 제 2 입력 Vin2의 전압의 차이의 3/4만큼 높은 전압을 출력한다.
입력의 디지털 데이터의 하위 2비트 1D 및 2D로, 제 3 제어회로(204)를 제어함으로써, 제 1 입력 Vin1과 제 2 입력 Vin2으로부터 새롭게 3종류의 전압을 추출하는 것이 가능해진다. 따라서, 하위 2비트의 1D 및 2D를 제어함으로써, 전압생성회로(101)에서 생성된 2개의 전압으로부터 5종류의 전압을 추출하는 것이 가능해진다.
또한, 종래기술과 같은 n비트의 계조전압을 출력하는 D/A 변환기로부터 n+2비트의 계조전압을 출력하는 D/A 변환기로 변경하는 경우, n비트의 D/A 변환기를 4 개 합친 것과 동등한 면적이 되어, 약 4배의 면적으로 되고 있었다. 본 실시예의 구성에 따르면, n비트의 계조전압을 출력하는 D/A 변환기와 동일한 면적규모의 제 1 제어회로(202)와 제 2 제어회로(203)에 덧붙여 제 3 제어회로(204) 및 전환회로(205)의 제어에 의해 n+2 비트의 계조전압을 생성하는 것을 가능하게 하여, 면적의 증대를 삭감하는 것이 가능해진다. 특히, n의 값이 커지면 커질수록 효과는 커진다.
또한, 상기 계조전압을 추출하기 위해 삽입된 저항이 제 3 스위치 수단(206) 및 제 4 스위치 수단(207)의 온 저항이기 때문에, 제 1 제어회로(202) 및 제 2 제어회로(203)의 MOS 트랜지스터와 사이즈도 프로세스 조건도 동일하므로 온 저항을 동일하게 설정하는 것이 가능하다. 또한, 백바이어스 특성 등도 동일하게 하는 것이 가능하여, 더욱 정밀도가 높은 계조전압을 출력하는 것이 가능해진다. 이때, 실시예 1에서 얻어진 효과는 당연 본 실시예에 있어서도 얻을 수 있는 것은 말할 필요도 없다.
본 발명의 DA 변환기의 구성을 취함으로써, 다비트 D/A 변환기이면서, 안정된 계조전압을 제공할 수 있는 동시에, 소면적으로 구성되는 D/A 변환기를 제공하는 것이 가능해 진다.

Claims (10)

  1. 계조전압으로서 복수의 기준전압을 저항의 전압강하를 이용하여 발생시키는 전압생성회로와,
    상기 기준전압의 어느 1개를 제 1 출력으로서 선택하는 제 1 제어회로와,
    상기 제 1 출력에 대응하는 계조전압에 인접하는 상기 기준전압을 제 2 출력으로서 선택하는 제 2 제어회로와,
    상기 제 1 출력과 상기 제 2 출력에 따라 출력하는 제 3 출력을 갖고, 상기 제 1 출력과 상기 제 3 출력 사이에는 제 1 저항과 제 1 스위치 수단을 가지며, 상기 제 2 출력과 상기 제 3 출력 사이에는 제 2 저항과 제 2 스위치 수단을 갖는 제 3 제어회로를 갖는 것을 특징으로 하는 DA 변환기.
  2. 제 1항에 있어서,
    상기 제 1 출력은, 상기 계조전압 중에서 짝수번째의 기준전압 중에서 어느 하나가 선택된 전압이며, 또한, 상기 제 2 출력은, 상기 계조전압 중에서 홀수번째의 기준전압이 선택된 전압인 것을 특징으로 하는 DA 변환기.
  3. 제 1항 또는 제 2항에 있어서,
    상기 제 1 저항과 상기 제 2 저항은, 동일한 저항값을 갖는 것을 특징으로 하는 DA 변환기.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제 1 제어회로의 도통시의 저항과 상기 제 1 저항의 합성 저항이 상기 선택된 기준전압 사이에 접속된 저항에 대해 10000배 이상인 것을 특징으로 하는 DA 변환기.
  5. 제 1항 내지 제 4항에 있어서,
    DA 변환기의 후단에 접속되는 증폭기의 입력 용량과 상기 제 1 제어회로의 도통시의 저항과 상기 제 1 저항의 합성 저항에 의한 시정수가 1/ln10 이하가 되도록 구성되는 것을 특징으로 하는 DA 변환기.
  6. 제 1항 또는 제 5항에 있어서,
    상기 제 3 제어회로는, 상기 제 1 저항과 상기 제 1 스위치 수단 사이의 노드와 상기 제 2 저항과 상기 제 2 스위치 수단 사이의 노드 사이에 직렬로 접속된 제 3 저항, 제 3 스위치 수단, 제 4 저항 및 제 4 스위치 수단을 더 갖는 것을 특징으로 하는 DA 변환기.
  7. 제 6항에 있어서,
    상기 제 3 저항 및 상기 제 4 저항은, 상기 제 1 저항 및 상기 제 2 저항과 동일한 저항값을 갖는 것을 특징으로 하는 DA 변환기.
  8. 제 6항에 있어서,
    상기 제 3 스위치 수단 및 상기 제 4 스위치 수단은, 상기 제 1 제어회로 및 상기 제 2 제어회로의 도통시의 저항값과 동일한 저항값을 갖는 것을 특징으로 하는 DA 변환기.
  9. 제 8항에 있어서,
    상기 제 3 스위치 수단 및 제 4 스위치 수단은, MOS 트랜지스터로 구성되어 있으며, 또한 상기 제 1 제어회로 및 제 2 제어회로도 MOS 트랜지스터로 구성되어 있고, MOS 트랜지스터의 구성 면적이 동일하게 구성됨으로써 저항값을 동일하게 하고 있는 것을 특징으로 하는 DA 변환기.
  10. 제 9항에 있어서,
    상기 제 3 스위치 수단 및 상기 제 4 스위치 수단은, 상기 제 1 제어회로 또는 상기 제 2 제어회로의 도통 경로의 트랜지스터의 개수와 동일한 것을 특징으로 하는 DA 변환기.
KR1020050006563A 2004-07-08 2005-01-25 액정표시장치의 구동회로 KR101256001B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00202409 2004-07-08
JP2004202409 2004-07-08

Publications (2)

Publication Number Publication Date
KR20060004600A true KR20060004600A (ko) 2006-01-12
KR101256001B1 KR101256001B1 (ko) 2013-04-18

Family

ID=35540731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050006563A KR101256001B1 (ko) 2004-07-08 2005-01-25 액정표시장치의 구동회로

Country Status (4)

Country Link
US (3) US7006027B2 (ko)
KR (1) KR101256001B1 (ko)
CN (1) CN1719734B (ko)
TW (1) TWI357219B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915634B1 (ko) * 2008-02-14 2009-09-04 한국전자통신연구원 평판 디스플레이 계조 전압 구동 장치
KR101243169B1 (ko) * 2006-01-20 2013-03-13 오끼 덴끼 고오교 가부시끼가이샤 디지털·아날로그 변환기
US9001092B2 (en) 2011-12-01 2015-04-07 Samsung Electronics Co., Ltd. Voltage summing buffer, digital-to-analog converter and source driver of display device including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101256001B1 (ko) * 2004-07-08 2013-04-18 오끼 덴끼 고오교 가부시끼가이샤 액정표시장치의 구동회로
JP2008160782A (ja) * 2006-01-31 2008-07-10 Matsushita Electric Ind Co Ltd デジタル・アナログコンバータ
US7283082B1 (en) * 2006-06-16 2007-10-16 Texas Instruments Incorporated High-speed, high-resolution voltage output digital-to-analog converter and method
KR100815754B1 (ko) * 2006-11-09 2008-03-20 삼성에스디아이 주식회사 구동회로 및 이를 이용한 유기전계발광표시장치
JP4493681B2 (ja) * 2007-05-17 2010-06-30 Ｏｋｉセミコンダクタ株式会社 液晶駆動装置
JP4724785B2 (ja) * 2007-07-11 2011-07-13 チーメイ イノラックス コーポレーション 液晶表示装置および液晶表示装置の駆動装置
US7859445B1 (en) * 2009-06-25 2010-12-28 Himax Technologies Limited Digital to analog converter
US8004439B2 (en) * 2009-11-30 2011-08-23 Himax Technologies Limited Digital to analog converter
WO2019134103A1 (en) * 2018-01-05 2019-07-11 Texas Instruments Incorporated Digital-to-Analog Converter System
US11650106B2 (en) * 2020-12-30 2023-05-16 Rosemount Inc. Temperature probe with improved response time

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224713A (ja) * 1985-07-25 1987-02-02 Toshiba Corp デイジタル／アナログ変換器
EP0521629B1 (en) * 1991-06-18 1997-10-29 Fujitsu Limited Digital-to-analog converter having resistor networks
JP2675706B2 (ja) * 1992-01-29 1997-11-12 株式会社東芝 抵抗ストリング回路
US5495245A (en) * 1994-04-26 1996-02-27 Analog Devices, Inc. Digital-to-analog converter with segmented resistor string
US5619203A (en) * 1994-10-21 1997-04-08 Lucent Technologies Inc. Current source driven converter
JP3230434B2 (ja) * 1996-06-05 2001-11-19 富士電機株式会社 Ａｃ／ｄｃ変換回路
US5703588A (en) * 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string
JPH10210736A (ja) * 1997-01-22 1998-08-07 Yaskawa Electric Corp 降圧型ｄｃ−ｄｃコンバータ
JPH1174792A (ja) * 1997-08-29 1999-03-16 Toshiba Microelectron Corp デジタル・アナログ変換回路
JP3506219B2 (ja) 1998-12-16 2004-03-15 シャープ株式会社 Ｄａ変換器およびそれを用いた液晶駆動装置
US6400300B1 (en) * 2000-05-31 2002-06-04 Cygnal Integrated Products, Inc. D/A converter street effect compensation
JP3968261B2 (ja) * 2002-03-29 2007-08-29 富士通株式会社 Ａ／ｄ変換回路
KR101256001B1 (ko) * 2004-07-08 2013-04-18 오끼 덴끼 고오교 가부시끼가이샤 액정표시장치의 구동회로
JP4442455B2 (ja) * 2005-02-17 2010-03-31 セイコーエプソン株式会社 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP4645258B2 (ja) * 2005-03-25 2011-03-09 日本電気株式会社 デジタルアナログ変換回路及び表示装置
JP4648779B2 (ja) * 2005-07-07 2011-03-09 Ｏｋｉセミコンダクタ株式会社 ディジタル・アナログ変換器
US7161517B1 (en) * 2005-06-29 2007-01-09 Himax Technologies, Inc. Digital-to-analog converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243169B1 (ko) * 2006-01-20 2013-03-13 오끼 덴끼 고오교 가부시끼가이샤 디지털·아날로그 변환기
KR100915634B1 (ko) * 2008-02-14 2009-09-04 한국전자통신연구원 평판 디스플레이 계조 전압 구동 장치
US9001092B2 (en) 2011-12-01 2015-04-07 Samsung Electronics Co., Ltd. Voltage summing buffer, digital-to-analog converter and source driver of display device including the same

Also Published As

Publication number Publication date
TWI357219B (en) 2012-01-21
CN1719734B (zh) 2010-09-29
US7463177B2 (en) 2008-12-09
US7006027B2 (en) 2006-02-28
US7250889B2 (en) 2007-07-31
US20070247343A1 (en) 2007-10-25
CN1719734A (zh) 2006-01-11
US20060007028A1 (en) 2006-01-12
TW200603547A (en) 2006-01-16
US20060082483A1 (en) 2006-04-20
KR101256001B1 (ko) 2013-04-18

Similar Documents

Publication Publication Date Title
KR101256001B1 (ko) 액정표시장치의 구동회로
US7948418B2 (en) Digital-to-analog conversion circuit and column driver including the same
US7576674B2 (en) Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit
KR101243169B1 (ko) 디지털·아날로그 변환기
US20070091052A1 (en) Output circuit, digital analog circuit and display device
US20060132344A1 (en) Output circuit, digital/analog circuit and display apparatus
US6326913B1 (en) Interpolating digital to analog converter and TFT-LCD source driver using the same
JP2006047969A (ja) 液晶表示装置のソースドライバ
US7423572B2 (en) Digital-to-analog converter
KR20080010298A (ko) 디지털-아날로그 변환기 및 영상표시장치
US7602326B2 (en) Digital-to-analog converter having resistor string with ranges to reduce circuit elements
CN112992035A (zh) 驱动显示器中布置的像素的数据驱动装置和伽马电压电路
KR20090093440A (ko) 디지털-아날로그 변환기, 소스 드라이버 및 액정디스플레이 장치
US8384641B2 (en) Amplifier circuit and display device including same
JP3970894B2 (ja) 液晶表示装置の駆動回路
KR101239613B1 (ko) 데이터 드라이버의 디지털 아날로그 변환장치 및 그 변환방법
JP4660201B2 (ja) 階調電圧出力装置
JP4342547B2 (ja) Ｄａ変換器、及び液晶表示装置の駆動回路の設計方法
US7411536B1 (en) Digital-to-analog converter
JP2006311591A (ja) Ｄａ変換器、及び液晶表示装置の駆動回路
US20240259033A1 (en) Digital-to-analog converter, data driver, and display device
KR100829777B1 (ko) 표시 장치의 계조 전압 디코더 및 이를 포함한 디지털아날로그 변환기
US20240105090A1 (en) Digital-to-analog conversion circuit, data driver, and display device
CN118366392A (zh) 数字模拟转换器、数据驱动器及显示装置
CN118675438A (zh) 数字模拟变换器、数据驱动器及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 7