JP2008203410A - 表示制御回路 - Google Patents
表示制御回路 Download PDFInfo
- Publication number
- JP2008203410A JP2008203410A JP2007037788A JP2007037788A JP2008203410A JP 2008203410 A JP2008203410 A JP 2008203410A JP 2007037788 A JP2007037788 A JP 2007037788A JP 2007037788 A JP2007037788 A JP 2007037788A JP 2008203410 A JP2008203410 A JP 2008203410A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- voltage
- logic unit
- unit
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】電圧の立ち上がり時の誤動作を防止したタイミングコントローラを提供する。
【解決手段】電圧VDDの立ち上がり時にロジック部11を電圧監視リセット部12によりリセットする。電圧VDDが予め設定した所定の電圧値となった状態で電圧監視リセット部12がロジック部11のリセットを解除する。この解除後に、入力信号Iの安定を確認すると、ロジック部11の擬似的な動作リセットを動作リセット部13が解除する。ロジック部11の動作が確実に安定した状態からタイミングコントローラ8を駆動させることができ、電圧VDDの立ち上がり時の誤動作を防止できる。
【選択図】図1
【解決手段】電圧VDDの立ち上がり時にロジック部11を電圧監視リセット部12によりリセットする。電圧VDDが予め設定した所定の電圧値となった状態で電圧監視リセット部12がロジック部11のリセットを解除する。この解除後に、入力信号Iの安定を確認すると、ロジック部11の擬似的な動作リセットを動作リセット部13が解除する。ロジック部11の動作が確実に安定した状態からタイミングコントローラ8を駆動させることができ、電圧VDDの立ち上がり時の誤動作を防止できる。
【選択図】図1
Description
本発明は、表示素子に信号を出力するロジック部を備えた表示制御回路に関する。
従来、表示装置としての液晶表示装置であるLCDパネルは、一対の基板間に液晶層を介在した表示素子としての液晶表示素子である液晶セルを備え、この液晶セルには、複数の走査線と信号線とが格子状に配設され、これら走査線と信号線との交差位置に、マトリクス状の各画素を駆動するスイッチング素子としての薄膜トランジスタ(TFT)が配設されている。各走査線および各信号線は、液晶セルに配設された駆動用ICであるドライバICにそれぞれ電気的に接続され、これらドライバICには、表示制御回路としてのタイミングコントローラ(T−CON)から信号が入力されている。
このタイミングコントローラは、液晶セルでの画像の表示タイミングを制御するもので、例えばパーソナルコンピュータ(PC)などから入力される映像信号および制御信号などの各種信号を処理して液晶セルの各ドライバICに出力するロジック部を備えている。
ところで、このようなロジック部は、例えば電源を投入した際など、供給電圧の立ち上がりの際に充分な動作電圧が得られず、動作が不安定になることがある。
そのため、電圧の立ち上がりから所定時間後に、電圧の投入時にリセットされたロジック部のリセットを解除することで、不充分な動作電圧によるロジック部の不安定な動作を防止した構成が知られている(例えば、特許文献1参照。)。
特開平5−15647号公報
しかしながら、上述の表示制御回路では、電源からの電圧がロジック部の動作電圧まで立ち上がっていても、このロジック部に入力される入力信号が安定していないと、誤動作を起こすおそれがあるという問題点を有している。
本発明は、このような点に鑑みなされたもので、電圧の立ち上がり時の誤動作を防止した表示制御回路を提供することを目的とする。
本発明は、表示素子に信号を出力するロジック部と、供給される電圧を監視し、この電圧の立ち上がり時に前記ロジック部をリセットするとともに、前記電圧が予め設定された所定の電圧値となった状態で前記リセットを解除する電圧監視リセット部と、前記ロジック部を擬似的に動作リセットするとともに、前記電圧監視リセット部での前記リセットの解除後に、前記ロジック部に入力される入力信号の安定を確認すると前記動作リセットを解除する動作リセット部とを具備したものである。
そして、供給される電圧の立ち上がり時にロジック部をリセットし、電圧が予め設定された所定の電圧値となった状態で電圧監視リセット部がロジック部のリセットを解除するとともに、この解除後に、ロジック部に入力される入力信号の安定を確認すると、ロジック部の擬似的な動作リセットを動作リセット部が解除する。
本発明によれば、ロジック部の動作が確実に安定した状態から駆動させることができ、電圧の立ち上がり時の誤動作を防止できる。
以下、本発明の一実施の形態の構成を、図面を参照して説明する。
図2は表示装置としての液晶表示装置であるLCDパネルLを示し、このLCDパネルLは、表示素子としての液晶表示素子である液晶セル1を備え、この液晶セル1は、インターフェースIFを介してコンピュータCに電気的に接続されている。
液晶セル1は、マトリクス状に配設されたスイッチング素子としての薄膜トランジスタ(TFT)を用いた表示器としての画像表示装置である。そして、この液晶セル1には、四角形状の表示領域5の側縁および端縁に沿って、駆動用ICとしてのドライバICであるゲートドライバ6およびソースドライバ7が設けられている。これらゲートドライバ6およびソースドライバ7は、それぞれ薄膜トランジスタのゲート電極およびソース電極と電気的に接続され、各薄膜トランジスタの動作を制御可能となっている。さらに、液晶セル1には、ゲートドライバ6およびソースドライバ7の制御タイミングを切り替えるとともに、これらゲートドライバ6およびソースドライバ7に、インターフェースIFを介してコンピュータCのグラフィックチップから入力された画像信号、および、クロック信号などの制御信号などの入力信号Iを処理して各ドライバ6,7に出力する表示制御回路としての半導体集積回路すなわちLSIであるタイミングコントローラ(T−CON)8が搭載されている。
このタイミングコントローラ8は、図1のブロック図に示すように、入力された画像信号に基づいて、水平走査用の動作クロックや水平同期スタートパルスなどの制御信号をソースドライバ7(図2)へ出力するとともに、垂直走査のための動作クロックおよび垂直同期スタートパルスをゲートドライバ6(図1)へ出力することで、液晶セル1(図1)での画像の表示タイミングを制御するもので、図示しない電源から供給される電圧VDDにより動作される。
そして、このタイミングコントローラ8は、コンピュータC(図1)側から送信された入力信号Iが入力されるロジック部11と、このロジック部11をリセットする電圧監視リセット部12と、ロジック部11を擬似的に動作リセットする動作リセット部13とを備えている。
ロジック部11は、入力信号Iを処理してデジタル画像信号および制御信号などの信号Oを生成し、この信号Oを各ドライバ6,7(図1)へと出力するものである。
電圧監視リセット部12は、電源から供給される電圧VDDを監視するとともに、ロジック部11のリセット(電圧監視リセット)およびこのリセットの解除などが可能となっている。
また、動作リセット部13は、ロジック部11を擬似的に動作リセット可能であるとともに、ロジック部11の入力信号Iを計測してこの入力信号Iの安定を確認可能であり、かつ、電圧監視リセット部12のリセット解除によりこの電圧監視リセット部12から出力されるリセット解除信号SRにより、電圧監視リセット部12でのリセットの解除を確認可能であって、これら確認により、動作リセットの解除が可能となっている。
ここで、動作リセット部13での入力信号Iの安定は、入力信号Iに含まれる同期信号を検出することで確認される。この動作リセット部13での同期信号の検出、すなわち同期検出は、外部から入力される外部入力クロックを用いる構成と、動作リセット部13自体の内部自走クロックを用いる構成とのいずれでもよい。
次に、上記一実施の形態の動作を、図3に示すタイミングチャートも参照しながら説明する。
まず、電源投入時など、タイミングコントローラ8の電圧VDDの立ち上がり時には、電圧監視リセット部12がロジック部11をリセットし、この電圧VDDが所定の電圧値VTHとなった状態でこのリセットを解除する。
このとき、電圧監視リセット部12から動作リセット部13へと、リセット解除信号SRを出力する。
動作リセット部13では、ロジック部11に対して擬似的に動作リセットをしている状態で、電圧監視リセット部12からリセット解除信号SRが出力されると、ロジック部11への入力信号Iを計測し、この入力信号Iの同期検出をする。
このとき、入力信号Iが不安定、すなわちこの入力信号Iに含まれる同期信号を検出しない場合(NG)には、動作リセット部13はロジック部11の動作リセットを保持する。
また、入力信号Iが安定している場合(OK)には、動作リセット部13がロジック部11の擬似的な動作リセットを解除し、ロジック部11が動作を開始する。
このように、上記一実施の形態では、電圧VDDの立ち上がり時にロジック部11を電圧監視リセット部12によりリセットし、電圧VDDが予め設定された所定の電圧値VTHとなった状態で電圧監視リセット部12がロジック部11のリセットを解除するとともに、この解除後に、入力信号Iの安定を確認すると、ロジック部11の擬似的な動作リセットを動作リセット部13が解除する構成とした。
この結果、電圧の立ち上がりから予め設定された所定時間後にロジック部のリセットを解除する従来の構成では、リセットの解除のタイミングが早過ぎると、ロジック部に充分な動作電圧が供給されていたとしても、このロジック部の入力信号が不安定で誤動作を起こすおそれがあったのに対して、上記一実施の形態によれば、ロジック部11に充分な動作電圧が供給され、かつ、安定した入力信号Iが供給されている状態、すなわちロジック部11の動作が確実に安定した状態からタイミングコントローラ8を駆動させることができ、電圧VDDの立ち上がり時の誤動作を防止できる。
また、上記従来の構成では、電圧の立ち上がり時の誤動作を防止するために、リセットの解除のタイミングが早過ぎないように、ロジック部のリセットを解除するまでの時間、すなわちリセット時間を、入力信号が充分に安定すると予想される時間まで、必要以上に長くとらなければならないのに対して、上記一実施の形態では、リセット時間が、電圧VDDの立ち上がりからロジック部11の安定動作が可能となるまでのほぼ最短の時間まで短縮でき、タイミングコントローラ8の迅速な立ち上がりが可能になる。
さらに、動作リセット部13では、入力信号Iに含まれる同期信号を外部入力クロック、あるいは内部自走クロックにより同期検出することで、入力信号Iの安定を、容易かつ確実に確認できる。
なお、上記一実施の形態において、動作リセット部13での入力信号Iの安定の確認は、同期検出以外でも、任意の方法とすることが可能である。
また、表示素子としては、液晶セル1以外の任意の表示素子であっても、対応させて用いることが可能である。
1 表示素子としての液晶セル
8 表示制御回路としてのタイミングコントローラ
11 ロジック部
12 電圧監視リセット部
13 動作リセット部
I 入力信号
O 信号
VDD 電圧
8 表示制御回路としてのタイミングコントローラ
11 ロジック部
12 電圧監視リセット部
13 動作リセット部
I 入力信号
O 信号
VDD 電圧
Claims (4)
- 表示素子に信号を出力するロジック部と、
供給される電圧を監視し、この電圧の立ち上がり時に前記ロジック部をリセットするとともに、前記電圧が予め設定された所定の電圧値となった状態で前記リセットを解除する電圧監視リセット部と、
前記ロジック部を擬似的に動作リセットするとともに、前記電圧監視リセット部での前記リセットの解除後に、前記ロジック部に入力される入力信号の安定を確認すると前記動作リセットを解除する動作リセット部と
を具備したことを特徴とした表示制御回路。 - 前記動作リセット部は、前記ロジック部に入力される前記入力信号に含まれる同期信号を検出することで前記入力信号の安定を確認する
ことを特徴とした請求項1記載の表示制御回路。 - 前記動作リセット部は、前記ロジック部に入力される前記入力信号を外部入力クロックにより計測する
ことを特徴とした請求項2記載の表示制御回路。 - 前記動作リセット部は、前記ロジック部に入力される前記入力信号を内部自走クロックにより計測する
ことを特徴とした請求項2記載の表示制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007037788A JP2008203410A (ja) | 2007-02-19 | 2007-02-19 | 表示制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007037788A JP2008203410A (ja) | 2007-02-19 | 2007-02-19 | 表示制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008203410A true JP2008203410A (ja) | 2008-09-04 |
Family
ID=39781009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007037788A Pending JP2008203410A (ja) | 2007-02-19 | 2007-02-19 | 表示制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008203410A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011081370A1 (de) | 2010-08-23 | 2012-05-03 | Denso Corporation | Vorrichtung zur Unterstützung der Fahrt eines mobilen Objekts auf der Grundlage von dessen Sollortskurve |
US11037511B2 (en) | 2018-09-26 | 2021-06-15 | Seiko Epson Corporation | Display driver, electronic apparatus, and mobile body |
-
2007
- 2007-02-19 JP JP2007037788A patent/JP2008203410A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011081370A1 (de) | 2010-08-23 | 2012-05-03 | Denso Corporation | Vorrichtung zur Unterstützung der Fahrt eines mobilen Objekts auf der Grundlage von dessen Sollortskurve |
US11037511B2 (en) | 2018-09-26 | 2021-06-15 | Seiko Epson Corporation | Display driver, electronic apparatus, and mobile body |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102179541B1 (ko) | 표시 장치의 전압 발생 제어 방법 및 이를 수행하는 표시 장치 | |
US7791579B2 (en) | Automatic reset circuit | |
JP5762330B2 (ja) | 駆動制御装置、それを備える表示装置、および駆動制御方法 | |
JP6108762B2 (ja) | 表示装置 | |
US20160335968A1 (en) | Level shift circuit and level shift method for goa structure liquid crystal panel | |
US20170221428A1 (en) | A display device and a driving method | |
JP2014085614A5 (ja) | ||
US20180166040A1 (en) | Semiconductor device for mitigating through current and electronic apparatus thereof | |
JP6161406B2 (ja) | 表示装置 | |
KR20180057410A (ko) | 데이터 구동 장치 및 이를 포함하는 디스플레이 장치 | |
JP2009058685A (ja) | パネル表示装置、およびパネル異常検知方法 | |
JP2008203410A (ja) | 表示制御回路 | |
TWI540358B (zh) | 顯示裝置及顯示裝置之驅動方法 | |
EP3040977A1 (en) | Display device | |
JP2006215541A (ja) | 表示装置及びその駆動方法 | |
JP2009031595A (ja) | 表示装置およびそれを備える電子機器ならびに表示装置の制御方法 | |
KR100687349B1 (ko) | 박막 트랜지스터 액정모듈의 오동작시 자동 복구방법 | |
TWI420490B (zh) | 於顯示器之時序控制器和源極驅動器間傳輸資料之方法與應用此資料傳輸方法之顯示器 | |
JP4346626B2 (ja) | 半導体集積回路およびその検査方法 | |
KR20180120344A (ko) | 표시 장치 및 그 보호방법 | |
JP6448600B2 (ja) | 表示装置 | |
US20070176951A1 (en) | Display control device | |
KR101187572B1 (ko) | 표시장치의 구동 제어회로 | |
JP4390739B2 (ja) | 液晶ディスプレイ | |
JP2010191053A (ja) | 表示装置およびその試験方法 |