JP2008199585A - 撮像素子の読出制御方法および装置 - Google Patents

Abstract

【課題】撮像素子の各光電変換素子に蓄積した電荷を転送路に転送する前に、転送路に残留した電荷を読み出すスミア掃出しを行う撮像素子の読出制御方法において、スミア掃出し後の電源電圧のオーバーシュートを抑制し、これにより発生する縦線キズの発生を抑制して画質の向上を図る。
【解決手段】スミア掃出しを行うステップにおいて、転送路の転送クロックの速度を段階的に遅くするようにする。
【選択図】図８

Description

本発明は、光電変換素子により発生した電荷が転送路を介して読み出される撮像素子からの電荷の読み出しを制御する読出制御方法および装置に関するものである。

従来、デジタルスチルカメラ等の撮像装置においては、撮像素子として、電荷結合素子であるＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）が広く用いられている。このＣＣＤは、フォトダイオードなどの光電変換素子を有し、各光電変換素子が光量に応じた電荷を蓄積し、その蓄積した電荷が転送路を介して読み出されるものである。

上記ＣＣＤを用いたデジタルカメラにおいては、静止画撮影を行うにあたり、まず、露光が行われる。この露光では、機械式シャッタが開かれた状態で被写体観察用のスルー画像を画像モニタに表示する等の処理が行われる。次いで、機械式シャッタが閉じられて光が入射されない状態で垂直転送路に残留する電荷の読出しを行うことによりその垂直転送路をクリアするスミア掃出しが行われる。このスミア掃出しシーケンスは、垂直転送路を比較的高速なパルスにより駆動することによって行われる。
特開２００５−２６０４０７号公報 特開２００４−６９９９３号公報 特開２００６−１４１７５号公報

しかしながら、上記のようにスミア掃出しを行う際、通常駆動時の消費電流に対し数倍以上の電流を消費するため、スミア掃出しシーケンスの前後で垂直転送路の電源電圧が応答遅れでアンダーシュート／オーバーシュートする。そして、このスミア掃出しシーケンス後のオーバーシュート電圧により垂直転送路のポテンシャルが変動し、これによって垂直転送路に電子が漏れこみ、ＣＣＤにより撮像された画像中に縦線キズが発生する場合がある。

また、上記のようなオーバーシュートを抑制するために、ＣＣＤの入力コンデンサまたは出力コンデンサを増やす方法も考えられるが、大幅なコストアップになる。

本発明は、上記の事情に鑑み、スミア掃出しを行う撮像素子の読出制御装置において、大幅なコストアップを招くことなく、上記のような電源電圧のオーバーシュートを抑制し、画像中の縦線キズの発生を抑制して画質の向上を図ることができる撮像素子の読出制御装置を提供することを目的とする。

本発明の第１の撮像素子の読出制御方法は、受光した光量に応じた電荷を発生して蓄積する複数の光電変換素子を有し、光電変換素子により発生した電荷が転送路を介して読み出される撮像素子からの上記電荷の読み出しを制御する読出制御方法において、各光電変換素子に蓄積した電荷を転送路に転送する前に、転送路に残留した電荷を読み出すスミア掃出しを行うステップを有し、スミア掃出しを行うステップにおいて、転送路の転送クロックの速度を段階的に遅くすることを特徴とする。

また、本発明の第１の撮像素子の読出制御方法においては、基準クロックに基づいて転送路に転送クロックを与えるタイミングジェネレータＩＣに入力される基準クロックの速度を段階的に遅くすることによって転送クロックの速度を段階的に遅くするようにすることができる。

また、基準クロックに基づいて転送路に転送クロックを与えるタイミングジェネレータＩＣ内に設けられた分周器により基準クロックを分周することによって転送クロックの速度を段階的に遅くするようにすることができる。

また、基準クロックと予め設定された転送クロックのクロックパターンとに基づいて転送路に転送クロックを与えるタイミングジェネレータＩＣが、スミア掃出し時における転送クロックのクロックパターンを複数有するものとし、その複数のクロックパターンを、段階的に転送クロックが遅くなるように形成するようにすることができる。

本発明の第２の撮像素子の読出制御方法は、受光した光量に応じた電荷を発生して蓄積する複数の光電変換素子を有し、光電変換素子により発生した電荷が転送路を介して読み出される撮像素子からの電荷の読み出しを制御する読出制御方法において、各光電変換素子に蓄積した電荷を転送路に転送する前に、転送路に残留した電荷を読み出すスミア掃出しを行うステップを有し、スミア掃出し完了時近傍において撮像素子の電源電圧の絶対値が予め設定された設定電圧値の絶対値よりも小さくなるように切り替える。

また、上記本発明の第２の撮像素子の読出制御方法においては、スミア掃出しを行った後、光電変換素子に蓄積された電荷の転送路を介した読出し終了時近傍において撮像素子の電源電圧を設定電圧値に戻すようにすることができる。

また、撮像素子の電源電圧の設定電圧値からの切り替えタイミングを、スミア掃出し終了時において撮像素子へ供給される電源電圧の変動が所定の電圧範囲内になるようなタイミングとすることができる。

また、電源電圧を負電圧とし、スミア掃出し完了時近傍において電源電圧を正電圧側に切り替えるようにすることができる。

本発明の撮像素子の読出制御装置は、受光した光量に応じた電荷を発生して蓄積する複数の光電変換素子を有し、光電変換素子により発生した電荷が転送路を介して読み出される撮像素子からの電荷の読み出しを制御する読出制御装置において、各光電変換素子に蓄積した電荷を転送路に転送する前に、転送路に残留した電荷を読み出すスミア掃出しを行うスミア読出制御部を備え、スミア読出制御部が、スミア掃出しを行う際、転送路の転送クロックの速度を段階的に遅くするものとすることができる。

また、本発明の撮像素子の読出制御装置においては、スミア読出制御部を、基準クロックに基づいて転送路に転送クロックを与えるタイミングジェネレータＩＣを有するものとし、タイミングジェネレータＩＣに入力される基準クロックの速度を段階的に遅くすることによって転送クロックの速度を段階的に遅くするものとすることができる。

また、スミア読出制御部を、基準クロックに基づいて転送路に転送クロックを与えるタイミングジェネレータＩＣを有するものとし、タイミングジェネレータＩＣ内に設けられた分周器により入力された基準クロックを分周することによって転送クロックの速度を段階的に遅くするものとすることができる。

また、スミア読出制御部を、基準クロックと予め設定された転送クロックのクロックパターンとに基づいて転送路に転送クロックを与えるタイミングジェネレータＩＣを有するものとし、タイミングジェネレータＩＣを、スミア掃出し時における転送クロックのクロックパターンを複数有するものとし、複数のクロックパターンを、段階的に転送クロックが遅くなるように形成するようにすることができる。

本発明の第２の撮像素子の読出制御装置は、受光した光量に応じた電荷を発生して蓄積する複数の光電変換素子を有し、光電変換素子により発生した電荷が転送路を介して読み出される撮像素子からの電荷の読み出しを制御する読出制御装置において、各光電変換素子に蓄積した電荷を転送路に転送する前に、転送路に残留した電荷を読み出すスミア掃出しを行うスミア読出制御部と、撮像素子に電源電圧を供給する電源部と、スミア掃出し完了時近傍において電源部から撮像素子へ供給される電源電圧の絶対値が予め設定された設定電圧値の絶対値よりも小さくなるように切り替える電源電圧切替部とを備えたことを特徴とする。

また、上記本発明の第２の撮像素子の読出制御装置においては、電源電圧切替部を、スミア掃出しが行われた後、光電変換素子に蓄積された電荷の転送路を介した読出し終了時近傍において撮像素子の電源電圧を設定電圧値に戻すものとすることができる。

また、電源電圧切替部を、スミア掃出し終了時において撮像素子に供給される電源電圧の変動が所定の電圧範囲内になるようなタイミングで撮像素子の電源電圧の設定電圧値からの切り替えを行うものとすることができる。

また、電源電圧を負電圧とし、電源電圧切替部を、スミア掃出し完了時近傍において電源電圧を正電圧側に切り替えるものとすることができる。

また、電源電圧切替部として、電源部から出力される電源電圧を制御する電源制御ＩＣを利用することができる。

また、電源電圧切替部として、電源部と撮像素子とを接続する電源ラインに設けられ、電源部から出力された電源電圧をＦＥＴスイッチを用いて切り替えるものを利用することができる。

本発明の第１の撮像素子の読出制御方法および装置によれば、受光した光量に応じた電荷を発生して蓄積する複数の光電変換素子を有し、光電変換素子により発生した電荷が転送路を介して読み出される撮像素子からの上記電荷の読み出しを制御する読出制御方法において、各光電変換素子に蓄積した電荷を転送路に転送する前に、転送路に残留した電荷を読み出すスミア掃出しを行うステップにおいて、転送路の転送クロックの速度を段階的に遅くするようにしたので、大幅なコストアップを招くことなくスミア掃出し後の電源電圧のオーバーシュートを抑制することができ、これにより発生する縦線キズの発生を抑制して画質の向上を図ることができる。

本発明の第２の撮像素子の読出制御方法および装置によれば、受光した光量に応じた電荷を発生して蓄積する複数の光電変換素子を有し、光電変換素子により発生した電荷が転送路を介して読み出される撮像素子からの電荷の読み出しを制御する読出制御方法において、各光電変換素子に蓄積した電荷を転送路に転送する前に、転送路に残留した電荷を読み出すスミア掃出し完了時近傍において、撮像素子の電源電圧の絶対値が予め設定された設定電圧値の絶対値よりも小さくなるように切り替えるようにしたので、大幅なコストアップを招くことなくスミア掃出し後の電源電圧のオーバーシュートを抑制することができ、これにより発生する縦線キズの発生を抑制して画質の向上を図ることができる。

また、第１の撮像素子の読出制御方法および装置のように転送クロックの速度を段階的に遅くするとスミア掃出しの時間が長くなり、撮影時間全体が長くなるため処理効率が落ちてしまうが、本発明の第２の撮像素子の読出制御方法および装置によれば、スミア掃出しの時間は変わらないので、処理効率の低下を招くことなく画質の向上を図ることができる。

また、上記本発明の第２の撮像素子の読出制御方法において、スミア掃出しを行った後、光電変換素子に蓄積された電荷の転送路を介した読出し終了時近傍において撮像素子の電源電圧を設定電圧値に戻すようにした場合には、読出し時における電源電圧変動を最小に抑え、悪影響を小さくすることができる。

また、電源電圧切替部として、電源部から出力される電源電圧を制御する電源制御ＩＣを利用するようにした場合には、スイッチなどの部品を新たに追加することなく、電源制御ＩＣの制御方法を変更するだけでよいので、部品追加によるコストアップを回避することができる。

以下、図面を参照して本発明の撮像素子の読出制御方法および装置の第１の実施形態を適用したデジタルカメラについて説明する。図１は、本発明の第１の実施形態を適用したデジタルカメラを前面斜め上から見た外観斜視図、図２は、図１のデジタルカメラを背面斜め上から見た外観斜視図である。

図１に示すように、デジタルカメラ１００の前面中央部には、撮影レンズ１１が備えられている。また、デジタルカメラ１００の前面上部には、光学式ファインダ対物窓１２および補助光発光部１３が備えられている。さらに、デジタルカメラ１００の上面には、シャッタボタン１４およびスライド式の電源スイッチ１５が備えられている。

さらに、図２に示すように、デジタルカメラ１００の背面には、光学式ファインダ接眼窓１６と、メニュースイッチ１７と、実行／画面切換スイッチ１８と、画像モニタ１９とが備えられている。

図３は、図１に示すデジタルカメラの電気的構成を示すブロック図である。

デジタルカメラ１００には、前述した撮影レンズ１１と補助光発光部１３が備えられている。また、デジタルカメラ１００には、機械式のシャッタ・絞り部２１と、ＣＣＤ２２と、アナログ信号処理部２３と、このデジタルカメラ１００の動作を総括的に制御するＣＰＵ２４と、ＣＣＤ駆動部２５が備えられている。ここで、ＣＰＵ２４およびＣＣＤ駆動部２５が、本発明におけるスミア読出制御部を構成している。

ＣＣＤ２２は、配列された複数の光電変換素子を有する。各光電変換素子は光量に応じた電荷を蓄積する。また、ＣＣＤ２２は、光電変換素子に蓄積した電荷を転送する垂直転送路および水平転送路を有する。

また、ＣＣＤ駆動部２５は、ＣＣＤ２２の各光電変換素子に蓄積した電荷をＣＣＤ２２の垂直転送路および水平転送路に読み出して電荷信号の読出しを行うものであるとともに、ＣＣＤ２２の各光電変換素子に蓄積した電荷をＣＣＤ２２の垂直転送路に転送する前に、上記垂直転送路に残留した電荷を読み出すスミア掃出しを行うものである。

ＣＣＤ駆動部２５は、図４に示すように、ＣＣＤ２２の垂直転送路および水平転送路を駆動するタイミングジェネレータＩＣ２６と、ＣＰＵ２４から出力された基準クロックを分周してタイミングジェネレータＩＣ２６に出力する分周器２７とを備えている。

そして、タイミングジェネレータＩＣ２６は、ＣＣＤ２２に与えられる転送クロックのパターンが予め設定されているレジスタカウンター２６ａと、レジスタカウンター２６ａに予め設定されたパターンと分周器２７から出力された分周された基準クロックに基づいて転送クロックを出力するタイミングジェネレータ２６ｂと、タイミングジェネレータ２６ｂから出力された転送クロックに基づいてＣＣＤ２２の垂直転送路を駆動する垂直駆動部２６ｃと、タイミングジェネレータ２６ｂから出力された転送クロックを基づいてＣＣＤ２２の水平転送路を駆動する水平駆動部２６ｄとを備えている。なお、ＣＣＤ駆動部２５によるスミア掃出しの詳細については、後で詳述する。

撮影レンズ１１およびシャッタ・絞り部２１を経由してきた被写体光は、ＣＣＤ２２に入射される。ＣＣＤ駆動部２５からの信号に同期して、入射された被写体光を電気信号であるアナログの画像信号に変換して出力する。

ＣＣＤ２２から出力されたアナログの画像信号は、アナログ信号処理部２３でアナログ信号処理される。詳細には、このアナログ信号処理部２３は、ＣＣＤ２２から出力されたアナログ画像信号に対して雑音低減処理等を施し、その処理等が施されたアナログ画像信号をデジタル画像信号にＡ／Ｄ（アナログ／デジタル）変換処理を行なって、デジタルの画像信号を出力する。

また、デジタルカメラ１００には、デジタル信号処理部２９と、テンポラリメモリ３０と、圧縮伸長部３１と、内蔵メモリ（またはメモリカード）３２と、前述した画像モニタ１９とが備えられている。アナログ信号処理部２８でアナログ信号処理されてデジタルに変換されたデジタル画像信号は、デジタル信号処理部２９に入力される。デジタル信号処理部２９は、入力されたデジタル画像信号に所定のデジタル信号処理を施して今回の撮影シーンの被写体画像を表わす画像データを完成させて、テンポラリメモリ３０に一時的に格納する。テンポラリメモリ３０に格納されたデータは、圧縮伸長部３１で圧縮されて内蔵メモリ（またはメモリカード）３２に記録される。尚、撮影モードによっては、圧縮の過程を省いて内蔵メモリ３２に直接記録してもよい。テンポラリメモリ３０に格納されたデータは画像モニタ１９に読み出され、これにより画像モニタ１９に被写体の画像が表示される。

さらに、デジタルカメラ１００には、前述したメニュースイッチ１７および実行／画面切換スイッチ１８からなる操作スイッチ部３３と、シャッタボタン１４とが備えられている。写真撮影にあたっては、操作スイッチ部３３を操作して所望の撮影状態に設定してシャッタボタン１４を押下する。

また、デジタルカメラ１００は、ＣＣＤ２２を用いて静止画撮影を行なう静止画撮影モードと、動画撮影を行なう動画撮影モードとを有する。これら静止画撮影モードと動画撮影モードとの切り換えは、実行／画面切換スイッチ１８の操作により行なうことができる。

図５は、図３に示すデジタルカメラの撮影シーケンスにおけるタイミングチャートである。

図４には、撮影シーケンスとして、プレビューモード，露光モード，静止画取込みモードが示されている。また、シャッタ・絞り部２１を構成する機械式シャッタの開閉状態を示すメカシャッタ信号ＭＳが示されている。さらに、ＣＣＤ２２の各駆動状態を示す動画駆動状態，スミア掃出し（スミア掃出し）状態，静止画駆動状態が示されている。

デジタルカメラ１００では、先ず、撮影シーケンスがプレビューモードに設定される。このプレビューモードでは、機械式シャッタが開成された状態（メカシャッタ信号ＭＳは開状態を示す‘Ｈ’レベル状態）で被写体光観察用のスルー画像が画像モニタ１９に表示される。ここで、写真撮影を行なうためにシャッタボタン１４が押下される。すると、撮影シーケンスがプレビューモードから露光モードに移行する。

次いで、機械式シャッタが閉成され、メカシャッタ信号ＭＳが‘Ｈ’レベルから‘Ｌ’レベルに変化する。すると、撮影シーケンスが露光モードから静止画取込みモードに移行する。また、スミア掃出しが行なわれる。このスミア掃出しは、高速なパルス駆動により行なわれる。

ここで、ＣＣＤ２２周辺の電源のブロック図を図６に示す。図６に示すように、ＣＣＤ２２の電源としては、−８Ｖまたは−７．５ＶのＶＬ電圧を供給するＶＬ電源と１２Ｖまたは１５ＶのＶＨ電圧を供給するＶＨ電源とがある。そして、ＶＬ電源およびＶＨ電源は、図６に示すように、ＣＣＤ２２だけでなく垂直駆動部２６ｃにも接続されている。

そして、上記のようにスミア掃出しの間は、垂直駆動部２６ｃによりＣＣＤ２２が高速パルス駆動される。このときの垂直転送路の転送クロックの波形と、ＶＬ電源の電圧波形および消費電流波形を図７に示す。図７に示すように、スミア掃出しの間は、垂直駆動部２６ｃから出力される転送クロックは高速パルスである。したがって、図７に示すように、ＶＬ電源の消費電流は、通常駆動時の消費電流に対し数倍以上の消費電流となるため、スミア掃出しの前後で垂直転送路のＶＬ電圧が、電源供給側の応答おくれで、図７に示すように、アンダーシュート／オーバーシュートする。そして、このスミア掃出しシーケンスの後のオーバーシュート電圧により垂直転送路のポテンシャルが変動したときに垂直転送路に電子が流れ込み、ＣＣＤ２２で撮像された画像に縦線キズとして現れてしまう。

そこで、本実施形態においては、図８に示すように、スミア掃出しシーケンスにおいて、垂直転送路の転送クロックが段階的に遅くなるようにする。このようにすることによって、ＶＬ電圧のオーバーシュートをなくすことができる。

具体的には、図４に示す分周器２７の分周比を、レジスタカウンター２６ａからの切換信号に応じてスミア掃出しシーケンスの間に切り換えるによって実現する。なお、本実施形態においては、上述したように分周器２７の分周比を切り換えることによって垂直転送路の転送クロックを段階的に遅くなるようにしたが、これに限らず、たとえば、分周器２７の代わりにクロックジェネレータを設け、このクロックジェネレータの周波数を切り換えることによって垂直転送路の転送クロックが段階的に遅くなるようにしてもよい。また、本実施形態においては、タイミングジェネレータＩＣ２６とは別個に分周器２７を設けるようにしたが、図９に示すように、タイミングジェネレータＩＣ２６内に分周器２６ｅを設けるようにしてもよい。

また、レジスタカウンター２６ａに、図１０に示すようなスミア掃出しのクロックパターンを複数種類設定し、このクロックパターンに応じてタイミングジェネレータ２６ｂから転送クロックを出力するようにすることにより、垂直転送路の転送クロックが段階的に遅くなるようにしてもよい。

次に、本発明の第２の実施形態を適用したデジタルカメラについて説明する。上記第１の実施形態を適用したデジタルカメラにおいては、ＣＰＵ２４とＣＣＤ駆動部２５によりスミア読出制御部を構成し、スミア掃出しシーケンスにおいて、ＣＣＤ２２の垂直転送路の転送クロックが段階的に遅くなるようにしてスミア掃出しシーケンスの後のオーバーシュート電圧を抑制するようにしたが、第２の実施形態を適用したデジタルカメラにおいては、ＣＣＤ２２の垂直転送路の転送クロックを段階的に遅くするのでははく、スミア掃出しシーケンス完了時近傍においてＣＣＤ２２のＶＬ電源のＶＬ電圧を予め設定された設定電圧値よりも小さくなるように切り替えることによってスミア掃出しシーケンスの後のオーバーシュート電圧を抑制する。その他の構成については、第１の実施形態を適用したデジタルカメラの構成と同様である。以下、第２の実施形態を適用したデジタルカメラについて、主に第１の実施形態を適用したデジタルカメラと異なる構成について、詳細に説明する。

図１１に、第２の実施形態を適用したデジタルカメラのＣＣＤ２２の電源周りの構成を示す。

図１１に示すように、ＣＣＤ２２には、上述したＶＨ電圧（たとえば、１５Ｖ）を供給するＶＨ電源４０と、上述したＶＬ電圧（たとえば、−８Ｖ）を供給するＶＬ電源４１とが接続されており、ＶＨ電源４０とＶＬ電源４１には、ＶＨ電圧とＶＬ電圧とを制御する電源制御ＩＣが接続されている。

ＶＨ電源４０はスイッチング電源であり、コイル４０ａ、ＦＥＴ４０ｂ、ダイオード４０ｃおよび抵抗器４０ｄ,４０ｅを備えている。そして、電源制御ＩＣ４２からの制御信号に基づいてＦＥＴ４０ｂをスイッチングすることによって、電池から供給される電池電圧から所望のＶＨ電圧を生成して出力するものである。また、ＶＨ電源４０から出力されたＶＨ電圧は抵抗器４０ｄ,４０ｅにより分圧され、その分圧された電圧が電源制御ＩＣ４２にフィードバックされる。そして、電源制御ＩＣ４２は、入力されたフィードバック電圧と予め設定された基準電圧とを比較し、その差に基づいて制御信号を出力することによってＶＨ電源４０から所望のＶＨ電圧を出力させる。

ＶＬ電源４１もＶＨ電源４０と同様にスイッチング電源であり、コイル４１ａ、ＦＥＴ４１ｂ、ダイオード４１ｃおよび抵抗器４１ｄ,４１ｅを備えている。そして、電源制御ＩＣ４２からの制御信号に基づいてＦＥＴ４１ｂをスイッチングすることによって、電池から供給される電池電圧から所望のＶＬ電圧を生成して出力するものである。また、ＶＬ電源４１から出力されたＶＬ電圧は抵抗器４１ｄ,４１ｅにより分圧され、その分圧された電圧が電源制御ＩＣ４２にフィードバックされる。そして、電源制御ＩＣ４２は、入力されたフィードバック電圧と予め設定された基準電圧とを比較し、その差に基づいて制御信号を出力することによってＶＬ電源４１から所望のＶＨ電圧を出力させる。

ここで、本実施形態のデジタルカメラの電源制御ＩＣ４２についてより詳細に説明する。

本実施形態のデジタルカメラの電源制御ＩＣ４２は、図１２に示すように、ＶＬ電源４１から出力されたフィードバック電圧と基準電圧の差分を算出する比較器４２ｃと、比較器４２ｃから出力された差分に基づく制御信号を出力する制御部４２ｄと、制御部４２ｄから出力された制御信号に基づいてＦＥＴ４１ｂをＯＮ／ＯＦＦするための駆動信号を出力するドライバ４２ｅとを備えている。そして、電源制御ＩＣ４２は、ＤＡコンバータ４２ｂをさらに備え、比較器４２ｃには、基準電圧源４２ａから出力された基準電圧がＤＡコンバータ４２ｂを介して入力され、フィードバック電圧と比較される。そして、本実施形態のデジタルカメラの電源制御ＩＣは、ＤＡコンバータ４２ｂにより基準電圧の値を変更可能なように構成されている。そして、基準電圧値を変更することによってＶＬ電圧の大きさを変更することができる。

図１３に、第２の実施形態のデジタルカメラにおけるＶＬ電圧の変更タイミングを示す。

図１３に示すように、第２の実施形態のデジタルカメラにおいても、第１の実施形態のデジタルカメラと同様に、露光モード終了後、静止画取り込みモードに切り替わり、まず、ＣＣＤ２２においてスミア掃出しが行なわれる。そして、スミア掃出し終了時において、ＶＬ電圧の設定電圧が、−８Ｖから所定の電圧値だけ大きくなるように切り替えられる。すなわち、スミア掃出し終了時において、ＤＡコンバータ４２ｂにより基準電圧源４２ａから出力された基準電圧値が変更され、これによってＶＬ電圧の設定電圧が−８Ｖから所定の電圧値だけ大きい値に変更される。そして、このようにＶＬ電圧の設定電圧を変更することによって、図１３に示すように、スミア掃出し終了時におけるＣＣＤ２２の垂直転送路に供給されるＶＬ電圧のオーバーシュートを抑制することができる。なお、本実施形態のデジタルカメラにおいては、ＶＬ電圧の変更タイミングをスミア掃出し終了時としたが、これに限らず、上記ＶＬ電圧のオーバーシュートが所定の電圧範囲内、たとえば、±１００ｍＶ程度の範囲内に収まるのであれば、スミア掃出し時の直前または直後であってもよい。

そして、静止画取り込みモードが終了した時点、つまり、ＣＣＤ２２の光電変換素子に蓄積された電荷が垂直転送路および水平転送路を介して読み出され、その読出しが終了した時点において、比較器４２ｃに入力される基準電圧値が元に戻されてＶＬ電圧も設定電圧値である−８Ｖに戻される。そして、再びプレビューモードに設定される。なお、本実施形態のデジタルカメラにおいては、ＶＬ電圧を元に戻すタイミングを静止画取り込みモード終了時としたが、これに限らず、プレビューモードに影響を及ぼさないのであれば、静止画取り込みモード終了時の直前または直後であってもよい。

また、上記のように静止画取り込みモードが終了した時点近傍において、ＶＬ電圧を設定電圧値に戻すようにした場合には、読出し時における電源電圧変動を最小に抑え、悪影響を小さくすることができる。

次に、本発明の第３の実施形態を適用したデジタルカメラについて説明する。上記第２の実施形態を適用したデジタルカメラにおいては、電源制御ＩＣ４２において基準電圧源４２ａから出力される基準電圧値をＤＡコンバータ４２ｂで切り替えることによってＶＬ電圧を切り替えるようにしたが、第３の実施形態のデジタルカメラはＶＬ電圧を切り替えるための構成が第２の実施形態のデジタルカメラとは異なる。その他の構成については、第２の実施形態を適用したデジタルカメラの構成と同様である。以下、第３の実施形態を適用したデジタルカメラについて、第２の実施形態を適用したデジタルカメラと異なる構成について、詳細に説明する。

第２の実施形態のデジタルカメラにおいては、電源制御ＩＣ４２の基準電圧源４２ａから出力される基準電圧値をＤＡコンバータ４２ｂで切り替えることによってＶＬ電圧を切り替えるようにしたが、第３の実施形態のデジタルカメラにおいては、電源制御ＩＣの比較器に入力される基準電圧値を切り替えるのではなく、ＶＬ電源４１から比較器に入力されるフィードバック電圧を切り替えることによってＶＬ電圧を切り替える。

具体的には、第３の実施形態のデジタルカメラは、図１４に示すように、ＶＬ電源４１の抵抗器４１ｄ,４１ｅに直列に接続された抵抗器４１ｆと、抵抗器４１ｆに並列に接続されたＦＥＴスイッチ４１ｇとをさらに備えている。

そして、信号Ａに応じてＦＥＴスイッチ４１ｇをＯＮ／ＯＦＦすることによって抵抗器４１ｆの接続を切り替え、これにより分圧比を切り替えることによって比較器４３ａに入力されるフィードバック電圧の値を切り替える。なお、信号Ａは、ＣＰＵ２４（図３参照）から出力されるものである。そして、上記のようにフィードバック電圧を切り替えることによってＶＬ電圧を切り替える。なお、第３の実施形態のデジタルカメラにおける電源制御ＩＣ４３は、図１４に示すように、ＶＬ電源４１から出力されたフィードバック電圧と基準電圧（接地電圧）の差分を算出する比較器４３ａと、比較器４３ａから出力された差分に基づく制御信号を出力する制御部４３ｂと、制御部４３ｂから出力された制御信号に基づいてＦＥＴ４１ｂをＯＮ／ＯＦＦするための駆動信号を出力するドライバ４３ｃとを備えている。

そして、図１５に示すように、第３の実施形態のデジタルカメラにおいても、第２の実施形態のデジタルカメラと同様に、スミア掃出し終了時において、ＶＬ電圧の設定電圧が、−８Ｖから所定の電圧値だけ大きくなるように切り替えられる。すなわち、スミア掃出し終了時において、Ｈ信号の信号ＡがＦＥＴスイッチ４１ｇに入力され、ＦＥＴスイッチ４１ｇがＯＮされ、抵抗器４１ｆが接続されず、Ｖｒｅｆと抵抗器４１ｄとが導通している状態となる。したがって、比較器４３ａに入力されるフィードバック電圧は、抵抗器４１ｄと抵抗器４１ｅとの分圧比で決定されて低い値となる。そして、電源制御ＩＣ４３は、フィードバック電圧が低くなった分だけＶＬ電圧を上げようと動作するので、結果的に、ＶＬ電圧の設定値が予め設定された設定電圧値−８Ｖから所定の電圧値だけ大きい値に変更される。そして、このようにＶＬ電圧の設定電圧を変更することによって、図１５に示すように、スミア掃出し終了時におけるＣＣＤ２２の垂直転送路に供給されるＶＬ電圧のオーバーシュートを抑制することができる。なお、本実施形態のデジタルカメラにおいても、ＶＬ電圧の変更タイミングは、スミア掃出し終了時に限らず、上記ＶＬ電圧のオーバーシュートが所定の電圧範囲内、たとえば、±１００ｍＶ程度の範囲内に収まるのであれば、スミア掃出し時の直前または直後であってもよい。

そして、静止画取り込みモードが終了した時点、つまり、ＣＣＤ２２の光電変換素子に蓄積された電荷が垂直転送路および水平転送路を介して読み出され、その読出しが終了した時点において、Ｌ信号の信号ＡがＦＥＴスイッチ４１ｇに入力され、ＦＥＴスイッチ４１ｇがＯＦＦされ、Ｖｒｅｆと抵抗器４１ｄとの間に抵抗器４１ｆが接続された状態となる。したがって、比較器４３ａに入力されるフィードバック電圧は、抵抗器４１ｄおよび抵抗器４１ｆの加算値と抵抗器４１ｅとの分圧比で決定され、ＦＥＴスイッチ４１ｇがＯＮしているときよりも高い値となる。そして、電源制御ＩＣ４３は、フィードバック電圧が高くなった分だけＶＬ電圧を下げようと動作するので、結果的に、ＶＬ電圧の設定値が予め設定された設定電圧値−８Ｖに戻ることになる。なお、抵抗器４３ｆの抵抗値は、上記のように電源制御ＩＣ４３の設定電圧が変更されるように選択されているものとする。

そして、再びプレビューモードに設定される。なお、本実施形態のデジタルカメラにおいても、ＶＬ電圧を元に戻すタイミングは静止画取り込みモード終了時に限らず、プレビューモードに影響を及ぼさないのであれば、静止画取り込みモード終了時の直前または直後であってもよい。

次に、本発明の第４の実施形態を適用したデジタルカメラについて説明する。上記第２および第３の実施形態を適用したデジタルカメラにおいては、電源制御ＩＣによりＶＬ電圧を切り替えるようにしたが、第４の実施形態のデジタルカメラはＶＬ電圧を切り替えるための構成が第２および第３の実施形態のデジタルカメラとは異なる。その他の構成については、第２の実施形態を適用したデジタルカメラの構成と同様である。以下、第４の実施形態を適用したデジタルカメラについて、第２の実施形態を適用したデジタルカメラと異なる構成について、詳細に説明する。

図１６に、第４の実施形態を適用したデジタルカメラのＣＣＤ２２の電源周りの構成を示す。第４の実施形態のデジタルカメラは、図１６に示すように、ＶＨ電源４０、ＶＬ電源４１および電源制御ＩＣ４３の他に、切替スイッチ部４３を備えている。なお、ＶＨ電源４０およびＶＬ電源４１は、第２の実施形態のデジタルカメラと同様であり、電源制御ＩＣ４３は、第３の実施形態のデジタルカメラと同様である。

切替スイッチ部４３は、図１６に示すように、信号Ａの入力に応じてＯＮ／ＯＦＦするトランジスタ４３ａと、抵抗器４３ｂ,４３ｃと、ＶＬ電源４１とＣＣＤ２２との間を接続する電源ラインの途中に接続されるＦＥＴスイッチ４３ｄとを備えている。なお、トランジスタ４３ａのエミッタ端子には、信号Ａと同じ電源から電圧（たとえば、３．３Ｖ）が供給される。また、信号Ａは、ＣＰＵ２４（図３参照）から出力されるものである。

そして、信号Ａに応じてトランジスタ４３ａとＦＥＴスイッチ４３ｄとをＯＮ／ＯＦＦすることによってＶＬ電源４１からＣＣＤ２２に供給されるＶＬ電圧を切り替える。

具体的には、図１７に示すように、第４の実施形態のデジタルカメラにおいても、第２および第３の実施形態のデジタルカメラと同様に、スミア掃出し終了時において、ＶＬ電圧の設定電圧が、−８Ｖから所定の電圧値だけ大きくなるように切り替えられる。すなわち、スミア掃出し終了時において、Ｈ信号の信号Ａがトランジスタ４３ａに入力され、トランジスタ４３ａがＯＦＦされ、これによりＦＥＴスイッチ４３ｄがＯＦＦされる。したがって、ＶＬ電源４１から出力されたＶＬ電圧はＦＥＴスイッチ４３ｄの寄生ダイオードの順方向電圧分だけ上昇してＣＣＤ２２に供給される。具体的には、本実施形態においては、予め設定された設定電圧値−８Ｖから寄生ダイオードの順方向電圧分０．６〜０．７Ｖだけ上昇したＶＬ電圧がＣＣＤ２２に供給される。

そして、このようにＶＬ電圧の設定電圧を変更することによって、図１７に示すように、スミア掃出し終了時におけるＣＣＤ２２の垂直転送路に供給されるＶＬ電圧のオーバーシュートを抑制することができる。なお、本実施形態のデジタルカメラにおいても、ＶＬ電圧の変更タイミングは、スミア掃出し終了時に限らず、上記ＶＬ電圧のオーバーシュートが所定の電圧範囲内、たとえば、±１００ｍＶ程度の範囲内に収まるのであれば、スミア掃出し時の直前または直後であってもよい。

そして、静止画取り込みモードが終了した時点、つまり、ＣＣＤ２２の光電変換素子に蓄積された電荷が垂直転送路および水平転送路を介して読み出され、その読出しが終了した時点において、Ｌ信号の信号Ａがトランジスタ４３ａに入力され、トランジスタ４３ａがＯＮされ、これによりＦＥＴスイッチ４３ｄがＯＮされる。したがって、ＶＬ電源４１から出力されたそのままＦＥＴスイッチ４３ｄを介してＣＣＤ２２に供給される。つまり、ＶＬ電圧の設定値が予め設定された設定電圧値−８Ｖに戻ることになる。

そして、再びプレビューモードに設定される。なお、本実施形態のデジタルカメラにおいても、ＶＬ電圧を元に戻すタイミングは静止画取り込みモード終了時に限らず、プレビューモードに影響を及ぼさないのであれば、静止画取り込みモード終了時の直前または直後であってもよい。

なお、上記第４の実施形態を適用したデジタルカメラにおける切替スイッチ部４５に、図１８に示すように、さらに変更電圧調整部としてのショットキーバリアダイオード４５ｅを設けるようにしてもよい。ショットキーバリアダイオード４５ｅは、図１８に示すようにＦＥＴスイッチ４５ｄに並列に接続される。

そして、上記のようにショットキーバリアダイオード４５ｅを設けることによって、スミア掃出し終了時点におけるＶＬ電圧の上昇分をショットキーバリアダイオード４５ｅの順方向電圧Ｖｆ分だけ小さくすることができる。つまり、上記第４の実施形態のデジタルカメラにおいては、スミア掃出し終了時点においてＶＬ電圧を、寄生ダイオードの順方向電圧分０．６〜０．７Ｖだけ上昇させるようにしたが、ショットキーバリアダイオード４５ｅを設けることによってショットキーバリアダイオード４５ｅの順方向電圧Ｖｆ０．２〜０．３分だけ小さくすることができる。このようにＶＬ電圧の変更電圧値を細かく設定することにより、ＶＬ電圧を上昇させることによる悪影響をより小さくすることができる。

上記第２〜第４の実施形態のデジタルカメラのように、ＶＬ電圧の設定電圧を変更することによって、ＣＣＤに供給されるＶＬ電圧のオーバーシュートを抑制するようにすれば、第１の実施形態のデジタルカメラのようにスミア掃出し時における転送クロックを遅くする必要がないので、第１の実施形態のデジタルカメラよりも処理効率を向上させることができる。

本発明の撮像素子の読出制御装置の第１の実施形態を適用したデジタルカメラを前面斜め上から見た外観斜視図 図１に示すデジタルカメラを背面斜め上から見た外観斜視図 図１に示すデジタルカメラの電気的構成を示すブロック図 図１に示すデジタルカメラのＣＣＤ駆動部の構成を示す図 図１に示すデジタルカメラの撮影シーケンスにおけるタイミングチャート 図１に示すデジタルカメラのＣＣＤ周辺の電源のブロック図 従来のＣＣＤの垂直転送路の転送クロックの波形と、ＶＬ電源の電圧波形および消費電流波形を示す図 本発明の実施形態のＣＣＤの垂直転送路の転送クロックの波形と、ＶＬ電源の電圧波形および消費電流波形を示す図 図１に示すデジタルカメラのＣＣＤ駆動部のその他の構成を示す図 スミア掃出し時における転送クロックのクロックパターンを示す図 本発明の第２の実施形態を適用したデジタルカメラのＣＣＤの電源周りの概略構成を示す図 本発明の第２の実施形態を適用したデジタルカメラの電源制御ＩＣ内部の概略構成を示す図 本発明の第２の実施形態を適用したデジタルカメラにおけるＶＬ電圧の変更タイミングを示すタイミングチャート 本発明の第３の実施形態を適用したデジタルカメラのＶＬ電源および電源制御ＩＣ内部の概略構成を示す図 本発明の第３の実施形態を適用したデジタルカメラにおけるＶＬ電圧の変更タイミングを示すタイミングチャート 本発明の第４の実施形態を適用したデジタルカメラのＣＣＤの電源周りの概略構成を示す図 本発明の第４の実施形態を適用したデジタルカメラにおけるＶＬ電圧の変更タイミングを示すタイミングチャート 本発明の第４の実施形態を適用したデジタルカメラの変形例を示す図

符号の説明

１１ 撮影レンズ
１２ 光学式ファインダ対物窓
１３ 補助光発光部
１４ シャッタボタン
１５ 電源スイッチ
１６ 光学式ファインダ接眼窓
１７ メニュースイッチ
１８ 実行／画面切換スイッチ
１９ 画像モニタ
２１ シャッタ・絞り部
２２ ＣＣＤ
２４ ＣＰＵ（スミア読出制御部）
２５ ＣＣＤ駆動部（スミア読出制御部）
２６ タイミングジェネレータＩＣ
２６ａ レジスタカウンター
２６ｂ タイミングジェネレータ
２６ｃ 垂直駆動部
２６ｄ 水平駆動部
２６ｅ、２７ 分周器
２８ アナログ信号処理部
２９ デジタル信号処理部
３０ テンポラリメモリ
３１ 圧縮伸長部
３２ 内蔵メモリ
３３ 操作スイッチ部
４０ ＶＨ電源
４１ ＶＬ電源（電源部）
４２ 電源制御ＩＣ（電圧切替用ＤＡＣ内蔵）（電源電圧切替部）
４３ 電源制御ＩＣ
４５ 切替スイッチ部（電源電圧切替部）
４５ｄ ＦＥＴスイッチ

Claims (18)

1. 受光した光量に応じた電荷を発生して蓄積する複数の光電変換素子を有し、該光電変換素子により発生した電荷が転送路を介して読み出される撮像素子からの前記電荷の読み出しを制御する読出制御方法において、
   前記各光電変換素子に蓄積した電荷を前記転送路に転送する前に、前記転送路に残留した電荷を読み出すスミア掃出しを行うステップを有し、
   該スミア掃出しを行うステップにおいて、前記転送路の転送クロックの速度を段階的に遅くすることを特徴とする撮像素子の読出制御方法。
2. 基準クロックに基づいて前記転送路に前記転送クロックを与えるタイミングジェネレータＩＣに入力される前記基準クロックの速度を段階的に遅くすることによって前記転送クロックの速度を段階的に遅くすることを特徴とする請求項１記載の撮像素子の読出制御方法。
3. 基準クロックに基づいて前記転送路に前記転送クロックを与えるタイミングジェネレータＩＣ内に設けられた分周器により前記基準クロックを分周することによって前記転送クロックの速度を段階的に遅くすることを特徴とする請求項１記載の撮像素子の読出制御方法。
4. 基準クロックと予め設定された前記転送クロックのクロックパターンとに基づいて前記転送路に前記転送クロックを与えるタイミングジェネレータＩＣが、前記スミア掃出し時における前記転送クロックのクロックパターンを複数有するものとし、該複数のクロックパターンを、段階的に前記転送クロックが遅くなるように形成することを特徴とする請求項１記載の撮像素子の読出制御方法。
5. 受光した光量に応じた電荷を発生して蓄積する複数の光電変換素子を有し、該光電変換素子により発生した電荷が転送路を介して読み出される撮像素子からの前記電荷の読み出しを制御する読出制御方法において、
   前記各光電変換素子に蓄積した電荷を前記転送路に転送する前に、前記転送路に残留した電荷を読み出すスミア掃出しを行うステップを有し、
   該スミア掃出し完了時近傍において前記撮像素子の電源電圧の絶対値が予め設定された設定電圧値の絶対値よりも小さくなるように切り替えることを特徴とする撮像素子の読出制御方法。
6. 前記スミア掃出しを行った後、
   前記光電変換素子に蓄積された電荷の前記転送路を介した読出し終了時近傍において前記撮像素子の電源電圧を前記設定電圧値に戻すことを特徴とする請求項５記載の撮像素子の読出制御方法。
7. 前記撮像素子の電源電圧の前記設定電圧値からの切り替えタイミングが、前記スミア掃出し終了時において前記撮像素子へ供給される電源電圧の変動が所定の電圧範囲内になるようなタイミングであることを特徴とする請求項５または６記載の撮像素子の読出制御方法。
8. 前記電源電圧が負電圧であり、
   前記スミア掃出し完了時近傍において前記電源電圧を正電圧側に切り替えることを特徴とする請求項５から７いずれか１項記載の撮像素子の読出制御方法。
9. 受光した光量に応じた電荷を発生して蓄積する複数の光電変換素子を有し、該光電変換素子により発生した電荷が転送路を介して読み出される撮像素子からの前記電荷の読み出しを制御する読出制御装置において、
   前記各光電変換素子に蓄積した電荷を前記転送路に転送する前に、前記転送路に残留した電荷を読み出すスミア掃出しを行うスミア読出制御部を備え、
   該スミア読出制御部が、前記スミア掃出しを行う際、前記転送路の転送クロックの速度を段階的に遅くするものであることを特徴とする撮像素子の読出制御装置。
10. 前記スミア読出制御部が、基準クロックに基づいて前記転送路に前記転送クロックを与えるタイミングジェネレータＩＣを有し、該タイミングジェネレータＩＣに入力される前記基準クロックの速度を段階的に遅くすることによって前記転送クロックの速度を段階的に遅くするものであることを特徴とする請求項９記載の撮像素子の読出制御装置。
11. 前記スミア読出制御部が、基準クロックに基づいて前記転送路に前記転送クロックを与えるタイミングジェネレータＩＣを有し、該タイミングジェネレータＩＣ内に設けられた分周器により入力された前記基準クロックを分周することによって前記転送クロックの速度を段階的に遅くするものであることを特徴とする請求項９記載の撮像素子の読出制御装置。
12. 前記スミア読出制御部が、基準クロックと予め設定された前記転送クロックのクロックパターンとに基づいて前記転送路に前記転送クロックを与えるタイミングジェネレータＩＣを有し、
    該タイミングジェネレータＩＣが、前記スミア掃出し時における前記転送クロックのクロックパターンを複数有し、
    該複数のクロックパターンが、段階的に前記転送クロックが遅くなるように形成されたものであることを特徴とする請求項９記載の撮像素子の読出制御装置。
13. 受光した光量に応じた電荷を発生して蓄積する複数の光電変換素子を有し、該光電変換素子により発生した電荷が転送路を介して読み出される撮像素子からの前記電荷の読み出しを制御する読出制御装置において、
    前記各光電変換素子に蓄積した電荷を前記転送路に転送する前に、前記転送路に残留した電荷を読み出すスミア掃出しを行うスミア読出制御部と、
    前記撮像素子に電源電圧を供給する電源部と、
    前記スミア掃出し完了時近傍において前記電源部から前記撮像素子へ供給される電源電圧の絶対値が予め設定された設定電圧値の絶対値よりも小さくなるように切り替える電源電圧切替部とを備えたことを特徴とする撮像素子の読出制御装置。
14. 前記電源電圧切替部が、前記スミア掃出しが行われた後、前記光電変換素子に蓄積された電荷の前記転送路を介した読出し終了時近傍において前記撮像素子の電源電圧を前記設定電圧値に戻すものであることを特徴とする請求項１３記載の撮像素子の読出制御装置。
15. 前記電源電圧切替部が、前記スミア掃出し終了時において前記撮像素子に供給される電源電圧の変動が所定の電圧範囲内になるようなタイミングで前記撮像素子の電源電圧の前記設定電圧値からの切り替えを行うものであることを特徴とする請求項１３または１４記載の撮像素子の読出制御装置。
16. 前記電源電圧が負電圧であり、
    前記電源電圧切替部が、前記スミア掃出し完了時近傍において前記電源電圧を正電圧側に切り替えるものであることを特徴とする請求項１３から１５いずれか１項記載の撮像素子の読出制御装置。
17. 前記電源電圧切替部が、前記電源部から出力される電源電圧を制御する電源制御ＩＣであることを特徴とする請求項１３から１６いずれか１項記載の撮像素子の読出制御装置。
18. 前記電源電圧切替部が、前記電源部と前記撮像素子とを接続する電源ラインに設けられ、前記電源部から出力された電源電圧をＦＥＴスイッチを用いて切り替えるものであることを特徴とする請求項１３から１６いずれか１項記載の撮像素子の読出制御装置。

Images