JP2008193461A - ワンショットパルス発生回路 - Google Patents
ワンショットパルス発生回路 Download PDFInfo
- Publication number
- JP2008193461A JP2008193461A JP2007026524A JP2007026524A JP2008193461A JP 2008193461 A JP2008193461 A JP 2008193461A JP 2007026524 A JP2007026524 A JP 2007026524A JP 2007026524 A JP2007026524 A JP 2007026524A JP 2008193461 A JP2008193461 A JP 2008193461A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- logical product
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【解決手段】複数段のインバータ回路1〜6、および所定段数のインバータ回路の出力信号V1〜V4を入力するOR回路7からなる遅延回路20と、インバータ回路の出力信号V1〜V3と入力信号Viを入力するNAND回路8と、入力信号Viのインバータ回路9を介した反転信号V6とOR回路7の出力信号V5との論理積信号V7を出力するAND回路10と、NAND回路8の出力信号V8と最終段インバータ回路6の出力信号V4との論理積信号V9を出力するAND回路11と、論理積信号V7と信号V9との論理和信号Voを出力するOR回路12からなる。入力信号が狭パルスや、Lレベルの期間が短い広パルスであっても、入力信号の立ち下がりに対応したワンショットパルスを所定パルス幅で確保して生成できる。
【選択図】図1
Description
「インバータ回路33のしきい値<インバータ回路32のしきい値<インバータ回路31のしきい値、インバータ回路38のしきい値<インバータ回路37のしきい値<インバータ回路36のしきい値」
のように規定している。
7,12 OR回路
8 NAND回路
10,11 AND回路
13 入力端子
14 出力端子
20 遅延回路
Claims (6)
- インバータ回路を直列接続した多段インバータ回路と、前記多段インバータ回路の所定段数での各出力の論理和または否定論理和を生成する論理和回路とを有することを特徴とするワンショットパルス発生回路。
- インバータ回路を直列接続した多段インバータ回路と、前記多段インバータ回路の所定段数での各出力の論理積または否定論理積を生成する論理積回路とを有することを特徴とするワンショットパルス発生回路。
- インバータ回路を直列接続した多段インバータ回路と、前記多段インバータ回路の所定段数の各出力から論理和を生成する論理和回路と、前記多段インバータ回路の所定段数の各出力から否定論理積を生成する論理積回路と、
前記多段インバータ回路に入力する入力信号の反転出力と前記論理和回路の出力信号との論理積、および前記多段インバータ回路の最終段出力と前記論理積回路の出力信号との論理積から論理和を求める論理回路とを有することを特徴とするワンショットパルス発生回路。 - インバータ回路を直列接続した多段インバータ回路と、前記多段インバータ回路の所定段数の各出力から論理和を生成する論理和回路と、前記多段インバータ回路の所定段数の各出力から否定論理積を生成する論理積回路と、
前記多段インバータ回路に入力する入力信号と前記論理和回路の出力信号との論理積、および前記多段インバータ回路の最終段出力と前記論理積回路の出力信号との論理積から論理和を求める論理回路とを有することを特徴とするワンショットパルス発生回路。 - インバータ回路を直列接続した多段インバータ回路と、前記多段インバータ回路の所定段数の各出力から論理積を生成する論理積回路と、前記多段インバータ回路の所定段数の各出力から否定論理和を生成する論理和回路と、
前記多段インバータ回路に入力する入力信号の反転出力と前記論理積回路の出力信号との論理積、および前記多段インバータ回路の最終段出力と前記論理和回路の出力信号との論理積から論理和を求める論理回路とを有することを特徴とするワンショットパルス発生回路。 - インバータ回路を直列接続した多段インバータ回路と、前記多段インバータ回路の所定段数の各出力から論理積を生成する論理積回路と、前記多段インバータ回路の所定段数の各出力から否定論理和を生成する論理和回路と、
前記多段インバータ回路に入力する入力信号と前記論理積回路の出力信号との論理積、および前記多段インバータ回路の最終段出力と前記論理和回路の出力信号との論理積から論理和を求める論理回路とを有することを特徴とするワンショットパルス発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026524A JP2008193461A (ja) | 2007-02-06 | 2007-02-06 | ワンショットパルス発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026524A JP2008193461A (ja) | 2007-02-06 | 2007-02-06 | ワンショットパルス発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008193461A true JP2008193461A (ja) | 2008-08-21 |
Family
ID=39753105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007026524A Withdrawn JP2008193461A (ja) | 2007-02-06 | 2007-02-06 | ワンショットパルス発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008193461A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109981084A (zh) * | 2017-12-27 | 2019-07-05 | 一诺仪器(中国)有限公司 | 基于fpga的窄脉冲输出系统及方法 |
-
2007
- 2007-02-06 JP JP2007026524A patent/JP2008193461A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109981084A (zh) * | 2017-12-27 | 2019-07-05 | 一诺仪器(中国)有限公司 | 基于fpga的窄脉冲输出系统及方法 |
CN109981084B (zh) * | 2017-12-27 | 2023-06-30 | 一诺仪器(中国)有限公司 | 基于fpga的窄脉冲输出系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010206348A (ja) | デューティ比補正回路及びデューティ比補正方法 | |
US7944262B2 (en) | Duty correction circuit | |
KR100967481B1 (ko) | 데이터 전송 시스템 | |
JP2009077003A (ja) | コンパレータ | |
US20150349762A1 (en) | Delay controlling circuit for driving circuit, driving circuit having delay controlling circuit, and method of operating driving circuit | |
JP2011249942A (ja) | クロック調整回路、デューティ比のずれ検出回路、撮像装置、及び、クロック調整方法 | |
JP4913671B2 (ja) | 遅延回路 | |
JP2006319966A (ja) | 位相補間回路及び位相補間信号の発生方法 | |
JP5175142B2 (ja) | ショート検出回路 | |
US7652506B2 (en) | Complementary signal generating circuit | |
JP2008098920A (ja) | ドライバ回路 | |
US8324950B2 (en) | Schmitt trigger circuit operated based on pulse width | |
JP2008193461A (ja) | ワンショットパルス発生回路 | |
KR102351700B1 (ko) | 전위 변환 회로 및 표시 패널 | |
JP2008092271A (ja) | 遅延回路 | |
JP5476104B2 (ja) | パワーオンクリア回路 | |
JP3851906B2 (ja) | パルス生成回路 | |
US9246490B1 (en) | One-shot circuit | |
KR101342093B1 (ko) | 지연 회로 | |
JP2010093562A (ja) | 電源検出回路 | |
JP2001223569A (ja) | 信号遷移検知回路及びパルス幅延長回路 | |
KR101208026B1 (ko) | 에지컴바이너, 이를 이용한 주파수 체배기 및 주파수 체배방법 | |
US8836402B2 (en) | Phase splitter | |
JP2011035498A (ja) | スイッチングドライバ回路 | |
JP2010283054A (ja) | プロセスモニタ回路およびプロセス特性の判定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090618 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100913 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110822 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110829 |