JP2008192185A - ディスク記憶装置 - Google Patents
ディスク記憶装置 Download PDFInfo
- Publication number
- JP2008192185A JP2008192185A JP2007022082A JP2007022082A JP2008192185A JP 2008192185 A JP2008192185 A JP 2008192185A JP 2007022082 A JP2007022082 A JP 2007022082A JP 2007022082 A JP2007022082 A JP 2007022082A JP 2008192185 A JP2008192185 A JP 2008192185A
- Authority
- JP
- Japan
- Prior art keywords
- head
- voltage
- switching
- write
- heater
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
【課題】制御回路での電力損失を最小限にし、全体の消費電力、及びIC発熱を低減することが可能なディスク記憶装置を提供する。
【解決手段】ディスク記憶装置は、ディスク媒体にデータを書き込むためのライト素子55及びデータを読出すためのリード素子53を含み、ディスク媒体とのスペーシングを制御するための発熱素子54を有するヘッド2と、第一の電圧を供給する電源電圧手段40と、これを制御して、第一の電圧とは別の第二の電圧を供給するスイッチングレギュレータ42と、電源電圧手段40とスイッチングレギュレータ42とに接続され、これらからの供給電圧を選択的に切換える切換え手段43と、発熱素子54の消費電力に応じて切換え手段43を制御して発熱素子54に対する電力の供給を切換え制御するための通電制御手段9とを具備する。
【選択図】図4
【解決手段】ディスク記憶装置は、ディスク媒体にデータを書き込むためのライト素子55及びデータを読出すためのリード素子53を含み、ディスク媒体とのスペーシングを制御するための発熱素子54を有するヘッド2と、第一の電圧を供給する電源電圧手段40と、これを制御して、第一の電圧とは別の第二の電圧を供給するスイッチングレギュレータ42と、電源電圧手段40とスイッチングレギュレータ42とに接続され、これらからの供給電圧を選択的に切換える切換え手段43と、発熱素子54の消費電力に応じて切換え手段43を制御して発熱素子54に対する電力の供給を切換え制御するための通電制御手段9とを具備する。
【選択図】図4
Description
本発明は、ディスク記憶装置に関し、特に、ヘッドとディスク媒体間のスペーシングを
制御する技術に関する。
制御する技術に関する。
一般的に、ハードディスクドライブを代表とするディスク記憶装置(以下、ディスクド
ライブと表記する場合がある)は、磁気ヘッド(以下、ヘッドと表記する)により、ディ
スク媒体上に対してデータの記録又は再生を行なう。ヘッドは、アクチュエータに搭載さ
れて、ディスク媒体面に対して、微小な間隔(スペーシング)を有するように浮上してい
る状態で、データの書き込み又は読出しを行なう。
ライブと表記する場合がある)は、磁気ヘッド(以下、ヘッドと表記する)により、ディ
スク媒体上に対してデータの記録又は再生を行なう。ヘッドは、アクチュエータに搭載さ
れて、ディスク媒体面に対して、微小な間隔(スペーシング)を有するように浮上してい
る状態で、データの書き込み又は読出しを行なう。
ところで、ヘッドの浮上量、即ちヘッドとディスク媒体間のスペーシングは、データの
記録再生特性を高めるためには、できるだけ狭いほうが好ましい。しかし一方で、ヘッド
とディスク媒体間の衝突を防止するためには、ある程度のスペーシングが必要である。
記録再生特性を高めるためには、できるだけ狭いほうが好ましい。しかし一方で、ヘッド
とディスク媒体間の衝突を防止するためには、ある程度のスペーシングが必要である。
従来では、ヘッドに発熱体(ヒータ)を設けて、その発熱によりヘッド部を膨張(プル
トリュージョン)させて、スペーシングを調整する方法が開発されている(例えば、特許
文献1を参照)。ここで、ヘッドは、スライダと呼ぶ本体の先端部に、リード素子とライ
ト素子が実装されているヘッド部を有する構造である。スライダは、回転するディスク媒
体との間に発生する空気圧により浮上する部材である。
トリュージョン)させて、スペーシングを調整する方法が開発されている(例えば、特許
文献1を参照)。ここで、ヘッドは、スライダと呼ぶ本体の先端部に、リード素子とライ
ト素子が実装されているヘッド部を有する構造である。スライダは、回転するディスク媒
体との間に発生する空気圧により浮上する部材である。
ヒータの発熱量は、ヒータに加わる電力により制御され、キャリッジに実装されたヘッ
ドICに制御回路(図6)が内蔵されている。ヒータの消費電力は、下記の式(1)のよ
うになる。
ドICに制御回路(図6)が内蔵されている。ヒータの消費電力は、下記の式(1)のよ
うになる。
次に、ヘッドICのヒータ制御回路に加わる電圧VDRIVERは、電源電圧VCCとヒータ
電圧VHEATERの差分になるので、ヒータ制御回路での電力損失は下記の式(2)のように
なる。
電圧VHEATERの差分になるので、ヒータ制御回路での電力損失は下記の式(2)のように
なる。
ヒータ電流IHEATERと、ヒータ消費電力PHEATER、制御回路での電力損失PDRIVERの関
係を図7に示す。ヒータ電流が大きい場合はヒータに加わる電圧も大きいので、制御回路
での電圧降下は小さく、電力損失も小さくなる。低温環境などのワースト条件でも十分な
ヒータ電流が得られるように、ヒータ抵抗が設計されている。
係を図7に示す。ヒータ電流が大きい場合はヒータに加わる電圧も大きいので、制御回路
での電圧降下は小さく、電力損失も小さくなる。低温環境などのワースト条件でも十分な
ヒータ電流が得られるように、ヒータ抵抗が設計されている。
この制御回路での電力損失は、ヘッドICの発熱となる。近年、ヘッドICはヘッド間
のインピーダンスを下げるため、キャリッジ部にフリップチップ実装されているが、磁気
ディスクの小型化により、IC自体もさらに小さくする必要がある。しかし、ICを小さ
くすると熱抵抗が上がるため、ICの低消費電力化、放熱性の改善が大きな課題となって
いる。
のインピーダンスを下げるため、キャリッジ部にフリップチップ実装されているが、磁気
ディスクの小型化により、IC自体もさらに小さくする必要がある。しかし、ICを小さ
くすると熱抵抗が上がるため、ICの低消費電力化、放熱性の改善が大きな課題となって
いる。
この制御回路での電力損失を低減する方法として、リニア制御ではなく、PWM制御に
よりヒータ電力を制御する方式が考えられる。PWM制御方式では、スイッチのOn/O
ffを細かく繰り返し、そのデューティ比により消費電力を制御する。しかし、ヘッドI
CにPWM制御の回路を内蔵することは、スイッチングによるリード回路へのノイズ等の
影響が考えられ、現実的では無い。
特開2005−56447号公報
よりヒータ電力を制御する方式が考えられる。PWM制御方式では、スイッチのOn/O
ffを細かく繰り返し、そのデューティ比により消費電力を制御する。しかし、ヘッドI
CにPWM制御の回路を内蔵することは、スイッチングによるリード回路へのノイズ等の
影響が考えられ、現実的では無い。
上述のように従来の方法では、ヘッドに設けられた発熱体は、プリアンプ回路に設けら
れた制御回路から供給される電流によって発熱が制御される。しかし、上述の場合、制御
回路での電力損失を特に考慮してはおらず、装置全体の消費電力、及びICの発熱を低減
しようとすることについて明確に提案されていない。
れた制御回路から供給される電流によって発熱が制御される。しかし、上述の場合、制御
回路での電力損失を特に考慮してはおらず、装置全体の消費電力、及びICの発熱を低減
しようとすることについて明確に提案されていない。
近年ディスクドライブは小型化、省電力化が進んできており、装置全体の消費電力、及
びICの発熱を低減が必要とされてきている。
そこで、本発明の目的は、制御回路での電力損失を最小限にし、全体の消費電力、及び
IC発熱を低減することが可能なディスク記憶装置を提供することにある。
びICの発熱を低減が必要とされてきている。
そこで、本発明の目的は、制御回路での電力損失を最小限にし、全体の消費電力、及び
IC発熱を低減することが可能なディスク記憶装置を提供することにある。
本発明の観点に従ったディスク記憶装置は、ディスク媒体にデータを書き込むためのラ
イト素子及び当該データを読出すためのリード素子を含み、前記ディスク媒体とのスペー
シングを制御するための発熱素子を有するヘッドと、第一の電圧を供給する電源電圧手段
と、前記電源電圧手段を制御して、前記第一の電圧とは別の第二の電圧を供給するスイッ
チングレギュレータと、前記電源電圧手段と、前記スイッチングレギュレータとに接続さ
れ、これらからの供給電圧を選択的に切換える切換え手段と、前記発熱素子の消費電力に
応じて前記切換え手段を制御して前記発熱素子に対する電力の供給を切換え制御するため
の通電制御手段とを具備した構成である。
イト素子及び当該データを読出すためのリード素子を含み、前記ディスク媒体とのスペー
シングを制御するための発熱素子を有するヘッドと、第一の電圧を供給する電源電圧手段
と、前記電源電圧手段を制御して、前記第一の電圧とは別の第二の電圧を供給するスイッ
チングレギュレータと、前記電源電圧手段と、前記スイッチングレギュレータとに接続さ
れ、これらからの供給電圧を選択的に切換える切換え手段と、前記発熱素子の消費電力に
応じて前記切換え手段を制御して前記発熱素子に対する電力の供給を切換え制御するため
の通電制御手段とを具備した構成である。
本発明によれば、ヒータ制御回路の電源電圧を切換えられるようにすることで、制御回
路部での電力損失を低減することができ、装置の消費電力低減、およびヘッドICの温度
上昇低減を図ることが可能なディスク記憶装置を提供することが実現できる。
路部での電力損失を低減することができ、装置の消費電力低減、およびヘッドICの温度
上昇低減を図ることが可能なディスク記憶装置を提供することが実現できる。
以下図面を参照して、本発明の各実施形態を説明する。
[第1の実施形態]
図1は、各実施形態に関するディスクドライブの要部を示すブロック図である。
ディスクドライブは、磁気記録媒体であるディスク媒体1と、ヘッド2と、ディスク媒
体1を回転させるスピンドルモータ(SPM)3と、ヘッド2を搭載してディスク媒体1
上の半径方向に移動させるアクチュエータ4とを有する。ヘッド2は、後述するように、
データの読出し動作(再生動作)を行なうリード素子、及びデータの書き込み動作(記録
動作)を行なうライト素子を含む。
[第1の実施形態]
図1は、各実施形態に関するディスクドライブの要部を示すブロック図である。
ディスクドライブは、磁気記録媒体であるディスク媒体1と、ヘッド2と、ディスク媒
体1を回転させるスピンドルモータ(SPM)3と、ヘッド2を搭載してディスク媒体1
上の半径方向に移動させるアクチュエータ4とを有する。ヘッド2は、後述するように、
データの読出し動作(再生動作)を行なうリード素子、及びデータの書き込み動作(記録
動作)を行なうライト素子を含む。
アクチュエータ4は、ヘッド2を搭載しているアーム(サスペンションを含む)を本体
とし、ボイスコイルモータ(VCM)5により回転駆動する。VCM5は、モータドライ
バ15に含まれるVCMドライバ17により駆動制御される。モータドライバ15は、ス
ピンドルモータ3を駆動制御するためのSPMドライバ16も含む。
とし、ボイスコイルモータ(VCM)5により回転駆動する。VCM5は、モータドライ
バ15に含まれるVCMドライバ17により駆動制御される。モータドライバ15は、ス
ピンドルモータ3を駆動制御するためのSPMドライバ16も含む。
ディスクドライブは、前述のヘッドとディスクのアセンブリ以外に、制御・信号処理回
路系を有する。制御・信号処理回路系は、ヘッドアンプ回路6、リード/ライトチャネル
10と、ディスクコントローラ(HDC)11と、マイクロプロセッサ(CPU)13と
、メモリ14と、モータドライバ15とを有する。最近では、これら各回路のうち、数回
路を1つのICチップとして統合することが一般的になってきている。
路系を有する。制御・信号処理回路系は、ヘッドアンプ回路6、リード/ライトチャネル
10と、ディスクコントローラ(HDC)11と、マイクロプロセッサ(CPU)13と
、メモリ14と、モータドライバ15とを有する。最近では、これら各回路のうち、数回
路を1つのICチップとして統合することが一般的になってきている。
HDC11は、ディスクドライブとホストシステム(パーソナルコンピュータやデジタ
ル機器)12とのインタフェースを構成する。HDC11は、ホストシステム12との間
で、リード/ライト動作時にユーザデータの転送制御を実行する。また、HDC11は、
バスインターフェースからなる双方向制御信号線(RWC_CTL)27を介して、リー
ド/ライトチャネル10のリード/ライト動作を制御する。さらに、HDC11は、所定
のフォーマットのリード/ライトデータ(ライトデータWD,リードデータRD)30を
、ライトゲート(WG)28とリードゲート(RG)29に同期して、リード/ライトチ
ャネル10との間で送受信を行う。
ル機器)12とのインタフェースを構成する。HDC11は、ホストシステム12との間
で、リード/ライト動作時にユーザデータの転送制御を実行する。また、HDC11は、
バスインターフェースからなる双方向制御信号線(RWC_CTL)27を介して、リー
ド/ライトチャネル10のリード/ライト動作を制御する。さらに、HDC11は、所定
のフォーマットのリード/ライトデータ(ライトデータWD,リードデータRD)30を
、ライトゲート(WG)28とリードゲート(RG)29に同期して、リード/ライトチ
ャネル10との間で送受信を行う。
さらに、HDC11は、シリアルインターフェースからなる双方向制御信号線(AMP
_CTL)21を介して、ヘッドアンプ回路6のリード/ライト動作を制御する。また、
HDC11は、ゲート信号WG22をヘッドアンプ回路6に対して送出する。このゲート
信号WG22は、ライト動作のタイミングを示すライトゲート(WG)28と同時に送出
される。
_CTL)21を介して、ヘッドアンプ回路6のリード/ライト動作を制御する。また、
HDC11は、ゲート信号WG22をヘッドアンプ回路6に対して送出する。このゲート
信号WG22は、ライト動作のタイミングを示すライトゲート(WG)28と同時に送出
される。
ここで、リード/ライトチャネル10は、HDC11からライトゲート(WG)28と
ライトデータ(WD)30を受け取ると、一定のタイミング遅延で、所定のフォーマット
からなるライトデータ(WD)23を、ヘッドアンプ回路6のライトドライバ8に送出す
る。このとき、ゲート信号WG22は、ライトデータ(WD)23によりタイミングを調
整されたゲート信号である。
ライトデータ(WD)30を受け取ると、一定のタイミング遅延で、所定のフォーマット
からなるライトデータ(WD)23を、ヘッドアンプ回路6のライトドライバ8に送出す
る。このとき、ゲート信号WG22は、ライトデータ(WD)23によりタイミングを調
整されたゲート信号である。
HDC11は、リード/ライトチャネル10に対して、サーボ制御(ヘッド位置決め制
御)のタイミング信号であるサーボゲート(SG)31を送出する。リード/ライトチャ
ネル10は、サーボゲート(SG)31のタイミングで、リードアンプ7の出力信号であ
る再生信号(RS)24からサーボデータ(SD)32を復号化し、HDC11に出力す
る。
御)のタイミング信号であるサーボゲート(SG)31を送出する。リード/ライトチャ
ネル10は、サーボゲート(SG)31のタイミングで、リードアンプ7の出力信号であ
る再生信号(RS)24からサーボデータ(SD)32を復号化し、HDC11に出力す
る。
ヘッドアンプ回路6は、リードアンプ7と、ライトドライバ8と、ヒータ制御回路9と
を含む。リードアンプ7は、ヘッド2に含まれるリード素子により読出された再生信号(
RS)24を増幅して、リード/ライトチャネル10に出力する。ライトドライバ8は、
HDC11からのゲート信号WG22に応じて、ヘッド2のライト素子に対して書き込み
電流信号(WS)25を出力する。
を含む。リードアンプ7は、ヘッド2に含まれるリード素子により読出された再生信号(
RS)24を増幅して、リード/ライトチャネル10に出力する。ライトドライバ8は、
HDC11からのゲート信号WG22に応じて、ヘッド2のライト素子に対して書き込み
電流信号(WS)25を出力する。
ヒータ制御回路9は、後述するように、ヘッド2に設けられた発熱素子への電力供給を
制御するための回路である。ヒータ制御回路9はレジスタを含み、HDC11から出力さ
れるヒータ制御信号34により、発熱制御の有効/無効(enable/disable)及び電力値が
、当該レジスタに設定される。ヒータ制御回路9は、ゲート信号WG22の入力に応じて
、設定された電力値に基づいたヒータ用電流(HI)26をヘッド2の発熱素子に供給す
る。
制御するための回路である。ヒータ制御回路9はレジスタを含み、HDC11から出力さ
れるヒータ制御信号34により、発熱制御の有効/無効(enable/disable)及び電力値が
、当該レジスタに設定される。ヒータ制御回路9は、ゲート信号WG22の入力に応じて
、設定された電力値に基づいたヒータ用電流(HI)26をヘッド2の発熱素子に供給す
る。
ここで、ヒータ制御回路9は、ゲート信号WG22のハイ/ロウ(Hi/Low)の状
態に応じて、それぞれ異なる電力値を設定することができる。即ち、例えばゲート信号W
G22のハイ(Hi)の状態では、ヒータ制御回路9は、相対的に高い電力を発熱素子に
供給して発熱させる。また、ヒータ制御回路9は、ゲート信号WG22のハイまたはロウ
のいずれか、あるいは両方の状態に応じて、発熱素子への電力供給を停止してもよい。
態に応じて、それぞれ異なる電力値を設定することができる。即ち、例えばゲート信号W
G22のハイ(Hi)の状態では、ヒータ制御回路9は、相対的に高い電力を発熱素子に
供給して発熱させる。また、ヒータ制御回路9は、ゲート信号WG22のハイまたはロウ
のいずれか、あるいは両方の状態に応じて、発熱素子への電力供給を停止してもよい。
また、発熱素子に対するパラメータとして、電力、電圧、電流値いずれでも制御するこ
とが可能である。第1の実施形態では、ヒータ制御回路9は、ゲート信号WG22に応じ
て、発熱素子に供給する電力を変更する制御を実行している。なお、ヘッドアンプ6の構
成によっては、例えばデータイネーブルライン、データ入出力ライン、データクロックラ
インまたは専用に設けられた制御信号ラインを用いて、発熱素子に供給する電力を変更す
る制御でもよい。
とが可能である。第1の実施形態では、ヒータ制御回路9は、ゲート信号WG22に応じ
て、発熱素子に供給する電力を変更する制御を実行している。なお、ヘッドアンプ6の構
成によっては、例えばデータイネーブルライン、データ入出力ライン、データクロックラ
インまたは専用に設けられた制御信号ラインを用いて、発熱素子に供給する電力を変更す
る制御でもよい。
CPU13は、ディスクドライブのメインコントローラであり、ヘッド2の位置決め制
御(サーボ制御)、及びヘッド2のスペーシング制御を実行する。サーボ制御では、CP
U13は、ディスク媒体1上から再生したサーボデータSD32に従って、シーク動作及
びトラック追従動作を制御する。メモリ14は、RAM、ROM及びフラッシュEEPR
OMを含み、CPU13の制御プログラム及び各種制御データを格納する。
御(サーボ制御)、及びヘッド2のスペーシング制御を実行する。サーボ制御では、CP
U13は、ディスク媒体1上から再生したサーボデータSD32に従って、シーク動作及
びトラック追従動作を制御する。メモリ14は、RAM、ROM及びフラッシュEEPR
OMを含み、CPU13の制御プログラム及び各種制御データを格納する。
CPU13は、VCMドライバ17の入力値(制御電圧値)を制御することにより、V
CM5を駆動制御する。これにより、CPU13は、アクチュエータ4に搭載しているヘ
ッド2をディスク媒体1上の目標位置まで移動させる。
CM5を駆動制御する。これにより、CPU13は、アクチュエータ4に搭載しているヘ
ッド2をディスク媒体1上の目標位置まで移動させる。
さらに、ディスクドライブには、筐体の内部または外部のいずれかに、衝撃センサ(シ
ョックセンサ)18が設けられている。ショックセンサ18は、ディスクドライブに対し
て外部から印加される衝撃(外乱)で、予め設定された閾値を超える衝撃を検知すると、
信号線(SS)33を通してHDC11に送出する。HDC11は、CPU13に当該外
乱の検知を通知すると共に、ライト中止信号(Write Fault信号)をホストシステム12
に出力する。この場合、HDC11は、ライトゲート(WG)28をロウ(Low)にし
て、衝撃印加中に不安定な信号がディスク媒体1上に記録されることを未然に防止する。
ョックセンサ)18が設けられている。ショックセンサ18は、ディスクドライブに対し
て外部から印加される衝撃(外乱)で、予め設定された閾値を超える衝撃を検知すると、
信号線(SS)33を通してHDC11に送出する。HDC11は、CPU13に当該外
乱の検知を通知すると共に、ライト中止信号(Write Fault信号)をホストシステム12
に出力する。この場合、HDC11は、ライトゲート(WG)28をロウ(Low)にし
て、衝撃印加中に不安定な信号がディスク媒体1上に記録されることを未然に防止する。
(ヘッドの構造)
図2は、本実施形態に関するヘッド2の構造を説明するための断面図である。
ヘッド2は、本体であるスライダ57と、そのスライダ57の先端部に設けられたヘッ
ド部58を有する。スライダ57は、ディスク媒体1に対してABS(Air Bearing Surf
ace)と呼ぶ対抗面50を有し、この対抗面50と、回転するディスク媒体1との間で発
生する空気圧により浮上する。
図2は、本実施形態に関するヘッド2の構造を説明するための断面図である。
ヘッド2は、本体であるスライダ57と、そのスライダ57の先端部に設けられたヘッ
ド部58を有する。スライダ57は、ディスク媒体1に対してABS(Air Bearing Surf
ace)と呼ぶ対抗面50を有し、この対抗面50と、回転するディスク媒体1との間で発
生する空気圧により浮上する。
ヘッド部58は、ディスク媒体1の表面を基準として、対抗面50に対して僅かにリセ
スされている。ヘッド部58は、MR素子又はGMR素子からなるリード素子53と、当
該リード素子53をシールドするための下部シールド部51と、上部シールド部52とを
有する。
スされている。ヘッド部58は、MR素子又はGMR素子からなるリード素子53と、当
該リード素子53をシールドするための下部シールド部51と、上部シールド部52とを
有する。
さらに、ヘッド部58は、発熱素子(ヒータ)54と、記録磁極(ライト素子)55と
、記録コイル56とを有する。本実施形態では、発熱素子54は、図2に示すように、リ
ード素子53とライト素子55との間に配置されている。しかし、発熱素子54の位置は
限定されず、例えば、ライト素子55の後方や、記録コイル56の近傍、各シールド部5
1,52の後方などの様々な位置でもよい。
、記録コイル56とを有する。本実施形態では、発熱素子54は、図2に示すように、リ
ード素子53とライト素子55との間に配置されている。しかし、発熱素子54の位置は
限定されず、例えば、ライト素子55の後方や、記録コイル56の近傍、各シールド部5
1,52の後方などの様々な位置でもよい。
なお、本実施形態では、ヘッド2は、長手磁気記録型のヘッドであるが、垂直磁気記録
型のヘッドの場合にも適用できる。
図3は、ヒータ制御回路9からヘッド2の発熱素子54に電流が供給された場合に、発
熱素子54の発熱作用の状態を説明するための図である。
図3に示すように、電流の供給に応じて、発熱素子54が発熱すると、ヘッド部58の
磁極表面が熱膨張する。このため、その膨張部分(プルトリュージョン:protrusion)5
9の発生により、ヘッド部58とディスク媒体1の表面との間隔(又は、距離)である磁
気スペーシング(単にスペーシングと表記する)が狭く(短く)なる。
型のヘッドの場合にも適用できる。
図3は、ヒータ制御回路9からヘッド2の発熱素子54に電流が供給された場合に、発
熱素子54の発熱作用の状態を説明するための図である。
図3に示すように、電流の供給に応じて、発熱素子54が発熱すると、ヘッド部58の
磁極表面が熱膨張する。このため、その膨張部分(プルトリュージョン:protrusion)5
9の発生により、ヘッド部58とディスク媒体1の表面との間隔(又は、距離)である磁
気スペーシング(単にスペーシングと表記する)が狭く(短く)なる。
一方、発熱素子54に対する電流の供給が停止されると、膨張部分59が無くなり、相
対的にスペーシング(距離)が広く(長く)なる。発熱素子54に供給する電流値(電力
値)と、スペーシング量とはほぼ比例関係にある。
対的にスペーシング(距離)が広く(長く)なる。発熱素子54に供給する電流値(電力
値)と、スペーシング量とはほぼ比例関係にある。
また、発熱素子54に与える電流値または電力値が同じ場合でも、ライト動作時には、
記録コイル56に流れる電流による発熱が加わるため、ヘッド部58全体の発熱量は増大
するため、熱膨張部分59が増大して、スペーシングが狭くなる。従って、実際上では、
ライト動作又はリード動作時に、発熱素子54に与える電流値または電力値を環境温度に
よって設定し、熱膨張量59をライト動作とリード動作とで同一となるように調節するこ
とが行われている。例えば、環境温度が相対的に低温状態であれば、リード/ライト特性
を向上させるために、相対的にスペーシングを狭くさせることが好ましい。
記録コイル56に流れる電流による発熱が加わるため、ヘッド部58全体の発熱量は増大
するため、熱膨張部分59が増大して、スペーシングが狭くなる。従って、実際上では、
ライト動作又はリード動作時に、発熱素子54に与える電流値または電力値を環境温度に
よって設定し、熱膨張量59をライト動作とリード動作とで同一となるように調節するこ
とが行われている。例えば、環境温度が相対的に低温状態であれば、リード/ライト特性
を向上させるために、相対的にスペーシングを狭くさせることが好ましい。
ここで、ヘッド部58とディスク媒体1の表面との間隔(又は距離)を、ヘッドの浮上
量と呼ぶことがある。この場合には、スペーシングを調整するためのスペーシング制御は
、浮上量を制御する浮上量制御と同義である。
量と呼ぶことがある。この場合には、スペーシングを調整するためのスペーシング制御は
、浮上量を制御する浮上量制御と同義である。
(回路構成)
図4は、本実施形態に関するディスクドライブの通電制御に関わる回路の要部を示すブ
ロック図である。
ヘッドアンプ回路6のライトドライバ回路8、リードアンプ回路7は、高周波の信号を
扱うため高い電圧が必要であり、電源電圧であるVCC(5V)40とチャージポンプレギ
ュレータ41により生成される−3Vが入力される。一般的にはヒータ制御回路9へは電
源電圧の5Vのみが入力されていたが、本発明においてはヘッドアンプ回路6内にスイッ
チ回路43を設け、スイッチングレギュレータ42により生成されるSOC(System on
Chip:本実施形態においてはCPU13、リード/ライトチャネル10、HDC11が1
チップにまとめられた構成をとっている)100用の電源1.2Vと切り替えられるよう
になっている。
図4は、本実施形態に関するディスクドライブの通電制御に関わる回路の要部を示すブ
ロック図である。
ヘッドアンプ回路6のライトドライバ回路8、リードアンプ回路7は、高周波の信号を
扱うため高い電圧が必要であり、電源電圧であるVCC(5V)40とチャージポンプレギ
ュレータ41により生成される−3Vが入力される。一般的にはヒータ制御回路9へは電
源電圧の5Vのみが入力されていたが、本発明においてはヘッドアンプ回路6内にスイッ
チ回路43を設け、スイッチングレギュレータ42により生成されるSOC(System on
Chip:本実施形態においてはCPU13、リード/ライトチャネル10、HDC11が1
チップにまとめられた構成をとっている)100用の電源1.2Vと切り替えられるよう
になっている。
これにより、ヒータ54の消費電力を大きくしなければならない低温時などは電源電圧
であるVCC40の5Vでヒータ制御回路9を動作させ、ヒータ54の消費電力が小さい
常温、または高温時は1.2Vでヒータ制御回路9を駆動する。これにより、ヘッドアン
プ回路6での電力損失、および発熱を低減することができる。
であるVCC40の5Vでヒータ制御回路9を動作させ、ヒータ54の消費電力が小さい
常温、または高温時は1.2Vでヒータ制御回路9を駆動する。これにより、ヘッドアン
プ回路6での電力損失、および発熱を低減することができる。
本実施形態においては、ヒータ制御回路9の電圧を5Vと1.2Vの2種類の電圧で切
換える例を用いて説明したが、電圧がさらに3種類以上ある場合(例えばさらにさらに3
.3Vを追加)、消費電力に応じて最適な電圧に切り替えることで、より細かな消費電力
の制御ができる。
換える例を用いて説明したが、電圧がさらに3種類以上ある場合(例えばさらにさらに3
.3Vを追加)、消費電力に応じて最適な電圧に切り替えることで、より細かな消費電力
の制御ができる。
さらに消費電力を低減したい場合は、出力電圧が可変なレギュレータを別途設け、ヒー
タ54の駆動に必要な最低電圧に制御する方法が考えられる。ただしその場合はヒータ制
御専用にレギュレータが必要となる。
タ54の駆動に必要な最低電圧に制御する方法が考えられる。ただしその場合はヒータ制
御専用にレギュレータが必要となる。
また、本実施例では、1.2Vはスイッチングレギュレータ42により生成されるとし
たが、リニアレギュレータでも可能である。その場合、装置全体の消費電力は変わらない
が、ヘッドアンプ回路6で消費される電力が低減するので、ヘッドアンプ回路6での発熱
を抑えることが可能となる。
たが、リニアレギュレータでも可能である。その場合、装置全体の消費電力は変わらない
が、ヘッドアンプ回路6で消費される電力が低減するので、ヘッドアンプ回路6での発熱
を抑えることが可能となる。
さらに、図5に示すように、スイッチングレギュレータ42をディスク記憶装置内に配
置したフレキシブル印刷回路(FPC)46上に設けられることにより、ヘッドアンプ回
路6内のヒータ制御回路9用の電源ピンを共通化でき、製造設備等への影響を低減するこ
とが可能となる。すなわち、フレキシブル印刷回路(FPC)46のみの最低限の変更で
、大きな効果を得ることが可能となる。
置したフレキシブル印刷回路(FPC)46上に設けられることにより、ヘッドアンプ回
路6内のヒータ制御回路9用の電源ピンを共通化でき、製造設備等への影響を低減するこ
とが可能となる。すなわち、フレキシブル印刷回路(FPC)46のみの最低限の変更で
、大きな効果を得ることが可能となる。
なお、本発明ではその主旨を逸脱しない範囲であれば、上記の実施形態に限定されるも
のではなく種々の変形が可能である。
のではなく種々の変形が可能である。
1…ディスク媒体、2…ヘッド、3…スピンドルモータ(SPM)、4…アクチュエー
タ、5…ボイスコイルモータ(VCM)、6…ヘッドアンプ回路、7…リードアンプ、8
…ライトドライバ、9…ヒータ制御回路、10…リード/ライトチャネル、11…ディス
クコントローラ(HDC)、12…ホストシステム、13…マイクロプロセッサ(CPU
)、14…メモリ、15…モータドライバ、16…SPMドライバ、17…VCMドライ
バ、18…ショックセンサ、40…電源電圧、41…チャージポンプレギュレータ、42
…スイッチングレギュレータ、43…スイッチ回路、44…ディスク記憶装置筐体、45
…フレキシブル回路基盤(FPC)、46…FPCコネクタ、50…対抗面(ABS)、
51…下部シールド部、52…上部シールド部、53…リード素子、54…発熱素子(ヒ
ータ)、55…記録磁極(ライト素子)55、56…記録コイル、57…スライダ、58
…ヘッド部。100…SOC(システム・オン・チップ)
タ、5…ボイスコイルモータ(VCM)、6…ヘッドアンプ回路、7…リードアンプ、8
…ライトドライバ、9…ヒータ制御回路、10…リード/ライトチャネル、11…ディス
クコントローラ(HDC)、12…ホストシステム、13…マイクロプロセッサ(CPU
)、14…メモリ、15…モータドライバ、16…SPMドライバ、17…VCMドライ
バ、18…ショックセンサ、40…電源電圧、41…チャージポンプレギュレータ、42
…スイッチングレギュレータ、43…スイッチ回路、44…ディスク記憶装置筐体、45
…フレキシブル回路基盤(FPC)、46…FPCコネクタ、50…対抗面(ABS)、
51…下部シールド部、52…上部シールド部、53…リード素子、54…発熱素子(ヒ
ータ)、55…記録磁極(ライト素子)55、56…記録コイル、57…スライダ、58
…ヘッド部。100…SOC(システム・オン・チップ)
Claims (2)
- ディスク媒体にデータを書き込むためのライト素子及び当該データを読出すためのリー
ド素子を含み、前記ディスク媒体とのスペーシングを制御するための発熱素子を有するヘ
ッドと、
第一の電圧を供給する電源電圧手段と、
前記電源電圧手段を制御して、前記第一の電圧とは別の第二の電圧を供給するスイッチ
ングレギュレータと、
前記電源電圧手段と、前記スイッチングレギュレータとに接続され、これらからの供給
電圧を選択的に切換える切換え手段と、
前記発熱素子の消費電力に応じて前記切換え手段を制御して前記発熱素子に対する電力
の供給を切換え制御するための通電制御手段と
を具備したことを特徴とするディスク記憶装置。 - 前記スイッチングレギュレータは前記ディスク記憶装置内に配置したフレキシブル印刷
回路上に設けられる
ことを特徴とする請求項1記載のディスク記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007022082A JP2008192185A (ja) | 2007-01-31 | 2007-01-31 | ディスク記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007022082A JP2008192185A (ja) | 2007-01-31 | 2007-01-31 | ディスク記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008192185A true JP2008192185A (ja) | 2008-08-21 |
Family
ID=39752166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007022082A Pending JP2008192185A (ja) | 2007-01-31 | 2007-01-31 | ディスク記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008192185A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010010798A1 (ja) | 2008-07-25 | 2010-01-28 | 株式会社神戸製鋼所 | マスタータイヤ及びそのマスタータイヤを用いたタイヤユニフォミティ試験機の検査方法 |
-
2007
- 2007-01-31 JP JP2007022082A patent/JP2008192185A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010010798A1 (ja) | 2008-07-25 | 2010-01-28 | 株式会社神戸製鋼所 | マスタータイヤ及びそのマスタータイヤを用いたタイヤユニフォミティ試験機の検査方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7023647B2 (en) | Fly height control for a read/write head in a hard disk drive | |
US7126777B2 (en) | Disk drive with selectable power source for heater in a slider | |
US8773801B2 (en) | Magnetic-recording head with first thermal fly-height control element and embedded contact sensor element configurable as second thermal fly-height control element | |
US8456980B1 (en) | Disk drive compensating for laser induced head protrusion in heat assisted magnetic recording | |
US9329660B2 (en) | Lowest power mode for a mobile drive | |
US7426089B2 (en) | Disk drive with heater for slider and control method thereof | |
JP2007184023A (ja) | ディスク・ドライブ及びその制御方法 | |
JP2007294001A (ja) | ディスク・ドライブ装置及びその制御方法 | |
US20080204914A1 (en) | Low Power Write Driver for a Magnetic Disk Drive | |
JP2008186563A (ja) | ディスク記憶装置及びスペーシング制御方法 | |
JP2008226370A (ja) | ヘッド及びこれを有するディスク記憶装置 | |
JP2008090970A (ja) | 発熱制御手段を備えたヘッドアンプ | |
JP4895560B2 (ja) | データ記憶装置 | |
US9530438B1 (en) | Storage device with adaptive voltage generation system | |
JP2008198307A (ja) | ヘッドスライダおよび記憶媒体駆動装置 | |
JP2003173638A (ja) | ディスク記憶装置及びモータ制御方法 | |
JP2006134377A (ja) | 磁気記録装置およびロード方法 | |
JP2008192185A (ja) | ディスク記憶装置 | |
JP2008047231A (ja) | 記憶装置ならびにヘッドスライダ | |
JP3314717B2 (ja) | 磁気ディスク装置 | |
US6624962B1 (en) | Storage device and method in which write/read fault errors are not generated when mode is switched from power save mode or migration mode to ordinary mode | |
US20060077633A1 (en) | Recording media drive | |
US20100142074A1 (en) | Head evaluating method and device, and information storage apparatus | |
JP2007220178A (ja) | 磁気ディスク装置及び磁気ヘッドスライダ | |
JP2004171702A (ja) | データ記憶装置、データ書き込み方法、プログラム |