JP2008191668A - フォトレジストの形成方法及び表示パネルの製造方法 - Google Patents

フォトレジストの形成方法及び表示パネルの製造方法 Download PDF

Info

Publication number
JP2008191668A
JP2008191668A JP2008023991A JP2008023991A JP2008191668A JP 2008191668 A JP2008191668 A JP 2008191668A JP 2008023991 A JP2008023991 A JP 2008023991A JP 2008023991 A JP2008023991 A JP 2008023991A JP 2008191668 A JP2008191668 A JP 2008191668A
Authority
JP
Japan
Prior art keywords
photoresist
region
exposure
forming
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008023991A
Other languages
English (en)
Inventor
Kyoung-Ju Shin
▲景▼ 周 申
Shunkyo Seki
俊 亨 昔
Chong-Chul Chai
鐘 哲 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008191668A publication Critical patent/JP2008191668A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • G03F7/70291—Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明はデジタル露光器を用いて領域別に露光して製造費用を節減した段差があるフォトレジストパターンの形成方法及び表示装置の製造方法を提供する。
【解決手段】本発明は、フォトレジストを形成し、フォトレジストの領域別に露光回数を異なるようにして段差があるフォトレジストパターンを形成すること、を含むフォトレジストパターンの形成方法及び表示パネル製造方法を提供する。これにより、高価なマスクを使用せず、表示装置の製造の際の製造費用を節減することができる。
【選択図】図３

Description

本発明は段差があるフォトレジストパターンの形成方法及び表示パネル及び表示装置の製造方法に係り、より明確には、製造費用を節減したフォトレジストパターンの形成方法及び表示パネル及び表示装置の製造方法に関する。
液晶表示パネルは薄膜トランジスタアレイが形成された薄膜トランジスタ基板、及び液晶を間に置いてカラーフィルタアレイが形成されたカラーフィルタ基板を具備する。
薄膜トランジスタ基板は、互いに交差して形成されたゲートライン及びデータラインと、ゲートライン及びデータラインの交差部毎に形成されゲートライン及びデータラインと接続された薄膜トランジスタと、薄膜トランジスタと接続された画素電極と、を具備する。
カラーフィルタ基板は、光漏れを防止するブラックマトリクッス、ブラックマトリクッスで区画された画素領域に形成され赤色、緑色、青色を表示するカラーフィルタ、及びカラーフィルタ上に画素電極とともに電界を形成する共通電極を具備する。
このような液晶表示パネルは、画素電極に供給されたデータ電圧と、共通電極に供給された共通電圧との電圧差によって形成される電界によって液晶を駆動することで画像を表示する。
このような液晶表示パネルは製造工程の際に露光マスクを使用してパターンを形成する。特に、薄膜トランジスタ基板のマスク工程を減少させるためにゲート絶縁膜、半導体層、オーミックコンタクト層及びデータパターンを形成する４マスク工程を使用する。この際、薄膜トランジスタのチャネルを形成するためにスリットが形成されたスリットマスクまたはハーフトンマスクを使用する。
しかし、前記のスリットマスク及びハーフトンマスクは、高い費用を必要とするので、液晶表示パネルの製造費用が増加するという問題点がある。
また、前記のスリットマスク及びハーフトンマスクは、最初に製造された液晶表示パネルの薄膜トランジスタのチャネル領域とマスクを何度も使用した後に製造された液晶表示パネルの薄膜トランジスタのチャネル領域とが露光量の差異によって不均一に形成されるという問題点がある。
従って、本発明が達成しようとする技術的課題は、表示パネルの製造工程でマスクを使用せず、特に、デジタル露光器を用いてフォトレジストを領域別に露光して表示パネルを製造する、低費用の表示パネルの製造方法を提供することにある。
前記の技術的課題を解決するために、本発明はフォトレジストを形成し、フォトレジストを領域別に異なる回数で露光を行うことにより段差があるフォトレジストパターンを形成すること、を含むことを特徴とするフォトレジストパターンの形成方法を提供する。
ここで、フォトレジストパターンは、第１領域と第２領域とを含んでもよく、第１領域の露光回数は第２領域の露光回数よりも多い。
また、フォトレジストパターンの形成は、フォトレジストパターンの第１領域及び第２領域に対応するフォトレジストの第１及び第２領域を露光する１次露光と、フォトレジストの第１領域を選択的に露光する２次露光と、を含んでもよい。
この際、１次露光の間、フォトレジストの第１領域と第２領域に互いに異なる強度の光を供給してもよい。
また、１次露光の間、フォトレジストの第２領域よりも第１領域により強い強度の光を供給してもよい。
また、フォトレジストパターンの形成は、１次露光の間はフォトレジストの第１及び第２領域に同一の強度の光を供給し、２次露光の間は第１露光で供給される光の強度より小さいか大きい強度の光を供給することをさらに含んでもよい。
また、フォトレジストパターンは、第１領域と２領域とを含んでもよく、第１領域の露光回数は第２領域の露光回数よりも少ない。
また、フォトレジストパターンの形成は、フォトレジストパターンの第１領域及び第２領域に対応するフォトレジストの第１及び第２領域を露光する１次露光と、及びフォトレジストの第２領域を選択的に露光する２次露光と、を含ンでもよい。
この際、１次露光の間、フォトレジストの第１領域と第２領域に供給される光の強度を互いに異なるようにしてもよい。
また、１次露光の間、フォトレジストの第１領域よりも第２領域により大きい強度の光を供給してもよい。
この際、１次露光の間はフォトレジストの第１及び第２領域に同一の強度の光を供給し、２次露光の間は第１露光で供給される光の強度より小さいか大きい強度の光を供給してもよい。
また、前記の技術的課題を解決するために、本発明は基板上に第１導電層を介してゲートライン及びゲート電極を含むゲートパターンを形成し、ゲートパターン上にゲート絶縁膜、アモルファスシリコン層、不純物がドープされたアモルファスシリコン層、第２導電層及びフォトレジストを順次に形成し、フォトレジストを薄膜トランジスタのチャネルが形成される領域の露光回数と、薄膜トランジスタのソース電極、ドレイン電極及びデータラインを含むデータパターンが形成される領域の露光回数とを異なるよう露光して段差があるフォトレジストパターンを形成し、段差があるフォトレジストパターンが形成された基板をエッチングして薄膜トランジスタ及びデータラインを形成し、データパターン上に薄膜トランジスタのドレイン電極を露出する画素コンタクトホールが形成された保護膜を形成し、保護膜上に画素コンタクトホールを介してドレイン電極と接続される画素電極を形成すること、を含むことを特徴とする表示パネルの製造方法を提供する。
ここで、フォトレジストを形成することは、負の感光性を有するフォトレジストを形成することであってもよい。
この際、段差があるフォトレジストパターンを形成することは、ソース電極、ドレイン電極及びデータラインを含むデータパターンが形成されるデータパターン領域に形成されるフォトレジストの高さをチャネルが形成されるチャネル領域に形成されるフォトレジストの高さより高く形成することを含んでもよい。
また、チャネル領域に形成されたフォトレジストを露光する露光回数と比べてデータパターン領域に形成されたフォトレジストを露光する露光回数がより多くてもよい。
この際、表示パネルの製造方法は、チャネル領域に形成されたフォトレジスト及びデータパターン領域に形成されたフォトレジストを露光する１次露光と、データパターン領域に形成されたフォトレジストを露光する２次露光と、を含んでもよい。
また、１次露光の間、フォトレジストのチャネル領域とデータパターン領域と互いに異なる光強度の光を供給してもよい。
また、１次露光の間、フォトレジストのチャネル領域よりもデータパターン領域により大きい強度の光を供給してもよい。
また、１次露光でフォトレジストのチャネル領域及びデータパターン領域に同一の強度の光を供給し、２次露光は第１露光で供給される光の強度より小さい強度の光を供給してもよい。
また、２次露光後に、データパターン領域を１回以上露光することをさらに含むことができる。
一方、フォトレジストを形成することは、正の感光性を有するフォトレジストを形成することであってもよい。
この際、段差があるフォトレジストパターンを形成することは、
ソース電極、ドレイン電極及びデータラインを含むパターンが形成されるデータパターン領域に形成されるフォトレジストの高さをチャネルが形成されるチャネル領域に形成されるフォトレジストの高さより高く形成することを含んでもよい。
また、チャネル領域に形成されたフォトレジストを露光する露光回数と比べてデータパターン領域に形成されたフォトレジストを露光する露光回数はより少なくてもよい。
また、表示パネルの製造方法は、チャネル領域及びデータパターン領域以外のパターン未形成領域に形成されたフォトレジストを露光する１次露光、及びチャネル領域及びパターン未形成領域に形成されたフォトレジストを露光する２次露光を含んでもよい。
この際、２次露光でパターン未形成領域のフォトレジストに供給される光の強度をチャネル領域に供給される光の強度よりも大きくしてもよい。
また、表示パネルの製造方法は、２次露光の後にチャネル領域及びパターン未形成領域に形成されたフォトレジストのうち少なくともいずれか一つの領域のフォトレジストをさらに露光することをさらに含んでもよい。
前記本発明の他の技術的課題を解決するために、本発明は薄膜トランジスタアレイが形成された薄膜トランジスタ基板を準備し、薄膜トランジスタ基板と対向しカラーフィルタアレイが形成されたカラーフィルタ基板を準備し、薄膜トランジスタ基板及びカラーフィルタ基板のうちいずれか一つにフォトレジストを形成し、フォトレジストを少なくとも２回以上露光してカラムスペーサ及び液晶配向のために突出部を中心に傾斜した配向層を形成すること、を含むことを特徴とする表示装置の製造方法を提供する。
ここで、フォトレジストを形成することは、負の感光性を有するフォトレジストを形成することであってもよい。
この際、表示装置の製造方法は、フォトレジストの全面を露光する１次露光と、カラムスペーサが形成される領域及び突出部を露光する２次露光と、カラムスペーサが形成される領域を露光する３次露光と、を含んでもよい。
また、３次露光は、２次露光で供給される光の強度よりも大きい強度の光が供給されてもよい。
また、表示装置の製造方法は、３次露光後に、カラムスペーサが形成される領域をさらに露光することを含んでもよい。
一方、フォトレジストを形成することは、正の感光性を有するフォトレジストを形成することであってもよい。
ここで、表示装置の製造方法は、配向層が傾斜するように形成される領域のフォトレジストを露光する１次露光、及び傾斜するように形成される領域及び突出部が形成される領域を露光する２次露光を含んでもよい。
また、２次露光の間に供給される光の強度よりも１次露光の間に供給される光の強度をより大きくしてもよい。
また、表示装置の製造方法は、１次露光と２次露光との間に、１次露光で露光される領域を少なくとも１回以上露光することをさらに含んでもよい。
本発明による表示装置の製造方法はパターン形成のための高価なマスクを使用しないので、表示装置の製造の際の製造費用を節減することができる。
また、本発明による表示装置の製造方法は、複数回の露光を通じて厚さの異なるフォトレジストを形成することができるので、低費用で段差がある（厚さが異なる）フォトレジストパターンを形成することができる。
以下、図面を参照して本発明の望ましい一実施形態をより詳細に説明する。
図１は本発明の実施形態による液晶表示装置の製造方法で製造された液晶表示パネルを示す平面図であり、図２は図１に示された液晶表示パネルのＩ−Ｉ’線に沿って切断した断面を示す断面図である。
図１及び図２を参照すると、本発明の実施形態による液晶表示装置の製造方法で製造された液晶表示パネルは、薄膜トランジスタアレイが形成された薄膜トランジスタ基板１０１、液晶５００、カラーフィルタアレイが形成されたカラーフィルタ基板３００、カラムスペーサ３６０及び配向層３７０を含む。
具体的に、薄膜トランジスタ基板１０１は、下部基板１０上にゲートライン２０、ゲートライン２０とゲート絶縁膜３０とを間に置いて交差するように形成されたデータライン５０、ゲートライン２０及びデータライン５０と接続された薄膜トランジスタ（ＴＦＴ）、画素領域に形成され薄膜トランジスタ（ＴＦＴ）と接続された画素電極９０を含む。
ゲートライン２０は下部基板１０上に形成されゲート駆動部（図示せず）から供給されるゲートオン/オフ電圧を薄膜トランジスタＴＦＴのゲート電極２１に供給する。
データライン５０は、ゲートライン２０とゲート絶縁膜３０を間に置いて垂直に交差して形成される。このようなデータライン５０は、データ駆動部（図示せず）から供給されるデータ電圧を薄膜トランジスタ（ＴＦＴ）のソース電極６０に供給する。
薄膜トランジスタ（ＴＦＴ）は、ゲートライン２０に接続されるゲート電極２１、ゲート電極２１上に形成されたゲート絶縁膜３０、ゲート絶縁膜３０上にゲート電極２１とオーバーラップするように形成された半導体層４０、半導体層４０上にデータライン５０と接続されるように形成されたソース電極６０、半導体層４０上にソース電極６０と向き合うように形成されたドレイン電極７０、及び半導体層４０とソース電極及びドレイン電極７０との間に形成されたオーミックコンタクト層４５を含む。
画素電極９０は、薄膜トランジスタ（ＴＦＴ）を覆う保護膜１００を貫通してドレイン電極７０を露出する画素コンタクトホール８０を通じてドレイン電極７０と接続される。
画素電極９０上に形成された配向層をさらに含んでもよい。配向層は液晶の配向角を決定する。
このような薄膜トランジスタ基板１０１は、ゲートライン２０から供給されたゲートオン電圧によって薄膜トランジスタ（ＴＦＴ）がオンすると、データライン５０からのデータ電圧が画素電極９０に供給されて液晶５００を駆動させる。
カラーフィルタ基板３００は、上部基板３１０上に形成されたブラックマトリクッス３２０、カラーフィルタ３３０、共通電極３５０、カラムスペーサ３６０及び配向層３７０を含む。
ブラックマトリクッス３２０は、カラーフィルタ３３０が形成される画素領域を区分するように上部基板３１０上にマトリクッス形状に形成されると同時に、薄膜トランジスタ基板１０１のゲートライン２０及びデータライン５０、薄膜トランジスタ（ＴＦＴ）とオーバーラップされるように形成される。このようなブラックマトリクッス３２０は、所望しない液晶配列に起因する透過光を遮断して、液晶表示装置のコントラストを向上させ、薄膜トランジスタへの直接的な光照射を遮断して薄膜トランジスタ（ＴＦＴ）の光漏洩を防ぐ。これのために、ブラックマトリクッス３２０は不透明な金属または不透明な高分子樹脂などから形成されてもよい。
カラーフィルタ３３０は、色を実現するために赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルタを含む。赤色Ｒ、緑色Ｇ、青色Ｂカラーフィルタはそれぞれ含んでいる赤色、緑色、青色顔料を通じて特定波長の光を吸収または透過させることで赤色、緑色、青色を帯びる。この際、赤色、緑色、青色カラーフィルタをそれぞれ透過した赤色、緑色、青色光の加法混色を通じて多様な色相が実現される。このようなカラーフィルタ３３０の色の配置は、赤色、緑色、青色カラーフィルタが一列に配置されたストライプ形状を有してもよい。
共通電極３５０は、画素電極９０へのデータ電圧に応じて液晶５００に共通電圧を印加する。共通電極３５０は、透明で導電性を有する酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）のような物質から形成される。
この際、図２に示されるようにカラーフィルタ３３０を平坦化するためのオーバーコート３４０がさらに形成されてもよい。ここで、オーバーコート３４０はカラーフィルタ３３０とブラックマトリクッス３２０とのオーバーラップによって生じる共通電極３５０の段差を取り除くことで、電界歪曲による液晶５００の異常駆動を防止する。
カラムスペーサ３６０は上部基板３１０上又は下部基板１０上のどちらかに形成される。カラムスペーサ３６０は上部基板３１０のブラックマトリクッス３２０とオーバーラップするように形成される。あるいは、下部基板１０の不透明な金属配線、例えばゲートライン２０、データライン５０及び薄膜トランジスタ（ＴＦＴ）とオーバーラップするように形成される。即ち、カラムスペーサ３６０は、ゲートライン２０、データライン５０及び薄膜トランジスタ（ＴＦＴ）とオーバーラップするように形成されるか、ブラックマトリクッス３２０とオーバーラップするように形成される。例えば、本実施形態におけるカラムスペーサ３６０は図２に示すように、薄膜トランジスタ（ＴＦＴ）とオーバーラップするように上部基板３１０に形成されてもよい。
カラムスペーサ３６０は、半球に近い円錐台、角錐台などのような多様な形状に形成されてもよい。
配向層３７０は、液晶５００の配向のために形成され、カラムスペーサ３６０と同一の物質から形成される。このような配向層３７０は垂直配向（ＶＡ）モード液晶表示装置において、垂直に配向された液晶５００の応答速度を向上させるための任意のプレチルト角度を有する。配向層３７０は図２に示すように、山の模様に形成され、その傾斜面と垂直に液晶５００が配向されることで液晶５００がプリチルト角に配向されるようにする。
ここで、カラムスペーサ３６０と配向層３７０とは同一の物質、例えば、フォトレジストなどの感光性物質から形成される。
このような液晶表示パネルを製造するために、本発明においてはデジタル露光器１８０を使用する。即ち、薄膜トランジスタ基板１０１及びカラーフィルタ基板３００の製造の際にマスクを使用せずデジタル露光器を使用することで、マスク製造費用を減らし液晶表示パネルの製造費用を節減することができる。
図３は本発明の実施形態による液晶表示パネルの製造のためのデジタル露光器を示す斜視図であり、図４は図３に示されたデジタル露光器の露光ヘッドを具体的に示すブロック図である。
図３及び図４を参照すると、デジタル露光器１８０は下部基板１０などを移送するステージ１２０、下部基板１０にレーザ光を供給する露光ヘッド１３０、露光ヘッド１３０を支持する第１支持部１４０及び下部基板１０と露光ヘッド１３０との間の間隔を維持する第２支持部１６０を含む。
ステージ１２０は、パターンが形成される基板１０、３１０が露光ヘッド１３０の下を通過するように基板１０、３１０を移送する。この際、ステージ１２０は、露光ヘッド１３０から供給されるレーザ光によって下部基板１０（又は上部基板３１０）のフォトレジストが感光できるように適切な速度で基板を移送する。
第１支持部１４０は、露光ヘッド１３０を固定する。また、第１支持部１４０は、外部からのパターンデータを露光ヘッド１３０に供給する連結装置なども第１支持部１４０として形成されてもよい。
第２支持部１６０は、第１支持部１４０が位置し、下部基板１０（又は上部基板３１０）が露光ヘッド１３０を通過するようにステージ１２０と所定の間隔で形成される。
ここで、図３では下部基板１０に対する例を説明したが、下部基板１０のみならず、液晶表示パネルの上部基板のカラムスペーサ３６０及び配向層３７０を露光するために使用されてもよい。
露光ヘッド１３０は、レーザ光をパターンデータに従って選択された空間に供給する。このため、露光ヘッド１３０はデジタル露光器１８０に複数具備され、各露光ヘッド１３０はデジタルマイクロミラーデバイス（以下、ＤＭＤ）１３４を具備する。このようなＤＭＤ１３４は、格子状のマイクロミラー１３５、及びデータ処理部とミラー駆動制御部とが含まれたコントローラを具備し、このコントローラのデータ処理部で入力されたパターンデータに従って、露光ヘッド１３０毎にＤＭＤ１３４における制御すべき領域内の各マイクロミラー１３５を駆動制御する制御信号を生成する。また、ミラー駆動制御部は、画像データ処理部で生成された制御信号に基づいて、それぞれの露光ヘッド１３０毎にＤＭＤ１３４の各マイクロミラー１３５の反射面の角度を制御する。
また、デジタル露光器１８０は、ＤＭＤ１３４にレーザ光を生成する少なくとも一つのレーザ１３１、及びレーザ１３１で生成された光をＤＭＤ１３４に供給する少なくとも一つの光ファイバ１３２をさらに含んでもよい。この際、レーザ１３１は露光ヘッド１３０の外部に配置されてもよい。レーザ１３１が露光ヘッド１３０の外部に配置されると、光ファイバ１３２はレーザ１３１で生成された光を露光ヘッド１３０に供給する。
ＤＭＤ１３４の光入射側には第１レンズ系１３３が配置される。第１レンズ系１３３は、レーザ１３１から光ファイバ１３２を通じて供給された光を集光してＤＭＤ１３４に供給する。このような第１レンズ系１３３は、光ファイバ１３２の端から出射されたレーザ光を平行光化する。このため、第１レンズ系１３３は、平行光化されたレーザ光の光量分布が均一になるように補正するレンズと、光量分布が補正されたレーザ光をＤＭＤ１３４上に集光させる集光レンズとを含む。
ＤＭＤ１３４は、格子状に配列された複数のマイクロミラー１３５を含む。それぞれのマイクロミラー１３５は、例えば、±１０°の角度で傾斜するように動く。マイクロミラー１３５の表面にはアルミニウムなどの反射率の高い材料が堆積されている。このようなマイクロミラー１３５の反射率は少なくとも９０％以上である。従って、パターンデータに従って、ＤＭＤ１３４のマイクロミラー１３５の傾きを制御することで、ＤＭＤ１３４に入射されたレーザ光はそれぞれのマイクロミラー１３５の傾斜方向に反射される。
ＤＭＤ１３４の光反射側には、ＤＭＤ１３４に反射されたレーザ光を基板に結像する第２レンズ系１３６が配置される。第２レンズ系１３６は、ＤＭＤ１３４と基板との間に配置され、ＤＭＤ１３４から反射されたレーザ光を集光して基板に供給する。
上述したような方法で、別途のマスクなしにデジタル露光器１８０は、露光ヘッド１３０の下を通過する基板に形成されたフォトレジストを感光させる。
次に、デジタル露光器を使用した液晶表示パネルの製造方法を図５乃至図２７を参照して説明する。
図５乃至図２１は薄膜トランジスタ基板の製造方法の一例を説明するための図面であり、図２２乃至図２７はカラーフィルタ基板に形成されたカラムスペーサ及び配向層の製造方法の一例を説明するための図面である。
図５は本発明の薄膜トランジスタ基板の第１工程でゲートパターンが形成された平面を示す平面図であり、図６乃至図９は図５に示された薄膜トランジスタ基板のＩ−Ｉ’線に沿って切断された断面を工程別に順次に示した断面図である。
図５乃至図９を参照すると、第１工程でガラスまたはプラスチックのような透明な下部基板１０にゲートライン２０、ゲートライン２０から延長されたゲート電極２１を含むゲートパターンを形成する。
具体的には、図６に示されるように、下部基板１０上にスパッタリングなどの堆積方法を用いて第１導電層２００を形成する。第１導電層２００としてはモリブデン（Ｍｏ）、チタン（Ｔｉ）、銅（Ｃｕ）、窒化アルミニウム（ＡｌＮ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、Ｍｏ合金、Ｃｕ合金、Ａｌ合金などのような金属物質を用いてもよい。また、第１導電層２００は、前記金属物質の単一層または二重層以上が積層された多層構造で形成されてもよい。
続いて、第１導電層２００上に第１フォトレジスト２１０を形成する。ここでは、第１フォトレジスト２１０は負の感光性を有する物質から形成する。次に、第1フォトレジスト２１０を露光する。この際、第１フォトレジスト２１０は、デジタル露光器１８０から供給されるレーザ光によって第１フォトレジストパターン２１１が形成されるゲートパターン領域Ｓ２０、及び第１フォトレジスト２１０が除去されるパターン未形成領域Ｓ１０を含む。
一方、第１フォトレジスト２１０は正の感光性を有する物質から形成されてもよい。即ち、光に露出された部分が現象工程で除去される正の感光性を有する物質で第１フォトレジスト２１０を形成されてもよい。この場合、図７を参照すると、ゲートパターンが形成されていない未形成領域Ｓ１０の第１フォトレジスト２１０にデジタル露光器１８０でレーザ光を供給する。
それにより、レーザ光に露出された第１フォトレジスト２１０は現象工程で除去され、レーザ光に露出されていないゲートパターン領域Ｓ２０の第１フォトレジスト２１０は残留する。
この際、デジタル露光器１８０は繰り返し露光してもよい。即ち、第１フォトレジストパターン２１１の厚さを厚く形成するか、パターン未形成領域Ｓ１０の第１フォトレジスト２１０を完全に除去するために露光を何回も行うことができる。
次に、デジタル露光器１８０からのレーザ光によってゲートパターン領域Ｓ２０は硬化され、現象工程の後に図８に示すように、第１フォトレジストパターン２１１が形成される。次に、下部基板１０のエッチング工程を通じて、第１フォトレジストパターン２１１が形成されていないパターン未形成領域Ｓ１０の第１導電層２００をエッチングする。次に、第１フォトレジストパターン２１１を除去して、図９に示されるようにゲートライン２０及びゲート電極２１を含むゲートパターンを形成する。
図１０は本発明の薄膜トランジスタ基板の第２工程で半導体層及びデータパターンが形成された平面を示す平面図であり、図１１乃至図１７は図１０に示された薄膜トランジスタ基板のＩ−Ｉ’線に沿って切断された断面を工程別に順次に示す断面図である。
図１０乃至図１７を参照すると、ゲートパターンが形成された下部基板１０上にゲート絶縁膜３０が形成され、ゲート絶縁膜３０上に薄膜トランジスタ（ＴＦＴ）のチャネルを形成するための半導体層４０、半導体層４０上にソース電極６０、ドレイン電極７０、及びソース電極６０と接続されたデータライン５０を含むデータパターンが形成される。ここで、半導体層４０とデータパターンとの間にオーミックコンタクト層４５が形成される。
具体的に、図１１を参照すると、ゲートパターンが形成された下部基板１０上にゲート絶縁膜３０、アモルファスシリコン２４０、不純物がドープされたアモルファスシリコン層２４５、第２導電層２５０が順次に形成される。本実施形態においては、ゲート絶縁膜３０、アモルファスシリコン層２４０、不純物がドープされたアモルファスシリコン層２４５は、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｏｎ）法で形成され、第２導電層２５０はスパッタリング法で形成される。
ゲート絶縁膜３０は酸化シリコンＳｉＯｘ、窒化シリコンＳｉＮｘなどの絶縁物質から形成され、第２導電層１７０はモリブデン（Ｍｏ）、チタン（Ｔｉ）、窒化アルミニウム（ＡｌＮ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、Ｍｏ合金、Ｃｕ合金、Ａｌ合金などのような金属物質で単一層または二重層以上が積層された多層構造で形成されてもよい。
次に、第２導電層２５０上に第２フォトレジスト２２０を形成する。第２フォトレジスト２２０は第１フォトレジスト２１０と同一の負の感光性を有する物質から形成する。この際、第２フォトレジスト２２０は、第１フォトレジスト２１０に比べてより厚く形成されてもよい。
次に、第２フォトレジスト２２０にデジタル露光器１８０を通じて１次露光を行い、薄膜トランジスタ（ＴＦＴ）のソース電極６０、ドレイン電極７０及びデータライン５０が形成されるデータパターン領域Ｓ３０と薄膜トランジスタ（ＴＦＴ）のチャネルが形成されるチャネル領域Ｓ４０とに、図１１に示すように同一の量のレーザ光が供給される。この際、パターン未形成領域Ｓ１０にはレーザ光が供給されない。
次に、図１２に示すように、デジタル露光器１８０を通じて２次露光を行い、データパターン領域Ｓ３０にレーザ光が供給される。この際、１次露光及び２次露光は、下部基板１０をデジタル露光器１８０の露光ヘッド下を二度通過させることにより行われる。ここで、露光工程の際デジタル露光器１８０の露光ヘッド１３０に含まれたマイクロミラー１３５を通じてデータパターン領域Ｓ３０に供給されるレーザ光量を調節することができる。例えば、２次露光の際にデータパターン領域に供給される光量が１次露光の際に供給される光量と同一であると、第２フォトレジスト２２０が完全に硬化されず、後の現象工程で第２フォトレジスト２２０の一部が除去される。これは、後述する第３フォトレジストパターン２２２が形成される場合に、第３フォトレジストパターン２２２の厚さがあまり薄く、データパターンの一部がエッチングされ不良が生じる可能性があるためである。このような現象を防止するために、２次露光の際に、１次露光で供給されるレーザ光量より多くのレーザ光量を供給して、現象工程で第２フォトレジスト２２０を全部残留するようにする。そのため、パターンデータに含まれたマイクロミラー１３５それぞれの角度を調節して、それぞれのマイクロミラー１３５から反射されるレーザ光をデータパターン領域Ｓ３０に集中して供給する。
また、２次露光の際、レーザ１３１から供給されるレーザ光の強度を大きくすることもできる。それにより、マイクロミラー１３５を調整せずにデータパターン領域Ｓ３０での露光量を大きくすることができる。
また、レーザ光の強度を大きくし、且つマイクロミラー１３５の角度を調節してデータパターン領域Ｓ３０に供給されるレーザ光をより大きくすることによりデータパターン領域Ｓ３０での露光量を大きくすることもできる。
また、データパターン領域Ｓ３０の露光量を大きくするために、データパターン領域Ｓ３０のみを露光する別途の露光をさらに行うことができる。即ち、レーザから供給されるレーザ光の強度が一定で、マイクロミラー１３５の角度が同一の場合、上述した２次露光と同様に３次露光またはそれ以上の露光を行って、データパターン領域Ｓ３０の第２フォトレジスト２２０が現象の際に除去されないようにすることができる。
一方、第２フォトレジスト２２０は正の感光性を有するフォトレジストから形成されてもよい。
図１３及び図１４は、第２フォトレジスト２２０が正の感光性を有するフォトレジストから形成された場合の露光工程を順次に示した断面図である。
図１３に示すように、正の感光性を有する第２フォトレジスト２２０が形成された下部基板１０をデジタル露光器１８０を通じて露光する。まず、デジタル露光器１８０はパターン未形成領域Ｓ１０にレーザ光を供給して１次露光を行う。
次に、図１４に示すように、第２フォトレジスト２２０のパターン未形成領域Ｓ１０が１次露光された下部基板１０を、デジタル露光器１８０で再度露光する。この際、デジタル露光器１８０はパターン未形成領域１０及びチャネル領域Ｓ４０にレーザ光を供給する。また、データパターン領域Ｓ３０にはレーザ光が供給されない。このように、２次露光を行った第２フォトレジスト２２０を現象することで図１５に示される第２フォトレジストパターン２２１を形成する。
この際、１次露光が行われた第２フォトレジスト２２０のパターン未形成領域Ｓ１０はさらに２回以上露光されるか、１次露光の際に供給されるレーザ光の強度よりも大きい強度のレーザ光が供給されてもよい。即ち、パターン未形成領域Ｓ１０においては、後の現象工程で第２フォトレジスト２２０が全部除去されなければならないので、パターン未形成領域Ｓ１０の第２フォトレジスト２２０を全部感光させるために露光工程を追加で行うか、レーザ光の強度を大きくしてもよい。
次に、第２フォトレジスト２２０を現象して第２フォトレジストパターン２２１を形成する。ソース電極６０、ドレイン電極７０及びデータライン５０が形成されるデータパターン領域Ｓ３０においては第２フォトレジスト２２０がそのまま残り、チャネルが形成されるチャネル領域Ｓ４０においては第２フォトレジスト２２０の一部が除去され、データパターン領域Ｓ３０に残された第２フォトレジスト２２０の厚さに比べて薄い厚さのフォトレジストが残る。また、パターン未形成領域Ｓ１０においては第２フォトレジスト２２０が全部除去される。
次に、図１６に示すように、第２フォトレジストパターン２２１が形成された基板に第１エッチング工程を行ってパターン未形成領域Ｓ１０の第２導電層２５０をエッチングし、第２エッチング工程を行ってパターン未形成領域Ｓ１０の不純物がドープされたアモルファスシリコン層２４５及びアモルファスシリコン層２４０をエッチングする。続いて、酸素プラズマなどを用いたアッシング工程で第２フォトレジストパターン２２１のチャネルと対応するチャネル領域Ｓ４０のフォトレジストを除去し、データパターン領域Ｓ３０の第２フォトレジストパターン２２１の一部を除去して、図１６に示される第３フォトレジストパターン２２２を形成する。
次に、第３フォトレジストパターン２２２を用いた第３エッチング工程を行い、チャネル領域Ｓ４０の露出された第２導電層２５０をエッチングして除去することで、ソース電極６０及びドレイン電極７０を分離する。次に、第４エッチング工程を行って、チャネル領域Ｓ４０の不純物がドープされたアモルファスシリコン層２４５の露出された部分がエッチングされることで、半導体層４０を露出する。
次に、第３フォトレジストパターン２２２をアッシングして図１７に示されるように薄膜トランジスタを形成する。
図１８及び図１９は本発明の実施形態による薄膜トランジスタ基板の製造方法のうち第３工程を説明するための平面図及び断面図である。
図１８及び図１９を参照すると、第３工程で画素コンタクトホール８０を含む保護膜１００を形成する。
具体的には、データパターンが形成されたゲート絶縁膜３０上全面にＰＥＣＶＤ、スピンコーティング、またはスピンレスコーティングなどの方法で図１９に示されるように保護膜１００が形成される。
保護膜１００は、ゲート絶縁膜３０のようにＣＶＤまたはＰＥＣＶＤ法で形成される無機絶縁物質を用いる。または、スピンコーティング、スピンレスコーティングなどの方法で形成されるアクリル系有機化合物、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＦＣＢ（ｐｅｒｆｌｕｏｒｏｃｙｃｌｏｂｕｔｙｌ）などのような有機絶縁物質が用いられてもよい。または、保護膜１００は無機絶縁物質と有機絶縁物質とを積層して形成されてもよい。
続いて、保護膜１００上部にフォトレジストを塗布した後、露光して、保護膜１００上にフォトレジストパターンを形成する。その後、フォトレジストパターンを用いるエッチング工程を行って、保護膜１００を貫通して薄膜トランジスタ（ＴＦＴ）のドレイン電極７０を露出させる画素コンタクトホール８０を形成する。
図２０及び図２１は本発明の実施形態による薄膜トランジスタ基板の製造方法のうち第４工程を説明するための平面図及び断面図である。
図２０及び図２１を参照すると、第４工程で画素電極９０が形成される。
具体的には、保護膜１００が形成された下部基板１０上にスパッタリングなどのような堆積方法で第３導電層（図示せず）を形成する。第３導電層としては酸化インジウムスズ（ＩＴＯ）、スズ酸化物（ＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などを用いてもよい。次に、フォトレジストを第３導電層上に塗布した後、デジタル露光器１８０を使用して露光する。露光の後、現象工程を行ってフォトレジストパターンを形成し、形成されたフォトレジストパターンを用いて第３導電層をエッチングして画素電極９０を形成する。この際、画素電極９０は図２１のように画素コンタクトホール８０を介してドレイン電極７０と電気的に接続される。
図２２乃至図２７は本発明の実施形態によるカラムスペーサ及び配向層形成工程を順次に示す断面図である。
図２２乃至図２７を参照すると、ブラックマトリクッス３２０、カラーフィルタ３３０、オーバーコート３４０及び共通電極３５０が形成された上部基板３１０を含むカラーフィルタ基板３００に第３フォトレジスト４００を形成する。第３フォトレジスト４００は共通電極３５０の上部に形成される。
第３フォトレジスト４００は、薄膜トランジスタ基板１０１とカラーフィルタ基板３００と間のセルギャップを維持することのできる厚さに形成される。即ち、第３フォトレジストパターン４００を露光した後、現象して一定の高さのカラムスペーサ３６０を形成するので、第３フォトレジスト４００はカラムスペーサ３６０の高さより少なくとも同じか大きく形成しなければならない。本実施形態においては、第３フォトレジスト４００は負の感光性を有するフォトレジストで形成されてもよい。
次に、図２２に示されるように、第３フォトレジスト４００にデジタル露光器１８０を使用して１次露光を行う。
次に、図２３に示されるように１次露光を行った第３フォトレジスト４００に再度デジタル露光器１８０を使用して２次露光を行う。この際、デジタル露光器１８０の露光ヘッド１３０に含まれたＤＭＤ１３４のマイクロミラー１３５の角度を調節して、カラムスペーサ領域Ｓ６０及び配向層の突出領域Ｓ７０の第３フォトレジスト４００のみにレーザ光が供給されるようにする。
次に、図２４に示されるように２次露光を行った第３フォトレジスト４００に再度デジタル露光器１８０を使用して３次露光を行う。３次露光の際、カラムスペーサ領域Ｓ６０の第３フォトレジスト４００のみにレーザ光が供給されるようにＤＭＤ１３４のマイクロミラー１３５の角度を調節する。
このように３回に渡って露光が行われた第３フォトレジスト４００に、それぞれの領域ごとに異なる厚さになるように、領域別に現象工程を行い、第３フォトレジストを残留させる。即ち、図２７のように現象工程後、カラムスペーサ領域Ｓ６０の第３フォトレジスト４００をＨ１の高さを有するように残留させてカラムスペーサ３６０を形成する。また、Ｈ２の高さに形成されるように配向層の突出領域Ｓ７０に残留する第３フォトレジストの一部を除去し、配向層の傾斜領域Ｓ５０では、配向層の突出領域Ｓ７０で形成された第３フォトレジストのＨ２の高さより低いＨ３の高さに形成されるように第３フォトレジスト４００が除去される。ここで、配向層の突出領域Ｓ７０及び傾斜領域Ｓ５０の第３フォトレジストは、液晶５００の配向方向を決定する配向層３７０として作用する。即ち、液晶５００が垂直に配向される場合、配向層の突出領域Ｓ７０の頂点と配向層の傾斜領域Ｓ５０の傾斜面とで定義される傾斜面に沿って液晶５００が垂直に配向される。それにより、垂直配向された液晶５００の配向角を調節することができる。ここで、配向層の傾斜領域Ｓ５０を複数の露光領域に分割し、デジタル露光器１８０のレーザ光の大きさを調節するか露光回数を調節すると、配向層３７０の傾斜角を多様に調節することができる。また、マイクロミラー１３５の角度を調節して、傾斜領域Ｓ５０に供給される光量を多様化することで配向層の傾斜角を調節することもできる。
一方、第３フォトレジスト４００は正の感光性を有するフォトレジストで形成されてもよい。
図２５及び図２６は正のフォトレジストを使用して露光工程を順次に示す断面図である。
図２５を参照すると、第３フォトレジスト４００が形成された上部基板３１０にデジタル露光器１８０を使用して１次露光を行う。この際、１次露光は配向層の傾斜領域Ｓ５０のみに露光する。
次に、図２７に示すように、１次露光を行った第３フォトレジスト４００に再度デジタル露光器１８０を使用して２次露光を行う。この際、２次露光はデジタル露光器１８０の露光ヘッド１３０に含まれたＤＭＤ１３４のマイクロミラー１３５の角度を調節して、配向層の突出領域Ｓ７０及び傾斜領域Ｓ５０のみにレーザ光が供給されるようにする。即ち、カラムスペーサ領域Ｓ６０にはレーザ光を供給せず残りの領域にレーザ光を供給する。
次に、露光された第３フォトレジスト４００を現象して、図２７に示されるようにカラムスペーサ３６０及び配向層３７０を形成する。
１次露光の際、配向層の傾斜領域Ｓ５０を複数の領域に分割し、分割された領域毎にそれぞれ異なる強度のレーザ光を供給するか、領域別に露光回数を異なるようにして配向層３７０の傾斜角を調節することができる。また、２次露光の際にも傾斜領域Ｓ５０を複数の領域に分割し、分割された領域毎にそれぞれ異なる強度のレーザ光を供給するか、露光回数を異なるようにして配向層３７０の傾斜角を調節することができる。
ここで、カラムスペーサ３６０及び配向層３７０は上述したような方法で薄膜トランジスタ基板１０１に形成されてもよい。
また、本発明の実施形態による表示パネルの製造方法は上述した薄膜トランジスタのみならず、有機発光表示装置の下部基板にも同一の方法で適用することができる。
上記のように、本発明による表示装置の製造方法はパターン形成のための高価なマスクを使用しないので、表示装置の製造の際の製造費用を節減することができる。
また、本発明による表示装置の製造方法は、複数回の露光を通じて厚さの異なるフォトレジストを形成することができるので、低費用で段差がある（厚さが異なる）フォトレジストパターンを形成することができる。
以上、本発明による実施形態を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
本発明の実施形態による表示パネルの製造方法で製造された液晶表示パネルを示す平面図である。 図１に示された液晶表示パネルのＩ−Ｉ’線に沿って切断した断面を示す断面図である。 本発明の実施形態による液晶表示パネルを製造するためのデジタル露光器を示す斜視図である。 図３に示されたデジタル露光器の露光ヘッドを具体的に示すブロック図である。 本発明の薄膜トランジスタ基板の第１工程で形成されたゲートパターンを示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第１工程で形成されたゲートパターンを示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第１工程で形成されたゲートパターンを示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第１工程で形成されたゲートパターンを示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第１工程で形成されたゲートパターンを示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第２工程で画素コンタクトホールが形成された保護膜を示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第２工程で画素コンタクトホールが形成された保護膜を示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第２工程で画素コンタクトホールが形成された保護膜を示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第２工程で画素コンタクトホールが形成された保護膜を示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第２工程で画素コンタクトホールが形成された保護膜を示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第２工程で画素コンタクトホールが形成された保護膜を示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第２工程で画素コンタクトホールが形成された保護膜を示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第２工程で画素コンタクトホールが形成された保護膜を示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第３工程で画素コンタクトホールが形成された保護膜を示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第３工程で画素コンタクトホールが形成された保護膜を示す平面図及び断面図である。 本発明の薄膜トランジスタ基板の第４工程で画素電極が形成された平面を示す平面図である。 本発明の薄膜トランジスタ基板の第４工程で画素電極が形成された平面を示す平面図である。 本発明の実施形態によるカラムスペーサ及び配向層を形成する工程を順次に示す断面図である。 本発明の実施形態によるカラムスペーサ及び配向層を形成する工程を順次に示す断面図である。 本発明の実施例によるカラムスペーサ及び配向層を形成する工程を順次に示す断面図である。 本発明の実施形態によるカラムスペーサ及び配向層を形成する工程を順次に示す断面図である。 本発明の実施形態によるカラムスペーサ及び配向層を形成する工程を順次に示す断面図である。 本発明の実施形態によるカラムスペーサ及び配向層を形成する工程を順次に示す断面図である。
符号の説明
１０ 下部基板
２０ ゲートライン
２１ ゲート電極
３０ ゲート絶縁膜
４０ 半導体層
４５ オーミックコンタクト層
５０ データライン
６０ ソース電極
７０ ドレイン電極
８０ 画素コンタクトホール
９０ 画素電極
１００ 保護膜
１０１ 薄膜トランジスタ基板
１２０ ステージ
１３０ 露光ヘッド
１３１ レーザ
１３２ 光ファイバ
１３３ 第１レンズ
１３４ ＤＭＤ
１３５ マイクロミラー
１３６ 第２レンズ系
１４０ 第１支持部
１６０ 第２支持部
１８０ デジタル露光器
２００ 第１導電層
２１０ 第１フォトレジスト
２１１ 第１フォトレジストパターン
２２０ 第２フォトレジスト
２２１ 第２フォトレジストパターン
２２２ 第３フォトレジストパターン
２４０ アモルファスシリコン層
２４５ 不純物がドープされたアモルファスシリコン層
２５０ 第２導電層
３００ カラーフィルタ基板
３１０ 上部基板
３２０ ブラックマトリクッス
３３０ カラーフィルタ
３４０ オーバーコート
３５０ 共通電極
３６０ カラムスペーサ
３７０ 配向層
４００ 第３フォトレジスト
５００ 液晶

Claims (24)

  1. フォトレジストを形成し、
    前記フォトレジストの領域別に露光回数を異なるようにして段差があるフォトレジストパターンを形成すること、
    を含むことを特徴とするフォトレジストパターンの形成方法。
  2. 前記フォトレジストパターンは、第１領域と第２領域とを有し、第１領域のフォトレジストの露光回数を第２領域のフォトレジストの露光回数より多くして前記第１領域のフォトレジストの高さを前記第２領域のフォトレジストの高さよりも高く形成することを特徴とする請求項１記載のフォトレジストパターンの形成方法。
  3. 前記フォトレジストの前記第１及び第２領域を露光する１次露光と、
    前記フォトレジストの前記第１領域を選択的に露光する２次露光と、をさらに含むことを特徴とする請求項２記載のフォトレジストパターンの形成方法。
  4. 前記１次露光において、
    前記第１領域と前記第２領域とに互いに異なる強度の光を供給することを特徴とする請求項３記載のフォトレジストパターンの形成方法。
  5. 前記１次露光において、
    前記第２領域より前記第１領域により強い強度の光を供給することを特徴とする請求項４記載のフォトレジストパターンの形成方法。
  6. 前記１次露光は、前記第１及び第２領域に同一の強度の光を供給し
    前記２次露光は、前記第１露光で供給される光の強度より小さいか大きい強度の光を供給すること、をさらに含むことを特徴とする請求項４記載のフォトレジストパターンの形成方法。
  7. 前記フォトレジストパターンは、第１領域と第２領域とを有し、第１領域のフォトレジストの露光回数を第２領域のフォトレジストの露光回数より少なくして前記第１領域のフォトレジストの高さを前記第２領域のフォトレジストの高さよりも高く形成することを特徴とする請求項１記載のフォトレジストパターンの形成方法。
  8. 基板上に第１導電層を介してゲートライン及びゲート電極を含むゲートパターンを形成し、
    前記ゲートパターン上にゲート絶縁膜、アモルファスシリコン層、不純物がドープされたアモルファスシリコン層、第２導電層及びフォトレジストを順次に形成し、
    前記フォトレジストを薄膜トランジスタのチャネルが形成される領域の露光回数と、前記薄膜トランジスタのソース電極、ドレイン電極及びデータラインを含むデータパターンが形成される領域の露光回数とを異なるようにして段差があるフォトレジストパターンを形成し、
    前記段差があるフォトレジストパターンが形成された前記基板をエッチングして前記薄膜トランジスタ及びデータラインを形成し、
    前記データパターン上に前記薄膜トランジスタの前記ドレイン電極を露出する画素コンタクトホールが形成された保護膜を形成し、
    前記保護膜上に画素コンタクトホールを介して前記ドレイン電極と接続される画素電極を形成すること、
    を含むことを特徴とする表示パネルの製造方法。
  9. 前記フォトレジストを形成することは、負の感光性を有するフォトレジストを形成することであることを特徴とする請求項８記載の表示パネルの製造方法。
  10. 前記段差があるフォトレジストパターンを形成することは、前記ソース電極、ドレイン電極及びデータラインを含むデータパターンが形成されるデータパターン領域に形成されたフォトレジストの高さを前記チャネルが形成されるチャネル領域に形成されたフォトレジストの高さより高く形成することを特徴とする請求項９記載の表示パネルの製造方法。
  11. 前記チャネル領域に形成されたフォトレジストを露光する露光回数と比べて前記データパターン領域に形成されたフォトレジストを露光する露光回数がより多いことを特徴とする請求項１０記載の表示パネルの製造方法。
  12. 前記チャネル領域に形成されたフォトレジスト及び前記データパターン領域に形成されたフォトレジストを露光する１次露光と、
    前記データパターン領域に形成されたフォトレジストを露光する２次露光と、をさらに含むことを特徴とする請求項１１記載の表示パネルの製造方法。
  13. 前記１次露光で、前記チャネル領域と前記データパターン領域に供給される光強度を互いに異なるようにすることを特徴とする請求項１２記載の表示パネルの製造方法。
  14. 前記１次露光で、前記チャネル領域より前記データパターン領域により大きな強度の光を供給することを特徴とする請求項１３記載の表示パネルの製造方法。
  15. 前記１次露光で前記チャネル領域及び前記データパターン領域に同一の強度の光を供給し、
    前記２次露光で前記第１露光で供給される光の強度より大きい光の強度で供給されるかより小さい光の強度で供給すること、をさらに含むことを特徴とする請求項１２記載の表示パネルの製造方法。
  16. 前記２次露光後に、前記データパターン領域を少なくとも１回以上露光することをさらに含むことを特徴とする請求項１５記載の表示装置の製造方法。
  17. 前記フォトレジストを形成することは、正の感光性を有するフォトレジストを形成することであることを特徴とする請求項８記載の表示パネルの製造方法。
  18. 前記段差があるフォトレジストパターンを形成することは、
    前記ソース電極、ドレイン電極及びデータラインを含むデータパターンが形成されるデータパターン領域に形成されたフォトレジストの高さを前記チャネルが形成されるチャネル領域に形成されたフォトレジストの高さより高く形成することを特徴とする請求項１７記載の表示パネルの製造方法。
  19. 薄膜トランジスタアレイが形成された薄膜トランジスタ基板を準備し、
    前記薄膜トランジスタ基板と対向しカラーフィルタアレイが形成されたカラーフィルタ基板を準備し、
    前記薄膜トランジスタ基板及び前記カラーフィルタ基板のうちいずれか一つにフォトレジストを形成し、
    前記フォトレジストを少なくとも２回以上露光してカラムスペーサ及び液晶配向のための突出部と前記突出部を中心に傾斜した傾斜部とを有する配向層を形成すること、
    を含むことを特徴とする表示装置の製造方法。
  20. 前記フォトレジストを形成することは、負の感光性を有するフォトレジストを形成することであることを特徴とする請求項１９記載の表示装置の製造方法。
  21. 前記フォトレジストの全面を露光する１次露光と、
    前記カラムスペーサが形成される領域及び前記突出部を露光する２次露光と、
    前記カラムスペーサが形成される領域を露光する３次露光と、をさらに含むことを特徴とする請求項２０記載の表示パネルの製造方法。
  22. 前記３次露光で、前記２次露光段階で供給される光の強度より大きな強度で光が供給されることを特徴とする請求項２１記載の表示パネルの製造方法。
  23. 前記３次露光後に、前記カラムスペーサが形成される領域をさらに露光することを含むことを特徴とする請求項２２記載の表示パネルの製造方法。
  24. 前記フォトレジストを形成することは、正の感光性を有するフォトレジストを形成することであることを特徴とする請求項１９記載の表示パネルの製造方法。
JP2008023991A 2007-02-06 2008-02-04 フォトレジストの形成方法及び表示パネルの製造方法 Withdrawn JP2008191668A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070012281A KR20080073549A (ko) 2007-02-06 2007-02-06 포토레지스트패턴의 형성방법 및 표시패널의 제조방법

Publications (1)

Publication Number Publication Date
JP2008191668A true JP2008191668A (ja) 2008-08-21

Family

ID=39361327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008023991A Withdrawn JP2008191668A (ja) 2007-02-06 2008-02-04 フォトレジストの形成方法及び表示パネルの製造方法

Country Status (5)

Country Link
US (1) US20080187870A1 (ja)
EP (1) EP1956433A1 (ja)
JP (1) JP2008191668A (ja)
KR (1) KR20080073549A (ja)
CN (1) CN101261439A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012018256A (ja) * 2010-07-07 2012-01-26 Hitachi High-Technologies Corp 液晶用配向膜露光方法及びその装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169415A (zh) 2005-12-30 2011-08-31 苹果公司 具有多重触摸输入的便携式电子设备
KR101771623B1 (ko) 2010-12-15 2017-09-06 삼성디스플레이 주식회사 배향막을 배향하는 방법 및 장치, 및 이를 이용한 액정표시장치의 제조방법
US9547428B2 (en) 2011-03-01 2017-01-17 Apple Inc. System and method for touchscreen knob control
CN102945854B (zh) * 2012-11-13 2015-05-13 京东方科技集团股份有限公司 阵列基板及阵列基板上扇出导线的制作方法、显示装置
US10545657B2 (en) 2013-09-03 2020-01-28 Apple Inc. User interface for manipulating user interface objects
US11068128B2 (en) 2013-09-03 2021-07-20 Apple Inc. User interface object manipulations in a user interface
US10503388B2 (en) 2013-09-03 2019-12-10 Apple Inc. Crown input for a wearable electronic device
TWI545471B (zh) 2013-09-03 2016-08-11 蘋果公司 用於使用者介面物件操縱之電腦實施方法、非暫時性電腦可讀儲存媒體及電子器件
US9612470B2 (en) 2014-01-10 2017-04-04 Apple Inc. Display with column spacer structures
KR20150117348A (ko) * 2014-04-09 2015-10-20 삼성디스플레이 주식회사 표시패널의 제조 방법
CN116243841A (zh) 2014-06-27 2023-06-09 苹果公司 尺寸减小的用户界面
TWI676127B (zh) 2014-09-02 2019-11-01 美商蘋果公司 關於電子郵件使用者介面之方法、系統、電子器件及電腦可讀儲存媒體
US10082892B2 (en) 2014-09-02 2018-09-25 Apple Inc. Button functionality
CN110072131A (zh) 2014-09-02 2019-07-30 苹果公司 音乐用户界面
US10073590B2 (en) 2014-09-02 2018-09-11 Apple Inc. Reduced size user interface
US10365807B2 (en) 2015-03-02 2019-07-30 Apple Inc. Control of system zoom magnification using a rotatable input mechanism
US10712824B2 (en) 2018-09-11 2020-07-14 Apple Inc. Content-based tactile outputs
US11435830B2 (en) 2018-09-11 2022-09-06 Apple Inc. Content-based tactile outputs
CN112968143B (zh) * 2021-02-26 2023-04-18 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741624A (en) * 1996-02-13 1998-04-21 Micron Technology, Inc. Method for reducing photolithographic steps in a semiconductor interconnect process
US5753417A (en) * 1996-06-10 1998-05-19 Sharp Microelectronics Technology, Inc. Multiple exposure masking system for forming multi-level resist profiles
JP2000181048A (ja) * 1998-12-16 2000-06-30 Sharp Corp フォトマスクおよびその製造方法、並びにそれを用いた露光方法
JP4132528B2 (ja) * 2000-01-14 2008-08-13 シャープ株式会社 液晶表示装置の製造方法
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100679516B1 (ko) * 2000-08-02 2007-02-07 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
JP2004341465A (ja) * 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
JP2007024969A (ja) * 2005-07-12 2007-02-01 Fujifilm Holdings Corp セル内構造の製造方法及びセル内構造並びに表示装置
KR20070012281A (ko) 2006-10-25 2007-01-25 티더블유아이코리아(주) 숙취해소용 클로렐라 음료

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012018256A (ja) * 2010-07-07 2012-01-26 Hitachi High-Technologies Corp 液晶用配向膜露光方法及びその装置

Also Published As

Publication number Publication date
KR20080073549A (ko) 2008-08-11
EP1956433A1 (en) 2008-08-13
US20080187870A1 (en) 2008-08-07
CN101261439A (zh) 2008-09-10

Similar Documents

Publication Publication Date Title
JP2008191668A (ja) フォトレジストの形成方法及び表示パネルの製造方法
US7494835B2 (en) Method for manufacturing thin film transistor substrate using maskless exposing device
US10948789B2 (en) Display apparatus comprising a bridge portion formed of a same material as a second color filter and connecting adjacent second color filters of adjacent pixel areas
US9123598B2 (en) Method of fabricating array substrate of liquid crystal display device
US7961288B2 (en) Liquid crystal display panel and method of manufacturing the same
US7292305B2 (en) Method of fabricating liquid crystal display device
KR101190045B1 (ko) 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
US20140118656A1 (en) Liquid crystal display and manufacturing method thereof
US8890153B2 (en) Active matrix substrate and display device
US20070024769A1 (en) Structure of switching device for liquid crystal display device and fabrication method thereof
JP2005284291A (ja) 液晶表示装置及びその製造方法
JP2006337980A (ja) 液晶表示装置用カラーフィルタ基板及びその製造方法
US8574971B2 (en) Method of manufacturing a thin-film transistor and method of manufacturing a display substrate using the same
US9690146B2 (en) Array substrate, its manufacturing method, and display device
KR101325170B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
JP2011123111A (ja) カラーフィルター形成方法およびそれを用いた固体撮像装置の製造方法
KR101949389B1 (ko) 마스크리스 노광장치를 이용한 패턴 형성 방법
KR20150029997A (ko) 하프톤 마스크 및 이를 이용한 표시장치의 제조방법
KR20110100741A (ko) 표시패널 및 그 제조방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
JP2007140202A (ja) 液晶表示装置
WO2011080987A1 (ja) 液晶パネル用アレイ基板と該基板を備える液晶表示装置
JP2009047878A (ja) 液晶装置の製造方法、液晶装置及び電子機器
JP2007240888A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101215

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110113