JP2008186880A - Ｃｍｏｓイメージセンサおよびその製造方法 - Google Patents
Ｃｍｏｓイメージセンサおよびその製造方法 Download PDFInfo
- Publication number
- JP2008186880A JP2008186880A JP2007017392A JP2007017392A JP2008186880A JP 2008186880 A JP2008186880 A JP 2008186880A JP 2007017392 A JP2007017392 A JP 2007017392A JP 2007017392 A JP2007017392 A JP 2007017392A JP 2008186880 A JP2008186880 A JP 2008186880A
- Authority
- JP
- Japan
- Prior art keywords
- passivation film
- image sensor
- cmos image
- photodiode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000002161 passivation Methods 0.000 claims abstract description 35
- 239000002344 surface layer Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 2
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】 フォトダイオード領域に到達する光の減衰を防止し、パシベーション膜の膜厚ばらつきによる感度低下を改善したCMOSイメージセンサを提供する。
【解決手段】 フォトダイオード領域上のパシベーション膜に対し、SOGあるいはレジストコーティング後にパシベーション膜の表面層をSOGあるいはレジストごとエッチバックすることによりパシベーション膜表面の凹凸を除去し、光学的に平坦化させるようにした。これにより反射、吸収、散乱、干渉からなる光の減衰を防止し、さらにパシベーション膜の膜厚ばらつきによる感度低下を改善した。
【選択図】 図１
【解決手段】 フォトダイオード領域上のパシベーション膜に対し、SOGあるいはレジストコーティング後にパシベーション膜の表面層をSOGあるいはレジストごとエッチバックすることによりパシベーション膜表面の凹凸を除去し、光学的に平坦化させるようにした。これにより反射、吸収、散乱、干渉からなる光の減衰を防止し、さらにパシベーション膜の膜厚ばらつきによる感度低下を改善した。
【選択図】 図１
Description
本発明は、画像情報を読み取り電送する装置、ファクシミリ、イメージスキャナ、電子カメラに用いられるCMOSイメージセンサの製造方法に関する。
図３は従来のCMOSイメージセンサの一例を示す回路図である。CMOSイメージセンサのセンサ回路１０では、PN接合を用いたフォトダイオード１２に、フォトダイオード１２を適当な電圧にリセットするためのスイッチング素子であるリセットトランジスタ１１と、フォトダイオード１２で蓄積された光電荷を増幅するための増幅回路１３が結線されている。
リセットトランジスタ１１をONしフォトダイオード１２を十分にリセットさせるリセット動作とリセットトランジスタ１１をOFFし一定時間フォトダイオード１２に光電荷を蓄積させる蓄積動作と増幅回路１３をONしフォトダイオード１２に蓄積された光電荷を増幅して読み出す読み出し動作で、連続的に光情報を読み取ることができる構成となっている。
読み出し動作後に増幅された信号を一時的に記憶することも、保持容量２１と２つのスイッチトランジスタ２２Ａと２２Ｂからなる保持回路２０を用いて行うことができる。
読み出し動作中にスイッチトランジスタ２２ＡをONし、増幅回路１３により保持容量２１へ信号を電荷として貯え、スイッチトランジスタ２２ＡをOFFした後、任意の保持時間後にスイッチトランジスタ２２ＢをONし保持容量２１から読み出すことができる。
リセット、蓄積、読み出しの一連の動作を複数のフォトダイオードに対して一括に処理することで保持回路から個別に任意に読み出すことが可能である。
図４は従来のCMOSイメージセンサのフォトダイオード部の一例を示す模式的断面図である。P型シリコン基板１上にN-well領域２およびLOCOS酸化膜３が形成されている。またN-well領域２内にはこれよりもN型不純物濃度の高いN+領域４が形成されている。P型シリコン基板１およびN-well領域２、N+領域４上には中間絶縁膜５が形成されており、メタル配線６がN+領域４に接続されている。さらに中間絶縁膜５およびメタル配線６上にはパシベーション膜７が形成されている。パシベーション膜７上に光学層を形成することでさらに光透過性を向上させた例もある。（例えば特許文献を参照）
特開２００１−６０６７９号公報
特に光強度の小さな光源を使用する場合、フォトダイオード領域上のパシベーション膜による光の吸収は避けらない。またフォトダイオード領域上に生成されるパシベーション膜のエッジ付近は平坦ではないので、その部分に入射される光は途中で屈折しフォトダイオード領域に到達するまでに光が減衰してしまう課題があった。これによりフォトダイオード領域に照射された光に対する電圧などの電気的な信号量、いわゆる感度の低下という課題があった。
上記課題を解決するために、本発明では以下に示す製造方法によりCMOSイメージセンサを構成した。CMOSイメージセンサ製造プロセスにおいて、パシベーション膜を生成した後SOGあるいはレジストをコーティングし、さらにパシベーション膜の表面層ごとコーティングした薄膜をエッチバックすることでパシベーション膜表面の凹凸を除去し、パシベーション膜が光学的に平坦なCMOSイメージセンサを構成した。
以上説明したように、本発明はフォトダイオード領域上のパシベーション膜を平坦化することにより反射、吸収、散乱、干渉からなる光の減衰を防止できる。また、これによりフォトダイオードを保護するパシベーション膜の表面が光学的に平坦化されるので、パシベーション膜の膜厚ばらつきの少ない高感度なフォトダイオードを実現できる。このようなフォトダイオードを搭載した高解像度のCMOSイメージセンサを高品質で安価に提供する。
図１は本発明に係るCMOSイメージセンサにおけるフォトダイオード部の製造プロセスの概略を示す工程順の断面図である。プラズマCVD法により中間絶縁膜５およびメタル配線６上に生成したパシベーション膜７は、メタル密度の均一性が比較的悪いウェハエッジ付近でパシベーション膜７の膜厚ばらつきが特に大きく表面が平坦になりにくい。（図１（Ａ））そこで生成したパシベーション膜７上にSOG８をコーティングし、パシベーション膜７の表面を平坦化する。（図１（Ｂ））ただし、パシベーション膜７に対しSOG８は透過率、屈折率などが異なっており、そのままではフォトダイオード領域に到達する光量にむらができてしまうので、エッチバックによりSOG８およびパシベーション膜７の表面の一部を除去する。（図１（Ｃ）に示される灰色の部分）このようにして得られたパシベーション膜７は表面が平坦化されており、光学的にも一様（平坦）であるので、反射、吸収、散乱、干渉からなる光の減衰を防止でき、高感度なフォトダイオードを実現できる。（図１（Ｄ））
図２は本発明に係るCMOSイメージセンサのフォトダイオード部の実施例を示す模式的断面図である。P型シリコン基板１上にN-well領域２およびLOCOS酸化膜３が形成されている。またN-well領域２内にはN-well領域２のN型不純物濃度よりも高濃度のN+領域４が形成されている。P型シリコン基板１およびN-well領域２、N+領域４上には中間絶縁膜５が形成されており、メタル配線６が中間絶縁膜に形成されたコンタクト孔を介してN+領域４に接続されている。従来のCMOSイメージセンサのフォトダイオード領域では中間絶縁膜５およびメタル配線６上にパシベーション膜７が形成されるが、本発明のCMOSイメージセンサはフォトダイオード領域上のパシベーション膜が平坦化された構造をとっている。
図２は本発明に係るCMOSイメージセンサのフォトダイオード部の実施例を示す模式的断面図である。P型シリコン基板１上にN-well領域２およびLOCOS酸化膜３が形成されている。またN-well領域２内にはN-well領域２のN型不純物濃度よりも高濃度のN+領域４が形成されている。P型シリコン基板１およびN-well領域２、N+領域４上には中間絶縁膜５が形成されており、メタル配線６が中間絶縁膜に形成されたコンタクト孔を介してN+領域４に接続されている。従来のCMOSイメージセンサのフォトダイオード領域では中間絶縁膜５およびメタル配線６上にパシベーション膜７が形成されるが、本発明のCMOSイメージセンサはフォトダイオード領域上のパシベーション膜が平坦化された構造をとっている。
フォトダイオード領域上のパシベーション膜に対し、SOGあるいはレジストコーティング後に表面層のパシベーション膜をSOGあるいはレジストごとエッチバックすることで表面の凹凸を除去し、パシベーション膜の表面を光学的に平坦化した。これにより反射、吸収、散乱、干渉からなる光の減衰を防止し、さらにエッジ付近のパシベーション膜の膜厚ばらつきによる感度低下を改善できる。
１ P型シリコン基板
２ N-well領域
３ LOCOS 酸化膜
４ N+領域
５ 中間絶縁膜
６ メタル配線
７ パシベーション膜
８ SOGあるいはレジスト
１０ センサ回路
１１ リセットトランジスタ
１２ フォトダイオード
１３ 増幅回路
２０ 保持回路
２１ 保持容量
２２Ａ スイッチトランジスタ
２２Ｂ スイッチトランジスタ
２ N-well領域
３ LOCOS 酸化膜
４ N+領域
５ 中間絶縁膜
６ メタル配線
７ パシベーション膜
８ SOGあるいはレジスト
１０ センサ回路
１１ リセットトランジスタ
１２ フォトダイオード
１３ 増幅回路
２０ 保持回路
２１ 保持容量
２２Ａ スイッチトランジスタ
２２Ｂ スイッチトランジスタ
Claims (3)
- フォトダイオードおよびMOSトランジスタなどの素子を同一シリコン基板上に構成するCMOSイメージセンサにおいて、前記フォトダイオード領域上の中間絶縁膜と、前記中間絶縁膜に開口されたコンタクト孔を介して前記フォトダイオード領域と接合している金属配線と、前記金属配線の上では膜厚が薄く、前記金属配線の無い領域の上では膜厚が厚い、エッチバックされたパシベーション膜とを具備し、前記パシベーション膜は光学的に平坦であることを特徴とするCMOSイメージセンサ。
- 半導体基板上に中間絶縁膜を形成する工程と、
金属配線を形成する工程と、
前記半導体基板の全面にパシベーション膜を堆積する工程と、
前記パシベーション膜表面にＳＯＧを塗布してからエッチバックし前記パシベーション膜の表面層を平坦化する工程と、
を有するCMOSイメージセンサの製造方法。 - 半導体基板上に中間絶縁膜を形成する工程と、
金属配線を形成する工程と、
前記半導体基板の全面にパシベーション膜を堆積する工程と、
前記パシベーション膜表面にレジストを塗布してからエッチバックし前記パシベーション膜の表面層を平坦化する工程と、
を有するCMOSイメージセンサの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007017392A JP2008186880A (ja) | 2007-01-29 | 2007-01-29 | Ｃｍｏｓイメージセンサおよびその製造方法 |
| US12/011,382 US20080179643A1 (en) | 2007-01-29 | 2008-01-24 | CMOS image sensor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007017392A JP2008186880A (ja) | 2007-01-29 | 2007-01-29 | Ｃｍｏｓイメージセンサおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008186880A true JP2008186880A (ja) | 2008-08-14 |
Family
ID=39666964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007017392A Pending JP2008186880A (ja) | 2007-01-29 | 2007-01-29 | Ｃｍｏｓイメージセンサおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080179643A1 (ja) |
| JP (1) | JP2008186880A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5180689A (en) * | 1991-09-10 | 1993-01-19 | Taiwan Semiconductor Manufacturing Company | Tapered opening sidewall with multi-step etching process |
| JP3824469B2 (ja) * | 2000-04-03 | 2006-09-20 | シャープ株式会社 | 固体撮像装置、及びその製造方法 |
| US7279353B2 (en) * | 2003-04-02 | 2007-10-09 | Micron Technology, Inc. | Passivation planarization |
-
2007
- 2007-01-29 JP JP2007017392A patent/JP2008186880A/ja active Pending
-
2008
- 2008-01-24 US US12/011,382 patent/US20080179643A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20080179643A1 (en) | 2008-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9000493B2 (en) | Solid-state imaging device, method for producing same, and camera | |
| US7545423B2 (en) | Image sensor having a passivation layer exposing at least a main pixel array region and methods of fabricating the same | |
| US20190088704A1 (en) | Image sensors | |
| CN102110702B (zh) | 固体摄像器件、用于制造固体摄像器件的方法及电子装置 | |
| KR101899595B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 | |
| TWI416601B (zh) | 用於背面擴散摻雜之方法、設備及系統 | |
| JP5269425B2 (ja) | 固体撮像素子および固体撮像装置 | |
| TW201027727A (en) | Solid-state imaging device, method for manufacturing the same, and electronic apparatus | |
| TW201220482A (en) | Solid-state imaging device and manufacturing method thereof, and electronic apparatus | |
| JP2006191096A (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| US9293498B2 (en) | Solid-state imaging element and electronic device | |
| KR102524998B1 (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| KR20140099809A (ko) | 고체 촬상 장치의 제조 방법 및 고체 촬상 장치 | |
| US20160099279A1 (en) | Image sensor with deep well structure and fabrication method thereof | |
| US20090014763A1 (en) | CMOS image sensor with photo-detector protecting layers | |
| US8198731B2 (en) | Protective layer for bond pads | |
| JP4976755B2 (ja) | Ｍｏｓイメージセンサの製造方法 | |
| JP2016063142A (ja) | 半導体装置 | |
| JP2010141045A (ja) | 固体撮像装置 | |
| JP2008186880A (ja) | Ｃｍｏｓイメージセンサおよびその製造方法 | |
| JP5089159B2 (ja) | イメージセンサｉｃの製造方法 | |
| US20080272417A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| KR100654041B1 (ko) | 소자의 보호막으로서 질화막을 구비하는 이미지 센서 제조방법 | |
| KR100660335B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| TW202315149A (zh) | 受光元件及電子機器 |