JP2008177651A - バンドパスδς変調器により構成されたａ／ｄ変換器を含む半導体集積回路 - Google Patents

Abstract

【課題】バンドパスΔΣ変調器により構成されたＡ／Ｄ変換器のＳ／Ｎ比を改善すること。
【解決手段】アナログ入力信号Ｖｉｎをディジタル出力信号Ｖｏｕｔに変換するＡ／Ｄ変換器は、バンドパスΔΣ変調器により構成される。バンドパスΔΣ変調器は、所定の周波数ｆ０でバンドパス特性を示して他の周波数で減衰特性を示す共振器９２、９４と、量子化器９５と、ローカルＤ／Ａ変換器９６とを含む。アナログ入力信号とローカルＤ／Ａ変換器９６のローカルアナログ信号との差の信号が共振器９２、９４に供給される。Ａ／Ｄ変換器は、量子化器９５の入力にアナログ入力信号を供給するための加算器Ａｄｄを更に含む。また、量子化器９５のスパイクノイズによる共振器９２の入力への影響を低減する信号伝達回路１０３、１０４、１０１が、加算器Ａｄｄの入力と共振器９２の入力との間に接続される。
【選択図】図５

Description

本発明は、バンドパスΔΣ変調器により構成されたＡ／Ｄ変換器を含む半導体集積回路に関し、特にディジタルＩＦ受信機ためのバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器のＳ／Ｎ比を改善するのに有益な技術に関するものである。

携帯電話に代表される移動体通信では、基地局からのＲＦ（無線周波数）信号の受信が行われる。携帯電話受信機に好適な受信方式は、ＲＦ信号ダウンコンバージョンは一段の方式と複数段の方式とに分類される。

≪スーパーヘテロダイン受信機≫
複数段の方式のスーパーヘテロダイン受信機は、受動素子数が多く、集積化に好適ではない。

≪ダイレクトダウンコンバージョン受信機≫
一段の方式であるダイレクトダウンコンバージョン受信機では、ＲＦ受信信号は直交ＲＦ変調器によりＤＣ成分に直接コンバージョンされる。スーパーヘテロダイン受信機と比較すると、ダイレクトダウンコンバージョン受信機は集積レベルが高いと言う利点が有る。

≪低ＩＦ受信機≫
ダイレクトダウンコンバージョンと類似の低ＩＦ受信機では、ＲＦ受信信号は直交ＲＦダウンコンバージョンによりＤＣ周波数ではなく数百ＫＨｚの中間周波数にダウンコンバージョンされる。イメージ除去フィルタは集積化が可能であり、ダイレクトダウンコンバージョンの利点は保たれているが、イメージ除去のために高性能のＡ／Ｄ変換器が必要となる。Ａ／Ｄ変換の後、Ａ／Ｄ変換器からのディジタル信号はディジタルフィルタリングの前にディジタル的にＤＣ成分にダウンコンバージョンされる。

≪ディジタルＩＦ受信機≫
下記の非特許文献１に記載されているように、ディジタルＩＦ受信機ではＲＦ受信信号はＲＦ変調器により第１中間周波数にファーストダウンコンバージョンされる。第１中間周波数信号は、狭帯域高周波信号の高解像度Ａ／Ｄ変換を行うバンドパスΔΣ変調器によりディジタル信号にＡ／Ｄ変換される。ディジタル信号処理によれば、異なった機能はソフトウェアによりインプリメントされるので、ディジタルＩＦ受信機はフレキシブルである。さらに、直交ミキシングやチャネル選択用フィルタリングをディジタル領域で行うため、微細化の恩恵を受け、かつフレキシブルである。バンドパスΔΣ変調器は、狭帯域高周波信号の高解像度アナログ・ディジタル（Ａ／Ｄ）変換を行うので、直接ＩＦディジタイゼーションのための強力な候補である。

≪ΔΣ変調器≫
ナイキスト周波数よりも遥かに高いサンプリング周波数が使用されるオーバーサンプリングレシオを使用するΔΣ変調器では、量子化雑音スペクトラムがフィードバックループによりシェービングされる。従って、伝統的なナイキストレシオＡ／Ｄ変換器と比較すると、オーバーサンプリング型ΔΣ変調器はアナログ回路の非理想特性に対して非感応となる。ループフィルタを積分器としたローパス（ＬＰ）ΔΣ変調器では、量子化雑音はＤＣ周波数で大きく低減される。

下記の非特許文献２に記載されているように、ループフィルタを積分器でなく共振器とするとバンドパス（ＢＰ）ΔΣ変調器が構成される。離散時間型の共振器は、ループ帰還を持つ直列の２つの遅延素子または積分器で構成されている。この共振器は、２相クロックで駆動されるスイッチドキャパシタ（ＳＣ）により構成される。

下記の非特許文献３には、バンドパスΔΣ変調器により構成されたＡ／Ｄ変換器を含みフレキシブルで小さなチップ面積で低消費電力の優れた信号処理性能を持つＤＳＰベース・ディジタルＩＦのＡＭ／ＦＭカーラジオ受信機が記載されている。

下記の非特許文献４には、ループフィルタを積分器としたローパス（ＬＰ）ΔΣ変調器において、アナログ入力信号を量子化器の入力に直接供給することにより、積分器が量子化雑音のみを処理して低歪みとすることが記載されている。

下記の非特許文献５には、ループフィルタを積分器としたローパス（ＬＰ）ΔΣ変調器において、アナログ入力信号を量子化器の入力に直接供給することにより、積分器の振幅を低減して積分器の非線形性を抑圧ことが記載されている。

下記の非特許文献６には、クオドラチャー型バンドパス（ＢＰ）ΔΣ変調器において、アナログ入力信号を量子化器の入力に直接供給することが記載されている。尚、下記の非特許文献６に記載されたクオドラチャーバンドパス（ＢＰ）ΔΣ変調器は、下記の非特許文献７に記載されているようにリアルパートとイマジナリーパートとの複素直交アナログ入力信号とから複素直交ディジタル出力信号を生成するものである。

Ｔｅｅｍｕ Ｏ． Ｓａｌｏ ｅｔ ａｌ， "８０−ＭＨｚ Ｂａｎｄｐａｓｓ ΔΣ Ｍｏｄｕｌａｔｏｒｓ ｆｏｒ Ｍｕｌｔｉｍｏｄｅ Ｄｉｇｉｔａｌ ＩＦ Ｒｅｃｅｉｖｅｒｓ"， ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥＳ ＣＩＲＣＵＩＴＳ， ＶＯＬ．３８， ＮＯ．３， ＭＡＲＣＨ ２００３， ＰＰ．４６４−４７４． Ｔｅｅｍｕ Ｓａｌｏ ｅｔ ａｌ， "Ａ ＬＯＷ−ＶＯＬＴＡＧＥ ＳＩＮＧＬＥ−ＯＰＡＭＰ ４ＴＨ−ＯＲＤＥＲ ＢＡＮＤ ＰＡＳＳ ΔΣ ＭＯＤＵＬＡＴＯＲ"， Ｔｈｅ ２００１ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ， ６−９ Ｍａｙ ２００１， ＰＰ．３５２−３５５． Ｆ．Ａｄｄｕｃｉ ｅｔ ａｌ， "Ａ ＤＳＰ−Ｂａｓｅｄ Ｄｉｇｉｔａｌ ＩＦ ＡＭ／ＦＭ Ｃａｒ−Ｒａｄｉｏ Ｒｅｃｅｉｖｅｒ"， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２９ｔｈ Ｅｕｒｏｐｅａｎ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ １６−１８ Ｓｅｐｔ． ２００３， ＰＰ．２０１−２００４． Ｊ． Ｓｉｌｖａ ｅｔ ａｌ， "Ｗｉｄｅｂａｎｄ ｌｏｗ−ｄｉｓｔｏｒｔｉｏｎ ｄｅｌｔａ−ｓｉｇｍａ ＡＤＣ ｔｏｐｏｌｏｇｙ"， ＥＬＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥＲＳ， ７ｔｈ Ｊｕｎｅ ２００１ Ｖｏｌ．３７ Ｎｏ．１２． ＰＰ．７３７−７３８． ＫｉＹｏｕｎｇ Ｎａｍ ｅｔ ａｌ， "Ａ １．２−Ｖ １５−ｂｉｔ ２．５−ＭＳ／ｓ Ｏｖｅｒｓａｍｐｌｉｎｇ ＡＤＣ ｗｉｔｈ Ｒｅｄｕｃｅｄ Ｉｎｔｅｇｒａｔｏｒ Ｓｗｉｎｇｓ"， ＩＥＥＥ ２００４ ＣＵＳＴＯＭ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴＳ ＣＯＮＦＥＲＥＮＣＥ， ＰＰ．５１５−５１８． Ｒ． Ｍａｕｒｉｎｏ ａｔ ａｌ． "ＭＵＬＴＩＢＩＴ ＱＵＡＤＲＡＴＵＲＥ ＳＩＧＭＡ−ＤＥＬＴＡ ＭＯＤＵＬＡＴＯＲ ＷＩＴＨ ＤＥＭ ＳＣＨＥＭＥ"， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２００４ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔｅｍｓ， ６−９ Ｍａｙ ２００４， ＰＰ．１１３６−１１３９． Ｓｔｅｐｈｅｎ Ａ． Ｊａｎｔｚｉ ｅｔ ａｌ． "Ｑｕａｄｒａｔｕｒｅ Ｂａｎｄｐａｓｓ ΔΣ Ｍｏｄｕｌａｔｉｏｎ ｆｏｒ Ｄｉｇｉｔａｌ Ｒａｄｉｏ"， ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥＳ ＣＩＲＣＵＩＴＳ， ＶＯＬ．３２， ＮＯ．１２， ＤＥＣＥＭＢＥＲ １９９７， ＰＰ．１９３５−１９５０．

前記非特許文献１に記載されているように、ディジタルＩＦ受信機では、ＲＦ受信信号は、ＲＦ変調器により第１中間周波数にファーストダウンコンバージョンされる。第１中間周波数信号は、狭帯域高周波信号の高解像度Ａ／Ｄ変換を行うバンドパスΔΣ変調器により、ディジタル信号にＡ／Ｄ変換される。本発明者等は本発明に先立って、ＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機の開発に従事した。

≪本発明に先立って開発されたＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機≫
図１は、本発明に先立って本発明者等により開発されたＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機を示す回路図である。同図に示すようにディジタルＩＦ受信機は、ＲＦアナログフロントエンドＲＦ＿ＡＦＥとディジタル信号処理大規模集積回路ＬＳＩとにより構成されている。

ＡＭ／ＦＭラジオのアンテナＡＮＴで受信されたＲＦ受信信号は、ＲＦアナログフロントエンドＲＦ＿ＡＦＥのＲＦバンドパスフィルタ１の入力に供給される。ＲＦバンドパスフィルタ１の出力は、ローノイズアンプ２の入力に供給される。ローノイズアンプ２の出力は、イメージ除去用のバンドパスフィルタ３の入力に供給される。イメージ除去用のバンドパスフィルタ３の出力は、受信ミキサ５の一方の入力に供給される。ＲＦローカル信号発振器としての電圧制御発振器４からのＲＦローカル信号は、受信ミキサ５の他方の入力に供給される。受信ミキサ５では、バンドパスフィルタ３のＲＦ増幅出力信号と電圧制御発振器４からのＲＦローカル信号とのミキシングが行われ、ファーストダウンコンバージョンにより受信ミキサ５の出力から第１中間周波数信号が生成される。第１中間周波数信号は中間周波数アンプ６で増幅された後、中間周波数バンドパスフィルタ７の入力に供給される。中間周波数バンドパスフィルタ７の出力はＡＧＣアンプ８で増幅された後、ＬＳＩのバンドパスデルタシグマ変調器ＢＰΔΣＭｏｄで構成されたＡ／Ｄ変換器９に供給される。狭帯域高周波信号の高解像度Ａ／Ｄ変換を行うバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９では、第１中間周波数のアナログ信号からディジタル信号へＡ／Ｄ変換が実行される。Ａ／Ｄ変換器９のディジタル出力信号はＬＳＩのディジタルシグナルプロセッサ（ＤＳＰ）１０に供給されることにより、ソフトウェア処理復調によってＡＭ復調信号もしくはＦＭ復調信号が生成される。

≪本発明に先立って開発されたバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器≫
図２は、図１のＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９を示す図である。ＡＧＣアンプ８の出力のアナログ入力信号Ｖｉｎは共振器９２の一方の入力端子に供給され、共振器９２の他方の入力端子にはＤ／Ａ変換器９９の出力信号が供給される。共振器９２は、加算器９２１と２個の遅延回路９２２、９２３とにより構成されている。加算器９２１の一方の入力端子には入力信号Ｖｉｎが供給され、加算器９２１の他方の入力端子には遅延回路９２３の出力信号が−１倍された後に供給される。また、加算器９２１の更に他方の入力端子には、Ｄ／Ａ変換器９９の出力信号が−１倍された後に供給される。遅延回路９２２の出力からの共振器９２の出力信号は共振器９４の一方の入力端子に供給され、共振器９４の他方の入力端子にはＤ／Ａ変換器９６の出力信号が供給される。共振器９４は、加算器９４１と２個の遅延回路９４２、９４３とにより構成されている。加算器９４１の一方の入力端子には共振器９２の出力信号が供給され、加算器９４１の他方の入力端子には遅延回路９４３の出力信号が−１倍された後に供給される。加算器９４１の更に他方の入力端子には、Ｄ／Ａ変換器９６の出力信号が２倍された後に供給される。遅延回路９４２の出力からの共振器９４の出力信号は量子化器９５の入力に供給され、量子化器９５の出力からディジタル出力信号Ｖｏｕｔが生成される。ディジタル出力信号Ｖｏｕｔは、アナログ入力信号Ｖｉｎのレベルに対応するディジタル出力信号となる。量子化器９５の他のディジタル出力信号は、遅延回路９７を介してローカルＤ／Ａ変換器９６および遅延回路９８に伝達される。遅延回路９８の出力信号はローカルＤ／Ａ変換器９９によりアナログ帰還信号に逆変換される。ローカルＤ／Ａ変換器９６、９９からのアナログ帰還信号は、共振器９２，９４の帰還入力に帰還される。共振器９２の２個の遅延回路９２２、９２３と、共振器９４の２個の遅延回路９４２、９４３と、遅延回路９７、９８とは、それぞれサンプリング周波数ｆｓのサンプリング信号に応答して入力信号の遅延を行う。

図３は、図２のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器の共振器９２の動作を説明する波形図である。尚、アナログ入力信号Ｖｉｎの周波数は、サンプリング周波数ｆｓの１／４の周波数と等しい共振の条件を満足している。図２の共振器９２の入力の加算器９２１の一方の入力端子に供給されるアナログ入力信号Ｖｉｎと遅延回路９２２、９２３に供給されるサンプリング信号ｆｓとが、図３の一番上に示されている。共振器９２の前段の遅延回路９２２ではアナログ入力信号Ｖｉｎの１／４周期（サンプリング周波数ｆｓの信号の周期）の信号遅延が生じて、共振器９２の後段の遅延回路９２３でも更にアナログ入力信号Ｖｉｎの１／４周期の信号遅延が生じる。加算器９２１の他方の入力端子には、遅延回路９２３の出力信号が−１倍された後に供給される。加算器９２１では、アナログ入力信号Ｖｉｎと遅延回路９２３の出力信号との加算が行われる。従って、共振器９２は、アナログ入力信号Ｖｉｎの周波数（サンプリング周波数ｆｓの１／４の周波数）の共振周波数で共振する。共振器９２は２個の遅延回路９２２、９２３を含むことにより２次の遅延を発生する。前段の共振器９２の動作と略同様な遅延動作が、後段の共振器９４でも行われる。前段の共振器９２と、後段の共振器９４と、量子化器９５と、ローカルＤ／Ａ変換器９６、９９と、遅延回路９７、９８とからなるバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器は、全体で４次の遅延を発生する。

図４は、図２のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器の周波数特性を示す図である。図２のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器の共振器９２、９４は、それぞれ共振周波数ｆ０（サンプリング周波数ｆｓの１／４の周波数）に共振している。アナログ入力信号Ｖｉｎは共振器９２、９４を経由して、量子化器９５の入力に伝達される。量子化器９５のディジタル出力は遅延回路９７、９８を経由してローカルＤ／Ａ変換器９６、９９によりアナログ出力信号に変換され、共振器９２、９４に入力される。加算器９２１での減算による量子化誤差が、共振器９２、９４、量子化器９５、ローカルＤ／Ａ変換器９９を経由して共振器９２にフィードバックされる。つまり、量子化誤差の共振周波数成分は大きなフィードバックを生じる。その結果、図４に示すように共振周波数ｆ０の近傍で量子化雑音は低減され、低周波と高周波との量子化雑音は増加するようになる。

しかしながら、本発明者等は本発明に先立ったＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機の開発において、図２示すディジタルＩＦ受信機のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器の入力換算雑音が高く良好なＳ／Ｎ比が得られないことを見い出した。

その原因は、既に説明したようにアナログ入力信号Ｖｉｎが共振器９２、９４を経由して、量子化器９５の入力に伝達されることに起因している。量子化器９５を多ビット量子化器で構成することにより、量子化器９５の入力ダイナミックレンジの問題は改善できる。しかし、共振器９２の内部信号が共振器９２の内部ダイナミックレンジを超えると、バンドパスΔΣ変調器により構成されたＡ／Ｄ変換器のＡ／Ｄ変換精度が劣化する。従って、共振器９２の内部信号が共振器９２の内部ダイナミックレンジを超えないように、共振器９２のゲインを低く設定する必要がある。しかし、共振器９２を低ゲインとすると、共振器９２の入力換算雑音が増大するので、良好なＳ／Ｎ比が得られないものである。

従って、本発明の目的は、バンドパスΔΣ変調器により構成されたＡ／Ｄ変換器のＳ／Ｎ比を改善することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。

即ち、本発明の代表的な半導体集積回路は、非クオドラチャー型のバンドパスΔΣ変調器（ＢＰΔΣＭｏｄ）により構成され、アナログ入力信号（Ｖｉｎ）をディジタル出力信号（Ｖｏｕｔ）に変換するＡ／Ｄ変換器を含む。前記バンドパスΔΣ変調器は、前記アナログ入力信号に応答して所定の周波数（ｆ０）でバンドパス特性を示して他の周波数で減衰特性を示す共振器（９２、９４）と、前記共振器の出力信号が供給される量子化器（９５）と、前記量子化器の出力信号が供給されるローカルＤ／Ａ変換器（９６）とを含む。前記バンドパスΔΣ変調器は、前記アナログ入力信号と前記ローカルＤ／Ａ変換器の出力のローカルアナログ信号との差の信号を生成して前記共振器に供給する。前記バンドパスΔΣ変調器は、前記量子化器の入力に前記アナログ入力信号を供給するための加算器（Ａｄｄ）を更に含む。

従って、加算器（Ａｄｄ）によって、アナログ入力信号（Ｖｉｎ）を量子化器（９５）の入力に供給するフィードフォワードパス（Ｆｆｄ）が形成されている。実質的にアナログ入力信号（Ｖｉｎ）の量子化器（９５）のディジタル出力とアナログ入力信号（Ｖｉｎ）との差の量子化誤差のみが、共振器（９２、９４）の内部に供給される。共振器の内部に供給される量子化誤差のみの信号レベルは、図２に示したバンドパスΔΣ変調器の場合の信号レベルよりも大幅に低減される。従って、共振器を高ゲインとすることができ、共振器の入力換算雑音が低下するので、良好なＳ／Ｎ比が得られるものとなる。

本発明者等は、非クオドラチャー型のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器においてアナログ入力信号を量子化器の入力に供給するフィードフォワードパスを設け量子化誤差を共振器の入力に供給して、共振器の入力信号レベルを大幅に低減すると言う本発明の基本的な技術思想に到達したものである。尚、本発明の非クオドラチャー型のバンドパスΔΣ変調器は、クオドラチャー型のバンドパスΔΣ変調器で問題となる直交ミキサーによるオーバーヘッドおよび２系統間のばらつきの影響を受けないものである。

前記非特許文献４と前記非特許文献５には、ループフィルタを積分器としたローパス（ＬＰ）ΔΣ変調器において、アナログ入力信号を量子化器の入力に直接供給することが記載されているが、非クオドラチャー型のバンドパス（ＢＰ）ΔΣ変調器と言う本発明の基本的な技術思想の前半の部分が欠落している。

前記非特許文献６には、クオドラチャー型バンドパス（ＢＰ）ΔΣ変調器においてアナログ入力信号を量子化器の入力に直接供給することが記載されている。しかし、非クオドラチャー型のバンドパス（ＢＰ）ΔΣ変調器と言う本発明の基本的な技術思想の前半の部分が欠落している。また、共振器の入力信号レベルが大幅に低減され、共振器を高ゲインとすることができ、共振器の入力換算雑音が低下するので、良好なＳ／Ｎ比が得られるとの記載も、欠落している。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

すなわち、本発明によれば、バンドパスΔΣ変調器により構成されたＡ／Ｄ変換器のＳ／Ｎ比を改善することが可能となる。

《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕本発明の代表的な実施の形態に係る本発明の代表的な半導体集積回路（ＬＳＩ）は、非クオドラチャー型のバンドパスΔΣ変調器（ＢＰΔΣＭｏｄ）により構成され、アナログ入力信号（Ｖｉｎ）をディジタル出力信号（Ｖｏｕｔ）に変換するＡ／Ｄ変換器（９）を含む。前記バンドパスΔΣ変調器は、前記アナログ入力信号に応答して所定の周波数（ｆ０）でバンドパス特性を示して前記所定の周波数と異なる他の周波数で減衰特性を示す共振器（９２、９４）を含む。前記バンドパスΔΣ変調器は、前記共振器の出力信号が供給される量子化器（９５）と、前記量子化器の出力信号が供給されるローカルＤ／Ａ変換器（９６）とを含む。前記バンドパスΔΣ変調器は、前記アナログ入力信号と前記ローカルＤ／Ａ変換器（９６）の出力のローカルアナログ信号との差の信号を生成して前記共振器に供給する。前記バンドパスΔΣ変調器は、前記量子化器の入力に前記アナログ入力信号を供給するための加算器（Ａｄｄ）を更に含む（図５参照）。

前記実施の形態によれば、加算器（Ａｄｄ）によって、アナログ入力信号を量子化器の入力に供給するフィードフォワードパス（Ｆｆｄ）が形成されている。アナログ入力信号の量子化器のディジタル出力とアナログ入力信号との差の量子化誤差が、共振器（９２、９４）の入力部で生成される。共振器内部に供給される量子化誤差のみの信号レベルは、図２に示したバンドパスΔΣ変調器の場合の信号レベルよりも大幅に低減される。従って、共振器を高ゲインとすることができ、共振器の入力換算雑音が低下するので、良好なＳ／Ｎ比が得られるものとなる。

好適な実施の形態として、前記共振器と、前記量子化器と、前記ローカルＤ／Ａ変換器とは所定の周波数（ｆｓ）のサンプリング信号（Φｓ）に応答して動作する。前記サンプリング信号の前記所定の周波数は前記アナログ入力信号の最高周波数ｆｉｎ（ｍａｘ）の４倍から誤差を持つように設定されている。

従って、前記好適な実施の形態によれば、前記サンプリング信号の奇数次高調波の影響を低減することが可能となる。

より好適な実施の形態として、前記共振器（９２）は、前記共振器の入力と出力との間に直列に接続された複数の積分回路（９２６、９２７）と、前記共振器の前記出力と前記入力との間に接続された帰還回路（９２５）とを含む（図６参照）。

従って、前記より好適な実施の形態によれば、前記帰還回路の係数（−２−ｂ）により前記所定の周波数は前記アナログ入力信号の最高周波数の４倍からの前記誤差を設定することができる。

具体的な実施の形態として、前記共振器（９２）の前記複数の積分回路の少なくとも１つの積分回路（９２７）は、ダブルサンプリングアーキテクチャーにより構成されている。すなわち、前記積分回路（９２７）は、２つのサンプリング容量（ＣａＡ、ＣaＢ）と、前記サンプリング信号の前記所定の周波数の半分の逆位相のサンプリングスイッチ信号（ΦＡ、ΦＢ）で制御される２系統のスイッチとを含む（図６参照）。

具体的な実施の形態として、前記非クオドラチャー型のバンドパスΔΣ変調器（ＢＰΔΣＭｏｄ）は、単一のアナログ入力信号（Ｖｉｎ）を単一のディジタル出力信号（Ｖｏｕｔ）に変換する（図５参照）。

〔２〕本発明の他の実施の形態に係るバンドパスΔΣ変調器（ＢＰΔΣＭｏｄ）により構成され、アナログ入力信号（Ｖｉｎ）をディジタル出力信号（Ｖｏｕｔ）に変換するＡ／Ｄ変換器を含む。前記バンドパスΔΣ変調器は、前記アナログ入力信号に応答して所定の周波数（ｆ０）でバンドパス特性を示して前記所定の周波数と異なる他の周波数で減衰特性を示す共振器（９２、９４）を含む。前記バンドパスΔΣ変調器は、前記共振器の出力信号が供給される量子化器（９５）と、前記量子化器の出力信号が供給されるローカルＤ／Ａ変換器（９６）とを含む。前記バンドパスΔΣ変調器は、前記アナログ入力信号と前記ローカルＤ／Ａ変換器（９６）の出力のローカルアナログ信号との差の信号を生成して前記共振器に供給する。前記バンドパスΔΣ変調器は、前記量子化器の入力に前記アナログ入力信号を供給するための加算器（Ａｄｄ）を更に含む（図５参照）。前記アナログ入力信号を前記加算器の入力に供給する一方、前記量子化器のスパイクノイズによる前記共振器の前記入力への影響を低減する信号伝達回路（１０３、１０４、１０１）を前記第２加算器の前記入力と前記共振器の前記入力との間に含む（図５、図８、図９、図１１参照）。

その結果、量子化器のスパイクノイズによる共振器の入力への影響を低減することができる。

好適な実施の形態として、前記信号伝達回路はローパスフィルタ（１０３、１０４）とボルテージフォロワー（１０１）と信号遅延回路（１０３、１０４）のいずれかで構成されている。

〔３〕本発明の他の実施の形態に係る半導体集積回路（ＬＳＩ）は、ＲＦアナログフロントエンド（ＲＦ＿ＡＦＥ）と、Ａ／Ｄ変換器（９）と、ディジタル信号処理ユニット（ＤＳＰ）とを半導体チップ内部に含む。前記ＲＦアナログフロントエンドは、ローノイズアンプ（２）と、ＲＦローカル信号発振器（４）と、受信ミキサ（５）とを含む。前記Ａ／Ｄ変換器は、アナログ入力信号（Ｖｉｎ）をディジタル出力信号（Ｖｏｕｔ）に変換するバンドパスΔΣ変調器（ＢＰΔΣＭｏｄ）により構成される。

前記ローノイズアンプは、アンテナ（ＡＮＴ）で受信されたＲＦ受信信号を増幅する。前記ローノイズアンプのＲＦ増幅信号は前記受信ミキサの一方の入力に供給され、前記ＲＦローカル信号発振器からのＲＦローカル信号は前記受信ミキサの他方の入力に供給される。前記受信ミキサでは前記ＲＦ増幅出力信号と前記ＲＦローカル信号とのミキシングが行われ、前記受信ミキサの出力からファーストダウンコンバージョンにより第１中間周波数信号が生成される。

前記第１中間周波数信号が前記バンドパスΔΣ変調器により構成された前記Ａ／Ｄ変換器に供給されることにより、前記Ａ／Ｄ変換器では前記第１中間周波数のアナログ信号からディジタル信号へのＡ／Ｄ変換が実行される。非クオドラチャー型の前記バンドパスΔΣ変調器は、量子化器の入力に前記アナログ入力信号を供給するための加算器（Ａｄｄ）を特に含む（図５参照）。または、前記量子化器のスパイクノイズによる前記共振器の前記入力への影響を低減する信号伝達回路（１０３、１０４、１０１）を前記加算器の前記入力と前記共振器の前記入力との間に含む（図５、図８、図９、図１１参照）。

好適な実施の形態として、複数の周波数帯域を持つ複数のＲＦ増幅信号は前記受信ミキサでの前記ファーストダウンコンバージョンにより共通の周波数の前記第１中間周波数信号に周波数変換される。

より好適な実施の形態として、前記複数のＲＦ増幅信号はＦＭラジオのＲＦ受信信号とＡＭラジオのＲＦ受信信号とである。

他のより好適な実施の形態として、前記複数のＲＦ増幅信号は、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００、ＷＣＤＭＡのＲＦ受信信号の少なくともいずれか２つのＲＦ受信信号である。

《実施の形態の説明》
次に、実施の形態について更に詳述する。以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、発明を実施するための最良の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

≪本発明の１つの実施の形態によるＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機≫
図１は、本発明の１つの実施の形態によるＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機を示す回路図である。同図に示すようにディジタルＩＦ受信機は、ＲＦアナログフロントエンドＲＦ＿ＡＦＥとディジタル信号処理大規模集積回路ＬＳＩとにより構成されている。

ＡＭ／ＦＭラジオのアンテナＡＮＴで受信されたＲＦ受信信号は、ＲＦアナログフロントエンドＲＦ＿ＡＦＥのＲＦバンドパスフィルタ１の入力に供給される。ＲＦバンドパスフィルタ１の出力は、ローノイズアンプ２の入力に供給される。ローノイズアンプ２の出力は、イメージ除去用のバンドパスフィルタ３の入力に供給される。イメージ除去用のバンドパスフィルタ３の出力は、受信ミキサ５の一方の入力に供給される。ＲＦローカル信号発振器としての電圧制御発振器４からのＲＦローカル信号は、受信ミキサ５の他方の入力に供給される。受信ミキサ５では、バンドパスフィルタ３のＲＦ増幅出力信号と電圧制御発振器４からのＲＦローカル信号とのミキシングが行われ、受信ミキサ５の出力からファーストダウンコンバージョンにより第１中間周波数信号が生成される。ＦＭラジオのＲＦ受信信号は６５ＭＨｚ〜１０８ＭＨｚであり、ＡＭラジオのＲＦ受信信号は１４５ｋＨｚ〜１０ＭＨｚである。ＲＦアナログフロントエンドＲＦ＿ＡＦＥは、ＦＭラジオのＲＦ受信信号とＡＭラジオのＲＦ受信信号とを共通の周波数の第１中間周波数信号（例えば、１０．７ＭＨｚ）に周波数変換する。その結果、ＡＭ／ＦＭラジオを構成する際に、電圧制御発振器４、受信ミキサ５、中間周波数アンプ６、中間周波数バンドパスフィルタ７、ＡＧＣアンプ８、Ａ／Ｄ変換器９を共通使用することが可能となる。第１中間周波数信号は中間周波数アンプ６で増幅された後、中間周波数バンドパスフィルタ７の入力に供給される。中間周波数バンドパスフィルタ７の出力はＡＧＣアンプ８で増幅された後、ＬＳＩのバンドパスデルタシグマ変調器ＢＰΔΣＭｏｄで構成されたＡ／Ｄ変換器９に供給される。狭帯域高周波信号の高解像度Ａ／Ｄ変換を行うバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９では、第１中間周波数のアナログ信号からディジタル信号へのＡ／Ｄ変換が実行される。Ａ／Ｄ変換器９のディジタル出力信号はＬＳＩのディジタルシグナルプロセッサ（ＤＳＰ）１０に供給されることにより、ソフトウェア処理復調によってＡＭ復調信号もしくはＦＭ復調信号が生成される。

≪本発明の他の１つの実施の形態による携帯電話を構成するディジタルＩＦ受信機≫
本発明の他の１つの実施の形態としてディジタルＩＦ受信機は、マルチモード・マルチバンドの携帯電話を構成するものである。この場合には、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００、ＷＣＤＭＡのマルチモード・マルチバンドの異なる周波数のＲＦ受信信号は、携帯電話の図１のＲＦアナログフロントエンドＲＦ＿ＡＦＥは共通の周波数の第１中間周波数信号（例えば、６０ＭＨｚ）にファーストダウンコンバージョンにより周波数変換される。これを可能とするように、ＲＦローカル信号発振器としての電圧制御発振器４は、複数の周波数帯域のＲＦローカル信号を生成する。ＧＳＭ８５０のＲＦ受信周波数は８６９〜８９４ＭＨｚであり、ＧＳＭ９００のＲＦ受信周波数は９２５〜９６０ＭＨｚである。ＤＣＳ１８００のＲＦ受信周波数は１８０５〜１８８０ＭＨｚであり、ＰＣＳ１９００のＲＦ受信周波数は１９３０〜１９９０ＭＨｚであり、ＷＣＤＭＡのＲＦ受信周波数は２１１０〜２１７０ＭＨｚである。尚、ＧＳＭはGlobal System for Mobile Communicationの略であり、ＤＣＳはDigital Cellular Systemの略である。また、ＰＣＳはPersonal Communication Systemの略であり、ＷＣＤＡＭはWideband Code Division Multiple Accessの略である。ＲＦローカル信号発振器としての電圧制御発振器４は、電圧制御発振回路と分周回路とを含む。いずれの場合も、電圧制御発振回路は高周波数帯域で発振して、ＧＳＭ８５０とＧＳＭ９００の低ＲＦ受信周波数信号を受信する場合に、分周回路は電圧制御発振回路の発振出力信号を分周して分周ローカル信号を受信ミキサ５の他方の入力に供給する。このようにして、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００、ＷＣＤＭＡの異なる周波数のＲＦ受信信号は、６０ＭＨｚの共通の周波数の第１中間周波数信号にファーストダウンコンバージョンにより周波数変換されることができる。この第１中間周波数信号は、バンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９によりディジタル信号にＡ／Ｄ変換されることができる。Ａ／Ｄ変換器９のディジタル出力信号はＬＳＩのディジタルシグナルプロセッサ（ＤＳＰ）１０に供給されることにより、ソフトウェア処理復調によってベースバンド復調信号が生成される。

≪本発明の１つの実施の形態によるバンドパスΔΣ変調器により構成された基本的なＡ／Ｄ変換器≫
図５は、図１の本発明の１つの実施の形態によるＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９を示す図である。図５のＡ／Ｄ変換器９は、前記非特許文献６と前記非特許文献７とに記載されたクオドラチャーバンドパス（ＢＰ）ΔΣ変調器とは異なる非クオドラチャー型のバンドパスΔΣ変調器（ＢＰΔΣＭｏｄ）により構成され、単一のアナログ入力信号（Ｖｉｎ）を単一のディジタル出力信号（Ｖｏｕｔ）に変換する。単一のアナログ入力信号と単一のディジタル出力信号とは、前記非特許文献７に記載のような互いに独立のリアルパートとイマジナリーパートとの複素直交アナログ入力信号と複素直交ディジタル出力信号とを排除するものである。しかし、単一のアナログ入力信号と単一のディジタル出力信号とは、互いに異存関係の非反転単一入力信号と反転単一入力信号もしくは非反転単一出力信号と反転単一出力信号とを、排除するのではなく、包含するものである。

図５の本発明の１つの実施の形態によるＡ／Ｄ変換器９が図２の本発明に先立って本発明者等により開発されたＡ／Ｄ変換器９と基本的に相違するのは、図５のＡ／Ｄ変換器９が量子化器９５の入力にアナログ入力信号Ｖｉｎを供給するための加算器Ａｄｄを更に含むことである。図５のＡ／Ｄ変換器９に追加されたローパスフィルタ１０３、１０４、信号遅延回路１０３、１０４は副次的な相違であり、後に詳細に説明する。尚、量子化器９５は、ＡＤＣ（アナログディジタル変換器）と呼ばれることもある。

従って、図５のＡ／Ｄ変換器９では、基本的な相違である加算器Ａｄｄによって、アナログ入力信号Ｖｉｎを量子化器９５の入力に直接供給するダイレクトフィードフォワードパスＦｆｄが形成されている。ローパスフィルタ１０３での時間遅延が共振器９２、９４での時間遅延よりも無視できる程小さく設定されているので、アナログ入力信号Ｖｉｎは実質的な時間遅延無しにダイレクトフィードフォワードパスＦｆｄと加算器Ａｄｄとを介して量子化器９５の入力に供給される。比較的短時間の間に量子化器９５のディジタル出力は、ローカルＤ／Ａ変換器９６によりアナログ帰還信号に逆変換される。ローカルＤ／Ａ変換器９６からのアナログ帰還信号は、共振器９２の入力に帰還される。量子化器９５のディジタル出力の逆変換のアナログ帰還信号とローパスフィルタ１０４を介したアナログ入力信号Ｖｉｎとの差の量子化誤差が共振器９２の入力部９２１で生成される。図５のＡ／Ｄ変換器９で共振器９２、９４の内部に供給される実質的に量子化誤差のみの信号レベルは、図２に示したバンドパスΔΣ変調器の場合の信号レベルよりも大幅に低減される。従って、共振器９２、９４を高ゲインとすることができ、共振器９２、９４の入力換算雑音が低下するので、良好なＳ／Ｎ比が得られるものとなる。共振器９２の高ゲインは、共振器９２の２個の積分回路９２６、９２７のゲイン係数ｋ１、ｋ２を大きな値とすることにより実現される。同様に、共振器９４の高ゲインは、共振器９４の２個の積分回路９４６、９４７のゲイン係数ｋ３、ｋ４を大きな値とすることにより実現されることができる。

図１のＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機のＦＭ／ＡＭの１０．７ＭＨｚの共通の第１中間周波数信号であるＡＧＣアンプ８の出力のアナログ入力信号Ｖｉｎは、ローパスフィルタ１０３とダイレクトフィードフォワードパスＦｆｄとを介して、量子化器９５の入力に供給される。また、ＡＧＣアンプ８の出力のアナログ入力信号Ｖｉｎは、前述のように大きな遅延時間に設定されたローパスフィルタ１０４を介して、共振器９２の一方の入力端子に供給される。共振器９２の他方の入力端子にはローカルＤ／Ａ変換器９６からのディジタル出力の逆変換のアナログ帰還信号が供給される。共振器９２は、加算器９２１と２個の遅延回路９２４、９２９と２個の積分回路９２６、９２７により構成されている。加算器９２１の一方の入力端子には遅延回路９２９を介した入力信号Ｖｉｎが供給され、加算器９２１の他方の入力端子には遅延回路９２４を介したＤ／Ａ変換器９６の出力信号が−１倍された後に供給される。加算器９２１の更に他方の入力端子には、帰還回路９２５を介した積分回路９２７の出力信号が供給される。共振器９２の出力信号は、共振器９４の入力に供給されると伴に増幅器９９１を介して加算器Ａｄｄに供給される。共振器９４は、加算器９４１と２個の積分回路９４６、９４７と、遅延回路９４４とにより構成されている。加算器９４１の一方の入力端子には遅延回路９４４を介した共振器９２の出力信号が供給され、加算器９４１の他方の入力端子には積分回路９４７の出力信号が帰還回路９４５を介して供給される。加算器Ａｄｄの一方の入力端子にはローパスフィルタ１０３およびダイレクトフィードフォワードパスＦｆｄを介したアナログ入力信号Ｖｉｎが供給され、他方の入力端子には共振器９４の出力信号が供給される。加算器Ａｄｄの更に他方の端子には、共振器９２の出力信号が増幅器９９１によりＧｖ倍に増幅された後に供給される。量子化器９５の入力には加算器Ａｄｄの３入力信号の加算値が供給され、量子化器９５の出力からディジタル出力信号Ｖｏｕｔが生成される。ディジタル出力信号Ｖｏｕｔは、アナログ入力信号Ｖｉｎのレベルに対応するディジタル出力信号である。量子化器９５の他のディジタル出力信号は、ローカルＤ／Ａ変換器９６によりアナログ帰還信号に逆変換される。ローカルＤ／Ａ変換器９６からのアナログ帰還信号は、共振器９２の入力に帰還される。共振器９２の２個の積分回路９２６、９２７と、共振器９４の２個の積分回路９４６、９４７と、遅延回路９２１、９２４、９４４とは、それぞれアナログ入力信号Ｖｉｎの最高周波数ｆｉｎ（Ｍａｘ）の４倍の周波数のサンプリング周波数ｆｓのサンプリング信号に応答して入力信号の遅延を行う。また、量子化器９５とローカルＤ／Ａ変換器９６とにも、アナログ入力信号Ｖｉｎの最高周波数ｆｉｎ（Ｍａｘ）の４倍の周波数のサンプリング周波数ｆｓのサンプリング信号が供給される。図１のＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機のＦＭ／ＡＭの共通の第１中間周波数信号の中心周波数が１０．７ＭＨｚであるので、アナログ入力信号Ｖｉｎの最高周波数ｆｉｎ（Ｍａｘ）は略１１ＭＨｚとなる。従って、サンプリング信号のサンプリング周波数ｆｓは略４４ＭＨｚとなる。

≪サンプリング時のスパイクノイズの低減≫
一方、サンプリング周波数ｆｓのサンプリング信号Φｓによるサンプリング時に量子化器９５に発生する高レベルのスパイクノイズが加算器ＡｄｄとダイレクトフィードフォワードパスＦｆｄとを介して共振器９２に入力される場合がある。図１０は、図５、図８、図９のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９の量子化器９５の構成を示す回路図である。同図に示すように、量子化器９５は、入力信号Ｖを供給する入力スイッチＩｎ＿ＳＷ１と、基準電圧Ｖｒｅｆを供給する基準スイッチＩｎ＿ＳＷ２と、サンプリング容量Ｃｉｎと、オペアンプｏｐａｍｐと、フィードバックスイッチＦＤ＿ＳＷとからなる電圧比較器を含む。入力スイッチＩｎ＿ＳＷ１を駆動するサンプリング信号Φｓのスパイクノイズ信号成分は、入力スイッチＩｎ＿ＳＷ１を介して量子化器９５の入力から加算器ＡｄｄとダイレクトフィードフォワードパスＦｆｄとを介して、共振器９２に入力される。すると、バンドパスΔΣ変調器により構成されたＡ／Ｄ変換器のＳ／Ｎ比を劣化することが、本発明者等の検討により明らかとされた。

図５のＡ／Ｄ変換器９に追加されたローパスフィルタ１０３、１０４は、サンプリング周波数ｆｓのサンプリング信号Φｓによる量子化器９５からのスパイクノイズ成分が共振器９２に入力されるレベルを低減するものである。ローパスフィルタ１０３、１０４は、抵抗Ｒ２と容量Ｃ２とで構成される。ローパスフィルタ１０３、１０４は、中心周波数１０．７ＭＨｚのアナログ入力信号Ｖｉｎを実質的に減衰することなく伝達するが、略４４ＭＨｚの周波数のスパイクノイズ成分は十分に減衰するものである。尚、ローパスフィルタ１０３は、図１のディジタルＩＦ受信機において大規模集積回路ＬＳＩからＲＦアナログフロントエンドＲＦ＿ＡＦＥに伝達されるＥＭＩ妨害信号のレベルを低減する機能も有している。すなわち、ＬＳＩのＡ／Ｄ変換器９の入力からの略４４ＭＨｚの周波数のスパイクノイズ成分が、ローパスフィルタ１０３により減衰されてアナログ入力信号Ｖｉｎの入力端子に伝達される。

≪高調波歪による影響の低減≫
上記の実施の形態では、サンプリング信号Φｓのサンプリング周波数ｆｓは、アナログ入力信号Ｖｉｎの最高周波数ｆｉｎ（Ｍａｘ）の４倍の周波数に設定されている。しかし、この場合には図５のＡ／Ｄ変換器９の内部回路の歪により生じるサンプリング信号Φｓの高調波歪による影響により、奇数次高調波の折り返しによりＳ／Ｎ比が劣化する。この問題を回避するため、サンプリング信号Φｓのサンプリング周波数ｆｓをアナログ入力信号Ｖｉｎの最高周波数ｆｉｎ（Ｍａｘ）の４倍から誤差を持つようにする。例えば、アナログ入力信号Ｖｉｎの中心周波数１０．７ＭＨｚであると、サンプリング信号Φｓのサンプリング周波数ｆｓは３７ＭＨｚに設定される。

図６は、上記を可能とする図５に示したバンドパスΔΣ変調器内部の前段の共振器９２の構成を示す図である。後段の共振器９４も、２前段の共振器９２と略同様に構成されることができる。前段の共振器９２は、積分器回路９２６、９２７、遅延回路９２４、９２９、係数（−２−ｂ）を持った帰還回路９２５により構成されている。特に、帰還回路９２５の係数により、任意の値の誤差を実現することができる。図７は、図６のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器の周波数特性を示す図である。

≪ダブルサンプリングアーキテクチャー≫
ループフィルタを積分器としたローパス（ＬＰ）ΔΣ変調器と比較すると、ループフィルタを積分器でなく共振器としたバンドパス（ＢＰ）ΔΣ変調器では、アナログ入力信号の周波数と共振器のサンプリング信号のサンプリング周波数とが高くなる。通常では周波数の増大により、バンドパス（ＢＰ）ΔΣ変調器で構成されるＡ／Ｄ変換器の消費電力も増大する。

図６の前段の共振器９２の構成で、遅延回路９２４のサンプリング回路部と遅延回路９２９のサンプリング回路部と帰還回路９２５のサンプリング回路部と積分回路９２７のサンプリング回路部にダブルサンプリングアーキテクチャーが採用されることによって、低消費電力化が実現されている。これらのサンプリング回路部の並列サンプリング容量ＣｉｎＡ、ＣｉｎＢには、互いに逆位相のサンプリングスイッチ信号ΦＡ、ΦＢで駆動される２系統のスイッチが接続されている。互いに逆位相のサンプリングスイッチ信号ΦＡ、ΦＢの周波数は、上記のサンプリング信号Φｓのサンプリング周波数ｆｓの半分の周波数ｆｓ／２に設定され、消費電力も半分に低減されている。尚、オペアンプｏｐａｍｐ１、ｏｐａｍｐ２と積分容量Ｃｄ、Ｃｂとサンプリング容量ＣｉｎＡ、ＣｉｎＢ、ＣｃＡ、ＣｃＢ、ＣａＡ、ＣａＢとにより、積分器が実現される。サンプリングスイッチのタイミングおよびサンプリング容量と積分容量との容量比が、それぞれ、遅延回路９２４、９２９、積分回路９２７の遅延効果、および帰還回路９２５の信号増幅効果を実現する。

≪量子化器とローカルＤ／Ａ変換器とのパイプライン動作≫
図８は、図１のＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機のための本発明の他の１つの実施の形態によるバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９を示す図である。

図８では、量子化器９５のディジタル出力信号のタイミングとローカルＤ／Ａ変換器９６によるアナログ帰還信号への逆変換のタイミングとの差を吸収するための遅延回路１００が、量子化器９５の出力とローカルＤ／Ａ変換器９６の入力との間に挿入されている。量子化器とローカルＤ／Ａ変換器とのパイプライン動作させることにより、量子化器とローカルＤ／Ａ変換器との動作タイミングマージンが拡大する。また、それに伴い、ローバスフィルタ１０４を介したアナログ入力信号Ｖｉｎから加算器９２１への信号供給のタイミングが遅延されている。すなわち、共振器９２の入力の遅延回路９２９に更にもう１個の遅延回路９３０が接続されることにより、動作タイミングの整合が得られる。

≪量子化器とローカルＤ／Ａ変換器との非パイプライン動作≫
図８の遅延回路９３０の追加によるオーバーヘッドが大きく問題となる場合もある。遅延回路をオペアンプを用いて構成すると、消費電力の著しく増大し、オペアンプを用いない構成を用いたしても、占有面積の大きなサンプリング容量を別系統必要とし、面積増大が問題となる。

図９は、図１のＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機のための本発明の更に他の１つの実施の形態によるバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９を示す図である。図９に示すバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９では、図８のＡ／Ｄ変換器９の遅延回路１００と追加の遅延回路９３０とは削除されている。

図１０は、図９のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９の量子化器９５の構成を示す回路図である。同図に示すように、量子化器９５は、入力信号Ｖを供給する入力スイッチＩｎ＿ＳＷ１と、基準電圧Ｖｒｅｆを供給する基準スイッチＩｎ＿ＳＷ２と、サンプリング容量Ｃｉｎと、オペアンプｏｐａｍｐと、フィードバックスイッチＦＤ＿ＳＷとからなる電圧比較器を含む。入力スイッチＩｎ＿ＳＷ１は正相サンプリング信号Φｓにより駆動され、基準スイッチＩｎ＿ＳＷ２とフィードバックスイッチＦＤ＿ＳＷとは逆相サンプリング信号／Φｓにより駆動される。この電圧比較器の出力には、スイッチＣｐ＿ＳＷCを介して２段ラッチ回路ＦＬ、ＲＬ１、ＲＬ２が接続されている。２段ラッチ回路の前段ラッチＦＬには、逆相サンプリング信号／Φｓに応答して電圧比較器の出力信号がラッチされる。２段ラッチ回路の前段ラッチＦＬの出力には、２個の後段ラッチＲＬ１、ＲＬ２の入力が並列に接続される。倍周期の正相サンプリング信号Φｓ２と倍周期の逆相サンプリング信号／Φｓ２とに応答して２個の後段ラッチＲＬ１、ＲＬ２の一方のラッチＲＬ１と他方のラッチＲＬ２とは、インターリーブ方式で前段ラッチＦＬの出力信号を交互にラッチする。更に、サンプリング信号Φｓ、／Φｓに応答して量子化器９５の２個の後段ラッチの一方のラッチＲＬ１と他方のラッチＲＬ２の出力信号は、交互にローカルＤ／Ａ変換器９６の入力に供給される。このインターリーブ動作により、量子化器９５とローカルＤ／Ａ変換器９６との動作タイミングマージンが拡大する。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

図１１は、図１のＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機のための本発明の更に他の１つの実施の形態によるバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９を示す図である。同図において、ダイレクトフィードフォワードパスＦｆｄにはオペアンプｏｐａｍｐにより構成されたボルテージフォロワー１０１が配置されている。ボルテージフォロワー１０１のオペアンプｏｐａｍｐの非反転入力端子＋には、アナログ入力信号Ｖｉｎが供給される。ボルテージフォロワー１０１のオペアンプｏｐａｍｐの出力端子は、反転入力端子−に接続されるとともに加算器Ａｄｄの入力に接続されている。ボルテージフォロワー１０１のオペアンプｏｐａｍｐは、アナログ入力信号Ｖｉｎに応答して加算器Ａｄｄの入力を高い駆動能力で駆動する。また、ボルテージフォロワー１０１のオペアンプｏｐａｍｐの非反転入力端子＋と反転入力端子−との間の入力寄生容量Ｃｉｎ＿ｐが、小さく設定されている。ボルテージフォロワー１０１のオペアンプｏｐａｍｐの出力インピーダンスが低いので、ボルテージフォロワー１０１のオペアンプｏｐａｍｐは量子化器９５からのスパイクノイズ成分が共振器９２に入力されるレベルを低減することができる。

また、図１１で用いたボルテージフォロワー１０１を信号遅延器１０３、１０４で置き換えてもスパイクノイズの影響を低減できる。ただし、加算器Ａｄｄの信号入力と共振器９２の入力におけるサンプリングタイミングを決定するクロック信号に遅延回路を置くことによっても、加算器Ａｄｄの入力と共振器９２の入力との間に信号遅延回路を構成するものと同等の信号遅延効果を得ることができる。

また、共振器９２、９４を２個直列接続することに限定されるものではなく、３個直列接続することもできる。この場合には、全体で４次ではなく６次のバンドパスΔΣ変調器によるＡ／Ｄ変換器が構成され、より大きな量子化雑音低減効果を得る。更に、二重遅延共振器を、１個とすることもできる。この場合には、全体で４次ではなく２次のバンドパスΔΣ変調器によるＡ／Ｄ変換器が構成される。

また例えば、本発明はＡＭ／ＦＭラジオや携帯電話を構成するディジタルＩＦ受信機以外にも、無線ＬＡＮやブルートース、ウルトラワイドバンド・インパルスラジオ（ＵＷＢ−ＩＲ）などを構成するディジタルＩＦ受信機に適用でき、車載機器、家電製品、その他の無線通信を用いる機器、装置に広く適用することができる。

また例えば、図１において、集積密度の向上により、ＲＦアナログフロントエンドＲＦ＿ＡＦＥの回路部分をディジタル信号処理大規模集積回路ＬＳＩのチップ内部に集積化されることもできる。この統合チップは、ＡＭ／ＦＭラジオ、マルチモード・マルチバンドの携帯電話、無線ＬＡＮ、ブルートース、ＵＷＢ−ＩＲを構成するディジタルＩＦ受信機の製品コストの低減に有効となるであろう。

図１は、本発明に先立って本発明者等により開発されたＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機を示す回路図であるとともに、本発明の１つの実施の形態によるＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機を示す回路図でもある。 図２は、図１のＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器を示す図である。 図３は、図２のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器の二重遅延共振器９２の動作を説明する波形図である。 図４は、図２のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器の周波数特性を示す図である。 図５は、図１の本発明の１つの実施の形態によるＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９を示す図である。 図６は、図５に示したバンドパスΔΣ変調器内部の前段の共振器の構成を示す図である。 図７は、図５のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器の周波数特性を示す図である。 図８は、図１のＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機のための本発明の他の１つの実施の形態によるバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９を示す図である。 図９は、図１のＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機のための本発明の更に他の１つの実施の形態によるバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器９を示す図である。 図１０は、図５、図８、図９のバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器の量子化器の構成を示す回路図である。 図１１は、図１のＡＭ／ＦＭラジオを構成するディジタルＩＦ受信機のための本発明の更に他の１つの実施の形態によるバンドパスΔΣ変調器により構成されたＡ／Ｄ変換器を示す図である。

符号の説明

ＡＮＴ アンテナ
１ ＲＦバンドパスフィルタ
２ ローノイズアンプ
３ バンドパスフィルタ
４ ＲＦローカル信号発振器としての電圧制御発振器
５ 受信ミキサ
６ 中間周波数アンプ
７ 中間周波数バンドパスフィルタ
８ ＡＧＣアンプ
９ Ａ／Ｄ変換器
１０ ＤＳＰ
９２ 共振器
９２１ 加算器
９２２ 遅延回路
９２３ 遅延回路
９２４ 遅延回路
９２５ 帰還回路
９２６ 積分回路
９２７ 積分回路
９２８ 遅延回路
９２９ 遅延回路
９３０ 遅延回路
９４ 共振器
９４１ 加算器
９４２ 遅延回路
９４３ 遅延回路
９４４ 遅延回路
９４５ 帰還回路
９４６ 積分回路
９４７ 積分回路
９５ 量子化器
９６ ローカルＤ／Ａ変換器
９７ 遅延回路
９８ 遅延回路
９９ ローカルＤ／Ａ変換器
９９１ 増幅回路
１００ 遅延回路
１０３ ローパスフィルタ
１０４ ローパスフィルタ
１０１ ボルテージフォロワ
Ａｄｄ 加算器
Ｆｆｄ ダイレクトフィードフォワードパス

Claims (28)

1. 非クオドラチャー型のバンドパスΔΣ変調器により構成され、アナログ入力信号をディジタル出力信号に変換するＡ／Ｄ変換器を含み、
   前記バンドパスΔΣ変調器は、前記アナログ入力信号に応答して所定の周波数でバンドパス特性を示して前記所定の周波数と異なる他の周波数で減衰特性を示す共振器と、
   前記共振器の出力信号が供給される量子化器と、
   前記量子化器の出力信号が供給されるローカルＤ／Ａ変換器とを含み、
   前記バンドパスΔΣ変調器は、前記アナログ入力信号と前記ローカルＤ／Ａ変換器の出力のローカルアナログ信号との差の信号を生成して前記共振器に供給して、
   前記バンドパスΔΣ変調器は、前記量子化器の入力に前記アナログ入力信号を供給するための加算器を更に含む半導体集積回路。
2. 前記共振器と、前記量子化器と、前記ローカルＤ／Ａ変換器とは所定の周波数のサンプリング信号に応答して動作して、前記サンプリング信号の前記所定の周波数は前記アナログ入力信号の最高周波数の４倍から誤差を持つように設定されている請求項１に記載の半導体集積回路。
3. 前記共振器は、前記共振器の入力と出力との間に直列に接続された複数の遅延回路もしくは複数の積分回路と、前記共振器の前記出力と前記入力との間に接続された帰還回路とを含む請求項２に記載の半導体集積回路。
4. 前記共振器の前記複数の遅延回路の少なくとも１つの遅延回路は２つのサンプリング容量と、前記サンプリング信号の前記所定の周波数の半分の逆位相のサンプリングスイッチ信号で制御される２系統のスイッチとを含むダブルサンプリングアーキテクチャーにより構成されている請求項１に記載の半導体集積回路。
5. 前記非クオドラチャー型のバンドパスΔΣ変調器は、単一のアナログ入力信号を単一のディジタル出力信号に変換する請求項１に記載の半導体集積回路。
6. バンドパスΔΣ変調器により構成され、アナログ入力信号をディジタル出力信号に変換するＡ／Ｄ変換器を含み、
   前記バンドパスΔΣ変調器は、前記アナログ入力信号に応答して所定の周波数でバンドパス特性を示して前記所定の周波数と異なる他の周波数で減衰特性を示す共振器と、
   前記共振器の出力信号が供給される量子化器と、
   前記量子化器の出力信号が供給されるローカルＤ／Ａ変換器とを含み、
   前記バンドパスΔΣ変調器は、前記アナログ入力信号と前記ローカルＤ／Ａ変換器の出力のローカルアナログ信号との差の信号を生成して前記共振器に供給して、
   前記バンドパスΔΣ変調器は、前記量子化器の入力に前記アナログ入力信号を供給するための加算器を更に含み、
   前記アナログ入力信号を前記加算器の入力に供給する一方、前記量子化器のスパイクノイズによる前記共振器の前記入力への影響を低減する信号伝達回路を前記加算器の前記入力と前記共振器の前記入力との間に更に含む半導体集積回路。
7. 前記信号伝達回路はローパスフィルタとボルテージフォロワーと信号遅延回路のいずれかで構成されている請求項６に記載の半導体集積回路。
8. 前記加算器の前記入力と前記共振器の前記入力におけるサンプリングタイミングを決定するクロック信号に遅延回路を設けたことを特徴とする請求項６記載の半導体集積回路。
9. 前記共振器と、前記量子化器と、前記ローカルＤ／Ａ変換器とは所定の周波数のサンプリング信号に応答して動作して、前記サンプリング信号の前記所定の周波数は前記アナログ入力信号の最高周波数の４倍から誤差を持つように設定されている請求項６に記載の半導体集積回路。
10. 前記共振器は、前記共振器の入力と出力との間に直列に接続された複数の遅延回路もしくは積分回路と、前記共振器の前記出力と前記入力との間に接続された帰還回路とを含む請求項６に記載の半導体集積回路。
11. 前記共振器の前記複数の遅延回路もしくは前記複数の積分回路の少なくとも１つの遅延回路もしくは１つの積分回路は２つのサンプリング容量と、前記サンプリング信号の前記所定の周波数の半分の逆位相のサンプリングスイッチ信号で制御される２系統のスイッチとを含むダブルサンプリングアーキテクチャーにより構成されている請求項６に記載の半導体集積回路。
12. ＲＦアナログフロントエンドと、Ａ／Ｄ変換器と、ディジタル信号処理ユニットとを半導体チップ内部に含み、
    前記ＲＦアナログフロントエンドは、ローノイズアンプと、ＲＦローカル信号発振器と、受信ミキサとを含み、
    前記Ａ／Ｄ変換器は、アナログ入力信号をディジタル出力信号に変換する非クオドラチャー型のバンドパスΔΣ変調器により構成され、
    前記ローノイズアンプはアンテナで受信されたＲＦ受信信号を増幅して、前記ローノイズアンプのＲＦ増幅信号は前記受信ミキサの一方の入力に供給され、前記ＲＦローカル信号発振器からのＲＦローカル信号は前記受信ミキサの他方の入力に供給され、前記受信ミキサでは前記ＲＦ増幅出力信号と前記ＲＦローカル信号とのミキシングが行われ、前記受信ミキサの出力からファーストダウンコンバージョンにより第１中間周波数信号が生成され、
    前記第１中間周波数信号が前記バンドパスΔΣ変調器により構成された前記Ａ／Ｄ変換器に供給されることにより、前記Ａ／Ｄ変換器では前記第１中間周波数のアナログ信号からディジタル信号へのＡ／Ｄ変換が実行され、
    前記バンドパスΔΣ変調器は、前記アナログ入力信号に応答して所定の周波数でバンドパス特性を示して前記所定の周波数と異なる他の周波数で減衰特性を示す共振器と、
    前記共振器の出力信号が供給される量子化器と、
    前記量子化器の出力信号が供給されるローカルＤ／Ａ変換器とを含み、
    前記バンドパスΔΣ変調器は、前記アナログ入力信号と前記ローカルＤ／Ａ変換器の出力のローカルアナログ信号との差の信号を生成して前記共振器に供給して、
    前記バンドパスΔΣ変調器は、前記量子化器の入力に前記アナログ入力信号を供給するための加算器を更に含む半導体集積回路。
13. 複数の周波数帯域を持つ複数のＲＦ増幅信号は前記受信ミキサでの前記ファーストダウンコンバージョンにより共通の周波数の前記第１中間周波数信号に周波数変換される請求項１２に記載の半導体集積回路。
14. 前記複数のＲＦ増幅信号はＦＭラジオのＲＦ受信信号とＡＭラジオのＲＦ受信信号とである請求項１３に記載の半導体集積回路。
15. 前記複数のＲＦ増幅信号は、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００、ＷＣＤＭＡのＲＦ受信信号の少なくともいずれか２つのＲＦ受信信号である請求項１３に記載の半導体集積回路。
16. 前記共振器と、前記量子化器と、前記ローカルＤ／Ａ変換器とは所定の周波数のサンプリング信号に応答して動作して、前記サンプリング信号の前記所定の周波数は前記アナログ入力信号の最高周波数の４倍から誤差を持つように設定されている請求項１２に記載の半導体集積回路。
17. 前記共振器は、前記共振器の入力と出力との間に直列に接続された複数の遅延回路もしくは複数の積分回路と、前記共振器の前記出力と前記入力との間に接続された帰還回路とを含む請求項１６に記載の半導体集積回路。
18. 前記共振器の前記複数の遅延回路もしくは前記複数の積分回路の少なくとも１つの遅延回路もしくは１つの積分回路は２つのサンプリング容量と、前記サンプリング信号の前記所定の周波数の半分の逆位相のサンプリングスイッチ信号で制御される２系統のスイッチとを含むダブルサンプリングアーキテクチャーにより構成されている請求項１２に記載の半導体集積回路。
19. 前記非クオドラチャー型のバンドパスΔΣ変調器は、単一のアナログ入力信号である前記アナログ入力信号を単一のディジタル出力信号である前記ディジタル出力信号に変換する請求項１２に記載の半導体集積回路。
20. ＲＦアナログフロントエンドと、Ａ／Ｄ変換器と、ディジタル信号処理ユニットとを半導体チップ内部に含み、
    前記ＲＦアナログフロントエンドは、ローノイズアンプと、ＲＦローカル信号発振器と、受信ミキサとを含み、
    前記Ａ／Ｄ変換器は、アナログ入力信号をディジタル出力信号に変換するバンドパスΔΣ変調器により構成され、
    前記ローノイズアンプはアンテナで受信されたＲＦ受信信号を増幅して、前記ローノイズアンプのＲＦ増幅信号は前記受信ミキサの一方の入力に供給され、前記ＲＦローカル信号発振器からのＲＦローカル信号は前記受信ミキサの他方の入力に供給され、前記受信ミキサでは前記ＲＦ増幅出力信号と前記ＲＦローカル信号とのミキシングが行われ、前記受信ミキサの出力からファーストダウンコンバージョンにより第１中間周波数信号が生成され、
    前記第１中間周波数信号が前記バンドパスΔΣ変調器により構成された前記Ａ／Ｄ変換器に供給されることにより、前記Ａ／Ｄ変換器では前記第１中間周波数のアナログ信号からディジタル信号へのＡ／Ｄ変換が実行され、
    前記バンドパスΔΣ変調器は、前記アナログ入力信号に応答して所定の周波数でバンドパス特性を示して前記所定の周波数と異なる他の周波数で減衰特性を示す共振器と、
    前記共振器の出力信号が供給される量子化器と、
    前記量子化器の出力信号が供給されるローカルＤ／Ａ変換器とを含み、
    前記バンドパスΔΣ変調器は、前記アナログ入力信号と前記ローカルＤ／Ａ変換器の出力のローカルアナログ信号との差の信号を生成して前記共振器に供給して、
    前記バンドパスΔΣ変調器は、前記量子化器の入力に前記アナログ入力信号を供給するための加算器を更に含み、
    前記アナログ入力信号を前記加算器の入力に供給する一方、前記量子化器のスパイクノイズによる前記共振器の前記入力への影響を低減する信号伝達回路を前記加算器の前記入力と前記共振器の前記入力との間に更に含む半導体集積回路。
21. 複数の周波数帯域を持つ複数のＲＦ増幅信号は前記受信ミキサでの前記ファーストダウンコンバージョンにより共通の周波数の前記第１中間周波数信号に周波数変換される請求項２０に記載の半導体集積回路。
22. 前記複数のＲＦ増幅信号はＦＭラジオのＲＦ受信信号とＡＭラジオのＲＦ受信信号とである請求項２１に記載の半導体集積回路。
23. 前記複数のＲＦ増幅信号は、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００、ＷＣＤＭＡのＲＦ受信信号の少なくともいずれか２つのＲＦ受信信号である請求項２１に記載の半導体集積回路。
24. 前記信号伝達回路はローパスフィルタとボルテージフォロワーと信号遅延回路のいずれかで構成されている請求項２０に記載の半導体集積回路。
25. 前記加算器の前記入力と前記共振器の前記入力におけるサンプリングタイミングを決定するクロック信号に遅延回路を設けたことを特徴とする請求項２０記載の半導体集積回路。
26. 前記共振器と、前記量子化器と、前記ローカルＤ／Ａ変換器とは所定の周波数のサンプリング信号に応答して動作して、前記サンプリング信号の前記所定の周波数は前記アナログ入力信号の最高周波数の４倍から誤差を持つように設定されている請求項２０に記載の半導体集積回路。
27. 前記共振器は、前記共振器の入力と出力との間に直列に接続された複数の遅延回路もしくは積分回路と、前記共振器の前記出力と前記入力との間に接続された帰還回路とを含む請求項２６に記載の半導体集積回路。
28. 前記共振器の前記複数の遅延回路の少なくとも１つの遅延回路は２つのサンプリング容量と、前記サンプリング信号の前記所定の周波数の半分の逆位相のサンプリングスイッチ信号で制御される２系統のスイッチとを含むダブルサンプリングアーキテクチャーにより構成されている請求項２０に記載の半導体集積回路。

Images