JP2008172030A - Method of manufacturing multilayer circuit board - Google Patents
Method of manufacturing multilayer circuit board Download PDFInfo
- Publication number
- JP2008172030A JP2008172030A JP2007003924A JP2007003924A JP2008172030A JP 2008172030 A JP2008172030 A JP 2008172030A JP 2007003924 A JP2007003924 A JP 2007003924A JP 2007003924 A JP2007003924 A JP 2007003924A JP 2008172030 A JP2008172030 A JP 2008172030A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- laminate
- circuit board
- multilayer circuit
- pressure correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、金属箔からなる導体パターンが形成された熱可塑性樹脂からなる複数枚の樹脂フィルムを位置決めしつつ積層し、当該積層体を加熱・加圧することにより、樹脂フィルム同士を相互に接着する多層回路基板の製造方法に関する。 In the present invention, a plurality of resin films made of a thermoplastic resin on which a conductor pattern made of a metal foil is formed are laminated while being positioned, and the laminate is heated and pressed to bond the resin films to each other. The present invention relates to a method for manufacturing a multilayer circuit board.
金属箔からなる導体パターンが形成された熱可塑性樹脂からなる複数枚の樹脂フィルムを積層し、当該積層体を加熱・加圧することにより、樹脂フィルム同士を相互に接着する多層回路基板の製造方法が知られている。この多層回路基板の製造方法では、複数枚の樹脂フィルム同士を一括して接着するため、安価に多層回路基板を製造することができる。 A method for producing a multilayer circuit board in which a plurality of resin films made of a thermoplastic resin having a conductor pattern made of metal foil is laminated, and the laminate is heated and pressurized to bond the resin films to each other. Are known. In this method of manufacturing a multilayer circuit board, a plurality of resin films are bonded together, so that the multilayer circuit board can be manufactured at low cost.
また、上記多層回路基板の製造方法において加熱・加圧する際のプレス工法が、例えば特開2003−273511号公報(特許文献1)に開示されている。 Further, a press method for heating and pressurizing in the above-described multilayer circuit board manufacturing method is disclosed in, for example, Japanese Patent Application Laid-Open No. 2003-273511 (Patent Document 1).
特許文献1に開示されたプレス工法では、加熱・加圧時に、熱プレス板と導体パターンが形成された樹脂フィルムの積層体の間に、緩衝効果を有するプレス用部材(緩衝材)を介在させる。これによって、導体パターンの存在による積層体の厚さ分布をキャンセルして、全体に均一な圧力を印加することができる。このため、各樹脂フィルムに形成されている導体パターンの相互の位置ズレを抑制することができ、製品歩留まりを高めることができる。
多層回路基板の製造において、近年、上記樹脂フィルムの積層数の増大に伴って導体パターンの存在による積層体の厚さ分布も増大する傾向にあり、緩衝材のみでは厚さ分布をカバーできなくなってきている。例えば、12μmの銅箔を用いて導体パターンを形成した樹脂フィルムを25枚積層して多層回路基板を製造する場合においては、積層体の各位置において、最大で12×25=300μmの厚さ分布が生じる。このため、積層体の加圧面内において各層の導体パターンが重なる割合の大きく異なる領域が存在すると、プレス圧力を均一にかけることができず、導体パターンの変形や相互の位置ズレが起きたり、各層の導体パターンを層間接続する導電材料の抵抗が上昇したりして、当該多層回路基板の信頼性が低下する。 In the production of multilayer circuit boards, in recent years, the thickness distribution of the laminate due to the presence of the conductor pattern tends to increase with the increase in the number of laminated resin films, and the thickness distribution cannot be covered only with the cushioning material. ing. For example, in the case of manufacturing a multilayer circuit board by laminating 25 resin films having conductor patterns formed using 12 μm copper foil, a thickness distribution of 12 × 25 = 300 μm at the maximum at each position of the laminate. Occurs. For this reason, if there is a region in which the conductor pattern of each layer overlaps greatly in the pressing surface of the laminate, the press pressure cannot be applied uniformly, and the conductor pattern may be deformed or misaligned. As a result, the resistance of the conductive material connecting the conductor patterns between the layers increases, and the reliability of the multilayer circuit board decreases.
そこで本発明は、金属箔からなる導体パターンが形成された熱可塑性樹脂からなる複数枚の樹脂フィルムを位置決めしつつ積層し、当該積層体を加熱・加圧することにより樹脂フィルム同士を相互に接着する多層回路基板の製造方法であって、導体パターンの変形や相互の位置ズレが起き難く、各層の導体パターンを層間接続する導電材料の抵抗上昇を抑制することができ、高い信頼性を有する多層回路基板の製造方法を提供することを目的としている。 In view of this, the present invention laminates a plurality of resin films made of thermoplastic resin on which a conductor pattern made of metal foil is formed, and bonds the resin films to each other by heating and pressurizing the laminate. A method for manufacturing a multilayer circuit board, in which deformation of a conductor pattern and mutual positional deviation are unlikely to occur, and it is possible to suppress an increase in resistance of a conductive material connecting the conductor patterns of each layer between layers, and to have high reliability. It aims at providing the manufacturing method of a board | substrate.
請求項1に記載の発明は、金属箔からなる導体パターンが形成された熱可塑性樹脂からなるn枚(nは、複数)の樹脂フィルムを、位置決めしつつ積層し、前記位置決めされたn枚の樹脂フィルムの積層体を熱プレス板により加熱しつつ加圧することにより、前記樹脂フィルム同士を相互に接着する多層回路基板の製造方法であって、前記積層体を前記熱プレス板による加圧方向から透視した場合に、積層体の加圧面内における任意の位置で、各層の導体パターンが重なる割合である導体存在率[%]を、(m/n)×100、(mは任意の位置での導体パターンの重なり層数で、0からnまでの整数)、で定義したとき、前記積層体の加圧面内において、加圧面内における最大導体存在率より小さな導体存在率を有する低導体存在率領域に対応して、所定厚さの凸部が形成されてなるプレス圧補正シートを準備し、前記熱プレス板により加熱・加圧する際に、前記低導体存在率領域と前記凸部が対向するようにして位置決めし、熱プレス板と前記積層体の間に前記プレス圧補正シートを介在させて加圧することを特徴としている。
In the invention according to
上記多層回路基板の製造方法においては、積層体の加圧面内において比較的低い導体存在率となっている低導体存在率領域において、当該低導体存在率領域に対向するように所定厚さの凸部が形成されてなるプレス圧補正シートを熱プレス板と積層体の間に介在させて、加熱しながら加圧プレスする。これによって、熱プレス板による加圧時に導体存在率が低いために印加圧力が周りに較べて伝達され難い低導体存在率領域に対して、プレス圧補正シートの凸部により、前記印加圧力の周りに対する不足分を補うことができる。従って、加熱・加圧時にプレス圧補正シートを介在させない場合に較べて、積層体の加圧面内における印加圧力を均一にすることができる。このため、熱によって可塑化した樹脂の不均一な流れを抑制することができ、導体パターンの変形や相互の位置ズレを抑制することができる。また、各層の導体パターンを層間接続する導電材料に対しても、均一で十分な圧力を印加することができ、低導体存在率領域にある導電材料の抵抗上昇を抑制することができる。 In the method for manufacturing a multilayer circuit board, a convex portion having a predetermined thickness is provided so as to face the low conductor abundance ratio region in a low conductor abundance ratio area having a relatively low conductor abundance ratio in the pressing surface of the laminate. A press pressure correction sheet formed with a portion is interposed between the hot press plate and the laminate, and is pressed under pressure while heating. As a result, when the pressure applied by the hot press plate is low, the applied pressure is less likely to be transmitted than the surrounding area due to the low conductor existing rate. Can compensate for the shortage. Therefore, compared with the case where no press pressure correction sheet is interposed during heating and pressurization, the applied pressure in the pressurization surface of the laminate can be made uniform. For this reason, the non-uniform flow of the resin plasticized by heat can be suppressed, and deformation of the conductor pattern and mutual displacement can be suppressed. In addition, a uniform and sufficient pressure can be applied to the conductive material for connecting the conductive patterns of the respective layers to each other, and an increase in resistance of the conductive material in the low conductor existence ratio region can be suppressed.
以上のようにして、上記多層回路基板の製造方法は、金属箔からなる導体パターンが形成された熱可塑性樹脂からなる複数枚の樹脂フィルムを位置決めしつつ積層し、当該積層体を加熱・加圧することにより樹脂フィルム同士を相互に接着する多層回路基板の製造方法であって、導体パターンの変形や相互の位置ズレが起き難く、各層の導体パターンを層間接続する導電材料の抵抗上昇を抑制することができ、高い信頼性を有する多層回路基板の製造方法とすることができる。 As described above, in the method for manufacturing a multilayer circuit board, a plurality of resin films made of a thermoplastic resin on which a conductor pattern made of a metal foil is formed are laminated while being positioned, and the laminate is heated and pressurized. This is a method for manufacturing a multilayer circuit board in which resin films are bonded to each other, and it is difficult for deformation of the conductor patterns and mutual positional deviation to occur, and to suppress an increase in resistance of the conductive material connecting the conductor patterns of each layer to each other. Thus, a method for manufacturing a multilayer circuit board having high reliability can be obtained.
請求項2に記載のように、前記導体存在率は、CAD(Computer Aided Design)による前記n枚の樹脂フィルムにおける導体パターンの図面から計算して求めることが好ましい。これによれば、複雑な導体パターンが各層に渡って形成される多層回路基板であっても、正確かつ簡単に導体存在率を計算することができる。 According to a second aspect of the present invention, it is preferable that the conductor abundance ratio is calculated and calculated from a drawing of a conductor pattern in the n resin films by CAD (Computer Aided Design). According to this, even if it is a multilayer circuit board in which a complicated conductor pattern is formed over each layer, the conductor presence rate can be calculated accurately and easily.
請求項3に記載のように、前記プレス圧補正シートは、前記凸部に対応する金属パターンが形成された樹脂シートからなることが好ましい。この場合には、前記低導体存在率領域が複雑なパターン形状になる場合であっても、これに対応するプレス圧補正シートの凸部を、エッチングによる金属パターンとして容易に形成することができる。 According to a third aspect of the present invention, the press pressure correction sheet is preferably made of a resin sheet on which a metal pattern corresponding to the convex portion is formed. In this case, even if the low conductor existence ratio region has a complicated pattern shape, the corresponding convex portion of the press pressure correction sheet can be easily formed as a metal pattern by etching.
この場合、例えば請求項4に記載のように、前記金属パターンが、前記金属箔からなっていてもよい。これによれば、プレス圧補正シートの凸部に対応する金属パターンが、樹脂フィルムの導体パターンと同じ材質の金属箔で構成されるため、他の材料を用いる場合に較べて、より簡単に積層体の加圧面内における印加圧力を均一にすることができる。 In this case, for example, as described in claim 4, the metal pattern may be made of the metal foil. According to this, since the metal pattern corresponding to the convex part of the press pressure correction sheet is composed of a metal foil made of the same material as the conductor pattern of the resin film, it is easier to stack compared to the case of using other materials. The applied pressure in the pressing surface of the body can be made uniform.
また、この場合には、例えば請求項5に記載のように、前記プレス圧補正シートを、前記熱プレス板と前記積層体の間に複数枚介在させて加圧することで、低導体存在率領域における印加圧力の周りに対する必要な不足分を補うことができる。 In this case, for example, as described in claim 5, a plurality of the press pressure correction sheets are interposed between the hot press plate and the laminate to pressurize the low conductor existence ratio region. It is possible to make up for a necessary shortage with respect to around the applied pressure at.
さらに、この場合、低導体存在率領域における印加圧力の過剰補正とならないよう、請求項6に記載のように、前記低導体存在率領域における導体パターンの重なり最大層数と前記熱プレス板と前記積層体の間に介在する前記プレス圧補正シートの枚数の和が、前記積層体の加圧面内における導体パターンの重なり最大層数より小さく設定されることが好ましい。 Furthermore, in this case, the maximum overlapping layer number of conductor patterns in the low conductor abundance region, the hot press plate, and the hot press plate, as described in claim 6, so as not to overcorrect the applied pressure in the low conductor abundance region It is preferable that the sum of the number of the press pressure correction sheets interposed between the laminates is set to be smaller than the maximum number of layers of conductor patterns overlapping in the pressing surface of the laminate.
上記多層回路基板の製造方法においては、請求項7に記載のように、前記プレス圧補正シートと前記熱プレス板の間に、緩衝部材を配置することが好ましい。プレス圧補正シートと緩衝部材を併用することで、積層体の加圧面内における印加圧力の均一性をより高めることができる。 In the method for manufacturing the multilayer circuit board, as described in claim 7, it is preferable to dispose a buffer member between the press pressure correction sheet and the hot press plate. By using the press pressure correction sheet and the buffer member in combination, the uniformity of the applied pressure in the pressing surface of the laminate can be further increased.
本発明は、金属箔からなる導体パターンが形成された熱可塑性樹脂からなるn枚(nは、複数)の樹脂フィルムを、位置決めしつつ積層し、前記位置決めされたn枚の樹脂フィルムの積層体を熱プレス板により加熱しつつ加圧することにより、前記樹脂フィルム同士を相互に接着する多層回路基板の製造方法に関する。 In the present invention, n (n is a plurality) resin films made of a thermoplastic resin on which a conductive pattern made of a metal foil is formed are laminated while being positioned, and a laminate of the positioned n resin films. It is related with the manufacturing method of the multilayer circuit board which adheres the said resin films mutually by pressing while heating with a hot press board.
本発明は、前記積層体を前記熱プレス板による加圧方向から透視した場合に、積層体の加圧面内における任意の位置で、各層の導体パターンが重なる割合である導体存在率[%]を、
(m/n)×100、(mは任意の位置での導体パターンの重なり層数で、0からnまでの整数)、
で定義したとき、前記積層体の加圧面内において、加圧面内における最大導体存在率より小さな導体存在率を有する低導体存在率領域に対応して、前記低導体存在率領域に対向するように所定厚さの凸部が形成されてなるプレス圧補正シートを準備し、前記熱プレス板により加熱・加圧する際に、前記低導体存在率領域と前記凸部を位置決めするようにして、熱プレス板と前記積層体の間に前記プレス圧補正シートを介在させて加圧することを特徴としている。
In the present invention, when the laminated body is seen through from the pressing direction of the hot press plate, the conductor existence ratio [%], which is a ratio in which the conductor pattern of each layer overlaps at an arbitrary position in the pressing surface of the laminated body. ,
(M / n) × 100, (m is the number of overlapping layers of conductor patterns at an arbitrary position, an integer from 0 to n),
In the pressurization surface of the laminate, the low conductor abundance region is opposed to the low conductor abundance region corresponding to the low conductor abundance region that is smaller than the maximum conductor abundance in the pressurization surface. A press pressure correction sheet having convex portions having a predetermined thickness is prepared, and when the heat press plate is heated and pressed, the low conductor existence ratio region and the convex portions are positioned, The pressing is performed with the press pressure correction sheet interposed between the plate and the laminate.
以下、本発明を実施するための最良の形態を、図に基づいて説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
図1は、上記導体存在率を説明するための図で、金属箔からなる導体パターン2が形成された熱可塑性樹脂1からなる7枚の樹脂フィルム10a〜10gを位置決めして積層する様子を示した、積層体20の模式的な断面図である。尚、図1における符号3は導電ペーストで、樹脂フィルム10a〜10gの加熱・加圧による貼り合わせと同時に焼結して、後述する各層の導体パターン2を層間接続する図5の導電材料3aとなる。また、白抜き矢印は、加圧方向を示している。
FIG. 1 is a diagram for explaining the conductor abundance ratio, and shows a state in which seven
以下の説明においては、7枚の樹脂フィルム10a〜10gの積層を例にするが、樹脂フィルムの積層数はこれに限らず、任意の複数枚の積層であってよい。近年の多層回路基板の製造においては、樹脂フィルムの積層数が増大する傾向にあり、樹脂フィルムの積層数が20枚以上である多層回路基板が製造されるようになってきている。
In the following description, the lamination of seven
図1の積層体20における一点鎖線Aの位置では、7枚の樹脂フィルム10a〜10gの導体パターン2が全て重なっており、導体パターン2の重なり層数は7となる。従って、導体存在率[%]は、(7/7)×100=100[%]となる。積層体20における二点鎖線Bの位置では、5枚の樹脂フィルム10a〜10eの導体パターン2が重なっており、導体パターン2の重なり層数は5となる。従って、導体存在率[%]は、(5/7)×100=71[%]となる。図1において、符号30で示した領域は、積層体20の加圧面内において、加圧面内における最大導体存在率(100[%])より小さな導体存在率(71[%]以下)を有する上記低導体存在率領域に相当する。
In the position of the alternate long and short dash line A in the
図2は、実際に製造される多層回路基板の積層体20aについて、加圧面内における上記導体存在率の分布を濃淡でイメージ化して示した図である。 FIG. 2 is a diagram showing the distribution of the above-described conductor existence ratio in the pressurization surface in a shaded manner with respect to the laminate 20a of the multilayer circuit board actually manufactured.
図2に表した導体存在率の分布は、CAD(Computer Aided Design)による24枚の樹脂フィルムにおける導体パターンの図面から計算して求めたものである。このように、CADによる導体パターンの図面を用いれば、複雑な導体パターンが各層に渡って形成される多層回路基板であっても、正確かつ簡単に導体存在率を計算することができる。 The distribution of conductor abundance shown in FIG. 2 is obtained by calculation from a drawing of conductor patterns in 24 resin films by CAD (Computer Aided Design). As described above, by using a conductor pattern drawing by CAD, the conductor existence ratio can be calculated accurately and easily even in a multilayer circuit board in which a complicated conductor pattern is formed over each layer.
図3は、図1の積層体20を熱プレス板80により加熱・加圧する際の各部材の配置関係を示した模式的な断面図である。図4は、積層体20の加熱・加圧時の様子を示した模式的な断面図である。黒塗り矢印は、印加圧力を示している。また、図5は、最終的に製造された多層回路基板100の模式的な断面図である。
FIG. 3 is a schematic cross-sectional view showing the positional relationship of each member when the
図3と図4に示す積層体20の加熱・加圧工程では、プレス圧補正シート40が準備されており、熱プレス板80と積層体20の間にプレス圧補正シート40を介在させて、加熱・加圧する。
In the heating and pressurizing process of the laminate 20 shown in FIGS. 3 and 4, a press
プレス圧補正シート40は、積層体20の加圧面内における前述した低導体存在率領域30に対応して、所定厚さの凸部42を形成したものである。図3に示すプレス圧補正シート40では、樹脂シート41の表面に、凸部42が金属パターンで形成されている。プレス圧補正シート40は、低導体存在率領域30に対応した所定厚さの凸部42が形成されているものであれば別の構成であってもよいが、上記構成とすることで、低導体存在率領域30が複雑なパターン形状になる場合であっても、これに対応するプレス圧補正シート40の凸部42を、エッチングによる金属パターンとして容易に形成することができる。
The press
図3の配置関係に示すように、熱プレス板80により積層体20を加熱・加圧する際に、積層体20の低導体存在率領域30とプレス圧補正シート40の凸部42を概略位置決めするようにして、熱プレス板80と積層体20の間にプレス圧補正シート40を介在させる。尚、図3の配置では、熱プレス板80、積層体20およびプレス圧補正シート40の間に、それぞれ、離型フィルム50,60,70が配置されている。また、符号90は、繊維状金属の成形体等からなる緩衝部材である。
As shown in the arrangement relationship of FIG. 3, when the
図4に示す加熱・加圧工程では、位置決めされた積層体20の低導体存在率領域30とプレス圧補正シート40の凸部42を対向させて、加熱しながら加圧プレスする。これによって、図3に示す各樹脂フィルム10a〜10gの熱可塑性樹脂1同士が接着すると共に、導電ペースト3が焼結して、図5に示す導電材料3aとなる。また、
図4に示す加熱・加圧工程では、熱プレス板80による加圧時に導体存在率が低いために印加圧力が周りに較べて伝達され難い低導体存在率領域30に対して、プレス圧補正シート40の凸部42により、印加圧力の周りに対する不足分を補うことができる。従って、加熱・加圧時にプレス圧補正シート40を介在させない場合に較べて、積層体20の加圧面内における印加圧力を均一にすることができる。このため、熱によって可塑化した樹脂1の不均一な流れを抑制することができ、導体パターン2の変形や相互の位置ズレを抑制することができる。また、各層の導体パターン2を層間接続する導電材料3a(導電ペースト3)に対しても、均一で十分な圧力を印加することができ、低導体存在率領域30にある導電材料3aの抵抗上昇を抑制することができる。
In the heating / pressurizing step shown in FIG. 4, the low conductor
In the heating / pressurizing step shown in FIG. 4, the press pressure correction sheet is applied to the low conductor
以上のようにして、図5に示す多層回路基板100が製造される。尚、上記方法により製造された多層回路基板100の表面には、プレス圧補正シート40の凸部42に対応した凹部142が形成される。
As described above, the
尚、上記多層回路基板100の製造方法においては、図3と図4に示したように、プレス圧補正シート40と熱プレス板80の間に、緩衝部材90を配置することが好ましい。プレス圧補正シート40と緩衝部材90を併用することで、積層体20の加圧面内における印加圧力の均一性をより高めることができる。
In the method of manufacturing the
図6は、図2に示した積層体20aの加熱・加圧時に用いるプレス圧補正シートの一例で、プレス圧補正シート40aの凸部42aのパターン形状を示した平面図である。図6に示すプレス圧補正シート40aは、樹脂シート41の表面に、黒く塗りつぶした凸部42aを金属パターンで形成したものである。図6の凸部42aは、図2の積層体20aにおいて淡く示した低導体存在率領域に対応して配置されている。図6に示すように、凸部42aが複雑なパターン形状複雑なパターン形状になる場合であっても、エッチングによる金属パターンとして容易に形成することができる。
FIG. 6 is an example of a press pressure correction sheet used at the time of heating / pressing the laminate 20a shown in FIG. 2, and is a plan view showing the pattern shape of the
尚、図3と図6に示すプレス圧補正シート40,40aの凸部42,42aの金属パターンは、図1に示す樹脂フィルム10a〜10gの導体パターン2と同じ金属箔からなっていてもよい。この場合には、図3に示す配置関係において、プレス圧補正シート40の凸部42に対応する金属パターンが、樹脂フィルム10a〜10gの導体パターン2と同じ材質の金属箔で構成されるため、他の材料を用いる場合に較べて、図4に示す加熱・加圧工程において、より簡単に積層体20の加圧面内における印加圧力を均一にすることができる。
The metal pattern of the
また、上記のようにプレス圧補正シート40の凸部42を樹脂フィルム10a〜10gの導体パターン2と同じ金属箔で形成する場合には、図3と図4の工程において、プレス圧補正シート40を熱プレス板80と積層体20の間に複数枚介在させて加圧することで、低導体存在率領域30における印加圧力の周りに対する必要な不足分を補うことができる。さらに、この場合には、低導体存在率領域30における印加圧力の過剰補正とならないよう、低導体存在率領域30における導体パターン2の重なり最大層数と熱プレス板80と積層体20の間に介在するプレス圧補正シート40の枚数の和が、積層体20の加圧面内における導体パターン2の重なり最大層数より小さく設定されることが好ましい。
Moreover, when the
次に、上記プレス圧補正シートの凸部を樹脂フィルムの導体パターンと同じ金属箔で形成し、プレス圧補正シートを熱プレス板と積層体の間に複数枚介在させて加熱・加圧した場合において、製造された多層回路基板が示す特性について説明する。 Next, when the convex part of the press pressure correction sheet is formed of the same metal foil as the conductor pattern of the resin film, and a plurality of press pressure correction sheets are interposed between the hot press plate and the laminate and heated and pressed. The characteristics of the manufactured multilayer circuit board will be described.
図7は、既述した製法の加熱・加圧工程(図4)において使用されたプレス圧補正シート40の枚数と、製造された多層回路基板100に形成された凹部142の深さとの関係を示す図である。なお、加熱・加圧工程において、加熱・加圧する前の積層体20における図1に示したAの位置とBの位置での厚さの差は、およそ100μmであった。
FIG. 7 shows the relationship between the number of the press
図7に示すように、プレス圧補正シート40の枚数が0枚であるとき、すなわち、先の加熱・加圧工程において、プレス圧補正シート40を使用することなく、積層体20に対し熱プレス板80から圧力を印加したとき、製造される多層回路基板に形成された凹部の深さは46μmであった。この場合においては、プレス圧補正シート40を使用しないため、基本的に、多層回路基板100の裏面に凹部142は形成されない。そのため、積層体20の下表面が全体的に46%だけ圧縮されて、54μmの厚さを有する多層回路基板が製造される。また、プレス圧補正シートの枚数が1枚あるいは2枚であるとき、すなわち、プレス圧補正シート40を1枚あるいは2枚使用して低導体存在率領域30に印加される圧力を高めたとき、低導体存在率領域30に形成された凹部142の深さは、それぞれ、51μmと54.5μmであった。いずれの場合も、プレス圧補正シート40を使用しない場合よりも深い凹部142が形成されたため、この部位に印加された圧力は、プレス圧補正シート40により高められたこととなる。さらには、プレス圧補正シート40の枚数が多いほど、低導体存在率領域30に印加される圧力を高める効果が高くなる。
As shown in FIG. 7, when the number of press
このように、低導体存在率領域30に印加される圧力が高められると、低導体存在率領域30内にある導電材料3aのビッカース硬度も向上する。
Thus, when the pressure applied to the low
図8は、既述した製法の加熱・加圧工程(図4)において使用されたプレス圧補正シート40の枚数と、製造された多層回路基の低導体存在率領域30内にある導電材料3aのビッカース硬度との関係を示す図である。
FIG. 8 shows the number of press
図8に示すように、プレス圧補正シート40の枚数が0枚であるとき、製造される多層回路基板100の低導体存在率領域30内にある導電材料3aのビッカース硬度は110〜155HVであった。また、プレス圧補正シートの枚数が1枚あるいは2枚であるとき、低導体存在率領域30内にある導電材料3aのビッカース硬度は、それぞれ、130〜175HVと145〜205HVであった。いずれの場合も、プレス圧補正シート40を使用しない場合よりも低導体存在率領域30内にある導電材料3aのビッカース硬度が増大している。
As shown in FIG. 8, when the number of press
このようにビッカース硬度が増大することは、低導体存在率領域30内にある導電材料3aの形成材料である導体ペースト3に対し、十分に大きな圧力が印加されたことを意味する。すなわち、導体ペースト3に対して十分に大きな圧力が印加されていれば、導体ペースト3の金属粒子同士が強く結合して、低導体存在率領域30内にある導電材料3aのビッカース硬度が増大するとともに、電気抵抗値も小さくなる。
The increase in the Vickers hardness in this way means that a sufficiently large pressure has been applied to the
図9は、既述した製法の加熱・加圧工程(図4)において使用されたプレス圧補正シート40の枚数の別に、多層回路基板100の低導体存在率領域30内にある導電材料3aの通電試験による電気抵抗値の増加態様を示す図である。尚、この通電試験では、当該多層回路基板の温度を、−55℃〜125℃の範囲で、低温から高温へ1000回変化させた後の電気抵抗値の変動幅を計測している。
FIG. 9 shows the state of the
図9に示すように、プレス圧補正シート40の枚数が0枚であるとき、低導体存在率領域30内にある導電材料3aの電気抵抗値は、0.01Ω〜0.30Ωの変動幅に収まった。このときの導電材料3aは、先の加熱・加圧工程においてプレス圧補正シート40が使用されておらず、導電ペースト3に対して十分に大きな圧力が印加されずに形成されている。従って、導電材料3aを構成する金属粒子が強く結合していないため、温度変化が繰り返されることによって、導電材料3aの電気抵抗値の変動幅が大きくなったと考えられる。電気抵抗値が大きく変動した試料を調べると、導電材料3a内部に亀裂が生じているものがあった。すなわち、このような亀裂発生によって、導電材料3aの電気抵抗値が変動したと考えられる。また、プレス圧補正シート40を1枚あるいは2枚使用することにより低導体存在率領域30に印加される圧力を高めたとき、低導体存在率領域30に形成された導電材料3aの電気抵抗値は、それぞれ、0.01〜0.15Ωと0.01〜0.02Ωの変動幅に収まった。このときの導電材料3aは、先の加熱・加圧工程において、プレス圧補正シート40が使用されているため、導電ペースト3に対して十分に大きな圧力が印加されて形成されている。そのため、導電材料3aを構成する金属粒子が強く結合し、温度変化が繰り返されても、熱膨張係数の違いに起因する導電材料3aに亀裂が生じることは少ない。すなわち、導電材料3aの電気抵抗値がばらつくことは少ない。したがって、導電材料3aの電気抵抗値の変動幅は小さくなっている。
As shown in FIG. 9, when the number of the press
以上示したように、上記した多層回路基板の製造方法は、金属箔からなる導体パターンが形成された熱可塑性樹脂からなる複数枚の樹脂フィルムを位置決めしつつ積層し、当該積層体を加熱・加圧することにより樹脂フィルム同士を相互に接着する多層回路基板の製造方法であって、導体パターンの変形や相互の位置ズレが起き難く、各層の導体パターンを層間接続する導電材料の抵抗上昇を抑制することができ、高い信頼性を有する多層回路基板の製造方法となっている。 As described above, in the above-described method for manufacturing a multilayer circuit board, a plurality of resin films made of thermoplastic resin on which a conductor pattern made of metal foil is formed are stacked while being positioned, and the laminate is heated and heated. This is a method of manufacturing a multilayer circuit board in which resin films are bonded to each other by pressing, so that deformation of the conductor pattern and mutual displacement are unlikely to occur, and an increase in resistance of the conductive material connecting the conductor patterns of each layer is suppressed. This is a method for manufacturing a multilayer circuit board having high reliability.
10a〜10g 樹脂フィルム
1 熱可塑性樹脂
2 導体パターン
3 導電ペースト
3a 導電材料
20,20a 積層体
30 低導体存在率領域
40,40a プレス圧補正シート
41 樹脂シート
42,42a 凸部
50,60,70 離型フィルム
80 熱プレス板
90 緩衝部材
100 多層回路基板
142 凹部
10a to
Claims (7)
前記位置決めされたn枚の樹脂フィルムの積層体を熱プレス板により加熱しつつ加圧することにより、前記樹脂フィルム同士を相互に接着する多層回路基板の製造方法であって、
前記積層体を前記熱プレス板による加圧方向から透視した場合に、積層体の加圧面内における任意の位置で、各層の導体パターンが重なる割合である導体存在率[%]を、
(m/n)×100、(mは任意の位置での導体パターンの重なり層数で、0からnまでの整数)、
で定義したとき、
前記積層体の加圧面内において、加圧面内における最大導体存在率より小さな導体存在率を有する低導体存在率領域に対応して、所定厚さの凸部が形成されてなるプレス圧補正シートを準備し、
前記熱プレス板により加熱・加圧する際に、前記低導体存在率領域と前記凸部が対向するようにして位置決めし、熱プレス板と前記積層体の間に前記プレス圧補正シートを介在させて加圧することを特徴とする多層回路基板の製造方法。 Laminating while positioning n (n is a plurality) resin films made of thermoplastic resin in which a conductor pattern made of metal foil is formed,
A method of manufacturing a multilayer circuit board in which the resin films are bonded to each other by applying pressure while heating the laminated body of the n resin films positioned by a hot press plate,
When the laminate is seen through from the pressing direction of the hot press plate, the conductor abundance ratio [%], which is the ratio of the conductor patterns of each layer overlapping at an arbitrary position in the pressing surface of the laminate,
(M / n) × 100, (m is the number of overlapping layers of conductor patterns at an arbitrary position, an integer from 0 to n),
When defined in
A press pressure correction sheet in which a convex portion having a predetermined thickness is formed in a pressurizing surface of the laminate, corresponding to a low conductor existing rate region having a conductor existing rate smaller than the maximum conductor existing rate in the pressurizing surface. Prepare
When heating and pressurizing with the hot press plate, the low conductor existence ratio region and the convex portion are positioned so as to face each other, and the press pressure correction sheet is interposed between the hot press plate and the laminate. A method for producing a multilayer circuit board, wherein pressurization is performed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003924A JP4973202B2 (en) | 2007-01-11 | 2007-01-11 | Multilayer circuit board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003924A JP4973202B2 (en) | 2007-01-11 | 2007-01-11 | Multilayer circuit board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008172030A true JP2008172030A (en) | 2008-07-24 |
JP4973202B2 JP4973202B2 (en) | 2012-07-11 |
Family
ID=39699840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007003924A Active JP4973202B2 (en) | 2007-01-11 | 2007-01-11 | Multilayer circuit board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4973202B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101097524B1 (en) | 2010-09-06 | 2011-12-22 | 삼성전기주식회사 | Manufacturing method of multi-layer circuit board |
US9532447B2 (en) | 2013-01-09 | 2016-12-27 | Murata Manufacturing Co., Ltd. | Multi-layer resin substrate and method of manufacturing multi-layer resin substrate |
US10051730B2 (en) | 2014-02-26 | 2018-08-14 | Murata Manufacturing Co., Ltd. | Multilayer substrate manufacturing method and multilayer substrate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273511A (en) * | 2001-07-04 | 2003-09-26 | Denso Corp | Press technique and method for manufacturing member for press |
JP2004311926A (en) * | 2002-10-07 | 2004-11-04 | Sony Corp | Multilayer printed wiring board, electronic equipment and manufacturing method and manufacturing device for multilayer printed wiring board |
JP2005223096A (en) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | Module incorporating circuit component and manufacturing method therefor |
JP2006319071A (en) * | 2005-05-11 | 2006-11-24 | Denso Corp | Method for manufacturing multi-layer circuit board |
-
2007
- 2007-01-11 JP JP2007003924A patent/JP4973202B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273511A (en) * | 2001-07-04 | 2003-09-26 | Denso Corp | Press technique and method for manufacturing member for press |
JP2004311926A (en) * | 2002-10-07 | 2004-11-04 | Sony Corp | Multilayer printed wiring board, electronic equipment and manufacturing method and manufacturing device for multilayer printed wiring board |
JP2005223096A (en) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | Module incorporating circuit component and manufacturing method therefor |
JP2006319071A (en) * | 2005-05-11 | 2006-11-24 | Denso Corp | Method for manufacturing multi-layer circuit board |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101097524B1 (en) | 2010-09-06 | 2011-12-22 | 삼성전기주식회사 | Manufacturing method of multi-layer circuit board |
US9532447B2 (en) | 2013-01-09 | 2016-12-27 | Murata Manufacturing Co., Ltd. | Multi-layer resin substrate and method of manufacturing multi-layer resin substrate |
US10051730B2 (en) | 2014-02-26 | 2018-08-14 | Murata Manufacturing Co., Ltd. | Multilayer substrate manufacturing method and multilayer substrate |
Also Published As
Publication number | Publication date |
---|---|
JP4973202B2 (en) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006073763A (en) | Manufacturing method for multilayer board | |
US20080149374A1 (en) | Laminated multi-layer circuit board | |
US20220087011A1 (en) | Manufacturing method of printed board | |
CN104427754A (en) | Rigid flexible pcb and method for manufacturing the same | |
JP4973202B2 (en) | Multilayer circuit board manufacturing method | |
CN109416286B (en) | Heat flux sensor and method for manufacturing the same | |
JP4548509B2 (en) | Printed circuit board manufacturing equipment | |
JP2004311628A (en) | Multilayer substrate and its manufacturing method | |
JP5194951B2 (en) | Circuit board manufacturing method | |
JP4548210B2 (en) | Multilayer circuit board manufacturing method | |
CN109076708B (en) | Method for manufacturing resin multilayer substrate | |
JP5574145B2 (en) | Multilayer wiring board manufacturing method and pressure adjusting jig | |
JP5662853B2 (en) | Manufacturing method of flexible printed wiring board | |
JP2011235548A (en) | Device and method of laminating ceramic green sheet | |
JP5585035B2 (en) | Circuit board manufacturing method | |
TW201125455A (en) | Method for manufacturing printed circuit board | |
JP5614575B2 (en) | Multilayer circuit board manufacturing method | |
JP2004228024A (en) | Switch and its manufacturing method | |
JPH069315B2 (en) | Multilayer printed circuit board and manufacturing method thereof | |
JPH10303553A (en) | Manufacture for printed wiring board | |
KR101097524B1 (en) | Manufacturing method of multi-layer circuit board | |
JP2010251681A (en) | Manufacturing method of substrate sheet with conductive bump, manufacturing method of multilayer printed wiring board, and substrate sheet with conductive bump | |
JP2010147419A (en) | Method of manufacturing multilayer circuit board | |
JP2000114720A (en) | Manufacture of layered printed wiring board | |
WO2019082986A1 (en) | Thermoelectric conversion device and method for manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120326 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |