JP5585035B2 - Circuit board manufacturing method - Google Patents

Circuit board manufacturing method Download PDF

Info

Publication number
JP5585035B2
JP5585035B2 JP2009221761A JP2009221761A JP5585035B2 JP 5585035 B2 JP5585035 B2 JP 5585035B2 JP 2009221761 A JP2009221761 A JP 2009221761A JP 2009221761 A JP2009221761 A JP 2009221761A JP 5585035 B2 JP5585035 B2 JP 5585035B2
Authority
JP
Japan
Prior art keywords
layer
built
wiring pattern
circuit board
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009221761A
Other languages
Japanese (ja)
Other versions
JP2011071360A (en
Inventor
稔 畑瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009221761A priority Critical patent/JP5585035B2/en
Publication of JP2011071360A publication Critical patent/JP2011071360A/en
Application granted granted Critical
Publication of JP5585035B2 publication Critical patent/JP5585035B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、回路基板の製造方法に関し、特に、コア層に、プリプレグシートからなるビルトアップ層を積層する回路基板の製造方法に関する。   The present invention relates to a method for manufacturing a circuit board, and more particularly to a method for manufacturing a circuit board in which a built-up layer made of a prepreg sheet is laminated on a core layer.

近年、電子機器の小型化、軽量化に伴い、電子機器に使用されている回路基板に対しても小型化、軽量化、薄型化の要求がある。そのため、新たな構造を備えた回路基板や、その製造方法が開発されている。例えば、特許文献1には、回路基板の基材にプリプレグシートを使用した回路基板の製造方法が開示してある。   In recent years, with the reduction in size and weight of electronic devices, there is a demand for reduction in size, weight, and thickness of circuit boards used in electronic devices. Therefore, a circuit board having a new structure and a manufacturing method thereof have been developed. For example, Patent Document 1 discloses a method of manufacturing a circuit board using a prepreg sheet as a base material of the circuit board.

特許文献1に開示してある回路基板の製造方法は、厚みが0.06mm以下である織布に熱硬化性樹脂を含浸させて未硬化状態にしたプリプレグシートの両面にフィルムを張り合わせ、プリプレグシートに貫通孔を設けてある。貫通孔に導電性ペーストを充填した後、プリプレグシートからフィルムを剥離し、フィルムを剥離した面に金属箔を張り合わせた状態でプリプレグシートを加圧加熱し、金属箔をパターニングして配線パターンを形成してある。   In the method for manufacturing a circuit board disclosed in Patent Document 1, a film is laminated on both sides of a prepreg sheet that is made into a non-cured state by impregnating a woven cloth having a thickness of 0.06 mm or less with a thermosetting resin. Is provided with a through hole. After filling the through hole with conductive paste, peel the film from the prepreg sheet, press and heat the prepreg sheet with the metal foil attached to the surface where the film was peeled off, and pattern the metal foil to form a wiring pattern It is.

特開2005−44988号公報JP 2005-44988 A

しかし、特許文献1に開示してある回路基板の製造方法は、1層のプリプレグシートに対して1つの配線パターンを形成し、複数のプリプレグシートを積層して回路基板を製造する。そのため、特許文献1に開示してある回路基板の製造方法では、必要な配線パターンの数だけプリプレグシートを積層する必要があり、回路基板を薄型化することができないという問題があった。   However, in the method for manufacturing a circuit board disclosed in Patent Document 1, one wiring pattern is formed on a single prepreg sheet, and a plurality of prepreg sheets are stacked to manufacture a circuit board. Therefore, in the method for manufacturing a circuit board disclosed in Patent Document 1, it is necessary to stack prepreg sheets by the number of necessary wiring patterns, and there is a problem that the circuit board cannot be thinned.

また、特許文献1に開示してある回路基板の製造方法では、配線パターンの数を増やせば、同じ数のプリプレグシートが必要となり、軽量化することができないという問題があった。さらに、特許文献1に開示してある回路基板の製造方法では、回路基板の厚みが制約されると、配線パターンの数を増やすことができず電子部品の実装密度が低下し、小型化することができないという問題があった。   Further, the circuit board manufacturing method disclosed in Patent Document 1 has a problem that if the number of wiring patterns is increased, the same number of prepreg sheets are required, and the weight cannot be reduced. Furthermore, in the method for manufacturing a circuit board disclosed in Patent Document 1, if the thickness of the circuit board is restricted, the number of wiring patterns cannot be increased, and the mounting density of electronic components is reduced, resulting in miniaturization. There was a problem that could not.

本発明は、上記事情に鑑みてなされたものであり、小型化、軽量化、薄型化することが可能な回路基板の製造方法を提供することを目的とする。   This invention is made | formed in view of the said situation, and it aims at providing the manufacturing method of the circuit board which can be reduced in size, weight, and thickness.

上記目的を達成するために第1発明に係る回路基板の製造方法は、コア層に、プリプレグシートからなるビルトアップ層を積層して回路基板を製造する方法であって、未硬化状態の前記ビルトアップ層の一面に、第1配線パターンを形成する第1工程と、該第1工程で形成した前記第1配線パターンが前記コア層側となるように前記ビルトアップ層を前記コア層に積層し、加熱しながら等方圧で加圧して前記コア層に前記ビルトアップ層を圧着して前記第1配線パターンを前記ビルトアップ層に内蔵する第2工程とを含み、該第2工程は、前記コア層の一面側近傍に存在するビルトアップ層を構成している樹脂を、前記第1配線パターンと前記コア層との間に入り込ませて樹脂層を形成し、該樹脂層を形成した状態で加熱硬化することで、前記第1配線パターンを前記ビルトアップ層に内蔵する。 In order to achieve the above object, a method for manufacturing a circuit board according to a first aspect of the present invention is a method for manufacturing a circuit board by laminating a built-up layer made of a prepreg sheet on a core layer, wherein the built-in uncured build A first step of forming a first wiring pattern on one surface of the up layer, and the built-up layer is laminated on the core layer so that the first wiring pattern formed in the first step is on the core layer side. A second step of pressing the built-up layer to the core layer by applying an isotropic pressure while heating, and incorporating the first wiring pattern in the built-up layer, the second step comprising: In a state where the resin constituting the built-up layer existing in the vicinity of the one surface side of the core layer is inserted between the first wiring pattern and the core layer to form a resin layer, and the resin layer is formed. by heating and curing, before A first wiring pattern incorporated in the built-up layer.

また、第2発明に係る回路基板の製造方法は、第1発明において、前記第2工程前に、前記ビルトアップ層の他面に、第2配線パターンを形成する第3工程を含む。   The circuit board manufacturing method according to a second aspect of the present invention includes, in the first aspect, a third step of forming a second wiring pattern on the other surface of the built-up layer before the second step.

また、第3発明に係る回路基板の製造方法は、第1発明において、前記第2工程後に、前記ビルトアップ層の他面に、第2配線パターンを形成する第4工程を含む。   The circuit board manufacturing method according to a third aspect of the present invention includes, in the first aspect, a fourth step of forming a second wiring pattern on the other surface of the built-up layer after the second step.

また、第4発明に係る回路基板の製造方法は、第1乃至第3発明のいずれか一つにおいて、前記ビルトアップ層にビア導体を形成する第5工程を含む。   A circuit board manufacturing method according to a fourth aspect of the present invention includes the fifth step of forming a via conductor in the built-up layer in any one of the first to third aspects of the invention.

また、第5発明に係る回路基板の製造方法は、第1乃至第4発明のいずれか一つにおいて、前記第2工程は、前記第1配線パターンが前記コア層側となるように前記ビルトアップ層を前記コア層の両面に積層し、加熱しながら等方圧で加圧して前記コア層の両面に前記ビルトアップ層を圧着して前記第1配線パターンをそれぞれの前記ビルトアップ層に内蔵する。   The circuit board manufacturing method according to a fifth aspect of the present invention is the circuit board manufacturing method according to any one of the first to fourth aspects, wherein the second step includes the built-up so that the first wiring pattern is on the core layer side. A layer is laminated on both surfaces of the core layer, and is heated with an isotropic pressure while being heated, and the built-up layer is pressure-bonded to both surfaces of the core layer to incorporate the first wiring pattern in each built-up layer. .

また、第6発明に係る回路基板の製造方法は、第1乃至第5発明のいずれか一つにおいて、前記ビルトアップ層を積層した前記コア層に、前記第1配線パターンが前記コア層側となるように前記ビルトアップ層をさらに積層し、加熱しながら等方圧で加圧して前記コア層に複数の前記ビルトアップ層を圧着して前記第1配線パターンをそれぞれの前記ビルトアップ層に内蔵する第6工程を含む。   A circuit board manufacturing method according to a sixth aspect of the present invention is the method for manufacturing a circuit board according to any one of the first to fifth aspects of the present invention, wherein the first wiring pattern is connected to the core layer side on the core layer on which the built-up layer is laminated. The built-up layers are further laminated so that the plurality of built-up layers are pressure-bonded to the core layer by applying isotropic pressure while heating, and the first wiring pattern is built in each built-up layer. Including a sixth step.

また、第7発明に係る回路基板の製造方法は、第1乃至第6発明のいずれか一つにおいて、前記第1配線パターン又は/及び前記第2配線パターンは、前記ビルトアップ層を介して配置されている対向電極との間でコンデンサを形成する。   According to a seventh aspect of the present invention, there is provided the circuit board manufacturing method according to any one of the first to sixth aspects, wherein the first wiring pattern and / or the second wiring pattern are arranged via the built-up layer. A capacitor is formed with the counter electrode.

また、第8発明に係る回路基板の製造方法は、第1乃至第6発明のいずれか一つにおいて、前記第1配線パターン又は/及び前記第2配線パターンは、コイル形状である。   According to an eighth aspect of the present invention, there is provided the circuit board manufacturing method according to any one of the first to sixth aspects, wherein the first wiring pattern and / or the second wiring pattern has a coil shape.

また、第9発明に係る回路基板の製造方法は、第1乃至第8発明のいずれか一つにおいて、前記第2工程及び前記第6工程は、真空状態で行う。   The circuit board manufacturing method according to a ninth aspect of the present invention is the method according to any one of the first to eighth aspects, wherein the second step and the sixth step are performed in a vacuum state.

また、第10発明に係る回路基板の製造方法は、第1乃至第9発明のいずれか一つにおいて、前記コア層は、プリプレグシートからなり、前記第2工程において未硬化状態で前記ビルトアップ層を積層する。   The circuit board manufacturing method according to a tenth aspect of the present invention is the circuit board manufacturing method according to any one of the first to ninth aspects, wherein the core layer is made of a prepreg sheet, and the built-up layer is uncured in the second step. Are laminated.

第1発明では、第1工程で一面に前記第1配線パターンを形成した未硬化状態のビルトアップ層を、第2工程で第1配線パターンがコア層側となるようにコア層に積層し、加熱しながら等方圧で加圧してコア層にビルトアップ層を圧着し、コア層の一面側近傍に存在するビルトアップ層を構成している樹脂を、第1配線パターンとコア層との間に入り込ませて樹脂層を形成し、該樹脂層を形成した状態で加熱硬化することで、第1配線パターンをビルトアップ層に内蔵でき、コア層と第1配線パターンとの間に薄い絶縁層を有する回路基板を製造することができる。また、一面に第1配線パターンを形成したビルトアップ層を、加熱しながら等方圧で加圧してコア層に圧着するだけで第1配線パターンをビルトアップ層に内蔵でき、製造コストを安価にすることができる。 In the first invention, the uncured built-up layer in which the first wiring pattern is formed on one surface in the first step is laminated on the core layer so that the first wiring pattern is on the core layer side in the second step, The resin constituting the built-up layer existing in the vicinity of one surface of the core layer is pressed between the first wiring pattern and the core layer by pressing with an isotropic pressure while heating to press-bond the built-up layer to the core layer. The first wiring pattern can be built in the built-up layer by forming a resin layer and forming a resin layer, followed by heat curing with the resin layer formed, and a thin insulating layer between the core layer and the first wiring pattern Can be manufactured. In addition, the built-up layer with the first wiring pattern formed on one side can be built in the built-up layer by simply applying pressure to the core layer by applying isotropic pressure while heating, reducing manufacturing costs. can do.

第2発明及び第3発明では、第2工程の前又は後で、ビルトアップ層の他面に、第2配線パターンを形成するので、1層のビルトアップ層に対して、第1配線パターンと第2配線パターンとを形成する第3又は第4工程を含むので、小型化、軽量化、薄型化することが可能な回路基板を製造することができる。   In the second and third inventions, since the second wiring pattern is formed on the other surface of the built-up layer before or after the second step, the first wiring pattern and the first built-up layer Since the third or fourth step of forming the second wiring pattern is included, a circuit board that can be reduced in size, weight, and thickness can be manufactured.

第4発明では、ビルトアップ層にビア導体を形成するので、第1配線パターンと第2配線パターンとを電気的に接合した回路基板を製造することができ、回路設計の自由度が向上する。   In the fourth invention, since the via conductor is formed in the built-up layer, a circuit board in which the first wiring pattern and the second wiring pattern are electrically joined can be manufactured, and the degree of freedom in circuit design is improved.

第5発明では、第1配線パターンがコア層側となるようにビルトアップ層をコア層の両面に積層し、加熱しながら等方圧で加圧してコア層の両面にビルトアップ層を圧着することで、コア層の両面にコア層と第1配線パターンとの間に薄い絶縁層を有する回路基板を製造することができる。また、第1配線パターンを形成したビルトアップ層を、加熱しながら等方圧で加圧してコア層に圧着するだけで第1配線パターンをビルトアップ層に内蔵でき、製造コストを安価にすることができる。   In the fifth invention, the built-up layers are laminated on both surfaces of the core layer so that the first wiring pattern is on the core layer side, and the built-up layers are pressure-bonded to both surfaces of the core layer by applying pressure with isotropic pressure while heating. Thus, a circuit board having a thin insulating layer between the core layer and the first wiring pattern on both surfaces of the core layer can be manufactured. In addition, the first wiring pattern can be built in the built-up layer by simply pressing the built-up layer on which the first wiring pattern is formed with isotropic pressure while heating and crimping to the core layer, thereby reducing the manufacturing cost. Can do.

第6発明では、ビルトアップ層を積層したコア層に、第1配線パターンがコア層側となるようにビルトアップ層をさらに積層し、加熱しながら等方圧で加圧してコア層に複数のビルトアップ層を圧着することで第1配線パターンをそれぞれのビルトアップ層に内蔵でき、第1配線パターンと第2配線パターンとを有するビルトアップ層をコア層に複数積層して、さらに小型化、軽量化、薄型化することが可能な回路基板を製造することができる。   In the sixth aspect of the present invention, the built-up layer is further laminated on the core layer on which the built-up layer is laminated so that the first wiring pattern is on the core layer side, and is heated with isotropic pressure while being heated. By crimping the built-up layer, the first wiring pattern can be built in each built-up layer, and a plurality of built-up layers having the first wiring pattern and the second wiring pattern are stacked on the core layer to further reduce the size. A circuit board that can be reduced in weight and thickness can be manufactured.

第7発明では、第1配線パターン又は/及び第2配線パターンは、ビルトアップ層を介して配置されている対向電極との間でコンデンサを形成するので、内蔵コンデンサを安価な製造コストで形成することができる。   In the seventh invention, the first wiring pattern and / or the second wiring pattern forms a capacitor with the counter electrode arranged via the built-up layer, so that the built-in capacitor is formed at a low manufacturing cost. be able to.

第8発明では、第1配線パターン又は/及び第2配線パターンは、コイル形状であるので、内蔵コイルを安価な製造コストで形成することができる。コイル形状の第1配線パターン又は第2配線パターンを形成したビルトアップ層を多層化することで、コイル形状の配線パターンを大きくすることなくコイルのQ値を大きくすること等が可能となり、回路設計の自由度が向上する。   In the eighth invention, since the first wiring pattern and / or the second wiring pattern has a coil shape, the built-in coil can be formed at a low manufacturing cost. By building up the built-up layer on which the coil-shaped first wiring pattern or second wiring pattern is formed, it is possible to increase the Q value of the coil without increasing the coil-shaped wiring pattern, and circuit design The degree of freedom increases.

第9発明では、第2工程及び第6工程は、真空状態で行うので、ビルトアップ層をコア層に積層する際に、ビルトアップ層とコア層との間に気泡が入り込むのを抑制することができ、高品質の回路基板を製造することができる。   In the ninth invention, since the second step and the sixth step are performed in a vacuum state, when the built-up layer is laminated on the core layer, it is possible to suppress bubbles from entering between the built-up layer and the core layer. And a high-quality circuit board can be manufactured.

第10発明では、コア層は、プリプレグシートからなり、第2工程において未硬化状態でビルトアップ層を積層するので、コア層とビルトアップ層とを同じ製造工程で硬化状態にすることで、コア層のみを硬化状態にする製造工程を省略することができ、製造コストを安価にすることができる。   In the tenth invention, the core layer is made of a prepreg sheet, and the built-up layer is laminated in an uncured state in the second step. Therefore, by setting the core layer and the built-up layer in a cured state in the same manufacturing process, The manufacturing process for setting only the layer to the cured state can be omitted, and the manufacturing cost can be reduced.

本発明に係る回路基板の製造方法は、第1工程で一面に前記第1配線パターンを形成した未硬化状態のビルトアップ層を、第2工程で第1配線パターンがコア層側となるようにコア層に積層し、加熱しながら等方圧で加圧してコア層にビルトアップ層を圧着し、コア層の一面側近傍に存在するビルトアップ層を構成している樹脂を、第1配線パターンとコア層との間に入り込ませて樹脂層を形成し、該樹脂層を形成した状態で加熱硬化することで第1配線パターンをビルトアップ層に内蔵でき、コア層と第1配線パターンとの間に薄い絶縁層を有する回路基板を製造することができる。 In the method for manufacturing a circuit board according to the present invention, an uncured built-up layer in which the first wiring pattern is formed on one side in the first step is used, and the first wiring pattern is on the core layer side in the second step. The first wiring pattern is formed by laminating the core layer, pressurizing with an isotropic pressure while heating, and press-bonding the built-up layer to the core layer, and forming the resin constituting the built-up layer existing in the vicinity of one surface side of the core layer. The first wiring pattern can be built in the built-up layer by forming a resin layer between the core layer and the core layer, and heating and curing in the state where the resin layer is formed . A circuit board having a thin insulating layer therebetween can be manufactured.

本発明の実施の形態1に係る回路基板の製造方法で製造した回路基板を用いた電子部品内蔵モジュールの断面図である。It is sectional drawing of the electronic component built-in module using the circuit board manufactured with the manufacturing method of the circuit board which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る回路基板の製造方法で製造する回路基板のコア層を準備する工程を説明するための断面図である。It is sectional drawing for demonstrating the process of preparing the core layer of the circuit board manufactured with the manufacturing method of the circuit board which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る回路基板の製造方法で製造する回路基板のビルトアップ層を準備する工程を説明するための断面図である。It is sectional drawing for demonstrating the process of preparing the built-up layer of the circuit board manufactured with the manufacturing method of the circuit board which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る回路基板の製造方法で回路基板を製造する工程を説明するための断面図である。It is sectional drawing for demonstrating the process of manufacturing a circuit board with the manufacturing method of the circuit board which concerns on Embodiment 1 of this invention. 本発明の実施の形態2に係る回路基板の製造方法で回路基板を製造する工程を説明するための断面図である。It is sectional drawing for demonstrating the process of manufacturing a circuit board with the manufacturing method of the circuit board which concerns on Embodiment 2 of this invention. 本発明の実施の形態2に係る回路基板の製造方法で回路基板を製造する工程を説明するための断面図である。It is sectional drawing for demonstrating the process of manufacturing a circuit board with the manufacturing method of the circuit board which concerns on Embodiment 2 of this invention. 本発明の実施の形態3に係る回路基板の製造方法で製造した回路基板のビルトアップ層の配線パターンを示す例示図である。It is an illustration figure which shows the wiring pattern of the built-up layer of the circuit board manufactured with the manufacturing method of the circuit board which concerns on Embodiment 3 of this invention.

以下、本発明の実施の形態における回路基板の製造方法について、図面を用いて具体的に説明する。以下の実施の形態は、特許請求の範囲に記載された発明を限定するものではなく、実施の形態の中で説明されている特徴的事項の組み合わせの全てが解決手段の必須事項であるとは限らないことは言うまでもない。   Hereinafter, a method for manufacturing a circuit board according to an embodiment of the present invention will be specifically described with reference to the drawings. The following embodiments do not limit the invention described in the claims, and all combinations of characteristic items described in the embodiments are essential to the solution. It goes without saying that it is not limited.

(実施の形態1)
図1は、本発明の実施の形態1に係る回路基板の製造方法で製造した回路基板を用いた電子部品内蔵モジュールの断面図である。図1に示すように、電子部品内蔵モジュール100は、本発明の実施の形態1に係る回路基板の製造方法で製造した回路基板1と、該回路基板1の一面(ビルトアップ層の他面)に形成してある配線パターン(第2配線パターン)2と、配線パターン2にはんだ等の導電性接合材で電気的に接合され、回路基板1に実装してある電子部品3と、電子部品3を実装した回路基板1の一面を覆う封止樹脂4とを備えている。
(Embodiment 1)
FIG. 1 is a cross-sectional view of an electronic component built-in module using a circuit board manufactured by the circuit board manufacturing method according to Embodiment 1 of the present invention. As shown in FIG. 1, an electronic component built-in module 100 includes a circuit board 1 manufactured by the method for manufacturing a circuit board according to Embodiment 1 of the present invention, and one surface of the circuit board 1 (the other surface of the built-up layer). A wiring pattern (second wiring pattern) 2 formed on the electronic circuit board 3, an electronic component 3 that is electrically bonded to the wiring pattern 2 with a conductive bonding material such as solder, and is mounted on the circuit board 1, and an electronic component 3 And a sealing resin 4 that covers one surface of the circuit board 1 on which is mounted.

回路基板1は、プリプレグシートからなるコア層10に、プリプレグシートからなるビルトアップ層20を積層した構成である。ここで、プリプレグシートは、ガラスクロス等の織布に熱硬化性樹脂(例えば、エポキシ系樹脂)を含浸したシートである。なお、以下では、コア層10は、プリプレグシートからなる場合について説明しているが、プリプレグシートからなる場合に限定されるものではない。   The circuit board 1 has a configuration in which a built-up layer 20 made of a prepreg sheet is laminated on a core layer 10 made of a prepreg sheet. Here, the prepreg sheet is a sheet obtained by impregnating a woven fabric such as glass cloth with a thermosetting resin (for example, epoxy resin). In addition, below, although the core layer 10 demonstrated the case where it consists of a prepreg sheet, it is not limited to the case where it consists of a prepreg sheet.

コア層10は、ビルトアップ層20を積層する側の一面に配線パターン11と、該一面の反対側の一面に配線パターン12とを形成してある。配線パターン11と配線パターン12とは、それぞれ必要に応じてビア導体13により、電気的に接合(接続)されている。ビルトアップ層20は、コア層10に積層する側の一面と反対側の一面(ビルトアップ層20の他面)に配線パターン2と、内蔵する配線パターン(第1配線パターン)21とを形成してある。配線パターン2、配線パターン21、配線パターン11は、それぞれ必要に応じてビア導体22、23により、電気的に接合されている。   The core layer 10 has a wiring pattern 11 formed on one surface on which the built-up layer 20 is laminated, and a wiring pattern 12 formed on one surface opposite to the one surface. The wiring pattern 11 and the wiring pattern 12 are electrically joined (connected) by via conductors 13 as necessary. The built-up layer 20 is formed with a wiring pattern 2 and a built-in wiring pattern (first wiring pattern) 21 on one surface (the other surface of the built-up layer 20) opposite to the one surface laminated on the core layer 10. It is. The wiring pattern 2, the wiring pattern 21, and the wiring pattern 11 are electrically joined by via conductors 22 and 23, respectively, as necessary.

次に、本発明の実施の形態1に係る回路基板1の製造方法について説明する。まず、回路基板1のコア層10を準備する工程について説明する。図2は、本発明の実施の形態1に係る回路基板1の製造方法で製造する回路基板1のコア層10を準備する工程を説明するための断面図である。プリプレグシートからなるコア層10は、未硬化状態である。そのため、図2(a)に示すように、コア層10は、両面に保護シート(例えば、ポリエチレンテレフタラート(PET)等のシート)10aを貼り付けてある。保護シート10aを貼り付けてあるコア層10に対して、所定の位置にレーザー加工でビアホールを形成し、該ビアホールに導電性ペーストを充填してビア導体13を形成する(図2(b))。   Next, a method for manufacturing the circuit board 1 according to Embodiment 1 of the present invention will be described. First, the process of preparing the core layer 10 of the circuit board 1 will be described. FIG. 2 is a cross-sectional view for explaining a step of preparing core layer 10 of circuit board 1 manufactured by the method of manufacturing circuit board 1 according to Embodiment 1 of the present invention. The core layer 10 made of a prepreg sheet is in an uncured state. Therefore, as shown to Fig.2 (a), as for the core layer 10, the protective sheet (For example, sheet | seats, such as a polyethylene terephthalate (PET)) 10a is affixed on both surfaces. A via hole is formed at a predetermined position by laser processing on the core layer 10 on which the protective sheet 10a is pasted, and a via conductor 13 is formed by filling the via hole with a conductive paste (FIG. 2 (b)). .

ビア導体13を形成したコア層10の両面から保護シート10aを剥がし(図2(c))、コア層10の一面に金属箔11aを、他面に金属箔12aを貼り付ける(図2(d))。ここで、金属箔11a、12aは、例えば銅箔であり、厚みが約12μmである。   The protective sheet 10a is peeled off from both surfaces of the core layer 10 on which the via conductors 13 are formed (FIG. 2C), and the metal foil 11a is attached to one surface of the core layer 10 and the metal foil 12a is attached to the other surface (FIG. 2D). )). Here, the metal foils 11a and 12a are, for example, copper foils and have a thickness of about 12 μm.

コア層10に貼り付けた金属箔11a、12aに対して、フォトリソグラフィ処理及びエッチング処理を行うことで、金属箔11a、12aを所定のパターンの配線パターン11、12に形成する(図2(e))。さらに、配線パターン11、12を形成したコア層10を加熱して硬化状態にする。なお、配線パターン11、12を形成したコア層10を硬化状態にする場合に限定されるものではなく、未硬化状態でビルトアップ層20を積層しても良い。未硬化状態のコア層10にビルトアップ層20を積層する場合、コア層10のみを加熱して硬化状態にする製造工程を省略することができる。   The metal foils 11a and 12a are formed on the wiring patterns 11 and 12 having a predetermined pattern by performing a photolithography process and an etching process on the metal foils 11a and 12a attached to the core layer 10 (FIG. 2E )). Further, the core layer 10 on which the wiring patterns 11 and 12 are formed is heated to a cured state. The core layer 10 on which the wiring patterns 11 and 12 are formed is not limited to a cured state, and the built-up layer 20 may be laminated in an uncured state. When the built-up layer 20 is laminated on the uncured core layer 10, it is possible to omit a manufacturing process in which only the core layer 10 is heated to be in a cured state.

次に、回路基板1のビルトアップ層20を準備する工程について説明する。図3は、本発明の実施の形態1に係る回路基板1の製造方法で製造する回路基板1のビルトアップ層20を準備する工程を説明するための断面図である。プリプレグシートからなるビルトアップ層20は、厚みが約50μmであり、未硬化状態である。そのため、図3(a)に示すように、ビルトアップ層20は、両面に保護シート(例えば、ポリエチレンテレフタラート(PET)等のシート)20aを貼り付けてある。   Next, a process for preparing the built-up layer 20 of the circuit board 1 will be described. FIG. 3 is a cross-sectional view for explaining a step of preparing the built-up layer 20 of the circuit board 1 manufactured by the method of manufacturing the circuit board 1 according to Embodiment 1 of the present invention. The built-up layer 20 made of a prepreg sheet has a thickness of about 50 μm and is in an uncured state. Therefore, as shown in FIG. 3A, the built-up layer 20 has a protective sheet (for example, a sheet of polyethylene terephthalate (PET) or the like) 20a attached to both surfaces.

ビルトアップ層20の両面から保護シート20aを剥がし(図3(b))、ビルトアップ層20の一面に金属箔2aを、他面に金属箔21aを貼り付ける(図3(c))。ここで、金属箔2a、21aは、例えば銅箔であり、厚みが約12μmである。   The protective sheet 20a is peeled off from both surfaces of the built-up layer 20 (FIG. 3B), and the metal foil 2a is attached to one surface of the built-up layer 20 and the metal foil 21a is attached to the other surface (FIG. 3C). Here, the metal foils 2a and 21a are, for example, copper foils and have a thickness of about 12 μm.

ビルトアップ層20に貼り付けた金属箔21aに対して、フォトリソグラフィ処理及びエッチング処理を行うことで、金属箔21aを所定のパターンの配線パターン21に形成する(図3(d))。つまり、未硬化状態のビルトアップ層20におけるコア層10に積層する側の一面(ビルトアップ層20の一面)に、配線パターン(第1配線パターン)21を形成する。   The metal foil 21a is formed on the wiring pattern 21 having a predetermined pattern by performing a photolithography process and an etching process on the metal foil 21a attached to the built-up layer 20 (FIG. 3D). That is, the wiring pattern (first wiring pattern) 21 is formed on one surface (one surface of the built-up layer 20) on the side of the uncured built-up layer 20 that is laminated on the core layer 10.

次に、コア層10にビルトアップ層20を積層して回路基板1を製造する工程について説明する。図4は、本発明の実施の形態1に係る回路基板1の製造方法で回路基板1を製造する工程を説明するための断面図である。図2に示した工程で準備したコア層10(図4(b))に、図3に示した工程で準備したビルトアップ層20(図4(a))を積層する。真空状態にて、コア層10に積層したビルトアップ層20を、加熱しながら等方圧で加圧してコア層10に圧着する。未硬化状態のビルトアップ層20を、加熱しながら等方圧で加圧すると、コア層10に積層する側の一面付近にあるビルトアップ層20の樹脂が配線パターン21とコア層10との間に入り込み、配線パターン21とコア層10との間にビルトアップ層20の樹脂膜24を形成して、配線パターン21をビルトアップ層20に内蔵する(図4(c))。   Next, a process for manufacturing the circuit board 1 by laminating the built-up layer 20 on the core layer 10 will be described. FIG. 4 is a cross-sectional view for explaining a process of manufacturing the circuit board 1 by the method of manufacturing the circuit board 1 according to the first embodiment of the present invention. The built-up layer 20 (FIG. 4A) prepared in the step shown in FIG. 3 is laminated on the core layer 10 (FIG. 4B) prepared in the step shown in FIG. In a vacuum state, the built-up layer 20 laminated on the core layer 10 is pressed with an isotropic pressure while being heated, and is pressed onto the core layer 10. When the uncured built-up layer 20 is pressurized with an isotropic pressure while being heated, the resin of the built-up layer 20 in the vicinity of one surface laminated on the core layer 10 is between the wiring pattern 21 and the core layer 10. The resin film 24 of the built-up layer 20 is formed between the wiring pattern 21 and the core layer 10, and the wiring pattern 21 is built in the built-up layer 20 (FIG. 4C).

なお、ビルトアップ層20の樹脂膜24の厚みは、通常の方法で形成した樹脂の絶縁層の厚み(約30〜100μm)に比べて非常に薄く(約0.1〜3μm)することができる。また、コア層10に積層したビルトアップ層20を等方圧で加圧する場合に、真空状態としているのは、ビルトアップ層20をコア層10に積層する際に、ビルトアップ層20とコア層10との間に気泡が入り込むのを抑制するためである。ビルトアップ層20をコア層10に積層する際に、ビルトアップ層20とコア層10との間に気泡が入り込むのを抑制できれば、真空状態に限定する必要はない。   In addition, the thickness of the resin film 24 of the built-up layer 20 can be made very thin (about 0.1 to 3 μm) as compared with the thickness of the resin insulating layer (about 30 to 100 μm) formed by a normal method. . In addition, when the built-up layer 20 laminated on the core layer 10 is pressurized with an isotropic pressure, the vacuum state is that when the built-up layer 20 is laminated on the core layer 10, the built-up layer 20 and the core layer This is to prevent bubbles from entering between the two. When the built-up layer 20 is laminated on the core layer 10, it is not necessary to limit to a vacuum state as long as bubbles can be prevented from entering between the built-up layer 20 and the core layer 10.

ここで、未硬化状態のビルトアップ層20は、コア層10と加熱しながら加圧して圧着し、さらに加熱処理を行うことで硬化状態にする。なお、コア層10を準備する工程でコア層10を加熱せず、未硬化状態のコア層10にビルトアップ層20を積層した場合、未硬化状態のコア層10も、ビルトアップ層20と加熱しながら加圧して圧着し、さらに加熱処理を行うことで硬化状態にする。   Here, the uncured built-up layer 20 is pressed and pressure-bonded with the core layer 10 while being heated, and is further cured by heating. When the built-up layer 20 is laminated on the uncured core layer 10 without heating the core layer 10 in the step of preparing the core layer 10, the uncured core layer 10 is also heated with the built-up layer 20. While being pressurized, pressure bonding is performed, and a heat treatment is performed to obtain a cured state.

次に、コア層10に積層された、硬化状態になったビルトアップ層20に対して、所定の位置にレーザー加工でビアホールを形成し、該ビアホールに導電性ペーストを充填してビア導体22、23を形成する(図4(d))。ビア導体22の底は配線パターン21で、ビア導体23の底は配線パターン11である。   Next, a via hole is formed in a predetermined position by laser processing on the built-up layer 20 in a cured state laminated on the core layer 10, and the via conductor 22 is filled with a conductive paste in the via hole. 23 is formed (FIG. 4D). The bottom of the via conductor 22 is the wiring pattern 21, and the bottom of the via conductor 23 is the wiring pattern 11.

次に、ビルトアップ層20に貼り付けてある金属箔2aに対して、フォトリソグラフィ処理及びエッチング処理を行うことで、金属箔2aを所定のパターンの配線パターン2に形成する(図4(e))。つまり、ビルトアップ層20におけるコア層10に積層する側の一面と反対側の一面に、配線パターン(第2配線パターン)2を形成する。但し、配線パターン2の形成は、コア層10にビルトアップ層20を積層して圧着した後に行われる場合に限定されるものではなく、ビルトアップ層20を準備する工程(図3(d))において、ビルトアップ層20に貼り付けてある金属箔2aに対して、フォトリソグラフィ処理及びエッチング処理を行うことで、金属箔2aを所定のパターンの配線パターン2に形成しても良い。   Next, the metal foil 2a attached to the built-up layer 20 is subjected to a photolithography process and an etching process, thereby forming the metal foil 2a in the wiring pattern 2 having a predetermined pattern (FIG. 4E). ). That is, the wiring pattern (second wiring pattern) 2 is formed on one surface of the built-up layer 20 opposite to the surface that is laminated on the core layer 10. However, the formation of the wiring pattern 2 is not limited to the case where it is performed after the built-up layer 20 is laminated on the core layer 10 and pressure-bonded, and the step of preparing the built-up layer 20 (FIG. 3D) In this case, the metal foil 2a may be formed on the wiring pattern 2 having a predetermined pattern by performing a photolithography process and an etching process on the metal foil 2a attached to the built-up layer 20.

以上のように、本発明の実施の形態1に係る回路基板1の製造方法では、未硬化状態のビルトアップ層20におけるコア層10に積層する側の一面に、配線パターン21を形成し、該配線パターン21がコア層10側となるようにビルトアップ層20をコア層10に積層し、加熱しながら等方圧で加圧してコア層10にビルトアップ層20を圧着するので、配線パターン21とコア層10との間にビルトアップ層20の樹脂膜24を形成して、配線パターン21をビルトアップ層20に内蔵することができる。ビルトアップ層20に配線パターン21を内蔵することで、1層のビルトアップ層20に配線パターン21と配線パターン2とを形成して、小型化、軽量化、薄型化することが可能な回路基板1を製造することができる。   As described above, in the method for manufacturing the circuit board 1 according to the first embodiment of the present invention, the wiring pattern 21 is formed on one surface of the uncured built-up layer 20 on the side laminated with the core layer 10, Since the built-up layer 20 is laminated on the core layer 10 so that the wiring pattern 21 is on the core layer 10 side, the built-up layer 20 is pressure-bonded to the core layer 10 by applying pressure with isotropic pressure while heating. The resin film 24 of the built-up layer 20 can be formed between the core layer 10 and the core layer 10 so that the wiring pattern 21 can be built in the built-up layer 20. A circuit board that can be reduced in size, weight, and thickness by forming the wiring pattern 21 and the wiring pattern 2 in the single built-up layer 20 by incorporating the wiring pattern 21 in the built-up layer 20. 1 can be manufactured.

なお、図4では、コア層10の配線パターン11を形成した面にのみビルトアップ層20を積層する回路基板1の製造方法について図示しているが、本発明の実施の形態1に係る回路基板1の製造方法はこれに限定されるものではなく、コア層10の配線パターン12を形成した面にもビルトアップ層20を積層しても良い。また、配線パターン2、12は、電子部品3をはんだ等の導電性接合材で電気的に接合し、封止樹脂4で覆っても良い。   4 illustrates a method for manufacturing the circuit board 1 in which the built-up layer 20 is laminated only on the surface of the core layer 10 on which the wiring pattern 11 is formed, the circuit board according to the first embodiment of the present invention. The manufacturing method 1 is not limited to this, and the built-up layer 20 may be laminated on the surface of the core layer 10 on which the wiring pattern 12 is formed. The wiring patterns 2 and 12 may be electrically bonded to the electronic component 3 with a conductive bonding material such as solder and covered with the sealing resin 4.

(実施の形態2)
本発明の実施の形態2に係る回路基板1の製造方法で製造した回路基板1は、コア層10の一面にビルトアップ層20を複数積層した構成である。回路基板1のコア層10を準備する工程、及びビルトアップ層20を準備する工程については、実施の形態1と同じであるため説明を省略する。
(Embodiment 2)
The circuit board 1 manufactured by the method for manufacturing the circuit board 1 according to Embodiment 2 of the present invention has a configuration in which a plurality of built-up layers 20 are stacked on one surface of the core layer 10. Since the step of preparing the core layer 10 of the circuit board 1 and the step of preparing the built-up layer 20 are the same as those in the first embodiment, the description thereof is omitted.

図5及び図6は、本発明の実施の形態2に係る回路基板1の製造方法で回路基板1を製造する工程を説明するための断面図である。図2に示した工程で準備したコア層10(図5(b))に、図3に示した工程で準備したビルトアップ層20(図5(a))を積層する。なお、準備したビルトアップ層20は、ビルトアップ層20に貼り付けてある金属箔2aに対して、フォトリソグラフィ処理及びエッチング処理を行うことで、金属箔2aを所定のパターンの配線パターン2に形成してある。   5 and 6 are cross-sectional views for explaining a process of manufacturing the circuit board 1 by the method of manufacturing the circuit board 1 according to the second embodiment of the present invention. The built-up layer 20 (FIG. 5 (a)) prepared in the step shown in FIG. 3 is laminated on the core layer 10 (FIG. 5 (b)) prepared in the step shown in FIG. The prepared built-up layer 20 forms the metal foil 2a on the wiring pattern 2 having a predetermined pattern by performing a photolithography process and an etching process on the metal foil 2a attached to the built-up layer 20. It is.

次に、真空状態にて、コア層10に積層したビルトアップ層20を、加熱しながら等方圧で加圧してコア層10に圧着する。未硬化状態のビルトアップ層20を、加熱しながら等方圧で加圧すると、コア層10に積層する側の一面付近にあるビルトアップ層20の樹脂が配線パターン21とコア層10との間に入り込み、配線パターン21とコア層10との間にビルトアップ層20の樹脂膜24を形成して、配線パターン21をビルトアップ層20に内蔵する(図5(c))。   Next, in a vacuum state, the built-up layer 20 laminated on the core layer 10 is pressure-bonded to the core layer 10 by applying an isotropic pressure while heating. When the uncured built-up layer 20 is pressurized with an isotropic pressure while being heated, the resin of the built-up layer 20 in the vicinity of one surface laminated on the core layer 10 is between the wiring pattern 21 and the core layer 10. The resin film 24 of the built-up layer 20 is formed between the wiring pattern 21 and the core layer 10, and the wiring pattern 21 is built in the built-up layer 20 (FIG. 5C).

次に、コア層10に積層された、硬化状態になったビルトアップ層20に対して、所定の位置にレーザー加工でビアホールを形成し、該ビアホールに導電性ペーストを充填してビア導体22、23を形成する(図5(d))。ビア導体22の底は配線パターン21で、ビア導体23の底は配線パターン11である。   Next, a via hole is formed in a predetermined position by laser processing on the built-up layer 20 in a cured state laminated on the core layer 10, and the via conductor 22 is filled with a conductive paste in the via hole. 23 is formed (FIG. 5D). The bottom of the via conductor 22 is the wiring pattern 21, and the bottom of the via conductor 23 is the wiring pattern 11.

次に、ビルトアップ層20を積層したコア層10(図6(f))に、図3に示した工程と同じ工程で準備したビルトアップ層30(図6(e))を積層する。なお、ビルトアップ層30は、ビルトアップ層20と同じ構成であり、ビルトアップ層20に積層する側の一面に配線パターン31、ビルトアップ層20に積層する側の一面と反対側の一面に配線パターン32がそれぞれ形成してある。真空状態にて、ビルトアップ層30をビルトアップ層20を積層したコア層10にさらに積層し、加熱しながら等方圧で加圧してビルトアップ層20を積層したコア層10にビルトアップ層30を圧着する。未硬化状態のビルトアップ層30を、加熱しながら等方圧で加圧すると、ビルトアップ層20に積層する側の一面付近にあるビルトアップ層30の樹脂が配線パターン31とビルトアップ層20との間に入り込み、配線パターン31とビルトアップ層20との間にビルトアップ層30の樹脂膜33を形成して、配線パターン31をビルトアップ層30に内蔵する(図6(g))。   Next, the built-up layer 30 (FIG. 6E) prepared in the same process as the process shown in FIG. 3 is laminated on the core layer 10 (FIG. 6F) on which the built-up layer 20 is laminated. The built-up layer 30 has the same configuration as the built-up layer 20, and the wiring pattern 31 is provided on one side laminated on the built-up layer 20, and the wiring is provided on one side opposite to the one side laminated on the built-up layer 20. Each pattern 32 is formed. In a vacuum state, the built-up layer 30 is further laminated on the core layer 10 on which the built-up layer 20 is laminated, and the built-up layer 30 is laminated on the core layer 10 on which the built-up layer 20 is laminated by applying pressure with isotropic pressure while heating. Crimp the. When the uncured built-up layer 30 is pressurized with an isotropic pressure while being heated, the resin of the built-up layer 30 in the vicinity of one surface to be laminated on the built-up layer 20 becomes the wiring pattern 31 and the built-up layer 20. The resin film 33 of the built-up layer 30 is formed between the wiring pattern 31 and the built-up layer 20, and the wiring pattern 31 is built in the built-up layer 30 (FIG. 6G).

次に、ビルトアップ層20を積層したコア層10に積層された、硬化状態になったビルトアップ層30に対して、所定の位置にレーザー加工でビアホールを形成し、該ビアホールに導電性ペーストを充填してビア導体34、35を形成する(図6(h))。配線パターン31と配線パターン32とは、それぞれ必要に応じてビア導体34により、電気的に接合されている。また、配線パターン31と配線パターン2とは、それぞれ必要に応じてビア導体35により、電気的に接合されている。   Next, a via hole is formed by laser processing at a predetermined position on the hardened built-up layer 30 laminated on the core layer 10 on which the built-up layer 20 is laminated, and a conductive paste is applied to the via hole. The via conductors 34 and 35 are formed by filling (FIG. 6H). The wiring pattern 31 and the wiring pattern 32 are electrically joined by a via conductor 34 as necessary. Further, the wiring pattern 31 and the wiring pattern 2 are electrically joined by a via conductor 35 as necessary.

以上のように、本発明の実施の形態2に係る回路基板1の製造方法では、コア層10に複数のビルトアップ層20、30を積層するので、それぞれ2つの配線パターン21、2、31、32を形成したビルトアップ層20、30をコア層10に複数積層でき、さらに小型化、軽量化、薄型化することが可能な回路基板を製造することができる。   As described above, in the method for manufacturing the circuit board 1 according to the second embodiment of the present invention, since the plurality of built-up layers 20 and 30 are stacked on the core layer 10, two wiring patterns 21, 2, 31, A plurality of built-up layers 20 and 30 formed with 32 can be laminated on the core layer 10, and a circuit board that can be further reduced in size, weight, and thickness can be manufactured.

なお、図5及び図6では、コア層10の配線パターン11を形成した面にのみ複数のビルトアップ層20、30を積層する回路基板1の製造方法について図示しているが、本発明の実施の形態2に係る回路基板1の製造方法はこれに限定されるものではなく、コア層10の配線パターン12を形成した面にも複数のビルトアップ層20、30を積層しても良い。また、配線パターン32、12は、電子部品3をはんだ等の導電性接合材で電気的に接合し、封止樹脂4で覆っても良い。   5 and 6 illustrate a method for manufacturing the circuit board 1 in which a plurality of built-up layers 20 and 30 are stacked only on the surface of the core layer 10 on which the wiring pattern 11 is formed. The manufacturing method of the circuit board 1 according to the second embodiment is not limited to this, and a plurality of built-up layers 20 and 30 may be laminated on the surface of the core layer 10 on which the wiring pattern 12 is formed. The wiring patterns 32 and 12 may be electrically bonded to the electronic component 3 with a conductive bonding material such as solder and covered with the sealing resin 4.

(実施の形態3)
本発明の実施の形態3に係る回路基板1の製造方法で製造した回路基板1のビルトアップ層20に形成してある配線パターン21は、ビルトアップ層20を介して配置されている対向電極との間でコンデンサを形成する。例えば、図4(e)に示すように、配線パターン21bは、ビルトアップ層20の樹脂膜24を介して配置されている配線パターン11(対向電極)との間でコンデンサを形成している。つまり、ビルトアップ層20の樹脂膜24を介して配線パターン11に対向するように配線パターン21bを形成することで、内蔵コンデンサを安価な製造コストで形成することができる。
(Embodiment 3)
The wiring pattern 21 formed on the built-up layer 20 of the circuit board 1 manufactured by the method for manufacturing the circuit board 1 according to the third embodiment of the present invention includes the counter electrode disposed via the built-up layer 20 and the counter electrode. A capacitor is formed between the two. For example, as shown in FIG. 4 (e), the wiring pattern 21 b forms a capacitor with the wiring pattern 11 (counter electrode) disposed via the resin film 24 of the built-up layer 20. That is, by forming the wiring pattern 21b so as to face the wiring pattern 11 through the resin film 24 of the built-up layer 20, the built-in capacitor can be formed at a low manufacturing cost.

また、ビルトアップ層20の樹脂膜24は、配線パターン21とコア層10との間に未硬化状態のビルトアップ層20の樹脂が入り込むことで形成されるので、厚みは、通常の方法で形成した樹脂の絶縁層の厚みに比べて非常に薄くすることができる。そのため、ビルトアップ層20に形成してある配線パターン21bが、ビルトアップ層20の樹脂膜24を介して配置されている配線パターン11(対向電極)との間で高容量のコンデンサを形成することができる。   Further, since the resin film 24 of the built-up layer 20 is formed by the uncured resin of the built-up layer 20 entering between the wiring pattern 21 and the core layer 10, the thickness is formed by a normal method. The thickness of the insulating layer of the resin can be made very thin. Therefore, a high-capacitance capacitor is formed between the wiring pattern 21b formed in the built-up layer 20 and the wiring pattern 11 (counter electrode) disposed via the resin film 24 of the built-up layer 20. Can do.

また、本発明の実施の形態3に係る回路基板1の製造方法で製造した回路基板1のビルトアップ層20、30に形成してある配線パターン21、31は、コイル形状であっても良い。図7は、本発明の実施の形態2に係る回路基板1の製造方法で製造した回路基板1のビルトアップ層20の配線パターン21を示す例示図である。図7に示すように、ビルトアップ層20にコイル形状の配線パターン21を形成するだけで、内蔵コイルを安価な製造コストで形成することができる。また、図6(h)に示すように、回路基板1のビルトアップ層20、30に形成してある配線パターン21、2、31、32をコイル形状にして、ビア導体22、23、34、35でそれぞれの配線パターン21、2、31、32を接続することで、コイルを多層化することができ、コイル形状の配線パターンを大きくすることなくコイルのQ値を大きくすること等が可能となり、回路設計の自由度が向上する。   Further, the wiring patterns 21 and 31 formed on the built-up layers 20 and 30 of the circuit board 1 manufactured by the method of manufacturing the circuit board 1 according to Embodiment 3 of the present invention may be coil-shaped. FIG. 7 is an exemplary view showing a wiring pattern 21 of the built-up layer 20 of the circuit board 1 manufactured by the method of manufacturing the circuit board 1 according to the second embodiment of the present invention. As shown in FIG. 7, the built-in coil can be formed at a low manufacturing cost simply by forming the coil-shaped wiring pattern 21 on the built-up layer 20. Further, as shown in FIG. 6 (h), the wiring patterns 21, 2, 31, and 32 formed on the built-up layers 20 and 30 of the circuit board 1 are formed in a coil shape, and the via conductors 22, 23, 34, By connecting the respective wiring patterns 21, 2, 31, 32 at 35, it is possible to make the coil multi-layered and to increase the Q value of the coil without increasing the coil-shaped wiring pattern. The degree of freedom in circuit design is improved.

なお、配線パターン21、31は、前述のパターンに限定されるものではなく、一般的な回路パターンであっても良い。   The wiring patterns 21 and 31 are not limited to the above-described patterns, and may be general circuit patterns.

1 回路基板
2、11、12、21、31、32 配線パターン
2a、11a、12a、21a 金属箔
3 電子部品
4 封止樹脂
10 コア層
20、30 ビルトアップ層
13、22、23、34、35 ビア導体
10a、20a 保護シート
100 電子部品内蔵モジュール
DESCRIPTION OF SYMBOLS 1 Circuit board 2, 11, 12, 21, 31, 32 Wiring pattern 2a, 11a, 12a, 21a Metal foil 3 Electronic component 4 Sealing resin 10 Core layer 20, 30 Built-up layer 13, 22, 23, 34, 35 Via conductor 10a, 20a Protection sheet 100 Electronic component built-in module

Claims (10)

コア層に、プリプレグシートからなるビルトアップ層を積層して回路基板を製造する方法であって、
未硬化状態の前記ビルトアップ層の一面に、第1配線パターンを形成する第1工程と、 該第1工程で形成した前記第1配線パターンが前記コア層側となるように前記ビルトアップ層を前記コア層に積層し、加熱しながら等方圧で加圧して前記コア層に前記ビルトアップ層を圧着して前記第1配線パターンを前記ビルトアップ層に内蔵する第2工程と
を含み、
該第2工程は、前記コア層の一面側近傍に存在するビルトアップ層を構成している樹脂を、前記第1配線パターンと前記コア層との間に入り込ませて樹脂層を形成し、該樹脂層を形成した状態で加熱硬化することで、前記第1配線パターンを前記ビルトアップ層に内蔵することを特徴とする回路基板の製造方法。
A method of manufacturing a circuit board by laminating a built-up layer made of a prepreg sheet on a core layer,
A first step of forming a first wiring pattern on one surface of the uncured built-up layer, and the built-up layer so that the first wiring pattern formed in the first step is on the core layer side A second step of laminating the core layer, pressurizing at an isotropic pressure while heating, and crimping the built-up layer to the core layer to incorporate the first wiring pattern in the built-up layer,
Second step, the resin constituting the built-up layer present on one side near the core layer, to form a resin layer by entering between the first wiring pattern and the core layer, the A method of manufacturing a circuit board , wherein the first wiring pattern is built in the built-up layer by heat-curing in a state where a resin layer is formed .
前記第2工程前に、前記ビルトアップ層の他面に、第2配線パターンを形成する第3工程を含むことを特徴とする請求項1に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, further comprising a third step of forming a second wiring pattern on the other surface of the built-up layer before the second step. 前記第2工程後に、前記ビルトアップ層の他面に、第2配線パターンを形成する第4工程を含むことを特徴とする請求項1に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, further comprising a fourth step of forming a second wiring pattern on the other surface of the built-up layer after the second step. 前記ビルトアップ層にビア導体を形成する第5工程を含むことを特徴とする請求項1乃至3のいずれか一項に記載の回路基板の製造方法。   4. The circuit board manufacturing method according to claim 1, further comprising a fifth step of forming a via conductor in the built-up layer. 5. 前記第2工程は、前記第1配線パターンが前記コア層側となるように前記ビルトアップ層を前記コア層の両面に積層し、加熱しながら等方圧で加圧して前記コア層の両面に前記ビルトアップ層を圧着して前記第1配線パターンをそれぞれの前記ビルトアップ層に内蔵することを特徴とする請求項1乃至4のいずれか一項に記載の回路基板の製造方法。   In the second step, the built-up layer is laminated on both surfaces of the core layer so that the first wiring pattern is on the core layer side, and is heated with isotropic pressure while being heated. 5. The method of manufacturing a circuit board according to claim 1, wherein the built-up layer is pressure-bonded to incorporate the first wiring pattern in each of the built-up layers. 6. 前記ビルトアップ層を積層した前記コア層に、前記第1配線パターンが前記コア層側となるように前記ビルトアップ層をさらに積層し、加熱しながら等方圧で加圧して前記コア層に複数の前記ビルトアップ層を圧着して前記第1配線パターンをそれぞれの前記ビルトアップ層に内蔵する第6工程を含むことを特徴とする請求項1乃至5のいずれか一項に記載の回路基板の製造方法。   The built-up layer is further laminated on the core layer on which the built-up layer is laminated so that the first wiring pattern is on the core layer side, and a plurality of pressure is applied to the core layer by applying an isotropic pressure while heating. 6. The circuit board according to claim 1, further comprising a sixth step of crimping the built-up layer and incorporating the first wiring pattern in each built-up layer. 7. Production method. 前記第1配線パターン又は/及び前記第2配線パターンは、前記ビルトアップ層を介して配置されている対向電極との間でコンデンサを形成することを特徴とする請求項1乃至6のいずれか一項に記載の回路基板の製造方法。   7. The capacitor according to claim 1, wherein the first wiring pattern and / or the second wiring pattern forms a capacitor with the counter electrode arranged via the built-up layer. The manufacturing method of the circuit board as described in a term. 前記第1配線パターン又は/及び前記第2配線パターンは、コイル形状であることを特徴とする請求項1乃至6のいずれか一項に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, wherein the first wiring pattern and / or the second wiring pattern is in a coil shape. 前記第2工程及び前記第6工程は、真空状態で行うことを特徴とする請求項1乃至8のいずれか一項に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, wherein the second step and the sixth step are performed in a vacuum state. 前記コア層は、プリプレグシートからなり、前記第2工程において未硬化状態で前記ビルトアップ層を積層することを特徴とする請求項1乃至9のいずれか一項に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, wherein the core layer is made of a prepreg sheet, and the built-up layer is laminated in an uncured state in the second step.
JP2009221761A 2009-09-28 2009-09-28 Circuit board manufacturing method Active JP5585035B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009221761A JP5585035B2 (en) 2009-09-28 2009-09-28 Circuit board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009221761A JP5585035B2 (en) 2009-09-28 2009-09-28 Circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JP2011071360A JP2011071360A (en) 2011-04-07
JP5585035B2 true JP5585035B2 (en) 2014-09-10

Family

ID=44016328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009221761A Active JP5585035B2 (en) 2009-09-28 2009-09-28 Circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP5585035B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5420727B2 (en) * 2012-07-24 2014-02-19 中国電力株式会社 Reinforcing aid for metal pipes subject to creep damage

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232137A (en) * 2001-01-30 2002-08-16 Kyocera Corp Manufacturing method of multilayer wiring board
JP3946578B2 (en) * 2001-06-05 2007-07-18 大日本印刷株式会社 Manufacturing method of wiring board provided with passive element, wiring board provided with passive element
JP2003332749A (en) * 2002-01-11 2003-11-21 Denso Corp Passive device built-in substrate, its fabrication method, and material for building passive device built-in substrate
JP2005026445A (en) * 2003-07-02 2005-01-27 North:Kk Multilayer wiring board and its manufacturing method
JP2006196857A (en) * 2004-12-16 2006-07-27 Murata Mfg Co Ltd Composite circuit substrate with case and manufacturing method thereof
JP4765125B2 (en) * 2008-01-30 2011-09-07 Tanakaホールディングス株式会社 Multilayer substrate for forming multilayer printed wiring board and multilayer printed wiring board

Also Published As

Publication number Publication date
JP2011071360A (en) 2011-04-07

Similar Documents

Publication Publication Date Title
JP3744383B2 (en) Composite wiring board and manufacturing method thereof
JP5151265B2 (en) Multilayer wiring board and method for manufacturing multilayer wiring board
JP5093353B2 (en) Manufacturing method of component built-in module and component built-in module
JP2003347748A (en) Multilayer wiring board and its manufacturing method
KR101868680B1 (en) Circuit board, production method of circuit board, and electronic equipment
JP2006324568A (en) Multilayer module and its manufacturing method
JP2014107552A (en) Multilayer printed circuit board and method of manufacturing the same
JP2006114621A (en) Wiring plate with built-in component and manufacturing method thereof
JP5194505B2 (en) Printed wiring board with cavity and manufacturing method thereof
JP2014127716A (en) Core substrate and method for manufacturing the same, and substrate with built-in electronic components and method for manufacturing the same
JP5886335B2 (en) Manufacturing method of electronic component built-in substrate and electronic component built-in substrate
JP6673304B2 (en) Multilayer board
WO2013186966A1 (en) Composite multilayer wiring board and method for manufacturing same
JP4598140B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JPH10200258A (en) Manufacture of mulitlayer printed wiring board
JP5749235B2 (en) Manufacturing method of circuit component built-in substrate
JP5585035B2 (en) Circuit board manufacturing method
JP2011187854A (en) Multilayer printed wiring board and method of manufacturing the same
KR101138542B1 (en) Manufactory method for multi-layer printed circuit board
WO2011043382A1 (en) Circuit substrate and method of production thereof
JP2005191549A (en) Module with built-in components manufacturing method and module with built-in components
JP2005045228A (en) Circuit board with built-in electronic component and its manufacturing method
JP6497486B2 (en) Multilayer substrate and manufacturing method thereof
JP5481947B2 (en) Manufacturing method of component-embedded substrate
JP2008311553A (en) Method for manufacturing compound multilayer printed-wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20120619

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20130424

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Written amendment

Effective date: 20130627

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20140624

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Country of ref document: JP

Ref document number: 5585035