JP2008165500A - 物理乱数発生器および物理乱数発生装置および乱数検証方法 - Google Patents
物理乱数発生器および物理乱数発生装置および乱数検証方法 Download PDFInfo
- Publication number
- JP2008165500A JP2008165500A JP2006354453A JP2006354453A JP2008165500A JP 2008165500 A JP2008165500 A JP 2008165500A JP 2006354453 A JP2006354453 A JP 2006354453A JP 2006354453 A JP2006354453 A JP 2006354453A JP 2008165500 A JP2008165500 A JP 2008165500A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- circuit
- physical random
- output
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】高品位の物理乱数を高速に生成できる安価で信頼性の高い物理乱数発生器を提供する。
【解決手段】2組のノイズ源1a、1bと、これらノイズ源より発生するノイズの直流分を除去して増幅する第1増幅回路2と第2増幅回路3と、第1増幅回路2と第2増幅回路3の出力電圧を比較して0または1を出力する比較回路4と、比較回路4の出力を基準クロックに同期して保持し、物理乱数を得るフリップ・フロップ5と、比較回路4の一方の入力に接続され、比較回路4のオフセット電圧を設定するオフセット電圧回路7と、オフセット電圧回路7を制御する一様化フィードバック回路6とで構成される。
【選択図】図1
Description
疑似乱数は計算により生成されるため高速化が容易であるが、初期値を与えたアルゴリズムで算出されることから再現性が有り、初期値やアルゴリズムから乱数列が予測され易いという欠点がある。加えて、疑似乱数は乱数列に周期性を有するため、セキュリティやシミュレーション等の分野での使用には不向きな場合がある。
他方、物理乱数は、半導体内部の熱雑音に代表されるランダムな物理現象を利用して生成されるため、疑似乱数のような初期値やアルゴリズムは不要であり、且つ、乱数列に周期性がないことから、乱数を予測することは不可能であり、よって、予測の困難さを必要とするセキュリティ通信分野や再現性のない真の乱数を必要とする統計シミュレーション分野等においては、物理乱数の需要が急増している。
また、高速化することにより、乱数源が不安定になったり、ノイズの計測精度が低下したりして、生成される物理乱数の品質が低下する場合もある。
前記比較回路の、前記オフセット電圧回路が接続される入力とは別の入力に、前記第3増幅回路と同じ構成の増幅回路を設けたことを特徴としている。
また、一様化フィードバック回路を設け、乱数出力に基づき上記比較回路のオフセット電圧を調整して、乱数の0または1の出現率が50%になるように補正するようにしたので、一様性を有し、且つ、規則性や相関性や周期性を有しない高品位な物理乱数を高速で生成することができる。
さらに、請求項9に記載のように、一様化回路を設けることにより、より一様性に優れる物理乱数を高速で生成することができる。
図1、図2に示すように、本実施形態の物理乱数発生器10は、2組のノイズ源1a、1bと、これらのノイズ源1a、1bから発生するノイズA、ノイズBの直流分を除去して高周波成分を増幅する第1増幅回路2と第2増幅回路3と、これら第1増幅回路2と第2増幅回路3の出力電圧を相互に比較して0または1を出力する比較回路4と、この比較回路4の比較出力、0または1を基準クロックの立ち上がりに同期して逐次保持し、物理乱数を生成するDタイプのフリップ・フロップ5と、上記比較回路4の+入力にオフセット電圧vfbを供給するオフセット電圧回路7と、このオフセット電圧回路7のオフセット電圧vfbを調整する一様化フィードバック回路6とで構成されている。
加算器12は、この周期設定値(c)に1を加算して比較値(m=c+1)を生成し、この比較値(m)が第1比較器13の一方の比較入力に比較データ(2m−1)となるように入力される。この第1比較器13は、フィードバック制御の繰り返し周期を発生するための比較器であり、周期設定値(c)に1を加算するのは、レジスター11に保持される出力乱数(0〜m−1)の範囲を(1〜m)の範囲に変換するためである。
また、この繰り返し周期(t)によって、上記したレジスター11および第1カウンターはリセットされ、リセット解除後、レジスター11による乱数保持動作と第1カウンター14による基準クロックの計側動作が新たに開始される。
本構成では、レジスター11に保持される乱数値に応じて、繰り返し周期(t)はランダムに変化する。
比較出力(n<m、n>m)は制御回路17において電流増幅され、後述するオフセット電圧回路7のスイッチ回路Q1、Q2を駆動するための駆動信号Driv_pとDriv_nが出力される。
オフセット電圧vfbを高くすると、比較回路4の比較出力の1の出現数が多くなり、0の出現数が少なくなる。逆に、オフセット電圧vfbを低くすると、1の出現数が少なくなり、0の出現数は多くなる。
この可逆カウンター18のデジタル出力値はD/Aコンバータ19によりアナログ値に変換され、オフセット電圧vfbとして比較回路4の+入力に供給される。すなわち、可逆カウンター18のカウントアップによりオフセット電圧vfbが上昇し、可逆カウンター18のカウントダウンによりオフセット電圧vfbが降下するように動作する。可逆カウンター18は、繰り返し周期(t)毎にリセットされる。リセット解除後、可逆カウンター18は比較出力(n<m、n>m)に基づいてカウント動作を開始する。
可逆カウンター18に第2比較器16の比較出力(n<m)或いは比較出力(n>m)が連続的に入力され、カウントオーバーした場合に(例えば、可逆カウンター18が8ビット構成であれば、オーバーフローすることにより、カウンタ出力はFFH、或いは00Hとなる)、オーバーフロー検出回路24においてカウント出力FFH、或いは00Hが検知された場合に、異常動作確認信号が出力される。
第2実施形態による物理乱数発生器10は、第1増幅回路2と第2増幅回路3の代わりに1個の差動増幅回路26を用いたことを除き、図1に示す第1実施形態の物理乱数発生器10と同様である。
尚、この場合も、図示しないが、図5と同様に、比較回路4の−入力側に第3増幅回路8と同様の回路を設けて、比較回路4の入力形態を対称型とすることにより、耐ノイズ性を向上することができる。
物理乱数発生器10(フリップ・フロップ5)にて生成された物理乱数は、排他的論理和回路33においてセレクター32の乱数出力との排他的論理和が行われると共に、シフトレジスター31のデータ入力に入力される。
表1は、相関関数(r)に対する相関関係の一例を示し、算出された相関関数(r)の0〜1の範囲値で表1に基づいて相関性の善し悪しを判断する。
すなわち、例えば、検証基準として有意水準1%のカイ自乗値(X2)は310.475、有意水準5%のカイ自乗値(X2)は293.248とし、検証データ量(バイト量)に対して算出されたカイ自乗値が有意水準を下回るかを検証する。
2 第1増幅回路
3 第2増幅回路
4 比較回路
5 フリップ・フロップ
6 一様化フィードバック回路
7 オフセット電圧回路
8 第3の増幅回路
9 充放電回路
10 物理乱数発生器
11 レジスター
12 加算器
14 第1カウンター
13 第1比較器
15 第2カウンター
16 第2比較器
18 可逆カウンター(アップ・ダウンカウンター)
19 D/Aコンバータ
26 差動増幅回路
30 一様化回路
31 シフトレジスター
32 選択回路(セレクター)
33、41 排他的論理和回路
40 物理乱数発生装置
Q1、Q2 スイッチ回路(MOSトランジスター)
Claims (15)
- 2組のノイズ源と、
これらのノイズ源より発生する各々ノイズの直流分を除去して増幅する第1増幅回路と第2増幅回路と、
前記第1増幅回路と前記第2増幅回路の各出力電圧を比較して0または1を出力する比較回路と、
当該比較回路の出力を基準クロックに同期して保持し、物理乱数を得るフリップ・フロップと、
前記比較回路の一方の入力に接続されて、当該比較回路のオフセット電圧を設定するオフセット電圧回路と、
前記オフセット電圧回路を制御する一様化フィードバック回路とで構成されることを特徴とする物理乱数発生器。 - 2組のノイズ源と、
これらノイズ源より発生する各々ノイズの直流分を除去してノイズの差分を増幅する差動増幅回路と、
前記差動増幅回路の出力電圧と基準電圧を比較して0または1を出力する比較回路と、
前記比較回路の出力を基準クロックに同期して保持し、物理乱数を得るフリップ・フロップと、
当該比較回路の基準電圧側の入力に接続され、前記比較回路のオフセット電圧を設定するオフセット電圧回路と、
前記オフセット電圧回路を制御する一様化フィードバック回路とで構成されることを特徴とする物理乱数発生器。 - 前記一様化フィードバック回路は、前記フリップ・フロップ出力を保持するレジスターと、
当該レジスターの出力に1を加算し、比較値を生成する加算器と、
前記基準クロック数を計測する第1カウンターと、
当該第1カウンターの計数値と前記加算器からの比較値より当該比較値の2倍の前記繰り返し周期を発生する第1比較器と、
前記繰り返し周期毎に前記フリップ・フロップ出力の0または1の出現数を計測する第2カウンターと、
前記第2カウンターの計数値と前記比較値とを比較して比較出力(計数値<比較値)または比較出力(計数値>比較値)を発生する第2比較器とを備えることにより、前記フリップ・フロップ出力の0または1の出現率が前記物理乱数で決まる繰り返し周期内で50%になるように前記オフセット電圧回路を制御することを特徴とする請求項1または請求項2に記載の物理乱数発生器。 - 前記オフセット電圧回路は、前記第2比較器出力(計数値<比較値、計数値>比較値)に基づいて動作する2組のスイッチ回路と、当該スイッチ回路に接続された抵抗、コンデンサのCR回路を備え、前記スイッチ回路のオン動作により前記コンデンサの充放電を行う充放電回路と、
当該充放電回路の出力を増幅してオフセット電圧を発生する第3増幅回路とで構成されることを特徴とする請求項3に記載の物理乱数発生器。 - 前記比較回路の、前記オフセット電圧回路が接続される入力とは別の入力に、前記第3増幅回路と同じ構成の増幅回路を設けたことを特徴とする請求項4に記載の物理乱数発生器。
- 前記オフセット電圧回路は、前記第2比較器の出力(n<m、n>m)にて動作する可逆カウンターと、当該可逆カウンターの出力値をアナログ値に変換してオフセット電圧を発生するD/Aコンバータとで構成されることを特徴とする請求項3に記載の物理乱数発生器。
- 前記繰り返し周期中において、前記第2比較器の出力(計数値<比較値)または、出力(計数値>比較値)の何れか一方が連続して予め設定した回数出現したことを検出した時、異常信号を発生する異常検知手段を備えることを特徴とする請求項3から請求項6までの何れかに記載の物理乱数発生器。
- 前記ノイズ源は、抵抗とツェナーダイオードの直列回路、または、定電流源に接続されたツェナーダイオード、または、PチャンネルMOSトランジスタとNチャンネルMOSトランジスタを直列に接続し、入出力間を短絡したトランジスタ回路で構成されることを特徴とする請求項1から請求項7までの何れかに記載の物理乱数発生器。
- シフトレジスターと、当該シフトレジスターの保持データの一部を入力データとすると共に、その他の一部をアドレスデータとする選択回路と、当該選択回路の出力と前記フリップ・フロップより出力された物理乱数との排他的論理和を行う排他的論理和回路とを備え、当該排他的論理和回路の出力を前記シフトレジスターの入力データとする一様化回路を備えることを特徴とする請求項1から請求項8までの何れかに記載物理乱数発生器。
- 並列動作可能に配設された請求項1から請求項9までの何れかに記載の複数の物理乱数発生器と、これら複数の物理乱数発生器の内の1つの物理乱数発生器の乱数出力と残りの物理乱数発生器の乱数出力のそれぞれと個々に排他的論理和を行う複数の排他的論理和回路とを備えることを特徴とする物理乱数発生装置。
- 請求項10に記載の物理乱数発生装置にて生成された物理乱数の品質を検証する方法であって、
前記複数の物理乱数発生器または複数の排他的論理和回路から出力される各々乱数を複数バイト同時に取得し、これら複数の乱数列の内の任意の2列間について各バイト間の相関係数を求め、得られた相関係数より各乱数列間の相関関係を検証することを特徴とする乱数検証方法。 - 請求項10に記載の物理乱数発生装置にて生成された物理乱数の品質を検証する方法であって、
前記複数の物理乱数発生器または複数の排他的論理和回路から出力される各々乱数を複数バイト同時に取得し、各乱数列について偶数番目のバイトと、奇数番目のバイト間の相関係数を求め、得られた相関係数より各乱数列における自己相関関係を検証することを特徴とする乱数検証方法。 - 請求項10に記載の物理乱数発生装置にて生成された物理乱数の品質を検証する方法であって、
前記複数の物理乱数発生器または複数の排他的論理和回路から出力される各々乱数を複数バイト同時に取得し、各乱数列について予め設定したバイト数おいたバイト間の相関係数を求め、得られた相関係数より各乱数列における自己相関関係を検証することを特徴とする乱数検証方法。 - 請求項10に記載の物理乱数発生装置にて生成された物理乱数の品質を検証する方法であって、
前記複数の物理乱数発生器または複数の排他的論理和回路から出力される各々乱数を複数バイト同時に取得し、各乱数列について1バイト度数のカイ自乗値を求め、得られたカイ自乗値より各乱数列における一様性を検証することを特徴とする乱数検証方法。 - 前記乱数列における物理乱数の検証をバイト単位に換えて複数ビット単位にて行うことを特徴とする請求項11から請求項14までの何れかに記載の乱数検証方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006354453A JP4837549B2 (ja) | 2006-12-28 | 2006-12-28 | 物理乱数発生器および物理乱数発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006354453A JP4837549B2 (ja) | 2006-12-28 | 2006-12-28 | 物理乱数発生器および物理乱数発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165500A true JP2008165500A (ja) | 2008-07-17 |
JP4837549B2 JP4837549B2 (ja) | 2011-12-14 |
Family
ID=39694912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006354453A Active JP4837549B2 (ja) | 2006-12-28 | 2006-12-28 | 物理乱数発生器および物理乱数発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4837549B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010134197A1 (ja) * | 2009-05-22 | 2010-11-25 | 株式会社 東芝 | 乱数生成回路およびこれを用いた暗号回路 |
CN110808728A (zh) * | 2019-11-19 | 2020-02-18 | 天津津航计算技术研究所 | 基于高速动态比较器的随机信号发生方法 |
CN110838835A (zh) * | 2019-11-19 | 2020-02-25 | 天津津航计算技术研究所 | 基于高速动态比较器的随机信号发生电路 |
WO2023155240A1 (zh) * | 2022-02-15 | 2023-08-24 | 清华大学 | 随机数生成器、电子装置和操作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1185472A (ja) * | 1997-09-12 | 1999-03-30 | Toshiba Corp | 物理乱数発生装置及び方法並びに物理乱数記録媒体 |
JP2004280486A (ja) * | 2003-03-17 | 2004-10-07 | Renesas Technology Corp | 乱数生成装置および情報処理装置 |
JP2004310314A (ja) * | 2003-04-04 | 2004-11-04 | Fdk Corp | 物理乱数発生装置 |
-
2006
- 2006-12-28 JP JP2006354453A patent/JP4837549B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1185472A (ja) * | 1997-09-12 | 1999-03-30 | Toshiba Corp | 物理乱数発生装置及び方法並びに物理乱数記録媒体 |
JP2004280486A (ja) * | 2003-03-17 | 2004-10-07 | Renesas Technology Corp | 乱数生成装置および情報処理装置 |
JP2004310314A (ja) * | 2003-04-04 | 2004-11-04 | Fdk Corp | 物理乱数発生装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010134197A1 (ja) * | 2009-05-22 | 2010-11-25 | 株式会社 東芝 | 乱数生成回路およびこれを用いた暗号回路 |
JPWO2010134197A1 (ja) * | 2009-05-22 | 2012-11-08 | 株式会社東芝 | 乱数生成回路およびこれを用いた暗号回路 |
JP5433686B2 (ja) * | 2009-05-22 | 2014-03-05 | 株式会社東芝 | 乱数生成回路およびこれを用いた暗号回路 |
US8856199B2 (en) | 2009-05-22 | 2014-10-07 | Kabushiki Kaisha Toshiba | Random number generator circuit and cryptographic circuit |
CN110808728A (zh) * | 2019-11-19 | 2020-02-18 | 天津津航计算技术研究所 | 基于高速动态比较器的随机信号发生方法 |
CN110838835A (zh) * | 2019-11-19 | 2020-02-25 | 天津津航计算技术研究所 | 基于高速动态比较器的随机信号发生电路 |
CN110838835B (zh) * | 2019-11-19 | 2023-04-28 | 天津津航计算技术研究所 | 基于高速动态比较器的随机信号发生电路 |
CN110808728B (zh) * | 2019-11-19 | 2023-10-20 | 天津津航计算技术研究所 | 基于高速动态比较器的随机信号发生方法 |
WO2023155240A1 (zh) * | 2022-02-15 | 2023-08-24 | 清华大学 | 随机数生成器、电子装置和操作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4837549B2 (ja) | 2011-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11750361B2 (en) | Clock period randomization for defense against cryptographic attacks | |
US7797361B2 (en) | System and method for generating random numbers using parity feedback | |
KR100668554B1 (ko) | 링 발진 회로를 구비한 난수 발생 장치 | |
JP4893895B2 (ja) | 乱数発生のための発振器ジッタの複数ビット・サンプリング | |
US7665004B2 (en) | Timing generator and semiconductor testing apparatus | |
JP6034153B2 (ja) | 乱数生成回路 | |
JP4837549B2 (ja) | 物理乱数発生器および物理乱数発生装置 | |
US10146507B2 (en) | Randomness test apparatus and method for random number generator | |
US20130191427A1 (en) | Pseudo-noise generator | |
JP2005523511A (ja) | ギャップヒストグラムオンラインランダム性テスト | |
JP2013064898A (ja) | 擬似乱数生成装置、および、擬似乱数生成方法 | |
EP1662375B1 (en) | Random number generator and method for testing the generator | |
CN109656514B (zh) | 随机数产生系统及其随机数产生方法 | |
US9836280B2 (en) | Arrangement and method for checking the entropy of a random number sequence | |
JP5381001B2 (ja) | 半導体集積回路及び半導体集積回路の試験方法 | |
Harrison et al. | Experimental validation of a chaotic jerk circuit based true random number generator | |
CN113258894B (zh) | 一种信号检测电路和传输设备 | |
CN116382629A (zh) | 基于隧穿效应的量子随机数生成器 | |
EP2933719B1 (en) | Digital methods and devices for generating true random numbers | |
JP2008128795A (ja) | 半導体集積回路 | |
CN217847108U (zh) | 量子随机数生成器及包含其的集成电路 | |
JP2006197367A (ja) | カウンタ回路と、それを含む半導体装置 | |
CN217847106U (zh) | 基于隧穿效应的量子随机数生成器及包含其的集成电路 | |
CN217847107U (zh) | 基于雪崩效应的量子随机数生成器及包含其的集成电路 | |
Lee et al. | Metastability-based feedback method for enhancing fpga-based trng |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4837549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |