JP2008160903A - スイッチングコンバータ - Google Patents

Abstract

【課題】同時ＯＮ等による損傷からＭＯＳＦＥＴを保護することができるスイッチングコンバータを提供する。
【解決手段】スイッチングコンバータは、トランス１００の一次側巻線１００ａに接続されて入力電圧の印加を制御するメインスイッチング素子Ｑ２と、このメインスイッチング素子Ｑ２と交互に開閉動作してトランス１００のリセット電圧をクランプするアクティブクランプ用スイッチング素子Ｑ１とを備える。スイッチングコンバータには、補助巻線１００ｂに接続された補助スイッチング素子Ｑ３を有し、この補助スイッチング素子Ｑ３を介して補助巻線１００ｂからアクティブクランプ用スイッチング素子Ｑ１に印加される駆動電圧を制御する回路が構成されている。
【選択図】図１

Description

本発明は、アクティブクランプ方式のリセット回路が形成されたスイッチングコンバータに関する。

この種のスイッチングコンバータに関しては、既に多数の先行技術が知られており、その中で特に基本的な先行技術として知られているものは、アクティブクランプ方式によってトランスコアの最適なリセットを行うものである（特許文献１参照）。この方式のリセット回路は、クランプ用コンデンサとこれに直列で接続されたクランプ用スイッチで構成されており、クランプ用スイッチの開閉（ＯＮ／ＯＦＦ）については、メインのスイッチのＯＮ期間にこれをＯＦＦに切り換え、そしてメインのスイッチのＯＦＦ期間にはクランプ用スイッチをＯＮに切り換える制御が行われている。

メインのスイッチやクランプ用スイッチをＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）等のスイッチング素子で構成した場合、そのゲートに対する駆動電圧のＯＮ／ＯＦＦ期間をＩＣで制御することができる。例えば、メインのＭＯＳＦＥＴに印加する駆動電圧をＩＣで制御（ＰＷＭ制御）することにより、所定のデューティサイクルでコンバータのスイッチング動作を行うことができる。またクランプ用ＭＯＳＦＥＴについては、同じＩＣを用いて駆動電圧の印加サイクルをメインのＭＯＳＦＥＴと反転させて制御することにより、メインのＭＯＳＦＥＴと交互にＯＮに切り換えることができる。
特表昭５９−５０１０９２号公報（第４−５頁、ＦＩＧ．４ｅ）

上述した先行技術に示されるアクティブクランプ方式では、メインのスイッチのＯＮ期間に先立ってクランプ用スイッチをＯＦＦにし、また、そのＯＮ期間の後にクランプ用スイッチをＯＮにする制御が行われている。このため、ＩＣを用いたＭＯＳＦＥＴのスイッチング制御では、両方のＭＯＳＦＥＴは共通にＯＦＦになる期間（ＯＦＦ−ＯＦＦ期間）を挟んで交互にＯＮに切り換えられている。

しかしながら、たとえ制御上で両方のＭＯＳＦＥＴを同時にＯＮに切り換えることはないとしても、例えばＩＣの誤動作等によって両方のＭＯＳＦＥＴに対して駆動電圧が印加されてしまうと、制御上の規制に反して両方のＭＯＳＦＥＴが同時にＯＮになる現象が発生する。このような状況にあっては、たとえ同時ＯＮの現象が一瞬であったとしても、リセット回路が直列に接続した状態となって両方のＭＯＳＦＥＴに過大な電流が通じてしまうおそれがある。

そこで本発明は、ＭＯＳＦＥＴ等のスイッチング素子を保護することができるスイッチングコンバータの提供を課題としたものである。

本発明は、トランスの一次側巻線のＯＮ／ＯＦＦを切り換えるメインスイッチング素子の他にアクティブクランプ用スイッチング素子を備え、メインスイッチング素子とアクティブクランプ用スイッチング素子とを交互にＯＮに切り換えてトランスのリセット電圧をクランプするアクティブクランプ方式のスイッチングコンバータである。

トランスの一次側巻線には入力電圧が印加され、この一次側巻線にはメインスイッチング素子が接続されている。メインスイッチング素子は、一次側巻線に対する入力電圧の印加を制御するべく開閉動作する。アクティブクランプ用スイッチング素子は、トランスの一次側巻線に接続されてメインスイッチング素子と交互に開閉動作し、その閉動作時にトランスのリセット電圧をクランプする。

アクティブクランプ方式のスイッチングコンバータとしての基本構成に加え、特に本発明は、トランスの補助巻線から補助スイッチング素子を介してアクティブクランプ用スイッチング素子に印加される駆動電圧を制御することで上記の課題を解決するものである。

メインスイッチング素子が閉状態（ＯＮ）となり、トランスの一次側巻線に入力電圧が印加されると、補助巻線には一次側巻線と巻き方向でみて逆向きの電流が生成される。補助駆動回路は、補助巻線で生成された電圧をメインスイッチング素子に対して開く（ＯＦＦ）方向の駆動電圧として印加する。このため、例えば制御ＩＣが誤動作等を起こし、アクティブクランプ用スイッチング素子のＯＮ期間にもかかわらず、メインスイッチング素子をもＯＮにしようとする事態が生じたとしても、メインスイッチング素子がＯＮになった場合はアクティブクランプ用スイッチング素子が必ずＯＦＦに切り換えられる。したがって、たとえ誤動作が発生したとしても、両方のスイッチング素子が同時にＯＮになることはない。

一次側巻線に対するアクティブクランプ用スイッチング素子の接続関係については、使用する素子の特性に応じて直列又は並列を採用することができる。例えば、アクティブクランプ用スイッチング素子がＮチャンネル型ＭＯＳＦＥＴであり、そのゲートに補助駆動回路から駆動電圧が印加される回路構成では、アクティブクランプ用スイッチング素子が一次側巻線に対して直列に接続される。

また、アクティブクランプ用スイッチング素子がＰチャンネル型ＭＯＳＦＥＴであり、そのゲートに補助駆動回路から駆動電圧が印加される回路構成であれば、アクティブクランプ用スイッチング素子は一次側巻線と直列で、かつメインスイッチング素子と並列に接続される。

いずれにしても、スイッチング素子をＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）とすることで、より損失の少ないスイッチング動作とアクティブクランプ動作を実現することができる。また、本発明では補助巻線で生成された交流電圧によってＭＯＳＦＥＴのゲートに駆動電圧を印加するため、直流の電圧を印加する場合と比較してＭＯＳＦＥＴのターン（ＯＮ／ＯＦＦ）期間を大幅に短縮することができる。このため、誤動作等による両方のスイッチング素子の同時ＯＮを未然に防止することができる。

なお本発明のスイッチングコンバータは、メインスイッチング素子及び補助スイッチング素子をそれぞれ所定のタイミングで開閉動作させるべく駆動電圧を印加する制御回路を備えている。制御回路は、例えばパルス幅変調方式の制御ＩＣ（集積回路）であり、例えば所定のデューティサイクルでメインスイッチング素子を閉動作（ＯＮ）させ、これと交互に補助スイッチング素子を閉動作（ＯＮ）させるために駆動パルスを出力する。

制御回路をＩＣで構成した場合であっても、上記のようにスイッチング素子に駆動電流の小さいＭＯＳＦＥＴを使用することで制御回路から出力するべき電流を比較的小さく抑えることができ、それだけ制御回路の負荷を軽減することができる。

本発明によれば、メインのスイッチング素子とアクティブクランプ用のスイッチング素子とが同時に閉動作する事態を回避し、回路の損傷を食い止めることができる。また、スイッチング素子としてのＭＯＳＦＥＴを過電流による損傷から確実に保護することができ、スイッチングコンバータとしての信頼性を大きく向上することができる。

以下、本発明の実施形態について図面を参照しながら説明する。
〔第１実施形態〕
図１は、第１実施形態のスイッチングコンバータの回路構成図である。スイッチングコンバータはトランス１００を備え、このトランス１００の一次側巻線１００ａは図示しない直流電源に接続されている。また一次側巻線１００ａには、メインスイッチング素子Ｑ２としてＮ−ＭＯＳＦＥＴが直列に接続されている。このメインスイッチング素子Ｑ２は、一次側巻線１００ａに対する入力電圧（＋Ｖｉｎ）の印加状態をＯＮ／ＯＦＦに切り換えるスイッチング動作を行う。

またトランス１００の一次側巻線１００ａには、クランプコンデンサＣ１とともに、クランプ用スイッチング素子Ｑ１としてＮ−ＭＯＳＦＥＴが並列に接続されている。これらクランプコンデンサＣ１及びクランプ用スイッチング素子Ｑ１により、トランス１００をリセットするためのアクティブクランプ回路が構成されている。

スイッチングコンバータは、その制御回路としてＰＷＭ（パルス幅変調）ＩＣ１０２を備えている。ＰＷＭＩＣ１０２は、例えばその内部に集積された発振回路及び駆動回路により、所定の周波数とパルス幅の駆動パルスを出力してメインスイッチング素子Ｑ２に印加する駆動電圧（ゲート電圧）を制御する。図示されていないが、メインスイッチング素子Ｑ２のゲートはＰＷＭＩＣ１０２のゲート駆動用端子に接続されている。

一方、アクティブクランプ回路のクランプ用スイッチング素子Ｑ１については、トランス１００の補助巻線１００ｂから補助スイッチング素子Ｑ３を介してゲートに駆動電圧が印加される構成となっている。具体的には、補助巻線１００ｂの一端部は、補助スイッチング素子Ｑ３であるＮ−ＭＯＳＦＥＴのドレインに接続され、そのソースがクランプ用スイッチング素子Ｑ１のゲートと同電位に接続されている。なお補助巻線１００ｂの他端部は、クランプ用スイッチング素子Ｑ１のソースと同電位に接続されている。

ＰＷＭＩＣ１０２には、パルストランス１０４を介してゲート駆動回路１０６が接続されている。ＰＷＭＩＣ１０２が発生させる駆動パルスは、パルストランス１０４を介してゲート駆動回路１０６に伝送される。ゲート駆動回路１０６は駆動パルスを整流し、その高電位側から補助スイッチング素子Ｑ３のゲートに駆動電圧を印加する。ＰＷＭＩＣ１０２は、補助スイッチング素子Ｑ３とメインスイッチング素子Ｑ２とを交互にＯＮに切り換えるべく駆動パルスの出力を制御している。なお補助スイッチング素子Ｑ３のソースは、整流ダイオード１０８を介してゲート駆動回路１０６の高電位側に接続されている。

次に、第１実施形態のスイッチングコンバータの動作について説明する。第１実施形態のスイッチングコンバータは、例えば一般的なフォワードコンバータとして使用することができる。スイッチングコンバータは、図示しない直流電源から得た入力電圧（＋Ｖｉｎ）をトランス１００の一次側巻線１００ａに印加し、これをメインスイッチング素子Ｑ２でＯＮ／ＯＦＦ制御することにより、その２次側巻線（図示されていない）に所定の交流電圧を生成する。２次側巻線で生成された交流電圧は、例えば同期整流されて出力電圧（ＤＣ＋）として使用される。

また、トランス１００の補助巻線１００ｂでも交流電圧が生成されるが、第１実施形態ではこの交流電圧をクランプ用スイッチング素子Ｑ１の駆動電圧として利用している。先ず通常のスイッチング動作において、ＰＷＭＩＣ１０２が駆動パルスを出力してメインスイッチング素子Ｑ２のゲートに駆動電圧を印加する場合、補助スイッチング素子Ｑ３のゲートには駆動電圧を印加しないので、クランプ用スイッチング素子Ｑ１のゲートにも駆動電圧は印加されない。

一方、ＰＷＭＩＣ１０２はメインスイッチング素子Ｑ２に対する駆動電圧の印加をＯＦＦにすると、その一方で補助スイッチング素子Ｑ３のゲートに駆動電圧を印加する。これにより、補助巻線１００ｂで生成された交流電圧がクランプ用スイッチング素子Ｑ１のゲートに駆動電圧として印加され、通常のアクティブクランプ動作が行われる。

以上は通常のスイッチングコンバータとしての動作であるが、加えて第１実施形態では、ＰＷＭＩＣ１０２が誤動作等によってクランプ用スイッチング素子Ｑ１とメインスイッチング素子Ｑ２とを同時にＯＮにしようとした場合、以下の動作を示す。

例えば、本来、クランプ用スイッチング素子Ｑ１のみにゲート駆動電圧を印加してアクティブクランプ動作を行うべき状況下において、ＰＷＭＩＣ１０２が誤動作を起こし、メインスイッチング素子Ｑ２にまでゲート駆動電圧が印加された場合を想定する。この場合、そのままでは両方のスイッチング素子Ｑ１，Ｑ２が同時ＯＮ状態となって回路が貫通し、それぞれのＭＯＳＦＥＴに過大な電流が通じてしまうことになる。

ところが第１実施形態の回路構成では、トランス１００の補助巻線１００ｂで生成された交流電圧をクランプ用スイッチング素子Ｑ１のゲート駆動電圧として利用するため、メインスイッチング素子Ｑ２がＯＮになると、それによって一次側巻線１００ａに生じる電流に対して逆向き（巻方向でみて反対方向）の電流が補助巻線１００ｂに生じる。この電流方向は、補助スイッチング素子Ｑ３のドレイン電圧を０レベルに引き下げ、その寄生ダイオード１１０を介してクランプ用スイッチング素子Ｑ１のゲート電圧を急速に消失（ＯＦＦ）させる方向に作用する。

このように第１実施形態のスイッチングコンバータでは、たとえＰＷＭＩＣ１０２が誤動作等によってスイッチング素子Ｑ１，Ｑ２を同時にＯＮにしようとした場合であっても、補助巻線１００ｂから供給される交流電圧がクランプ用スイッチング素子Ｑ１をＭＯＳＦＥＴとしてＯＦＦにする方向へ作用する。したがって、両方のスイッチング素子Ｑ１，Ｑ２が同時にＯＮになることを防止し、ＭＯＳＦＥＴを損傷から保護することができる。

〔第２実施形態〕
次に、スイッチングコンバータの第２実施形態について説明する。
図２は、第２実施形態のスイッチングコンバータの回路構成図である。なお、以下に説明する第２実施形態において、上述した第１実施形態の回路構成（図１）と共通する構成については共通の符号を付し、その重複した説明を省略するものとする。

第２実施形態のスイッチングコンバータは、クランプ用スイッチング素子Ｑ１’にＰチャンネル型のＭＯＳＦＥＴを使用したところが第１実施形態と異なっている。そしてクランプコンデンサＣ１及びクランプ用スイッチング素子Ｑ１’から構成されるアクティブクランプ回路は、一次側巻線１００ａと直列で、かつメインスイッチング素子Ｑ２と並列に接続されている。

これに合わせて、補助スイッチング素子Ｑ３’にもＰ−ＭＯＳＦＥＴが使用されている。またこの場合、補助巻線１００ｂの巻方向は第１実施形態と逆になっている。またＭＯＳＦＥＴをＰチャンネル型としていることにより、メインスイッチング素子Ｑ２及びクランプ用スイッチング素子Ｑ１’のソースを共通電位（０Ｖライン）として構成することができる。この場合、ＰＷＭＩＣ１０２は絶縁トランスを介することなくゲート駆動回路１０６に対して直接に駆動パルスを出力する構成となっている。

第２実施形態の回路構成においても、基本的な動作は第１実施形態と同じである。ただしクランプ用スイッチング素子Ｑ１’にＰ−ＭＯＳＦＥＴを使用することから、一般的なフォワードコンバータとしては比較的低電圧域での用途に適している。以下、第２実施形態のスイッチングコンバータの動作を説明する。

通常のスイッチング動作としてＰＷＭＩＣ１０２が駆動パルスを出力し、メインスイッチング素子Ｑ２のゲートに駆動電圧を印加する場合、ＰＷＭＩＣ１０２はゲート駆動回路１０６の高電位側から補助スイッチング素子Ｑ３’のゲートに駆動電圧（＋）を印加するので、クランプ用スイッチング素子Ｑ１’のゲートにも整流ダイオード１１２を介して駆動電圧（＋）が印加される。これは、各スイッチング素子Ｑ１’，Ｑ３’をデプレッション型のＰ−ＭＯＳＦＥＴとしていることによる。

一方、ＰＷＭＩＣ１０２はメインスイッチング素子Ｑ２に対する駆動電圧の印加をＯＦＦにすると、その一方で補助スイッチング素子Ｑ３’及びクランプ用スイッチング素子Ｑ１’の各ゲートに対する駆動電圧の印加をＯＦＦする。これにより、各スイッチング素子Ｑ３’，Ｑ１’としてのＰ−ＭＯＳＦＥＴがＯＮになり、クランプ用スイッチング素子Ｑ１’及びクランプコンデンサＣ１によって通常のアクティブクランプ動作が行われる。なお、このとき補助巻線１００ｂで生成された交流電圧はクランプ用スイッチング素子Ｑ１’のソースと同電位（０Ｖライン）に引き込まれる。

第１実施形態と同様に、本来、クランプ用スイッチング素子Ｑ１’だけをＯＮ（ゲート駆動電圧は０Ｖ）にしてアクティブクランプ動作を行うべき状況下において、ＰＷＭＩＣ１０２が誤動作を起こし、メインスイッチング素子Ｑ２がＯＮ（ゲート駆動電圧の印加）になった場合を想定する。この場合、そのままでは両方のスイッチング素子Ｑ１，Ｑ２が同時にＯＮの状態となり、これら並列の各ＭＯＳＦＥＴに対して同時に過電流が通じてしまうことになる。

ところが第２実施形態の回路構成では、トランス１００の補助巻線１００ｂで生成された交流電圧をクランプ用スイッチング素子Ｑ１’のゲート駆動電圧として利用するため、メインスイッチング素子Ｑ２がＯＮになると、それによって一次側巻線１００ａに生じる電流に対して逆向き（巻方向でみて反対方向）の電流が補助巻線１００ｂに生じる。この電流方向は補助スイッチング素子Ｑ３’（寄生ダイオード１１４）に対して順方向バイアスであることから、補助スイッチング素子Ｑ３’のドレイン−ソース間を経てクランプ用スイッチング素子Ｑ１’にゲート駆動電圧を印加（ＯＦＦ）させる方向に作用する。

このように第２実施形態のスイッチングコンバータにおいても、たとえＰＷＭＩＣ１０２が誤動作等によってスイッチング素子Ｑ１’，Ｑ２を同時にＯＮにしようとした場合であっても、補助巻線１００ｂから供給される交流電圧がクランプ用スイッチング素子Ｑ１’をＭＯＳＦＥＴとしてＯＦＦにする方向へ作用する。したがって、両方のスイッチング素子Ｑ１’，Ｑ２が同時にＯＮになることを防止し、ＭＯＳＦＥＴを損傷から保護することができる。

さらに上述した第１，第２実施形態では、クランプ用スイッチング素子Ｑ１，Ｑ１’のゲートに交流を印加して駆動する方式であるため、直流を印加する駆動方式と比較してＭＯＳＦＥＴのターン時間が短縮される。したがって、誤動作等によるＭＯＳＦＥＴの同時ＯＮを回避し、ＭＯＳＦＥＴに過電流が通じるのを確実に防止することができる。

また、各実施形態ではスイッチング素子Ｑ１〜Ｑ３にＭＯＳＦＥＴを使用しているため、バイポーラトランジスタ等と比較すると駆動電流が小さい。したがって、ＰＷＭＩＣ１０２の出力端子から供給する電流を低減することができ、その負荷を大幅に軽減することができる。また、ＰＷＭＩＣ１０２の負荷が軽減されることにより、駆動パルスの生成及び出力に伴う発熱量を少なく抑え、その熱暴走等による誤動作を回避することができる。

〔変形例〕
次に図３は、スイッチングコンバータの変形例を示した回路構成図である。この変形例は、補助巻線１００ｂに生じる交流電圧をメインスイッチング素子Ｑ２の駆動電圧として使用するものである。変形例において、各スイッチング素子Ｑ１，Ｑ２，Ｑ３にＮ−ＭＯＳＦＥＴを使用した点は第１実施形態と共通である。また、クランプコンデンサＣ１及びクランプ用スイッチング素子Ｑ１を一次側巻線１００ａと直列で、かつメインスイッチング素子Ｑ２と並列に接続している点は第２実施形態と共通である。

以上、本発明について実施形態及び変形例を挙げて説明したが、本発明はこれらに制約されることなく、種々の変形を伴って実施することが可能である。例えば、スイッチングコンバータはフォワードコンバータとしてだけでなく、フライバックコンバータとしても実施可能である。

また、各実施形態においてＭＯＳＦＥＴはエンハンスメント型、デプレッション型のいずれであってもよく、それぞれの特性に応じて適宜に回路構成を変形して実施することができる。

その他、図示とともに挙げた回路構成はあくまで好ましい一例であり、基本的な回路構成に各種の要素を付加し、あるいは一部を置換しても本発明を好適に実施可能であることは言うまでもない。

第１実施形態のスイッチングコンバータの回路構成図である。 第２実施形態のスイッチングコンバータの回路構成図である。 変形例のスイッチングコンバータの回路構成図である。

符号の説明

１００ トランス
１００ａ 一次側巻線
１００ｂ 補助巻線
１０２ ＰＷＭＩＣ
１０４ パルストランス
１０６ ゲート駆動回路
１０８，１１２ 整流ダイオード
Ｑ１，Ｑ１’ クランプ用スイッチング素子
Ｑ２ メインスイッチング素子
Ｑ３，Ｑ３’ 補助スイッチング素子

Claims (6)

1. 一次側巻線に入力電圧が印加されるトランスと、
   前記トランスの一次側巻線に接続されて入力電圧の印加を制御するべく開閉動作するメインスイッチング素子と、
   前記トランスの一次側巻線に接続されて前記メインスイッチング素子と交互に開閉動作し、その閉動作時に前記トランスのリセット電圧をクランプするアクティブクランプ用スイッチング素子と、
   前記一次側巻線とは別に前記トランスの補助巻線に接続された補助スイッチング素子を有し、この補助スイッチング素子を介して前記補助巻線から前記アクティブクランプ用スイッチング素子に印加される駆動電圧を制御する補助駆動回路と
   を備えたことを特徴とするスイッチングコンバータ。
2. 一次側巻線に入力電圧が印加されるトランスと、
   前記トランスの一次側巻線と直列に接続されて入力電圧の印加を制御するべく開閉動作するメインスイッチング素子と、
   前記トランスの一次側巻線と並列に接続されて前記メインスイッチング素子と交互に開閉動作し、その閉動作時に前記トランスのリセット電圧をクランプするアクティブクランプ用スイッチング素子と、
   前記一次側巻線とは別に前記トランスの補助巻線に接続された補助スイッチング素子を有し、この補助スイッチング素子を介して前記補助巻線から前記アクティブクランプ用スイッチング素子に印加される駆動電圧を制御する補助駆動回路と
   を備えたことを特徴とするスイッチングコンバータ。
3. 請求項２に記載のスイッチングコンバータにおいて、
   前記アクティブクランプ用スイッチング素子はＮチャンネル型ＭＯＳＦＥＴであり、そのゲートに前記補助駆動回路から駆動電圧が印加されることを特徴とするスイッチングコンバータ。
4. 一次側巻線に入力電圧が印加されるトランスと、
   前記トランスの一次側巻線と直列に接続されて入力電圧の印加を制御するべく開閉動作するメインスイッチング素子と、
   前記トランスの一次側巻線と直列に、かつ前記メインスイッチング素子と並列に接続されて前記メインスイッチング素子と交互に開閉動作し、その閉動作時に前記トランスのリセット電圧をクランプするアクティブクランプ用スイッチング素子と、
   前記一次側巻線とは別に前記トランスの補助巻線に接続された補助スイッチング素子を有し、この補助スイッチング素子を介して前記補助巻線から前記アクティブクランプ用スイッチング素子に印加される駆動電圧を制御する補助駆動回路と
   を備えたことを特徴とするスイッチングコンバータ。
5. 請求項４に記載のスイッチングコンバータにおいて、
   前記アクティブクランプ用スイッチング素子はＰチャンネル型ＭＯＳＦＥＴであり、そのゲートに前記補助駆動回路から駆動電圧が印加されることを特徴とするスイッチングコンバータ。
6. 請求項１から５のいずれかに記載のスイッチングコンバータにおいて、
   前記メインスイッチング素子及び前記補助スイッチング素子をそれぞれ所定のタイミングで開閉動作させるべく駆動電圧を印加する制御回路をさらに備えたことを特徴とするスイッチングコンバータ。

Images