JP2008159183A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2008159183A JP2008159183A JP2006347999A JP2006347999A JP2008159183A JP 2008159183 A JP2008159183 A JP 2008159183A JP 2006347999 A JP2006347999 A JP 2006347999A JP 2006347999 A JP2006347999 A JP 2006347999A JP 2008159183 A JP2008159183 A JP 2008159183A
- Authority
- JP
- Japan
- Prior art keywords
- read
- circuit
- fuse
- latch
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
Landscapes
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
【解決手段】初期化情報を記憶したヒューズセルアレイ10−1と、ヒューズセルアレイに接続され初期化情報を読み出す複数のヒューズ読み出し回路20と、複数のヒューズ読み出し回路20を制御する読み出し制御回路30とを有し、電源が投入されると、読み出し制御回路30は、複数のヒューズ読み出し回路20の読み出し動作において、ヒューズ読み出し回路20毎に発生する電流のピークのタイミングが異なるよう、所定の遅延時間間隔を持った読み出し活性化信号SAACTB0〜nを発生する。
【選択図】 図1
Description
11 ローカルビットライン
12−1 フラッシュメモリセル
13 ワードライン
14 グローバルビットライン
15 Yセレクタスイッチトランジスタ
16 Yセレクトライン
17 ビットラインブロック
18 ユニットブロック
20 ヒューズ読み出し回路
30 読み出し制御回路
40、41 PMOSトランジスタ
42、43、45、46、49、51、52、55 NMOSトランジスタ
44、47、48、50、53、54、57 インバータ
58 NAND回路
SAACTB0〜n 読み出し回路活性化信号
SALAT0〜n ラッチ信号
ISA 電源電流
SALOAD ロード信号
BLBIAS ビットラインバイアス信号
RESET リセット信号
Claims (7)
- メモリデバイスと同一の半導体基板に形成され、前記メモリデバイスの電源投入時において、前記メモリデバイスの初期化のための読み出し動作が行われる半導体集積回路であって、
前記半導体集積回路は、前記初期化情報を記憶したヒューズセルアレイと、前記ヒューズセルアレイに接続され、前記初期化情報を読み出す複数のヒューズ読み出し回路と、前記複数のヒューズ読み出し回路を制御する読み出し制御回路とを有し、
前記電源が投入されると、前記読み出し制御回路は、前記複数のヒューズ読み出し回路の読み出し動作において、ヒューズ読み出し回路毎に発生する電流のピークのタイミングが異なるよう、所定の遅延時間間隔を持った読み出し活性化信号を発生することを特徴とする半導体集積回路。 - 前記読み出し制御回路は、前記複数のヒューズ読み出し回路の読み出し動作において、各ヒューズ読み出し回路で発生する電流を合計した総電流量が許容値を超えないように、前記読み出し活性化信号を発生することを特徴とする請求項1に記載の半導体集積回路。
- 前記複数のヒューズ読み出し回路は、前記読み出し動作において読み出された前記初期化情報のデータをラッチするデータラッチ回路をそれぞれ有し、
前記読み出し制御回路は、前記それぞれのデータラッチ回路のラッチ動作において、前記データラッチ回路毎に発生する電流のピークのタイミングが異なるよう、所定の遅延時間間隔を持ったラッチ信号を発生することを特徴とする請求項1又は2に記載の半導体集積回路。 - 前記読み出し制御回路は、前記それぞれのデータラッチ回路の前記ラッチ動作において、前記各データラッチ回路で発生する電流を合計した総電流量が許容値を超えないように、前記ラッチ信号を発生することを特徴とする請求項1乃至3のいずれかに記載の半導体集積回路。
- 前記読み出し制御回路は、前記ヒューズ読み出し回路を構成する回路と同一の回路を有し、前記同一の回路の有する遅延時間分の遅延時間を持った前記読み出し活性化信号及び、またはラッチ信号を発生することを特徴とする請求項1乃至4のいずれかに記載の半導体集積回路。
- 前記読み出し制御回路はラッチ信号発生回路を有し、前記ラッチ信号発生回路は、前記複数のヒューズ読み出し回路の前記データラッチ回路と同一のデータラッチ回路を有し、前記読み出し制御回路は、前記同一のデータラッチ回路の有する遅延時間分の遅延時間を持ったラッチ信号を発生することを特徴とする請求項3又は4に記載の半導体集積回路。
- 請求項1に記載の半導体集積回路において、前記ヒューズセルアレイのヒューズセルは、フラッシュメモリセル構造を有することを特徴とする半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347999A JP5099674B2 (ja) | 2006-12-25 | 2006-12-25 | 半導体集積回路 |
KR1020070133492A KR101391358B1 (ko) | 2006-12-25 | 2007-12-18 | 반도체 집적회로 및 그것의 초기화 정보 읽기 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347999A JP5099674B2 (ja) | 2006-12-25 | 2006-12-25 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008159183A true JP2008159183A (ja) | 2008-07-10 |
JP5099674B2 JP5099674B2 (ja) | 2012-12-19 |
Family
ID=39659921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006347999A Active JP5099674B2 (ja) | 2006-12-25 | 2006-12-25 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5099674B2 (ja) |
KR (1) | KR101391358B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011165310A (ja) * | 2010-02-09 | 2011-08-25 | Infineon Technologies Ag | Nvmオーバーラッピング書き込み方法 |
US9330781B2 (en) | 2014-04-07 | 2016-05-03 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and memory system including the same |
US11600347B2 (en) | 2020-03-19 | 2023-03-07 | Kabushiki Kaisha Toshiba | Storage device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8947947B2 (en) * | 2012-08-22 | 2015-02-03 | SK Hynix Inc. | Integrated circuit and memory device |
KR102211055B1 (ko) | 2014-10-07 | 2021-02-02 | 에스케이하이닉스 주식회사 | 퓨즈 회로 및 그것을 포함하는 반도체 장치 |
US10998052B2 (en) | 2018-04-12 | 2021-05-04 | Samsung Electronics Co., Ltd. | Non-volatile memory device and initialization information reading method thereof |
KR102508529B1 (ko) | 2018-04-12 | 2023-03-09 | 삼성전자주식회사 | 불휘발성 메모리 장치의 초기화 정보를 읽는 방법 |
US11056200B2 (en) | 2019-07-31 | 2021-07-06 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of controlling initialization of the same |
KR102671597B1 (ko) | 2019-07-31 | 2024-06-03 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 초기화 제어 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969292A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体記憶装置 |
JP2000311496A (ja) * | 1999-04-28 | 2000-11-07 | Nec Corp | 冗長アドレス設定回路及びこれを内蔵した半導体記憶装置 |
JP2001273781A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 半導体集積回路およびその初期化情報読み出し方法 |
JP2002175696A (ja) * | 2000-12-06 | 2002-06-21 | Toshiba Corp | 半導体集積回路 |
JP2003272390A (ja) * | 2002-01-11 | 2003-09-26 | Toshiba Corp | 半導体記憶装置 |
JP2004152405A (ja) * | 2002-10-30 | 2004-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2006
- 2006-12-25 JP JP2006347999A patent/JP5099674B2/ja active Active
-
2007
- 2007-12-18 KR KR1020070133492A patent/KR101391358B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0969292A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体記憶装置 |
JP2000311496A (ja) * | 1999-04-28 | 2000-11-07 | Nec Corp | 冗長アドレス設定回路及びこれを内蔵した半導体記憶装置 |
JP2001273781A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | 半導体集積回路およびその初期化情報読み出し方法 |
JP2002175696A (ja) * | 2000-12-06 | 2002-06-21 | Toshiba Corp | 半導体集積回路 |
JP2003272390A (ja) * | 2002-01-11 | 2003-09-26 | Toshiba Corp | 半導体記憶装置 |
JP2004152405A (ja) * | 2002-10-30 | 2004-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011165310A (ja) * | 2010-02-09 | 2011-08-25 | Infineon Technologies Ag | Nvmオーバーラッピング書き込み方法 |
US9330781B2 (en) | 2014-04-07 | 2016-05-03 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and memory system including the same |
US11600347B2 (en) | 2020-03-19 | 2023-03-07 | Kabushiki Kaisha Toshiba | Storage device |
Also Published As
Publication number | Publication date |
---|---|
KR101391358B1 (ko) | 2014-05-02 |
KR20080059509A (ko) | 2008-06-30 |
JP5099674B2 (ja) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5099674B2 (ja) | 半導体集積回路 | |
US9001572B2 (en) | System on chip including dual power rail and voltage supply method thereof | |
US7609553B2 (en) | NAND flash memory device with burst read latency function | |
US7277342B2 (en) | Semiconductor memory having dummy bit line precharge/discharge circuit | |
JP4159657B2 (ja) | 同期型半導体記憶装置 | |
US7016245B2 (en) | Tracking circuit enabling quick/accurate retrieval of data stored in a memory array | |
JP2006172660A (ja) | 不揮発性半導体記憶装置 | |
US7710804B2 (en) | Auto precharge circuit sharing a write auto precharge signal generating unit | |
US7330386B2 (en) | Semiconductor memory device | |
US20080229029A1 (en) | Semiconductor Memory System Having Plurality of Ranks Incorporated Therein | |
US20140078806A1 (en) | Channel hot carrier tolerant tracking circuit for signal development on a memory sram | |
US6757852B1 (en) | Self resetting high speed redundancy circuit and method thereof | |
US10490246B2 (en) | Semiconductor device and semiconductor system | |
US8531905B2 (en) | Memory apparatus and refresh method thereof | |
US8233334B2 (en) | Code address memory (CAM) cell read control circuit of semiconductor memory device and method of reading data of CAM cell | |
Arandilla et al. | Comparison of replica bitline technique and chain delay technique as read timing control for low-power asynchronous SRAM | |
US7032083B1 (en) | Glitch-free memory address decoding circuits and methods and memory subsystems using the same | |
US8531895B2 (en) | Current control circuit | |
US7978547B2 (en) | Data I/O control signal generating circuit in a semiconductor memory apparatus | |
KR101556016B1 (ko) | 전원 절약 모드를 갖는 반도체 메모리 장치 | |
JP2010113777A (ja) | 半導体記憶装置及びそのリードアクセス方法 | |
JP7443223B2 (ja) | 半導体装置 | |
JP2008226384A (ja) | 半導体記憶装置及びその試験方法 | |
US20100214865A1 (en) | Semiconductor memory apparatus and method of controlling the same | |
US20070205808A1 (en) | Sense amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120919 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5099674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |